JPH11150109A - 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法 - Google Patents

半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法

Info

Publication number
JPH11150109A
JPH11150109A JP9316932A JP31693297A JPH11150109A JP H11150109 A JPH11150109 A JP H11150109A JP 9316932 A JP9316932 A JP 9316932A JP 31693297 A JP31693297 A JP 31693297A JP H11150109 A JPH11150109 A JP H11150109A
Authority
JP
Japan
Prior art keywords
furnace
molecular weight
gas
oxygen
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9316932A
Other languages
English (en)
Other versions
JP3074674B2 (ja
Inventor
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP09316932A priority Critical patent/JP3074674B2/ja
Priority to KR1019980049227A priority patent/KR19990045341A/ko
Publication of JPH11150109A publication Critical patent/JPH11150109A/ja
Priority to US09/513,926 priority patent/US6383927B2/en
Application granted granted Critical
Publication of JP3074674B2 publication Critical patent/JP3074674B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 残留酸素が炉内で残る。ウエハの間に存在す
る空気の置換が十分に行えない。 【解決手段】 炉１０１内の雰囲気を半導体基板１０４
の入炉時に置換させる半導体基板の入炉方法において、
酸素の分子量以上の不活性ガスおよび酸素の分子量未満
の不活性ガスあるいは窒素ガスをガス導入口１０６から
半導体基板１０４の入炉時に流す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体基板の入炉方
法、半導体製造装置、半導体装置およびその製造方法に
関し、特に縦型拡散炉または縦型減圧化学気相成長の入
炉時のガス導入方法、半導体製造装置、半導体装置およ
びその製造方法に好適に用いられるものである。
【０００２】
【従来の技術】従来の拡散炉の入炉方法は、例えば月刊
Semiconductor World 1996.7 p103-108 の「ゲート酸
化膜厚５ｎｍ以下を実現するために装置技術の対応（Ｄ
ＳＩ）」に記載の様に入炉時の空気の巻き込みを防止す
るためロードロックを使用するもの、Ｎ2 パージボック
スを使用するもの、２重管を使用するものが存在する
が、いずれもハードウエアの大幅な追加が必要であり、
コスト面で大きな負担が必要である。
【０００３】それを使用しない場合は、窒素を入炉時に
使用すると炉の入り口での酸素は２〜３％であり、８０
０℃の炉内温度であれば、自然酸化膜が１０〜２０オン
グストローム成膜されてしまう。この理由は次のようで
ある。入炉時のガスを窒素で行った場合は空気中の酸素
よりも窒素が軽いため、炉の内部の窒素で充満され、残
留空気は存在しない。しかしながら、入炉される石英ボ
ートに設置されているウエハの間の空気は窒素では置換
効率が悪いため、結果的に入炉時に酸化されてしまい前
記ロードロック並の性能を得られないためである。
【０００４】この対策として特開平４−１６２５２６号
公報のように、窒素よりも分子量の大きな不活性ガスを
用いる例が記載されている。この特許公報では横型炉で
記述してあるが、縦型炉でアルゴンガスを使用してこの
方法を試行してみた場合について説明する。図７にこの
例を示す。保温筒５０２上の石英ボート５０３に設置さ
れたウエハ５０４をボート上昇機５０５を使用し、石英
チューブ５０１に入炉する。ここで入炉の際ガス導入口
５０６よりアルゴンガスが導入される。またそのガスは
排気部５０７で排気される。
【０００５】アルゴンガスは分子量が窒素よりも大きく
かつ、酸素よりも大きいことより石英ボート５０３に設
置されたウエハ５０４の間にある空気を効果的に置換で
きるという利点がある。この方法により前記ロードロッ
ク並の酸素濃度が一部分の範囲で達成できる。しかしな
がらこの方法には欠点がある。ガス導入口５０６が通常
はこの例のようにガスの炉口部に設置されたり、図８の
ガス導入口６０６のように石英チューブの最上部の一部
に設置されることが多いため、炉内で完全に残留の空気
が置換できない場所が存在するという不具合が存在す
る。すなわち空気（窒素と酸素）より分子量が大きなア
ルゴンはガス導入口５０６，６０６の位置よりも高い位
置の炉内の場所の残留酸素を置換しきれないということ
が起こる。そして残留酸素がウエハ入炉後の酸化の原因
となってしまいロードロックを使用した場合より酸化さ
れてしまう。
【０００６】
【発明が解決しようとする課題】第１の問題点は拡散炉
等において、ウエハの入炉時のガスを窒素（または酸
素）より分子量の大きな不活性ガスで行った場合は残留
酸素が炉内で残る場所が存在してそれが原因で入炉時に
炉内のウエハが酸化がロードロック並（１０〜５０ｐｐ
ｍの酸素濃度）にできないことである。その理由は酸素
より分子量の大きな不活性ガスを使用しているためガス
導入口よりも上部又はガスの流れの指向から外れている
場所に残留している空気中の酸素が置換されないからで
ある。
【０００７】第２の問題点は前記第１の問題点と同様に
拡散炉等において、ウエハの入炉時のガスを窒素にした
場合、入炉時の酸化があることである。その理由は入炉
時のボートに設置されているウエハの間に存在する空気
の置換が十分に行えないからである。
【０００８】（発明の目的）本発明の目的は半導体の高
集積化にともない要求される拡散炉または気相成長炉等
での入炉酸化膜防止すなわち半導体デバイスの信頼性向
上と入炉時の酸化防止の為にロードロック等のハードの
追加を行わずに同じ性能を出すことができる、半導体基
板の入炉方法、そのための半導体製造装置、該入炉方法
を用いた半導体装置およびその製造方法を提供すること
にある。
【０００９】
【課題を解決するための手段】本発明の半導体基板の入
炉方法は、炉内の雰囲気を半導体基板の入炉時に置換さ
せる半導体基板の入炉方法において、酸素の分子量以上
の不活性ガスおよび酸素の分子量未満の不活性ガスある
いは窒素ガスを半導体基板の入炉時に流すことを特徴と
する。
【００１０】本発明の半導体製造装置は、酸素の分子量
以上の不活性ガスおよび酸素の分子量未満の不活性ガス
あるいは窒素ガスを半導体基板の入炉時に流してなるこ
とを特徴とする。
【００１１】本発明の半導体装置および半導体装置の製
造方法は、上記入炉方法を用いてＨＳＱ（Ｈｙｄｒｏｇ
ｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を焼成するもの
である。
【００１２】なお、本発明は特に縦型炉に好適に用いら
れるが、横型炉にも本発明を用いることができる。また
本発明が用いられる炉としては、炉内の雰囲気を半導体
基板の入炉時に置換させるものであれば特に限定されな
いが、例えば拡散炉、気相成長炉（特に減圧気相成長
炉）が挙げられる。以下の本発明の作用、実施形態の説
明では縦型炉を取り上げて説明する。
【００１３】（作用）本発明の実施形態を示す図１を用
いて、本発明の作用について説明する。
【００１４】縦型拡散炉の石英チューブの上部または炉
入り口（図１では上部）にガス導入口１０６を設置し、
ガスとしては酸素の分子量以上のアルゴンガス、酸素の
分子量よりも小さいヘリウムガスを導入する。石英ボー
ト１０３に設置されたウエハ１０４を入炉する場合に前
記ガスを両方同時に流すと酸素よりも分子量の小さなヘ
リウムガスにより下に凹型になっている石英チューブは
充満され酸化のもとである酸素は追い出されほとんど数
ｐｐｍレベルになる。また石英ボート内に設置されてい
るウエハの間に存在する空気は窒素の分子量よりも大き
なアルゴンガスにより窒素の場合よりも効果的に空気を
このアルゴンガスに置換できる。この方法を使うことに
よりロードロックを用いるあるいは、窒素パージボック
スを使用するというハードウエアの追加機能をつける必
要が無くなる。その結果、装置の小型化を図りつつ、装
置性能の向上を図ることができる。
【００１５】なお、石英ボート１０３に設置されたウエ
ハ１０４を入炉する前に酸素よりも分子量の小さなヘリ
ウムガスを流して、下に凹型になっている石英チューブ
を充満させ、その後、石英ボート１０３に設置されたウ
エハ１０４を入炉する場合に、窒素の分子量よりも大き
なアルゴンガスを流して、石英ボート内に設置されてい
るウエハの間に存在する空気をアルゴンガスに置換して
もよい。
【００１６】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。
【００１７】まず図１および図２を用いて、本発明の半
導体製造装置について説明する。
【００１８】図１を参照すると、本発明の半導体製造装
置の第１の形態は石英チューブの炉１０１の上部にガス
導入口１０６があり、そこから酸素の分子量より大きな
不活性ガスであるアルゴンガスと酸素の分子量の小さな
ヘリウムガスが流れる様になっている。その下には保温
筒１０２上に石英ボート１０３があり、そこにウエハ１
０４が設置されている。この図１はウエハが入炉する際
の図であり、酸素よりも分子量の大きなアルゴンガスと
酸素よりも分子量の小さなヘリウムガスが同時に前記の
ガス導入口１０６より導入される。入炉の際にはボート
上昇機１０５が上昇する構造になっている。また導入さ
れたガスは排気部１０７を通して排気される。
【００１９】また図２に示すように本発明の半導体製造
装置の第２の形態として石英チューブ２０１の下にガス
導入口２０６がある場合を示す。石英チューブ２０１を
支える部分にガス導入口２０６がＬ字型の石英インジェ
クターを用いて設置されており、石英チューブ２０１の
下には保温筒２０２に乗った石英ボート２０３にウエハ
２０４が設置されている。前記ガス導入口２０６より窒
素または、酸素よりも分子量の小さな不活性ガスおよび
酸素よりも分子量の大きな不活性ガスが導入され入炉時
の酸素の巻き込みを防止する様になっている。この構造
のメリットは石英チューブ２０１にガス導入口２０６が
設置されておらず、石英チューブ２０１下部の石英固定
部にガス導入口２０６があるため石英の複雑な加工を行
わずに容易にこの構造をとれ、装置製造上のコスト低減
に有効である。
【００２０】次に本発明の入炉方法について説明する。
【００２１】本発明の入炉方法の第１の形態を図３、図
４に示す。
【００２２】図３はウエハが石英チューブに入炉する段
階を示している図である。
【００２３】８００℃の温度で入炉時の酸化のみをみる
ために希ふっ酸処理をおこなったウエハを使った例を示
す。
【００２４】石英チューブ３０１の上部にガス導入口３
０６があり、この導入口３０６よりアルゴンガスおよび
ヘリウムガスが導入される。石英チューブの下には保温
筒３０２上の石英ボート３０３があり、そこには複数枚
の前記ウエハ３０４が設置されている。石英ボート３０
３は入炉スピード毎分７０ｃｍで上方にボート上昇機３
０５により上昇している。そのときガス導入口３０６よ
りアルゴンガス２０Ｌ／ｍｉｎとヘリウムガス２０Ｌ／
ｍｉｎが同時に流れることにより空気より分子量のちい
さなヘリウムガスは下に凹型となっている石英チューブ
３０１内を充満する。そして空気よりも分子量のおおき
なアルゴンガスは下方の石英ボート３０３に設置されて
いるウエハ３０４間にある空気を効率的に置換する。
【００２５】次に図４は石英ボート３０３が石英チュー
ブ３０１内に完全に入って閉まった状態である。この段
階ではウエハ３０４間の酸素濃度も２０〜３０ｐｐｍの
レベルとなっており、ほとんどロードロックで窒素ガス
を用いた時と性能はかわらない。導入された石英チュー
ブ３０１内を充満した後、一部は排気部３０７に排気さ
れる。
【００２６】前記ウエハを使って入炉のみに形成される
酸化膜を測定したところ、通常のＮ 2 ガスで行ったとき
が１８オングストローム、ロードロックを使用したとき
が９オングストローム、本発明を用いた時が１０オング
ストロームの入炉酸化膜となった。
【００２７】次に本発明の入炉方法の第２の形態を示
す。ここでは前記第２の実施の形態の半導体製造装置を
使用した。またウエハに残留酸素に敏感なＨＳＱ（Ｈｙ
ｄｒｏｇｅｎ Ｓｉｌｓｅｓｑｕｉｏｘａｎｅ）を塗布
し、ホットプレートで１５０，２００，３５０℃の３段
階で約１分ずつ焼いたものを用意した。このＨＳＱ膜は
焼成時の残留酸素に敏感に反応し酸素濃度が高いほどそ
の誘電率が高くなってしまうという膜である。その理由
は膜中のＳｉ−Ｈ結合が酸素により容易にＳｉ−ＯＨ結
合をつくってしまうからである。このＨＳＱの成膜され
たウエハを約４００℃で焼く時の例を記述する。
【００２８】図５はウエハが石英チューブ４０１に入炉
する段階を示している図である。石英チューブ４０１を
支えている部分にガス導入口４０６があり、このガス導
入口４０６より、アルゴンガスおよび窒素ガスを流す。
石英チューブの下には保温筒上の石英ボート４０３が有
り、そこには複数枚のウエハ４０４が設置されている。
ここで石英ボート４０３は入炉前にガス導入口４０６よ
り窒素ガスを２０Ｌ／ｍｉｎ流し、入炉スピード７０ｃ
ｍ／ｍｉｎでボート上昇機４０５により上昇しはじめる
時にアルゴンガスを１０Ｌ／ｍｉｎ流す。入炉前に流し
ている窒素ガスにより下に凹型となっている石英チュー
ブ４０１内は充満される。したがって入炉しはじめた時
は凹型になっている石英チューブ４０１に窒素が充満し
ている。また入炉しはじめる時から流れるアルゴンは石
英ボート４０３に設置されているウエハ４０４の間の空
気を容易に置換できる。この方法により入炉時の酸素の
巻き込みがなくウエハが入炉できる。
【００２９】図６は石英ボート４０３入炉後の図であ
る。入炉したのちガスは窒素のみに切り替わりＨＳＱの
塗布されたウエハ４０４を約１時間焼成する。
【００３０】出炉後このＨＳＱ膜の膜特性の一つである
比誘電率を本形態と従来の方法で比べたところ、従来の
ＨＳＱの焼成方法では比誘電率は３．１であったのに対
し、本形態では２．８と低下が実現できた。
【００３１】本発明の入炉方法の実施形態１、２では酸
素よりも分子量の大きな不活性ガスとしてアルゴンを記
載したが、キセノン、ネオン等を使用してもよい。また
焼成中にこれらのガスをもちいておこなう方法は開放型
の縦型炉で特に有用である。
【００３２】なお、ここでは窒素または、酸素よりも分
子量の小さな不活性ガスおよび酸素よりも分子量の大き
な不活性ガスを同じガス導入口から導入しているが、別
なガス導入口からそれぞれ別に導入してもよい。
【００３３】
【発明の効果】本発明の効果はロードロックや窒素パー
ジボックス等のハードウエアを用いなくても、入炉時の
自然酸化膜をロードロック機構付き装置並に防止できる
ということである。その理由は酸素よりも分子量の大き
な不活性ガスを用いて入炉する際に石英ボートに設置さ
れているウエハ間の空気の置換効率を向上し、かつ石英
チューブ内の空気を酸素よりも分子量の小さな不活性ガ
スまたは窒素をもちいて、炉内をその不活性ガスなどで
充満するという作用を起こしているからである。
【図面の簡単な説明】
【図１】本発明を示す縦型炉の第１の形態図である。
【図２】本発明を示す縦型炉の第２の形態図である。
【図３】本発明の入炉方法の第１の形態の入炉の時を示
す図である。
【図４】本発明の入炉方法の第１の形態の入炉完了を示
す図である。
【図５】本発明の入炉方法の第２の形態の入炉の時を示
す図である。
【図６】本発明の入炉方法の第２の形態の入炉完了を示
す図である。
【図７】従来の第１の縦型拡散炉の例を示す図である。
【図８】従来の第２の縦型拡散炉の例を示す図である。
【符号の説明】
１０１，２０１，３０１，４０１，５０１，６０１ 石
英チューブ １０２，２０２，３０２，４０２，５０２，６０２ 保
温筒 １０３，２０３，３０３，４０３，５０３，６０３ 石
英ボート １０４，２０４，３０４，４０４，５０４，６０４ ウ
エハ １０５，２０５，３０５，４０５，５０５，６０５ ボ
ート上昇機 １０６，２０６，３０６，４０６，５０６，６０６ ガ
ス導入口 １０７，２０７，３０７，４０７，５０７，６０７ 排
気部

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 炉内の雰囲気を半導体基板の入炉時に置
    換させる半導体基板の入炉方法において、酸素の分子量
    以上の不活性ガスおよび酸素の分子量未満の不活性ガス
    あるいは窒素ガスを半導体基板の入炉時に流すことを特
    徴とする半導体基板の入炉方法。
  2. 【請求項２】 前記酸素の分子量以上の不活性ガスと、
    前記酸素の分子量未満の不活性ガスあるいは窒素ガスと
    を同時に流すことを特徴とする請求項１に記載の半導体
    基板の入炉方法。
  3. 【請求項３】 前記酸素の分子量未満の不活性ガスある
    いは窒素ガスを流した後に、前記酸素の分子量以上の不
    活性ガスを流すことを特徴とする請求項１に記載の半導
    体基板の入炉方法。
  4. 【請求項４】 前記半導体基板が入炉されるべき炉は、
    拡散炉または気相成長炉であることを特徴とする請求項
    １〜３のいずれかに記載の半導体基板の入炉方法。
  5. 【請求項５】 酸素の分子量以上の不活性ガスおよび酸
    素の分子量未満の不活性ガスあるいは窒素ガスを半導体
    基板の入炉時に流してなることを特徴とする半導体製造
    装置。
  6. 【請求項６】 前記半導体基板が入炉されるべき炉は、
    拡散炉または気相成長炉であることを特徴とする請求項
    ５に記載の半導体製造装置。
  7. 【請求項７】 請求項１〜請求項４のいずれかに記載の
    入炉方法を用いてＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓ
    ｅｓｑｕｉｏｘａｎｅ）を焼成することを特徴とする半
    導体装置。
  8. 【請求項８】 請求項１〜請求項４のいずれかに記載の
    入炉方法を用いてＨＳＱ（Ｈｙｄｒｏｇｅｎ Ｓｉｌｓ
    ｅｓｑｕｉｏｘａｎｅ）を焼成することを特徴とする半
    導体装置の製造方法。
JP09316932A 1997-11-18 1997-11-18 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法 Expired - Fee Related JP3074674B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP09316932A JP3074674B2 (ja) 1997-11-18 1997-11-18 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法
KR1019980049227A KR19990045341A (ko) 1997-11-18 1998-11-17 반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법
US09/513,926 US6383927B2 (en) 1997-11-18 2000-02-28 Process for fabricating semiconductor device, apparatus using more than one kind of inert gas for evacuating air and method for entering wafer into the apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09316932A JP3074674B2 (ja) 1997-11-18 1997-11-18 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法

Publications (2)

Publication Number Publication Date
JPH11150109A true JPH11150109A (ja) 1999-06-02
JP3074674B2 JP3074674B2 (ja) 2000-08-07

Family

ID=18082544

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09316932A Expired - Fee Related JP3074674B2 (ja) 1997-11-18 1997-11-18 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法

Country Status (3)

Country Link
US (1) US6383927B2 (ja)
JP (1) JP3074674B2 (ja)
KR (1) KR19990045341A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028158A (ja) * 2006-07-21 2008-02-07 Shin Etsu Handotai Co Ltd 半導体基板の処理方法
JP2011014645A (ja) * 2009-06-30 2011-01-20 Covalent Materials Corp シリコンウエハの熱処理方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MXPA05005629A (es) * 2002-11-26 2005-09-08 Praxair Technology Inc Suministro de gas y recuperacion para atomizador de metal.
JP4508893B2 (ja) * 2004-02-02 2010-07-21 エーエスエム インターナショナル エヌ．ヴェー． 半導体処理方法、半導体処理システム及び反応チャンバにガスを供給する方法
US8109761B1 (en) * 2006-02-13 2012-02-07 Whip Mix Corporation Dental furnace with cooling system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415385A (en) 1980-08-15 1983-11-15 Hitachi, Ltd. Diffusion of impurities into semiconductor using semi-closed inner diffusion vessel
JPH03111552A (ja) 1989-09-26 1991-05-13 Osaka Oxygen Ind Ltd 金属管酸化処理装置
JPH04162526A (ja) 1990-10-24 1992-06-08 Sony Corp 横型酸化拡散装置
US5204075A (en) * 1991-05-30 1993-04-20 The Boc Group, Inc. Process for the purification of the inert gases
JPH07335630A (ja) 1994-06-13 1995-12-22 Hitachi Ltd 真空処理装置
JPH08264400A (ja) 1995-03-28 1996-10-11 Mitsubishi Electric Corp シリコン単結晶ウェハおよびその表面の熱酸化方法
JPH1064847A (ja) * 1996-07-16 1998-03-06 Applied Materials Inc タングステン材料の成膜方法、サセプタ及び成膜装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008028158A (ja) * 2006-07-21 2008-02-07 Shin Etsu Handotai Co Ltd 半導体基板の処理方法
JP2011014645A (ja) * 2009-06-30 2011-01-20 Covalent Materials Corp シリコンウエハの熱処理方法

Also Published As

Publication number Publication date
US6383927B2 (en) 2002-05-07
JP3074674B2 (ja) 2000-08-07
US20020019130A1 (en) 2002-02-14
KR19990045341A (ko) 1999-06-25

Similar Documents

Publication Publication Date Title
TWI644380B (zh) Substrate processing apparatus, manufacturing method of semiconductor device, and recording medium
US6297172B1 (en) Method of forming oxide film
JP5325363B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
US7767594B2 (en) Semiconductor device producing method
JP2892170B2 (ja) 熱処理成膜方法
JP3074674B2 (ja) 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法
JP3143670B2 (ja) 酸化薄膜形成方法
JPH11204517A (ja) シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
US11094532B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI469216B (zh) 半導體裝置之製造方法及基板處理裝置
JPH11186255A (ja) シリコン酸化膜の形成方法
JP2004336000A (ja) 誘電膜の形成方法
JPH11186248A (ja) シリコン酸化膜の形成方法及びシリコン酸化膜形成装置
JP4345410B2 (ja) 酸化方法
JPWO2018055674A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2000150508A (ja) 半導体素子の絶縁膜形成方法
JP3800788B2 (ja) シリコン酸化膜の形成方法
JPH07221034A (ja) 半導体装置の製造方法
JP2504598B2 (ja) 半導体基板の枚葉式表面処理方法
JPH04113621A (ja) 膜形成方法
JPH04188721A (ja) 縦型熱処理装置
JPH0754125A (ja) 熱酸化膜の形成方法
JP2000232077A (ja) 半導体製造装置
TW202330971A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
JPH04345024A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080609

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090609

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100609

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110609

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120609

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130609

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140609

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees