TW202330971A - 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 - Google Patents

基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TW202330971A
TW202330971A TW111143497A TW111143497A TW202330971A TW 202330971 A TW202330971 A TW 202330971A TW 111143497 A TW111143497 A TW 111143497A TW 111143497 A TW111143497 A TW 111143497A TW 202330971 A TW202330971 A TW 202330971A
Authority
TW
Taiwan
Prior art keywords
film
bonding
mentioned
bond
ratio
Prior art date
Application number
TW111143497A
Other languages
English (en)
Inventor
照井祐輔
山角宥貴
橋本良知
中山雅則
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202330971A publication Critical patent/TW202330971A/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明之課題在於提供可提升基板上所形成之膜之特性的技術。 本發明之解決手段係具有：(a)於基板上形成第1膜的步驟，該第1膜係含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中之至少一者；(b)於較(a)中之處理溫度高之處理溫度下對第1膜實施熱處理，將第1膜改質為第2膜的步驟；與(c)對第2膜實施電漿處理，將第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使第3膜中之Si-N鍵結相對於N-H鍵結的比大於第1膜中之Si-N鍵結相對於N-H鍵結的比的步驟。

Description

基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
本發明係關於基板處理方法、半導體裝置之製造方法、基板處理裝置及程式。
作為半導體裝置之製造步驟的一步驟，有進行於基板上形成膜之處理的情形(例如專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-066688號公報
(發明所欲解決之問題)
本發明之目的在於提供可使形成於基板上之膜之特性提升的技術(例如專利文獻1)。 (解決問題之技術手段)
根據本發明之一態樣，提供一種技術，係具有： (a)於基板上形成第1膜的步驟，該第1膜係含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中之至少一者； (b)於較(a)中之處理溫度高之處理溫度下對上述第1膜實施熱處理，將上述第1膜改質為第2膜的步驟；與 (c)對上述第2膜實施電漿處理，將上述第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於上述第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使上述第3膜中之Si-N鍵結相對於N-H鍵結的比大於上述第1膜中之Si-N鍵結相對於N-H鍵結的比的步驟。 (對照先前技術之功效)
根據本發明，可提供可使形成於基板上之膜之特性提升的技術。
＜本發明之一態樣＞ 以下主要參照圖1~圖7說明本發明之一態樣。又，以下說明中所使用之圖式均為概略圖，圖式中之各要件的尺寸關係、各要件之比率等並不一定與實際者一致。又，複數圖式彼此間各要件的尺寸關係、各要件之比率等並不一定一致。
本態樣所列舉為例之基板處理單元2000係半導體裝置之製造步驟中所使用者，構成為對成為處理對象之基板進行既定處理。 作為成為處理對象之基板，可舉例如組裝半導體集成電路裝置(半導體裝置)的半導體晶圓基板(以下簡稱為「晶圓」)。又，本說明書中於使用「晶圓」一詞的情況，係有意指「晶圓本身」的情況、或意指「晶圓與其表面所形成之既定之層或膜等之積層體(集合體)」的情況(亦即，涵括形成於表面之既定層或膜等而稱為晶圓的情況)。又，本說明書中於使用「晶圓表面」一詞的情況，係有意指「晶圓本身之表面(露出面)」的情況、或指「晶圓上所形成之既定之層或膜等之表面，亦即作為積層體之晶圓的最表面」的情況。本說明書中使用「基板」等語詞的情況，亦與使用「晶圓」一詞的情況具有相同意義。 又，作為對晶圓進行之處理，例如有搬送處理、加壓(減壓)處理、加熱處理、成膜處理、改質處理、擴散處理、離子注入後之用於載體活性化或平坦化的迴銲或退火等。
(1) 基板處理單元之構成 首先，說明作為基板處理裝置之基板處理單元200的構成例。
如圖1所示，基板處理單元2000係對作為基板之晶圓200進行處理者，為具有成膜裝置300、熱處理裝置(亦稱為退火裝置400)、電漿處理裝置500而構成的所謂叢集型裝置。更詳言之，基板處理單元2000係具備IO台2100、大氣搬送室2200、負載緊固(L/L)室2300、真空搬送室2400、成膜裝置300、退火裝置400、及電漿處理裝置500而構成。又，圖中之前後左右係X1方向設為右、X2方向設為左、Y1方向設為前、Y2方向設為後。
於基板處理單元100之前側，設置IO台(裝載埠)2100。於IO台2100上，複數搭載著所謂FOUP(Front Opening Unified Pod，前開式晶圓傳送盒)的收納容器(以下簡稱為「晶圓盒」)2001。晶圓盒2001係使用為搬送晶圓200的載體，構成為於其內部將未處理之晶圓200或處理完畢之晶圓200分別依水平姿勢複數片收納。
IO台2100係鄰接於大氣搬送室2200。於大氣搬送室2200內，設置搬送晶圓200之大氣搬送機器人2220。於大氣搬送室2200，係在與IO台2100相異側連接著負載緊固室2300。
於負載緊固室2300，係在與大氣搬送室2200相異側連接著真空搬送室(轉送模組：TM (Transfer Module))2400。
TM2400的機能係作為於負壓下搬送晶圓200之成為搬送空間的搬送室。於構成TM2400之框體2410，係分別連結著對晶圓200進行處理之成膜裝置300、退火裝置400、電漿處理裝置500。於TM2400之略中央部，設置於負壓下搬送晶圓200之真空搬送機器人2700。
設置於TM2400內之真空搬送機器人2700係具有可獨立動作之二個臂2800、2900。
於TM2400與成膜裝置300之間、TM2400與退火裝置400之間、TM2400與電漿處理裝置500之間，分別設置閘閥(GV)1490a、GV1490b、GV1490c。藉由各GV1490a、GV1490b、GV1490c之開放，TM2400內之真空搬送機器人2700可經由分別設於成膜裝置300、退火裝置400、電漿處理裝置500之基板搬入搬出口350、450、550而進行晶圓200之進出(參照圖3、圖4、圖5)。
如圖2所示般，屬於控制部(控制手段)之控制器121係構成為具備CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、記憶裝置121c、I/O埠121d的電腦。RAM 121b、記憶裝置121c、I/O埠121d係構成為經由內部匯流排121e而可與CPU 121a進行資料交換。控制器121係連接有例如構成為觸控面板等之輸入輸出裝置122。又，於控制器121亦可連接外部記憶裝置123。
控制器121係控制包含成膜裝置300、退火裝置400、與電漿處理裝置500之基板處理單元2000的處理動作。
記憶裝置121c係由例如快閃記憶體、HDD(Hard Disk Drive)、SDD(Solid State Drive)等所構成。於記憶裝置121c內可讀取地儲存有控制基板處理裝置之動作的控制程式，或記載有後述基板處理之程序或條件等的製程配方(recipe)等。製程配方係以將後述基板處理中各程序藉控制器121使基板處理裝置執行，而可獲得既定之結果之方式組合者，作為程式而執行。以下，作為製程配方或控制程式等的總稱，亦簡稱為程式。又，有時亦將製程配方簡稱為配方。本說明書中於使用程式一詞的情況，係指僅含配方單體的情況、僅含控制程式單體的情況、或含有此二者之情況。RAM 121b係構成為使藉由CPU121a讀出之程式或數據等暫時地保存之記憶區域(工作區域)。
I/O埠121d係連接於上述閘閥1490a~1490c、真空搬送機器人2700、大氣搬送機器人2220、或後述升降機構318、APC閥334、434、584、真空泵335、435、585、加熱器313、413、513、燈461、頻率整合器574、高頻電源573等。
CPU121a係構成為自記憶裝置121c讀取控制程式並執行，且配合自輸入輸出裝置122之操作指令之輸入等由記憶裝置121c讀取配方。CPU121a係構成為依照讀取之配方的內容，可控制閘閥1490a~1490c之開關動作、升降機構318之升降動作、真空搬送機器人2700之動作、大氣搬送機器人2220之動作、APC閥334、434、584、真空泵335、435、585之開關動作、真空泵335、435、585之起動及停止、加熱器313、413、513之溫度調整動作、燈461之溫度調整動作、頻率整合器574之電力之整合動作、高頻電源573之開關等。
控制器121係可藉由將由外部記憶裝置123所儲存之上述程式安裝到電腦中而構成。外部記憶裝置123係包含例如HDD等磁碟、CD等光碟、MO等磁光碟、USB記憶體、SSD等半導體記憶體等。記憶裝置121c或外部記憶裝置123係構成為可被電腦讀取之記錄媒體。以下，作為此等之總稱，簡稱為記錄媒體。本說明書中於使用記錄媒體一詞的情況，係指僅含記憶裝置121c單體的情況、僅含外部記憶裝置123單體的情況、或含有此二者之情況。尚且，亦可不使用外部記憶裝置123，而使用網路或專用線路等通訊手段進行對電腦之程式提供。
(2)成膜裝置之構成 接著，說明上述基板處理單元2000中所使用之成膜裝置300。成膜裝置300係進行屬於半導體裝置製造步驟之一步驟的成膜處理時所使用者，例如構成為單片式基板處理裝置。
(處理容器) 如圖3所示，成膜裝置300係具備處理容器302。處理容器302內形成有對晶圓200進行處理之處理室301。
於處理容器302之側面，設有與GV1490a鄰接之基板搬入搬出口350，構成為經由基板搬入搬出口350使晶圓200於與TM2400之間移動。於處理容器302之底部，設有頂銷307。
於處理室301內，配置作為載置晶圓200之基板載置部的基座310。於基座310之上面，設有載置晶圓200之基板載置面311。於基座310之內部，埋藏著對基板載置面311上之晶圓200之溫度進行調整的作為加熱機構之加熱器313。於加熱器313，連接調整對加熱器所供給之電力的溫度調整部315。溫度調整部315係依照來自控制器121之指示而被控制。又，於基座310，在與頂銷307對應的位置設置頂銷307所貫通的貫通孔314。
基座310係由軸317所支撐。軸317係貫通處理容器302之底部，進而於處理容器302之外部連接於升降機構318。軸317下端部之周圍係由波紋管319所被覆，使處理室301內保持為氣密。
(氣體導入孔) 於處理室301之上部，設置用於對處理室301內供給各種氣體的氣體導入孔360、370、380。有關連接著於氣體導入孔360、370、380之氣體供給系統的構成將於後述。
(氣體供給系統) 於氣體導入孔360、370、380，分別連接著原料(氣體)供給管361a、觸媒供給管371a、反應氣體供給管381a。由包含原料供給管361a之原料(氣體)供給系統361主要供給原料(細節後述)。由包含觸媒供給管371a之觸媒供給系統371主要供給觸媒(細節後述)。由包含反應氣體供給管381a之反應氣體供給系統381主要供給反應氣體。
(原料供給系統) 於原料供給管361a，由上游方向起依序設置原料(氣體)供給源361b、屬於流量控制器(流量控制部)之質量流量控制器(MFC)361c、及屬於開關閥之閥361d。
在原料供給管361a之較閥361d更下游側，連接第1惰性氣體供給管362a之下游端。於第1惰性氣體供給管362a，由上游方向起依序設置惰性氣體供給源362b、MFC362c及閥362d。
(觸媒供給系統) 於觸媒供給管371a，由上游方向起依序設置觸媒供給源371b、MFC371c、及閥371d。
在觸媒供給管371a之較閥371d更下游側，連接第2惰性氣體供給管372a之下游端。於第2惰性氣體供給管372a，由上游方向起依序設置第2惰性氣體供給源372b、MFC372c及閥372d。
(反應氣體供給系統) 於反應氣體供給管381a，由上游方向起依序設置反應氣體供給源381b、MFC381c、及閥381d。
在反應氣體供給管381a之較閥381d更下游側，連接第3惰性氣體供給管382a之下游端。於第3惰性氣體供給管382a，由上游方向起依序設置第3惰性氣體供給源382b、MFC382c及閥382d。
又，本說明書中，原料(氣體)、反應氣體及觸媒氣體亦分別或整合稱為成膜氣體。又，原料供給系統361、觸媒供給系統371及反應氣體供給系統381亦分別或整合稱為成膜氣體供給系統。
(排氣系統) 於處理容器302之內壁側面，設置對處理室301內之環境進行排氣的排氣口345。於處理容器302之外壁側面，連接排氣管333而與排氣口345連通。於排氣管333，由上游側起依序設置APC(Auto Pressure Controller)閥334、作為真空排氣裝置之真空泵335。主要將排氣口345、排氣管333、APC閥334整合稱為排氣系統。
(3)退火裝置之構成 接著說明上述基板處理單元2000中所使用之退火裝置400。退火裝置400係於進行屬於半導體裝置製造步驟之一步驟的熱處理(亦稱為退火處理)時所使用者，例如構成為單片式基板處理裝置。
(處理容器) 如圖4所示，退火裝置400係具備處理容器402。處理容器402內形成有對晶圓200進行處理之處理室401。
於處理容器402之側面，設有與GV1490b鄰接之基板搬入搬出口450，構成為經由基板搬入搬出口450使晶圓200於與TM2400之間移動。於處理容器402之底部，設有頂銷407。
於處理室401內，配置作為載置晶圓200之基板載置部的基座410。於基座410之上面，設有載置晶圓200之基板載置面411。於基座410之內部，埋藏著對基板載置面411上之晶圓200之溫度進行調整的作為加熱機構之加熱器413。於加熱器413，連接控制加熱器413之溫度的加熱器控制部420。加熱器413之開/關等係根據控制器121之指示而由加熱器控制部420所控制。又，於基座410，在與頂銷407對應的位置設置頂銷407所貫通的貫通孔414。
基座410係由軸417所支撐。軸417係貫通處理容器402之底部，進而於處理容器402之外部連接於升降機構418。軸417下端部之周圍係由波紋管419所被覆，使處理室401內保持為氣密。
(燈) 於處理容器402之頂板、與晶圓200之表面相對向的位置，設置燈罩460。於燈罩460係設置複數之燈461作為加熱機構的。
燈461係經由佈線462而連接於燈控制部463。燈461之開/關等係根據控制器121之指示而由燈控制部463所控制。
於處理容器402之頂板、與燈461相對向的位置，設置窗464。窗464為耐真空製，由例如石英等之不遮阻由燈461所照射之熱的材質所構成。
(氣體導入孔) 於處理室401之上部，設置用於對處理室401內供給惰性氣體的氣體導入孔440。
(惰性氣體供給系統) 於氣體導入孔440，連接著惰性氣體供給管441a。由包含惰性氣體供給管441a之惰性氣體供給系統441供給惰性氣體(細節後述)。於惰性氣體供給管441a，由上游方向起依序設置惰性氣體供給源441b、MFC441c及閥441d。
(排氣系統) 於處理容器402之內壁側面，設置對處理室401內之環境進行排氣的排氣口445。於處理容器402之外壁側面，連接排氣管433而與排氣口445連通。於排氣管433，由上游側起依序設置作為壓力調整器(壓力調整部)的APC閥434、作為真空排氣裝置之真空泵435。主要將排氣口445、排氣管433、APC閥434整合稱為排氣系統。
(4)電漿處理裝置之構成 接著說明上述基板處理單元2000中所使用之電漿處理裝置500。電漿處理裝置500係於進行屬於半導體裝置製造步驟之一步驟的成膜處理時所使用者，例如構成為單片式基板處理裝置。圖5為本態樣之電漿處理裝置500之概略構成圖。
(處理室) 如圖5所示，電漿處理裝置500係具備收容晶圓200進行電漿處理之處理爐502。處理爐502係具備構成處理室501之處理容器503。處理容器503係具備上側容器530與下側容器531。上側容器530係覆蓋於下側容器531之上方，而形成處理室501。
於下側容器531之下部側壁， 設有與GV1490c鄰接之基板搬入搬出口550，構成為經由基板搬入搬出口550使晶圓200於與TM2400之間移動。於處理容器503之底部，設有頂銷507。
處理室501係具備：於周圍設置共振線圈522之電漿生成空間501a；及連通於電漿生成空間501a，處理晶圓200之基板處理空間501b。電漿生成空間501a係生成電漿之空間，於處理室501中，係指較共振線圈522之下端更上方、且較共振線圈522之上端更下方的空間。基板處理空間501b係指使用電漿處理晶圓200的空間，為較共振線圈522之下端更下方的空間。
於處理室501中，配置作為載置晶圓200之基板載置部的基座510。於基座510之上面，設有載置晶圓200之基板載置面511。
於基座510之內部，埋藏著對基板載置面511上之晶圓200之溫度進行調整的作為加熱機構之加熱器513。藉由經由加熱器電力調整機構576對加熱器513供給電力，可將晶圓200表面加熱至例如25℃~100℃範圍內的既定程度。
基座510係與下側容器531間呈電氣絕緣。於基座510之內部裝備著阻抗調整電極515。阻抗調整電極515係經由作為阻抗調整部之阻抗可變機構577而接地。經由阻抗調整電極515及基座510，可控制電漿處理中之晶圓200之電位(偏電壓)。
於基座510下方，設置使基座升降的基座升降機構568。於基座510設有貫通孔514。於下側容器531之底面，設置支撐晶圓200之作為支撐體的頂銷507。在藉由基座升降機構568使基座510經下降時，頂銷507係依與基座510呈非接觸之狀態突穿過貫通孔514。藉此，可由下方保持晶圓200。
於處理室501之上方、亦即上側容器530之上部，設有氣體供給頭536。氣體供給頭536係具備蓋體533、氣體導入孔534、緩衝室537、開口538、遮蔽板540、與氣體吹出口539，構成為可對處理室501內供給氣體。
(氣體供給系統) 於氣體導入孔534，連接著含氫(H)氣體供給管561a。由後述含H氣體供給系統主要供給含氫氣體(細節後述)。
於含H氣體供給管561a，由上游方向起依序設置含H氣體供給源561b、MFC561c及屬於開關閥之閥561d。
於含H氣體供給管561a之較閥561d更下游側，連接著第4惰性氣體供給管562a之下游端。於第4惰性氣體供給管562a，由上游方向起依序設置惰性氣體供給源562b、MFC562c及閥562d。
(排氣系統) 於下側容器531之內壁側面，設置對處理室501內之環境進行排氣的排氣口595。於下側容器531之外壁側面，連接排氣管583而與排氣口595連通。於排氣管583，由上游側起依序設置作為壓力調整器(壓力調整部)的APC閥584、作為真空排氣裝置之真空泵585。主要將排氣口595、排氣管583、APC閥584整合稱為排氣系統。
於處理室501之外周部、亦即上側容器530之側壁之外側，以包圍處理室501之方式設置螺旋狀之共振線圈522。於共振線圈522，連接著RF(Radio Frequency，射頻)感應器572、高頻電源573及頻率整合器574(頻率控制部)。於共振線圈522之外周側，設有遮蔽板523。
(5)基板處理步驟 作為使用上述基板處理單元2000、半導體裝置的製造步驟之一步驟，針對在成膜裝置300中於作為基板之晶圓200上形成第1膜，於退火裝置400中對第1膜實施熱處理(退火處理)而將第1膜改質為第2膜，於電漿處理裝置500中對第2膜實施電漿處理而將第2膜改質為第3膜的基板處理時序例，主要使用圖6及圖7進行說明。以下的說明中，構成基板處理單元2000之各部的動作係藉由控制器121所控制。
本態樣之基板處理時序係具有： 將含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中至少一者的第1膜形成於晶圓200上的步驟a； 於較步驟a之處理溫度高的處理溫度下對上述第1膜實施熱處理，將上述第1膜改質為第2膜的步驟b； 對上述第2膜實施電漿處理，將上述第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於上述第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使上述第3膜中之Si-N鍵結相對於N-H鍵結的比大於上述第1膜中之Si-N鍵結相對於N-H鍵結的比的步驟c。
尚且，本態樣中，係針對下述例子進行說明：於步驟a中，對晶圓200交替進行：供給至少含有C-H鍵結與Si-C鍵結之原料、與觸媒的步驟；與對晶圓200供給作為反應氣體之氧化劑、與觸媒的步驟；而於晶圓200上形成氧碳化矽膜(SiOC膜)作為含有C-H鍵結及Si-C鍵結的第1膜的例子。又，本態樣中，係針對於步驟c中，對第2膜將氫(H)氣激發為電漿狀態而供給的例子進行說明。
SiOC膜係介電係數低之Low-K膜，進而為具有高氟化氫(HF)蝕刻耐性(以下稱為HF耐性)的絕緣膜，故廣泛使用作為例如間隔膜。另一方面，SiOC膜係於半導體裝置製造步驟之一步驟中，有於成膜後曝露於氧(O 2)電漿灰化等之氧化處理的情形。藉由施行灰化處理(氧化處理)，有SiOC膜之HF耐性惡化，結果作為間隔膜之機能損失的情形。本態樣中，針對即使在成膜後施行灰化處理的情況下，仍維持低介電係數與高HF耐性之雙方的SiOC膜進行說明。又，以下有時將施行灰化處理後之膜之HF耐性稱為灰化耐性。
本說明書中，為了方便，有時亦將上述基板處理時序表示如以下。以下變形例或其他態樣等之說明中亦使用相同表記。
(原料+觸媒→氧化劑+觸媒) n→熱處理(退火處理)→電漿激發H氣體→SiOC膜
(對成膜裝置300內之晶圓搬入：S300) 由IO台2100上之晶圓盒2001，藉由大氣搬送機器人2220取出處理對象之晶圓200。於使基座310下降至既定搬送位置的狀態，打開GV1490a，藉由真空搬送機器人2700將晶圓200由TM2400搬入至處理室301內。搬入至處理室301內之晶圓200係依水平姿勢被支撐於由基座310之基板載置面311朝上方突出之頂銷307上。對處理容器302內之晶圓200搬入完成後，由處理室301內使真空搬送機器人2700退出，關閉GV1490a。其後，使基座310上升至既定處理位置，使處理對象之晶圓200由頂銷307上移載至基座310上。
(壓力調整及溫度調整：S301) 接著，以使處理室301內、成為所需處理壓力之方式，藉由真空泵335進行真空排氣。處理室301內之壓力係藉由壓力感應器所測定，根據所測定之壓力資訊回饋控制APC閥334。又，以使晶圓200成為所需處理溫度之方式，藉由加熱器313加熱。在處理室301內成為所需處理壓力、且晶圓200之溫度到達所需處理溫度並穩定後，開始後述成膜處理。
(成膜處理：S302) 本步驟(步驟a)中，係實行以下步驟a1、a2。
[步驟a1] 於步驟a1，係對處理室301內之晶圓200，供給作為成膜劑之原料(原料氣體)及觸媒(觸媒氣體)。
具體而言，係打開閥361d、371d，使原料、觸媒分別流通於原料供給管361a、觸媒供給管371a內。原料、觸媒係分別藉由MFC361c、371c進行流量調整，經由緩衝室343供給至處理室301內，於處理室301內混合，並由排氣口345排氣。此時，由晶圓200之上方對晶圓200供給原料及觸媒(原料+觸媒供給)。此時，亦可打開閥362d、372d、382d，分別經由原料供給管361a、觸媒供給管371a、反應氣體供給管381a之各者對處理室301內供給惰性氣體。又，以下所示數種方法中亦可將惰性氣體之供給設為不實施。
作為於本步驟(步驟a1)中供給原料及觸媒時的處理條件，可例示： 處理溫度：室溫(25℃)~120℃、較佳為室溫~90℃ 處理壓力：133~1333Pa 原料供給流量：0.001~2slm 觸媒供給流量：0.001~2slm 惰性氣體供給流量(每氣體供給管)：0~20slm 各氣體供給時間：1~60秒。
尚且，本說明書中如「25~120℃」般之數值範圍的表記，意指其範圍包含下限值及上限值。因此，例如「450~750℃」意指「450℃以上且750℃以下」。有關其他數值範圍亦相同。又，本說明書中之處理溫度意指晶圓200之溫度或處理室301內之溫度，處理壓力意指處理室301內之壓力。又，在供給流量為包含0slm時，0slm意指不供給該氣體的情況。此等係於以下說明中亦相同。
藉由於上述條件下對晶圓200供給作為原料之例如氯矽烷系氣體、並含有C-H鍵結與Si-C鍵結的氣體，在晶圓200之最表面上形成含有C、H及Cl之含矽(Si)層作為第1層。含有C、H及Cl之含Si層係成為含有C-H鍵結及Si-C鍵結的層。又，本說明書中，為了方便，亦將含有C、H及Cl之含Si層簡稱為含C之含Si層、或SiC層。
藉由於上述條件下，對晶圓200供給原料，可使原料中所含之Si-C鍵結及C-H鍵結之任一鍵結的至少一部分不致切斷而依經保持的狀態被攝入(殘存)至第1層中。
第1層係除了由Si所構成並含有C、H及Cl的連續層之外，亦包括不連續之層，或此等重疊而成之含有C、H及Cl之含Si薄膜。構成含有C、H及Cl之含Si層的Si，係除了與C或Cl間之鍵結未完全切斷以外，亦包含與C或Cl間之鍵結完全切斷者。
本步驟中，藉由將觸媒與原料一起供給，可於無電漿之環境下、或上述較低之溫度條件下進行上述反應。
又，藉由於無電漿之環境下、或上述較低之溫度條件下進行第1層之形成，可於處理室301內使原料不發生熱分解(氣相分解)、亦即不發生自分解。藉此，可使原料吸附於晶圓200上，形成原料之吸附層。
於形成第1層後，關閉閥361d、371d，停止原料、觸媒對處理室301內的供給。然後，對處理室301內進行真空排氣，將殘留於處理室301內之氣體等由處理室301內排除。此時，亦可維持打開閥362d、372d、382d，對處理室301內維持供給惰性氣體。惰性氣體係作用為沖洗氣體，藉此沖洗處理室301內。
作為原料，可使用例如含有構成形成於晶圓200上之膜之作為主元素的Si的矽烷系氣體。作為矽烷系氣體，可使用例如含有Si及鹵素的氣體、亦即鹵矽烷系氣體。鹵素係包括氯(Cl)、氟(F)、溴(Br)、碘(I)等。作為鹵矽烷系氣體，例如可使用含有Si及Cl的氯矽烷系氣體。
作為原料，可使用例如雙(三氯矽基)甲烷((SiCl 3) 2CH 2，簡稱：BTCSM)氣體、1,2-雙(三氯矽基)乙烷((SiCl 3) 2C 2H 4，簡稱：BTCSE)氣體等之伸烷基氯矽烷系氣體。
作為原料，可使用例如1,1,2,2-四氯-1,2-二甲基二矽烷((CH 3) 2Si 2Cl 4，簡稱：TCDMDS)氣體、1,2-二氯-1,1,2,2-四甲基二矽烷((CH 3) 4Si 2Cl 2，簡稱：DCTMDS)氣體等烷基氯矽烷系氣體。
作為原料，可使用1,1,3,3-四氯-1,3-二矽環丁烷(C 2H 4Cl 4Si 2，簡稱：TCDSCB)氣體等由Si與C所構成的、含有環狀構造及鹵元素的氣體。
如上述般，作為原料較佳係使用含有C-H鍵結與Si-C鍵結的氣體。作為原料，可使用此等中之1種以上。
作為觸媒，可使用例如含有碳(C)、氮(N)及H之胺系氣體。作為胺系氣體，可使用例如吡啶(Py)氣體、胺基吡啶(C 5H 6N 2)氣體、甲吡啶(C 6H 7N)氣體、二甲基吡啶(C 7H 9N)氣體、哌𠯤 (C 4H 10N 2)氣體、哌啶(C 5H 11N)氣體等之環狀胺系氣體，或三乙基胺((C 2H 5) 3N，簡稱：TEA)氣體、二乙基胺((C 2H 5) 2NH，簡稱：DEA)氣體等之鏈狀胺系氣體等。作為觸媒，除了此等以外，亦可使用例如氨(NH 3)氣等。作為觸媒，可使用此等中之1種以上。此等係於後述步驟a2中亦相同。
如上述般，作為成膜氣體(原料、觸媒)，較佳係使用含有Si及H、且含有C及N中之至少一種元素的氣體。
作為惰性氣體，可使用例如氮(N 2)氣，或氬(Ar)氣、氦(He)氣、氖(Ne)氣、氙(Xe)氣等稀有氣體。作為惰性氣體，可使用此等中之1種以上。此點於後述各步驟中亦相同。
[步驟a2] 結束步驟a1後，對處理室301內之晶圓200、亦即形成於晶圓200上之含Si層供給氧化劑(氧化氣體)及觸媒(觸媒氣體)。
具體而言，係打開閥381d、371d，氧化劑、觸媒分別流通於反應氣體供給管381a、觸媒供給管371a內。氧化劑、觸媒係分別藉由MFC381c、371c進行流量調整，經由緩衝室343供給至處理室301內，於處理室301內混合，並由排氣口345排氣。此時，由晶圓200之上方對晶圓200供給氧化劑及觸媒(氧化劑+觸媒供給)。此時，亦可打開閥362d、372d、382d，維持對處理室301內之惰性氣體供給。
作為於本步驟(步驟a2)中供給氧化劑及觸媒時的處理條件，可例示： 處理溫度：室溫(25℃)~120℃、較佳室溫~100℃ 氧化劑供給流量：0.001~2slm 觸媒供給流量：0.001~2slm。 其他處理條件係設為與步驟a1中之處理條件相同的處理條件。
藉由於上述條件下對晶圓200供給氧化劑，使步驟a1中形成於晶圓200上之第1層之至少一部分氧化(改質)。結果，於晶圓200之最表面上，形成氧碳化矽層(SiOC層)作為第1層氧化而成的第2層。於形成第2層時，第1層中含有之Cl等雜質係於改質反應的過程中，構成至少含有Cl之氣體狀物質，由處理室301內被排出。藉此，第2層成為Cl等雜質較步驟a1所形成之第1層少的層。
藉由於上述處理條件下，對晶圓200供給氧化劑，可使第1層中所含之Si-C鍵結及C-H鍵結之任一鍵結的至少一部分不致切斷而依經保持的狀態被攝入(殘存)至第2層中。藉由於上述處理條件下，對晶圓200供給氧化劑，所形成之第2層成為含有水分、亦即OH基的層。
本步驟中，藉由與步驟a1同樣地、將觸媒與氧化劑一起供給，可於無電漿之環境下、或後述較低之溫度條件下進行上述反應。
於形成第2層後，關閉閥381d、371d，停止氧化劑對處理室301內的供給。然後，對處理室301內進行真空排氣，將殘留於處理室301內之氣體等由處理室301內排除。此時，亦可藉由與步驟a1中之沖洗同樣的處理程序，將殘留於處理室301內之氣體等由處理室301內排除(沖洗)。
作為氧化劑，可使用例如含氧(O)氣體、或含有氧(O)及氫(H)之氣體。作為含O氣體，可使用例如氧(O 2)氣、臭氧(O 3)氣體、一氧化二氮(N 2O)氣體、一氧化氮(NO)氣體、二氧化氮(NO 2)氣體、一氧化碳(CO)氣體、二氧化碳(CO 2)氣體等。作為含有O及H之氣體，可使用例如水蒸氣(H 2O氣體)、過氧化氫(H 2O 2)、氫(H 2)氣+氧(O 2)氣、氫(H 2)氣+臭氧(O 3)氣體等。又，含O及H之氣體亦為含O氣體。作為氧化劑，除了此等之外，亦可使用洗淨液、例如含有氨水與過氧化氫水與純水的洗淨液。亦即，亦可藉由APM洗淨進行氧化。此時，可藉由將晶圓200曝露於洗淨液中而進行氧化。如此等，氧化劑可為氣體狀物質，亦可為液體狀物質。又，氧化劑亦可為霧狀物質等之液體狀物質。作為氧化劑，可使用此等中之1種以上。
[周期之既定次數實施] 藉由將使上述步驟a1、a2非同時、亦即非同期進行的周期進行既定次數(n次，n為1以上之整數)，於晶圓200上，可形成作為第1膜之既定膜厚之含有Si、O及C的SiOC膜。上述周期較佳係重複複數次。亦即，較佳係使每1周期所形成之第2層(SiOC層)之厚度較所需膜厚薄，重複上述周期複數次，直到藉由積層第2層所形成之作為第1膜之SiOC膜的膜厚度成為所需厚度為止。
又，藉由於上述條件下進行步驟a，可使原料中所含之C-H鍵結及Si-C鍵結之任一鍵結的至少一部分不致切斷而依經保持的狀態被攝入(殘存)至第1膜(SiOC膜)中。
又，藉由於上述條件下進行步驟a，形成於晶圓200上之第1膜(SiOC膜)係成為於其表面含有水分、亦即OH基的膜。
(後沖洗及大氣壓恢復：S303) 對晶圓200上形成所需厚度之第1膜(SiOC膜)的處理結束後，對處理室301內進行真空排氣，將殘留於處理室301內之氣體等由處理室301內排除。然後，藉由與上述沖洗相同的處理程序、處理條件，將殘留於處理室301內之氣體狀物質等由處理室301內排除(後沖洗)。其後，將處理室301內之環境置換為沖洗氣體，處理室301內之壓力恢復為常壓(大氣壓恢復)。
(晶圓搬出至成膜裝置300外：S304) 其後，使基座310下降至既定搬送位置，使晶圓200由基座310上移載至頂銷307上。其後，打開GV1490a，藉由真空搬送機器人2700，將處理後之晶圓200搬出至處理容器302外(TM2400)。
(對退火裝置400內之晶圓搬入：S400) 於使基座410下降至既定搬送位置的狀態，打開GV1490b，藉由真空搬送機器人2700將晶圓200由TM2400搬入至處理室401內。搬入至處理室401內之晶圓200係依水平姿勢被支撐於由基座410之基板載置面411朝上方突出之頂銷407上。對處理室401內之晶圓200搬入完成後，由處理室401內使真空搬送機器人2700退出，關閉GV1490b。其後，使基座410上升至既定處理位置，使處理對象之晶圓200由頂銷407上移載至基座410上。
(壓力調整及溫度調整：S401) 接著，與S301同樣地，藉由真空泵435及APC閥434控制壓力，並藉由加熱器413與燈461進行加熱控制。
(熱處理(退火處理)：S402) 對處理室401內之晶圓200進行加熱，對形成於晶圓200上之第1膜(SiOC膜)進行熱處理。此時，打開閥441d，使惰性氣體流通於惰性氣體供給管441a內。惰性氣體係藉由MFC441c進行流量調整，供給至處理室401內，並由排氣口445排氣。此時，由晶圓200之上方對晶圓200供給惰性氣體。
作為本步驟(步驟b)中的處理條件，可例示： 處理溫度：200~1000℃、較佳為500~700℃ 處理壓力：133~1333Pa 惰性氣體供給流量：0.001~20slm 惰性氣體供給時間：1~120分鐘、較佳為1~60分鐘。
藉由於上述條件下對晶圓200上所形成之第1膜進行熱處理，可使第1膜中所含之水分由第1膜中脫離。更具體而言，藉由將本步驟中之處理溫度設為例如較上述成膜處理(步驟a)之處理溫度高的較高溫之處理溫度，可使第1膜中所含之水分(存在於第1膜表面上之OH基)或Cl等雜質有效率地脫離。如此，於晶圓200上，形成由第1膜中使水分或Cl等雜質脫離而成的第2膜。藉由於上述處理條件下去除第1膜中之水分或雜質，可將第2膜維持為介電係數較第1膜低之Low-k膜、或將第2膜維持為與第1膜相同介電係數的低Low-k膜。
尚且，藉由於上述處理條件下，對形成於晶圓200上之第1膜進行熱處理，可使第1膜中所含之Si-C鍵結及C-H鍵結之任一鍵結的至少一部分不致切斷而依經保持的狀態被攝入(殘存)至第2膜中。又，於上述處理條件下，第1膜中所含之Si、O及C之任一者的至少一部分不致被去除而殘留於第2膜中。
(後沖洗及大氣壓恢復：S403) 熱處理結束後，對處理室401內進行真空排氣，將殘留於處理室401內之氣體等由處理室401內排除。然後，藉由與上述沖洗相同的處理程序、處理條件，將殘留於處理室401內之氣體狀物質等由處理室401內排除(後沖洗)。其後，將處理室401內之環境置換為沖洗氣體，處理室401內之壓力恢復為常壓(大氣壓恢復)。
(晶圓搬出至退火裝置400外：S404) 其後，使基座410下降至既定搬送位置，使晶圓200由基座410上移載至頂銷407上。其後，打開GV1490b，藉由真空搬送機器人2700，將處理後之晶圓200搬出至處理容器402外(TM2400)。
(對電漿處理裝置500內之晶圓搬入：S500) 於使基座510下降至既定搬送位置的狀態，打開GV1490c，藉由真空搬送機器人2700將晶圓200由TM2400搬入至處理室501內。搬入至處理室501內之晶圓200係依水平姿勢被支撐於由基座510之基板載置面511朝上方突出之頂銷507上。對處理室501內之晶圓200之搬入完成後，由處理室501內使真空搬送機器人2700退出，關閉GV1490c。其後，使基座510上升至既定處理位置，使處理對象之晶圓200由頂銷507上移載至基座510上。
(壓力調整及溫度調整：S501) 接著，與S301及S401同樣地，藉由真空泵585及APC閥584控制壓力，並藉由加熱器513進行加熱。在處理室501成為所需之處理壓力、且晶圓200之溫度到達所需處理溫度並穩定後，開始後述電漿處理。
(電漿處理：S502) 對處理室501內之晶圓200、亦即形成於晶圓200上之第2膜，將H氣體激發為電漿狀態而供給。
具體而言，係打開閥561d，使H氣體流通於氣體供給管561a內。H氣體係藉由MFC561c進行流量調整，經由緩衝室537供給至處理室501內，並由排氣口595排氣。此時，由晶圓200之上方對晶圓200供給H氣體(H氣體供給)。此時，亦可打開閥562d，經由緩衝室537對處理室501內供給惰性氣體。
此時，對共振線圈522，由高頻電源573施加高頻(RF)電力。藉此，在電漿生成空間501a內之相當於共振線圈522之上下之接地點及電氣中點的高度位置，分別使俯視下呈甜甜圈狀之感應電漿激發。藉由感應電漿之激發，H氣體被活性化，生成激發狀態之H原子(H ✽)、或經離子化之H原子等的反應種。✽意指自由基。以下說明中亦相同。然後，主要藉由此反應種，於步驟b對形成於晶圓200上之第2膜進行電漿處理。
作為本步驟(步驟c)中的處理條件，可例示： 處理溫度：100~850℃、較佳為450~600℃ 處理壓力：667~26664Pa、較佳為6666~13332Pa H氣體供給流量：0.1~10slm、較佳為0.15~0.5slm H氣體供給時間：5~600秒、較佳為30~300秒 RF電力：100~5000W、較佳為500~3500W RF頻率：800kHz~50MHz。
藉由於上述處理條件下對晶圓200上所形成之第2膜進行電漿處理，可使第2膜改質為第3膜。具體而言，可於使第2膜中所含之Si-C鍵結依原形保持於第3膜中之情況下，使第2膜中所含之C-H鍵結之至少一部分切斷。更具體而言，例如藉由將本步驟中之處理溫度設為較上述成膜處理(步驟a)之處理溫度高的較高處理溫度，可使第2膜中所含之Si-C鍵結依原形保持於第3膜中，同時使第2膜中所含之C-H鍵結之至少一部分切斷。另一方面，藉由將本步驟中之處理溫度設為例如較上述熱處理(步驟b)中之處理溫度低的較低溫之處理溫度，亦可使第2膜中所含之Si-C鍵結依原形保持於第3膜中，同時使第2膜中所含之C-H鍵結之至少一部分切斷。
然後，H經切斷之C-H鍵結中之C的鍵結鍵係藉由與存在於第3膜中之Si進行鍵結，可使第3膜中之Si-C鍵結相對於C-H鍵結的比大於第1膜中之Si-C鍵結相對於C-H鍵結的比。又，可使第3膜中之Si-C鍵結的比率大於第1膜中之Si-C鍵結的比率，使第3膜中之C-H鍵結的比率小於第1膜中之C-H鍵結的比率。如此，可至少使第3膜之表面高密度化。藉由使第3膜中之Si-C鍵結相對於C-H鍵結的比成為如此，可使第3膜(SiOC膜)之灰化耐性提升。又，藉由將第3膜之至少表面高密度化，可使第3膜(SiOC膜)之灰化耐性提升。藉由依上述處理條件對第2膜進行電漿處理，可使經改質之第3膜成為維持著低介電係數、同時灰化耐性良好的膜。
又，於上述處理條件下，第2膜中所含之Si、O及C之任一者的至少一部分不致被去除而殘留於第3膜中。
若處理溫度未滿100℃，則有無法使形成於晶圓200上之第3膜(SiOC膜)之灰化耐性良好的情形。藉由將處理溫度設為100℃以上，可於晶圓200上形成灰化耐性優越的第3膜。藉由將處理溫度設為450℃以上，可於晶圓200上形成灰化耐性更優越的第3膜。
若處理溫度超過850℃，則大量生成激發狀態之H原子(H ✽)，故有難以控制處理時間等的情形。藉由將處理溫度設為850℃以下，可生成適當量之H ✽，可容易控制處理時間等。藉由將處理溫度設為600℃以下，可進一步生成適當量之H ✽，使處理時間等之控制容易。
(後沖洗及大氣壓恢復：S503) 電漿處理結束後，藉由與上述沖洗相同的處理程序、處理條件，將殘留於處理室501內之氣體狀物質等由處理室501內排除(後沖洗)。其後，將處理室501內之環境置換為沖洗氣體，處理室501內之壓力恢復為常壓(大氣壓恢復)。
(晶圓搬出至電漿處理裝置500外：S504) 其後，使基座510下降至既定搬送位置，使晶圓200由基座510上移載至頂銷507上。其後，打開GV1490c，藉由真空搬送機器人2700，將處理後之晶圓200搬出至處理容器503外(TM2400)。其後，依與上述晶圓搬入(S300)相反的程序，將處理完畢之晶圓200搬入至既定之晶圓盒2001內。藉由以上，本態樣之基板處理步驟結束。
(6)本態樣之效果 根據本態樣，可獲得以下所示之一種或複數種效果。
(a)藉由將步驟a~c之各步驟依步驟a、b、c之順序非同時地進行，可使所形成之第3膜(SiOC膜)成為具有低介電係數與高灰化耐性之雙方的膜。具體而言，藉由於步驟b中，由第1膜去除水分或雜質，可將第2膜作成為介電係數低之Low-k膜。進而，藉由於步驟c中，使第3膜中之Si-C鍵結相對於C-H鍵結的比大於第1膜中之Si-C鍵結相對於C-H鍵結的比，可將第3膜作成為灰化耐性、進而HF耐性良好的膜。如此，可將第3膜(SiOC膜)作成為實現低介電係數與高加工耐性(灰化耐性(及HF耐性))之雙方的膜。
(b)藉由將步驟c中之處理溫度設為較步驟a中之處理溫度高的處理溫度，可確實地將第2膜中所含之Si-C鍵結依原形保持於第3膜中，同時使第2膜中所含之C-H鍵結切斷。藉此，可使第3膜(SiOC膜)確實地作成為灰化耐性優越的膜。
尚且，於基板處理步驟中，在未進行步驟c，而依序進行步驟a、b的情況，有無法使第1膜中所含C-H鍵結切斷的情形。藉此，有無法使第2膜中之Si-C鍵結相對於C-H鍵結的比大於第1膜中之Si-C鍵結相對於C-H鍵結的比的情形。從而，有無法使經改質之SiOC膜作成為灰化耐性良好的膜。
又，於基板處理步驟中，在未進行步驟b，而依序進行步驟a、c的情況，有於步驟c中，存在於第1膜中之水分或雜質仍殘存於膜中、使膜硬化的情形。藉此，有無法使經改質之SiOC膜作成為低介電係數之膜(Low-k膜)的情形。
又，於基板處理步驟中，在將步驟a~c之各步驟依步驟a、c、b之順序進行的情況，有無法將經改質之SiOC膜作成為灰化耐性良好的膜的情形。具體而言，於步驟a中所形成的SiOC膜係於其表面除了具有C-H鍵結及Si-C鍵結之外，尚具有例如OH基(Si-OH鍵結)，其表面之鍵結狀態非固定。在對表面為此種狀態之SiOC膜進行步驟c的情況，有無法使經改質之SiOC膜作成為灰化耐性良好之膜的情形。其後，即使進行步驟b，無法改質為灰化耐性良好之膜的可能性亦高。
如上述般，本態樣中，藉由將步驟a~c之各步驟依步驟a、b、c之順序非同時地進行，可得到上述效果。
＜本發明之其他態樣＞ 以下具體說明了本發明之態樣。然而，本發明並不限定於上述態樣，在不脫離其要旨之範圍內可進行各種變更。
上述態樣中，係針對於步驟a中，形成具有C-H鍵結及Si-C鍵結之膜(SiOC膜)作為第1膜的例子進行了說明。然而，本發明並不限定於此。例如，亦可形成具有N-H鍵結及Si-N鍵結之SiOCN膜、SiCN膜作為第1膜。
於此等情況，作為觸媒可使用例如三氯硼烷(BCl 3)氣體。作為原料(氣體)，可使用例如1,4-二矽雜丁烷(SiH 3CH 2CH 2SiH 3，簡稱：1,4-DSB)、三矽基胺(N(SiH 3) 3，簡稱：TSA)氣體、BTCSM氣體、1,1,3,3-四氯-1,3-二矽環丁烷(C 2H 4Cl 4Si 2，簡稱：TCDSCB)氣體、二氯矽烷(SiH 2Cl 2，簡稱：DCS)氣體、1,1,2,2-四氯-1,2-二甲基二矽烷((CH 3) 2Si 2Cl 4，簡稱：TCDMDS)氣體、六氯二矽烷(Si 2Cl 6，簡稱：HCDS)氣體。作為反應氣體，可使用例如氨(NH 3)氣體、氧(O 2)氣、丙烯(C 3H 6)氣體、三乙基胺((C 2H 5) 3N，簡稱：TEA)氣體。如上述般，作為成膜氣體(觸媒、原料、反應氣體)，較佳係使用含有Si及H、且含有C及N中至少一種元素的氣體。亦可藉由使用此等，依以下所示成膜時序，於晶圓200上形成膜。如以下所示，亦可將複數之原料或複數之反應氣體組合使用。
(BCl 3→1,4-DSB→TSA→O 2)×n →SiOCN (BTCSM→NH 3→O 2)×n →SiOCN (TCDMDS→NH 3)×n →SiOCN (DCS→C 3H 6→NH 3)×n →SiCN (TCDMDS→NH 3)×n →SiCN (HCDS→TEA)×n →SiCN
進行包含此等步驟a之基板處理時序(步驟a~c)時之處理程序、處理條件，可設為例如與上述態樣中之處理程序、處理條件相同。具體而言，例如於可保持Si-N鍵結、且可切斷N-H鍵結的條件下，進而於對與H間之鍵結經切斷之N使第3膜中之Si鍵結的條件下，進行步驟c。藉由此等，可使第3膜中之Si-N鍵結相對於N-H鍵結的比大於第1膜中之Si-N鍵結相對於N-H鍵結的比。又，可使第3膜中之Si-N鍵結的比率大於第1膜中之Si-N鍵結的比率，可使第3膜中之N-H鍵結的比率小於第1膜中之N-H鍵結的比率。藉由此等，可得到與上述態樣相同的效果。
又，作為原料(氣體)，可使用四氯矽烷(SiCl 4，簡稱：STC)氣體、八氯三矽烷(Si 3Cl 8，簡稱：OCTS)氣體等之無機氯矽烷系氣體。又，作為原料，可使用例如二甲基矽烷(SiC 2H 8，簡稱：DMS)氣體、三甲基矽烷(SiC 3H 10，簡稱：TMS)氣體、二乙基矽烷(SiC 4H 12，簡稱：DES)氣體等之未含鹵基之有機系矽烷原料氣體。又，作為原料，亦可使用例如1-單氯-1,1,2,2,2-五甲基二矽烷((CH 3) 5Si 2Cl，簡稱：MCPMDS)氣體等。又，作為原料，亦可使用肆(二甲基胺基)矽烷(Si[N(CH 3) 2] 4，簡稱：4DMAS)氣體、參(二甲基胺基)矽烷(Si[N(CH 3) 2] 3H，簡稱：3DMAS)氣體、雙(二乙基胺基)矽烷(Si[N(C 2H 5) 2] 2H 2，簡稱：BDEAS)氣體、雙(第三丁基胺基)矽烷(SiH 2[NH(C 4H 9)] 2，簡稱：BTBAS)氣體、(二異丙基胺基)矽烷(SiH 3[N(C 3H 7) 2]，簡稱：DIPAS)氣體等之胺基矽烷系氣體。作為原料，可使用此等中之1種以上。於此等情況下，可得到與上述態樣相同的效果。
上述態樣中，針對於步驟c中，對晶圓200供給H氣體(氫單體氣體)的例子進行了說明。然而，本發明並不限定於此。例如，亦可供給含有H、氮(N)、氧(O)及氦(He)中至少任一元素的氣體。具體而言，亦可進行供給N氣體之氮電漿處理、供給N 2H 2氣體之氮氫電漿處理、供給OH氣體之氧氫電漿處理、供給O氣體之氧電漿處理、供給He氣體之氦電漿處理。於此等情況下，可得到與上述態樣相同的效果。然而，對於C-H鍵結，在供給含H氣體而使用電漿激發H(H活性種)時，可效率最佳地破壞C-H。此係由於非常不穩定之氫電漿有與C-H鍵結之氫反應以成為穩定之H 2的傾向所致。如此，氫電漿係容易與氫進行化學反應所致。
上述態樣中，係針對使用每次處理1片基板之單片式裝置進行了說明。然而，本發明並不限定於此。例如亦可適合應用於一次處理複數片基板之批次式基板處理裝置的情況。此情況下，亦可於1個裝置內，於同一處理室內(原位，in situ)進行3個步驟(步驟a~c)。即使於使用此種基板處理裝置的情況，可依與上述態樣相同之處理程序、處理條件進行各處理，可得到與上述態樣相同的效果。
又，上述態樣中，針對於一個基板處理單元2000之裝置內進行3個步驟(步驟a~c)之例子進行了說明。然而，本發明並不限定於此。例如亦可為成膜裝置300、退火裝置400及電漿處理裝置500分別構成為個別裝置，於各裝置中分別執行對應3個步驟(步驟a~c)的步驟(移地，ex situ)。
尚且，本說明中，將上述基板處理單元2000、於同一處理室內進行3個步驟(步驟a~c)的單一裝置、或將成膜裝置300、退火裝置400及電漿處理裝置500分別構成為個別裝置的裝置群，總稱為基板處理系統。
上述態樣中，係針對於步驟a中，形成屬於Low-k膜之SiOC膜(第1膜)，並於步驟b中，對第1膜實施熱處理的例子進行了說明。然而，本發明並不限定於此。例如，亦可不進行步驟a、b，準備對形成於表面之Low-k膜進行了熱處理之晶圓，對此晶圓(Low-k膜)進行步驟c。此情況下亦可獲得與上述態樣相同的效果。
各處理所使用之配方，較佳係配合處理內容而個別準備，經由電信通路或外部記憶裝置123事先儲存於記憶裝置121c內。然後，較佳係於開始各處理時，CPU121a由儲存於記憶裝置121c內之複數配方中，配合處理內容適當選擇適合的配方。藉此，可藉由1台基板處理裝置而再現性佳地實現各種膜種、組成比、膜質、膜厚之膜。又，可減低操作員的負擔、避免操作錯誤，並可迅速地開始各處理。
上述配方並不限定於新穎作成的情況，例如亦可藉由將已安裝於基板處理裝置之既存配方變更而準備。於變更配方的情況，可將變更後之配方經由電信通路或記錄有該配方之記錄媒體，安裝至基板處理裝置。又，亦可操作既存基板處理裝置所具備之輸入輸出裝置122，對基板處理裝置中已安裝之既存配方進行直接變更。 [實施例]
使用上述基板處理裝置，進行以下基板處理時序，對藉由圖7所示成膜時序形成於晶圓上之SiOC膜進行改質，製作樣本1、2。
樣本1：(原料+觸媒→氧化劑+觸媒)×n →熱處理(退火處理) →SiOC膜 樣本2：(原料+觸媒→氧化劑+觸媒)×n →熱處理(退火處理) →電漿激發H氣體→SiOC膜
使用BTCSM氣體作為原料(氣體)，使用NH 3氣體作為觸媒，使用H 2O氣體作為氧化劑。處理條件設為上述態樣中所示各步驟之處理條件範圍內的既定條件。
製作樣本1、2後，計算樣本1、2各膜之介電係數(k值)。又，對樣本1、2之各膜，分別使用既定之灰化裝置進行灰化處理，其後，測定使用稀釋為1%之氟化氫水溶液(DHF溶液)經蝕刻時之濕式蝕刻速率(WER)。
如圖8所示，樣本1、2之各膜的介電係數(k值)分別為3.5、4.2，確認到均為低介電係數。又，如圖8所示，樣本1、2之各膜於灰化處理後之WER，確認到分別為＞1000Å/min、16Å/min。確認到設為不實施步驟c之樣本1之膜係灰化處理後之WER較高，亦即灰化耐性不佳。並確認到實施了步驟c之樣本2之膜係灰化處理後之WER較低，亦即灰化耐性良好。由以上確認到，實施例步驟a~c之樣本2係低介電係數，進而灰化耐性良好。確認到設為不實施步驟c之樣本1雖然為低介電係數，但灰化耐性不良。
＜本發明之較佳態樣＞ 以下附記本發明之較佳態樣。
(附記1) 根據本發明之一態樣，提供半導體裝置之製造方法或基板處理方法，係具有： (a)於基板上形成Low-k膜的步驟； (b)對上述Low-k膜實施熱處理的步驟；與 (c)對經實施(b)之膜實施電漿處理，使該膜中之C或N所鍵結的H脫離，使Si-C鍵結或Si-N鍵結增加而提升灰化耐性的步驟。
(附記2) 根據本發明其他態樣，提供半導體裝置之製造方法或基板處理方法，係具有： 準備對形成於表面之Low-k膜進行熱處理後之基板的步驟；與 對上述Low-k膜實施電漿處理，使上述Low-k膜中之Si-C鍵結之比率大於C-H鍵結的比率，或使上述Low-k膜中之Si-N鍵結之比率大於N-H鍵結的比率的步驟。
(附記3) 根據本發明其他態樣，提供半導體裝置之製造方法或基板處理方法，係具有： (a)於基板上形成至少含有Si、C、H及H 2O之膜的步驟； (b)對(a)中所形成之膜實施使上述膜中之水分減少的處理的步驟；與 (c)使對經實施(b)之膜中C或N所鍵結之H脫離，使Si-C鍵或Si-N鍵結增加而使該膜之至少表面高密度化，而使灰化耐性提升的步驟。
(附記4) 根據本發明之其他態樣，提供進行附記1~3之任一方法的基板處理系統、程式或記錄了可由電腦進行讀取之上述程式的記錄媒體。
121:控制器 121a:CPU 121b:RAM 121c:記憶裝置 121d:I/O埠 121e:內部匯流排 122:輸入輸出裝置 123:外部記憶裝置 200:晶圓(基板) 300:成膜裝置 301:處理室 302:處理容器 307,407,507:頂銷 310,410,510:基座 311,411,511:基板載置面 313,413,513:加熱器 314,414,514:貫通孔 315:溫度調整部 317,417:軸 318,418:升降機構 319,419:波紋管 333,433,583:排氣管 334,434,584:APC閥 335,435,585:真空泵 345,445,595:排氣口 350,450,550:基板搬入搬出口 360,370,380:氣體導入孔 361:原料(氣體)供給系統 361a:原料(氣體)供給管 361b:原料(氣體)供給源 361c,362c,371c,372c,381c,382c,441c,561c,562c:MFC 361d,362d,371d,372d,381d,382d,441d,561d,562d:閥 362a:第1惰性氣體供給管 362b:惰性氣體供給管 371:觸媒供給系統 371a:觸媒供給管 371b:觸媒供給源 372a:第2惰性氣體供給管 372b:第2惰性氣體供給源 381:反應氣體供給系統 381a:反應氣體供給管 381b:反應氣體供給源 382a:第3惰性氣體供給管 382b:第3惰性氣體供給源 400:退火裝置 401:處理室 402:處理容器 420:加熱器控制部 440:氣體導入孔 441:惰性氣體供給系統 441a:惰性氣體供給管 441b:惰性氣體供給源 460:燈罩 461:燈 462:佈線 463:燈控制部 464:窗 500:電漿處理裝置 501:處理室 501a:電漿生成空間 501b:基板處理空間 502:處理爐 503:處理容器 515:阻抗調整電極 522:共振線圈 523:遮蔽板 530:上側容器 531:下側容器 533:蓋體 534:氣體導入孔 536:氣體供給頭 537:緩衝室 538:開口 539:氣體吹出口 540:遮蔽板 561a:含氫(H)氣體供給管 561b:含H氣體供給源 562a:第4惰性氣體供給管 562b:惰性氣體供給源 568:基座升降機構 572:RF感應器 573:高頻電源 574:頻率整合器 576:加熱器電力調整機構 577:阻抗可變機構 1490a,1490b,1490c:閥閘(GV) 2000:基板處理單元 2001:晶圓盒 2100:IO台 2200:大氣搬送室 2220:大氣搬送機器人 2300:負載緊固(L/L)室 2400:真空搬送室(TM) 2410:框體 2700:真空搬送機器人 2800,2900:臂
圖1係概略表示本發明之一態樣中適合使用之基板處理單元2000之構成例的橫剖面圖。 圖2係本發明之一態樣中適合使用之基板處理單元2000之控制器121的概略構成圖，以方塊圖顯示控制器121之控制系統的圖。 圖3係概略表示本發明之一態樣中適合使用之成膜裝置300之構成例的側剖面圖。 圖4係概略表示本發明之一態樣中適合使用之退火裝置400之構成例的側剖面圖。 圖5係概略表示本發明之一態樣中適合使用之電漿處理裝置500之構成例的側剖面圖。 圖6係表示本發明之一態樣之基板處理步驟的流程圖。 圖7係表示本發明之一態樣之處理時序的圖。 圖8係表示實施例之測定結果的圖。

Claims (20)

  1. 一種基板處理方法，係具有： (a)於基板上形成第1膜的步驟，該第1膜係含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中之至少一者； (b)於較(a)中之處理溫度高之處理溫度下對上述第1膜實施熱處理，將上述第1膜改質為第2膜的步驟；與 (c)對上述第2膜實施電漿處理，將上述第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於上述第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使上述第3膜中之Si-N鍵結相對於N-H鍵結的比大於上述第1膜中之Si-N鍵結相對於N-H鍵結的比的步驟。
  2. 如請求項1之基板處理方法，其中，(c)中之處理溫度係較(a)中之處理溫度高的溫度。
  3. 如請求項2之基板處理方法，其中，(c)中之處理溫度係較(b)中之處理溫度低的溫度。
  4. 如請求項1至3中任一項之基板處理方法，其中，於下述條件下進行(c)：使上述第3膜中之Si-C鍵結的比率大於上述第1膜中之Si-C鍵結的比率，並使上述第3膜中之C-H鍵結的比率小於上述第1膜中之C-H鍵結的比率。
  5. 如請求項1至3中任一項之基板處理方法，其中，於下述條件下進行(c)：可切斷C-H鍵結，且上述第3膜中之Si鍵結於與H間之鍵結經切斷的C。
  6. 如請求項1至3中任一項之基板處理方法，其中，於下述條件下進行(c)：可切斷C-H鍵結，且上述第3膜中之Si鍵結於與H間之鍵結經切斷的C。
  7. 如請求項1至3中任一項之基板處理方法，其中，於(a)中，對上述基板供給至少含有C-H鍵結與Si-C鍵結的原料。
  8. 如請求項1至3中任一項之基板處理方法，其中，於(a)中交替進行： 對上述基板供給至少含有C-H鍵結與Si-C鍵結的原料、及觸媒的步驟；與 對上述基板供給氧化劑與觸媒的步驟。
  9. 如請求項8之基板處理方法，其中，上述原料為氯矽烷系氣體。
  10. 如請求項1至3中任一項之基板處理方法，其中，上述第1膜、上述第2膜及上述第3膜係含有Si、O及C的膜。
  11. 如請求項1至3中任一項之基板處理方法，其中，上述第1膜係含有水分之膜； 於(b)中，由上述第1膜去除上述水分。
  12. 如請求項1至3中任一項之基板處理方法，其中，於下述條件下進行(c)： 使上述第3膜中之Si-N鍵結的比率大於上述第1膜中之Si-N鍵結的比率，使上述第3膜中之N-H鍵結的比率小於上述第1膜中之N-H鍵結的比率。
  13. 如請求項1至3中任一項之基板處理方法，其中，於下述條件下進行(c)：可保持Si-N鍵結，且可切斷N-H鍵結的條件。
  14. 如請求項1至3中任一項之基板處理方法，其中，於下述條件下進行(c)：可切斷N-H鍵結，且上述第3膜中之Si鍵結於與H間之鍵結經切斷的N。
  15. 如請求項1至3中任一項之基板處理方法，其中，上述第1膜、上述第2膜及上述第3膜係含有Si、O及N之膜。
  16. 如請求項1至3中任一項之基板處理方法，其中，於(c)中，對上述處理室內之上述基板，供給含有H、N、O及He中至少任一元素的氣體。
  17. 如請求項1至3中任一項之基板處理方法，其中，於450℃以上且600℃ 以下之溫度下進行(c)。
  18. 一種半導體裝置之製造方法，其係： (a)於基板上形成第1膜，該第1膜係含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中之至少一者； (b)於較(a)中之處理溫度高之處理溫度下對上述第1膜實施熱處理，將上述第1膜改質為第2膜； (c)對上述第2膜實施電漿處理，將上述第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於上述第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使上述第3膜中之Si-N鍵結相對於N-H鍵結的比大於上述第1膜中之Si-N鍵結相對於N-H鍵結的比。
  19. 一種基板處理裝置，係具有： 對基板進行處理之處理室； 成膜氣體供給系統，係對上述處理室內之基板，供給含有Si及H、並含有C及N中之至少一元素之成膜氣體； 對上述處理室內之基板進行加熱的加熱機構；與 控制部，係構成為可控制上述成膜氣體供給系統及上述加熱機構，俾於上述處理室內進行下述處理：(a)對上述基板供給上述成膜氣體，而於上述基板上形成第1膜的處理，該第1膜係含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中之至少一者；(b)於較(a)中之處理溫度高之處理溫度下對上述第1膜實施熱處理，將上述第1膜改質為第2膜的處理；與(c)對上述第2膜實施電漿處理，將上述第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於上述第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使上述第3膜中之Si-N鍵結相對於N-H鍵結的比大於上述第1膜中之Si-N鍵結相對於N-H鍵結的比的處理。
  20. 一種藉由電腦使基板處理裝置執行下列程序的程式，其係執行： (a)於基板上形成第1膜的程序，該第1膜係含有C-H鍵結及Si-C鍵結、N-H鍵結及Si-N鍵結中之至少一者； (b)於較(a)中之處理溫度高之處理溫度下對上述第1膜實施熱處理，將上述第1膜改質為第2膜的程序；與 (c)對上述第2膜實施電漿處理，將上述第2膜改質為第3膜，使上述第3膜中之Si-C鍵結相對於C-H鍵結的比大於上述第1膜中之Si-C鍵結相對於C-H鍵結的比，或者，使上述第3膜中之Si-N鍵結相對於N-H鍵結的比大於上述第1膜中之Si-N鍵結相對於N-H鍵結的比的程序。
TW111143497A 2021-12-24 2022-11-15 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式 TW202330971A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-211201 2021-12-24
JP2021211201 2021-12-24

Publications (1)

Publication Number Publication Date
TW202330971A true TW202330971A (zh) 2023-08-01

Family

ID=86901750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW111143497A TW202330971A (zh) 2021-12-24 2022-11-15 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式

Country Status (3)

Country Link
CN (1) CN117981061A (zh)
TW (1) TW202330971A (zh)
WO (1) WO2023119726A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
CN105493248B (zh) * 2013-09-30 2018-04-10 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、衬底处理系统及记录介质
US10971357B2 (en) * 2018-10-04 2021-04-06 Applied Materials, Inc. Thin film treatment process

Also Published As

Publication number Publication date
WO2023119726A1 (ja) 2023-06-29
CN117981061A (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
US9698007B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI616926B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
TWI791160B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP6842988B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2015035477A (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US20240170280A1 (en) Processing method, method of manufacturing semiconductor device, processing apparatus, and recording medium
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6754493B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2023047918A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
KR20230134426A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2024047208A (ja) 基板処理方法、半導体装置の製造方法、基板処理システム、およびプログラム
TW202330971A (zh) 基板處理方法、半導體裝置之製造方法、基板處理裝置及程式
KR102541855B1 (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7305013B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
WO2024122172A1 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、及びプログラム
JP7426978B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20230079925A1 (en) Method of processing substrate, method of manufacturing semiconductor device, substrate processing system, and recording medium
JP7135190B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2023184336A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
TW202417671A (zh) 處理方法、半導體裝置之製造方法、處理裝置及程式
JP2024047283A (ja) 基板処理方法、半導体装置の製造方法、プログラム、および基板処理装置
JP2023048475A (ja) 半導体装置の製造方法、基板処理装置、基板処理方法及びプログラム