KR19990045341A - 반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법 - Google Patents

반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법 Download PDF

Info

Publication number
KR19990045341A
KR19990045341A KR1019980049227A KR19980049227A KR19990045341A KR 19990045341 A KR19990045341 A KR 19990045341A KR 1019980049227 A KR1019980049227 A KR 1019980049227A KR 19980049227 A KR19980049227 A KR 19980049227A KR 19990045341 A KR19990045341 A KR 19990045341A
Authority
KR
South Korea
Prior art keywords
chamber
purge gas
oxygen
semiconductor wafer
semiconductor
Prior art date
Application number
KR1019980049227A
Other languages
English (en)
Inventor
다쓰야 우사미
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR19990045341A publication Critical patent/KR19990045341A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02134—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material comprising hydrogen silsesquioxane, e.g. HSQ
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/913—Diverse treatments performed in unitary chamber

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

보트(14b) 상의 반도체 웨이퍼(15)가 수직형 산화/확산 로(10)의 로 챔버(10b)내로 삽입되고, 보트(14b)가 삽입되는 동안 헬륨 가스 및 아르곤 가스가 로 챔버(10b) 내로 주입되어, 가벼운 헬륨 가스는 잔류공기가 없도록 로 챔버(10b)를 채우고 무거운 아르곤 가스는 반도체 웨이퍼(15) 사이의 갭으로부터 잔류 공기를 밀어낸다.

Description

반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한 한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법.
본 발명은 반도체 장치의 제조기술에 관한 것이며, 구체적으로는 반도체 장치 제조공정, 거기에 사용되는 제조장치 및 제조장치 내로 반도체 웨이퍼를 도입하는 방법에 관한 것이다. 집적회로는 복잡해져 왔으며, 대량의 회로소자를 소형의 반도체 칩에 집적시켜야할 필요성이 제기되어 왔다. 전계효과 트랜지스터와 같은 회로소자는 소형화되고, 소형 전계효과 트랜지스터는 극히 얇은 게이트 산화물층을 필요로 한다. 전계효과 트랜지스터를 0.25 ㎛ 설계규칙으로 제조하는 경우에는, 게이트 산화물층은 8 nm 정도의 두께를 갖는다. 현재 목표로 하고 있는 게이트 산화물층의 두께는 5 nm 이하이다.
산화기술의 전형적인 예가 "Apparatus Technologies for Realizing Gate Oxide Equal to or Less Than 5 nm(DSI)" 및 월간지 "Semiconductor World", 1996, July, pp. 103 - 108 에 개시되어 있다. 실리콘 웨이퍼를 석영 보트에 넣고, 석영 보트를 로에 넣는다. 질소로 로의 챔버를 퍼징시키고 보트를 위한 입구에서의 잔류산소는 2 내지 3 % 정도이다. 그러나, 800 ℃ 의 로 챔버 내에서 실리콘 웨이퍼 상에는 10 내지 20 Å 두께의 자연 산화막이 성장한다. 질소는 공기보다 분자량이 작고, 실리콘 웨이퍼 사이의 갭으로부터 공기를 거의 밀어내지 못한다. 즉, 공기는 실리콘 웨이퍼 사이의 갭으로부터 거의 이베큐에이트되지 않는다.
바람직하지 않은 자연 산화막을 막을 수 있는 몇몇 장치가 제안되어 있다. 바람직하지 않은 산화를 막을 수 있는 장치중 하나는 로드-록(load-lock) 챔버로서, 상기 로드-록 챔버는 수직형 산화 확산로의 입구 하부에 제공되며, 질소가스는 로드-록 챔버와 로 챔버의 입구 사이의 갭을 가로질러 흐른다. 로드-록 챔버 내에는 승강기가 설치되고, 보트는 승강기 상에 장착된다. 승강기는 상부 방향으로 움직이고, 보트는 로 챔버 내로 삽입된다. 질소 가스는 산소를 날려버릴 것으로 기대된다.
다른 장치로서는 로 입구에 부착된 질소 퍼지 박스이다. 보트를 로 챔버 내로 들어가지 전에 질소 퍼지 박스 내에 놓고, 대량의 질소를 질소 퍼지 박스 내로 분사시킨다. 질소는 실리콘 웨이퍼 사이의 갭으로 들어갈 것이고, 잔류 공기는 질소로 교체된다.
또 다른 장치로서는 이중벽형 로가 있다. 보트는 내부관 내에 삽입되고, 질소 가스를 내부관 속으로 분사시킨다. 실리콘 웨이퍼 사이의 공기는 질소로 교체된다. 내부관은 외부관 속으로 삽입되고, 실리콘 웨이퍼는 가열된다.
로드-록 챔버와 질소 퍼지 박스는 종래의 로에 부착되는 것이고, 종래의 로를 개조하는데 비용이 필요하다. 이중벽형 로는 복잡하고 고가이다. 종래의 로를 이중벽형 로로 대체하기 위해서는 많은 비용이 필요하다. 따라서, 상기 제안된 장치들은 경제적이지 않다.
종래기술인 수평형 산화 확산로가 일본 특개평 4-162526 호 공보에 기재되어 있다. 상기 공보는 분자량이 질소보다 큰 비활성 가스의 사용을 제안하고 있다. 아르곤은 질소보다 분자량이 큰 비활성 가스이다.
도 1 은 수직형 산화 확산로의 일 예를 도시하며, 상기 공보에 개시된 비활성 퍼지가 상기 수직형 산화 확산로에 적용된다. 종래의 수직형 산화 확산로는 크게 석영관(1), 승강기(2) 및 석영 보트(3)를 구비한다. 석영관(1)은 로 챔버(1a)를 정의하며 그 하단부에 대기로 개방된 입구(1b)를 갖는다. 승강기(2)는 테이블(2a) 및 구동장치(2b)를 포함하며, 테이블(2a)은 입구(1b)와 정렬된다. 구동장치(2b)는 테이블(2a)을 상부 또는 하부 방향으로 이동시키고, 입구(1b)는 테이블(2a)에 의해 패쇄된다. 보온관(4)은 테이블(2a) 상에 설치되고, 석영 보트(3)는 보온관(4) 상에 적층된다. 가스 노즐(5) 및 가스 출구(6)는 입구(1b) 주위의 석영관(1)에 제공된다. 상기 가스 노즐(5)은 아르곤 가스 공급원(도시 않음)과 연결되고, 가스 출구(6)는 진공장치에 연결된다.
다음과 같이 실리콘 웨이퍼(7)를 산화시키거나 실리콘 웨이퍼(7)내로 도핑재 불순물을 확산시킨다. 구동장치(2b)는 테이블(2a)을 하한까지 이동시키고, 입구(1b)는 대기로 개방된 상태가 된다. 실리콘 웨이퍼(7)는 석영 보트(3)내로 삽입되고 석영 보트(3)는 보온관(4)상에 위치한다. 구동장치(2b)는 테이블(2a)을 상부로 이동시키고 석영 보트(3)는 로 챔버(1a)내로 삽입된다. 입구(1b)가 닫히고, 질소 가스가 가스 노즐(5)로부터 로 챔버(1a)내로 도입되고, 가스 출구(6)를 통해 로 챔버로부터 배기된다. 따라서, 공기는 점차적으로 로 챔버(1a)로부터 이베큐에이트되고 아르곤 가스로 교체된다.
도 2 는 다른 종래의 수직형 산화 확산로를 도시한다. 도 1 에 도시된 종래의 수직형 산화 확산로와의 차이점은 가스 노즐(5)의 위치이며, 도 1 에 도시된 수직형 산화 확산로에 대응하는 구성요소는 동일한 참조부호를 사용하였다.
아르곤 가스는 공기 및 산소보다 분자량이 크고, 실리콘 웨이퍼(7) 사이의 갭으로부터 잔류 산소를 밀어낼 것으로 기대된다. 그러나, 종래의 로에서는 로 챔버 내에 공기가 잔류하고, 실리콘 웨이퍼(7)가 잔류 공기의 산소에 의해 바람직하지 않게 산화된다는 문제점이 있다. 사실상, 생산자는 보트(3)의 상부에 장착된 실리콘 웨이퍼(7) 상에 바람직하지 않는 산화를 경험한다.
따라서, 본 발명의 중요한 목적은, 비용을 들이지 않고 반도체 웨이퍼의 산화를 정밀하게 제어할 수 있는 반도체 장치의 제조공정을 제공하는 것이다.
본 발명의 다른 중요한 목적은, 반도체 웨이퍼의 산화를 정밀하게 제어하는 장치를 제공하는 것이다.
본 발명의 다른 중요한 목적은, 반도체 웨이퍼를 장치 내로 도입하는 방법을 제공하는 것이다.
본 발명의 발명자는 종래기술의 문제점을 고찰하여 아르곤 가스가 로 챔버 내에서 잔류공기의 하부로 간다는 것을 발견했다. 보트(3)는 입구(1b)로부터 상부방향으로 덮힌다. 공기가 아르곤 가스로 점차 교체되지만, 로 챔버(1a)의 상부로부터는 공기가 이베큐에이트되기 어렵고, 잔류공기는 상부에 위치한 실리콘 웨이퍼를 산화시킨다. 본 발명자는 로 챔버(1a) 내의 잔류산소를 측정하였고, 산소농도는 종래의 로드-록 챔버에서의 농도 즉, 10 내지 50 ppm 보다 높았다. 따라서, 공기보다 가벼운 불활성 가스와 공기보다 무거운 불활성 가스간에 균형점이 있었다. 본 발명자는 상이한 종류의 불활성 가스를 같이 사용하여 이베큐에이션 작업을 하기로 결론지었다. 상기 목적을 달성하기 위해, 본 발명은 산소의 제거작업을 위해, 산소보다 가벼운 제 1 불활성 가스와 산소보다 무거운 제 2 불활성가스를 혼합한 혼합가스의 사용을 제안한다.
본 발명의 일 태양에 따르면, 산소와 반응하는 제 1 물질부를 갖는 반도체 웨이퍼를 준비하는 단계, 상기 반도체 웨이퍼를 챔버 내에 삽입하는동안, 산소보다 분자량이 작고 제 1 물질과의 반응성이 적은 제 1 퍼지 가스 및 산소보다 분자량이 크고 제 1 물질과의 반응성이 적은 제 2 퍼지 가스를 공급하는 단계, 및 상기 물질부에 소정의 처리를 실행하는 단계를 구비하는 반도체 장치 제조공정이 제공된다.
본 발명의 다른 태양에 따르면, 입구를 갖는 챔버를 정의하는 벽, 산소와 반응하는 제 1 물질부를 갖는 반도체 웨이퍼를 입구를 통해 챔버내로 삽입하기 위한 적재기, 및 상기 벽에 연결되어 있고, 산소보다 분자량이 작고 제 1 물질과의 반응성이 적은 제 1 퍼지 가스 및 산소보다 분자량이 크고 제 1 물질과의 반응성이 적은 제 2 퍼지 가스를 챔버 내로 공급하기 위한 가스 공급기를 구비하는, 반도체 제조에 사용되는 장치가 제공된다.
본 발명의 또다른 태양에 따르면, 산소와 반응하는 일정의 물질부를 갖는 반도체 웨이퍼를 준비하는 단계, 산소보다 분자량이 작고 일정의 물질과의 반응성이 적은 제 1 퍼지 가스 및 산소보다 분자량이 크고 일정의 물질과의 반응성이 적은 제 2 퍼지 가스를 챔버 내로 공급하는 단계, 및 반도체 웨이퍼를 챔버 내로 삽입하는 단계를 구비하는, 반도체 웨이퍼를 챔버 내로 도입하는 방법이 제공된다.
도 1 은 일본 특개평 4-162526 호 공보에 개시된 착상이 적용된 종래의 수직형 산화 확산로를 도시하는 단면도이다.
도 2 는 종래의 수직형 산화 확산로에 기초하여 수정된 다른 종래의 수직형 산화 확산로를 도시하는 단면도이다.
도 3 은 본 발명에 따른 수직형 로 시스템을 도시하는 단면도이다.
도 4 는 본 발명에 따른 다른 수직형 로 시스템을 도시하는 단면도이다.
도 5a 내지 도 5b 는 반도체 웨이퍼를 본 발명에 따른 도 3 에 도시된 로 챔버 내로 도입하는 방법을 도시하는 단면도이다.
도 6a 내지 도 6b 는 반도체 웨이퍼를 본 발명에 따른 도 4 에 도시된 로 챔버 내로 도입하는 방법을 도시하는 단면도이다.
도 7a 내지 도 7d 는 본 발명에 따른 반도체 장치의 제조공정을 도시하는 단면도이다.
* 도면의주요부분에대한부호의설명 *
10a : 로벽 10b : 로 챔버
10e : 배기부 10d : 가스 주입기
11a : 테이블 11b : 구동장치
12 : 불활성 가스공급 부 시스템 14a : 히터
14b : 보트 15, 31, 41 : 반도체 웨이퍼
장치
도 3 을 참조하면, 본 발명을 구현하는 수직형 로는 크게, 석영관(10), 승강기(11), 불활성 가스공급 부 시스템(12), 이베큐에이션 부 시스템(13), 및 웨이퍼 유지장치(14)를 구비한다. 수직형 로 시스템은 산화로, 확산로 혹은 그 양자의 역할을 한다. 반도체 웨이퍼는 산화로 내에서 부분적으로 산화되고, 예를 들어 실리콘 산화물과 같은 산화물이 반도체 웨이퍼 상에 또는 그 위에 성장된다. 확산로는 도핑재 불순물을 적합한 소스로부터 반도체 웨이퍼 내로 또는 반도체 웨이퍼 상의 반도체층으로 확산시킨다. 수직형 로 시스템은 예를 들어, 감압 기상 증착 시스템(low-pressure vapor phase deposition system)과 같은 기상 증착 시스템의 일부를 형성할 수도 있다. 이러한 응용에 있어서, 로 챔버(10b)는 반응 챔버의 역할을 하고, 예를 들어 반도체 물질 또는 절연물질이 상기 반응 챔버 내에서 반도체 웨이퍼 상에 증착된다. 따라서, 반도체 장치의 제조공정에서 수직형 로 시스템이 사용된다.
석영로(10)는 석영으로 형성된 로벽(10a)을 구비한다. 로벽(10a)은 로 챔버(10b)를 정의하며, 로 챔버(10b)는 로벽(10a)의 바닥면이 공기에 개방되어 있다. 로 챔버(10b)는 로벽(10a)의 바닥면에 웨이퍼 유지장치를 위한 입구/출구 (10c)를 갖는다.
석영로(10)는, 로벽(10a)에 부착된 가스 주입기(10d) 및 입구/출구(10c) 주위에 형성된 배기부(10e)를 더 구비한다. 가스 주입기(10d)는, 로벽(10a)의 최상부로부터 로 챔버(10b)내로 표출되고, 불활성 가스공급 부 시스템(12)에 연결되어 있다. 불활성 혼합가스는 웨이퍼 유지장치(14)를 향해 하부로 분사된다. 배기부(10e)는 림 부재(10g) 내에 형성되며, 로 챔버(10b)로 통해있다. 로벽(10a)은 림 부재(10g)에 고정되어 있고 배기부(10e)는 이베큐에이션 부 시스템(13)에 연결되어 있다.
승강기(11)는 테이블(11a) 및 테이블(11a)에 연결되어 있는 구동장치(11b)를 구비한다. 테이블(11a)은 입구/출구(10c) 하부에 위치하며, 구동장치(11b)는 입구/출구(10c)를 향해 테이블(11a)을 상부 방향으로 이동시키며, 화살표(AR10)로 지시된 바와 같이 그 역으로도 이동시킨다. 구동장치(11b)가 상기 테이블을 하한점에 위치시키는 경우에는, 웨이퍼 유지장치(14)는 테이블(11a) 상에 위치하며 그곳으로부터 이동한다. 구동장치(11b)가 테이블(11a)을 상한점까지 이동시키는 경우에는, 테이블(11a)이 입구/출구(10c)를 폐쇄하고, 웨이퍼 유지장치(14)는 로 챔버(10b)내로 삽입된다.
불활성 가스공급 부 시스템(12)은 불활성 가스(12a/12b)의 공급원, 서로다른 불활성 가스를 혼합하기 위한 다기관(12c), 불활성 가스의 공급원(12a/12b)과 다기관(12c) 사이에 연결된 벨브장치(12d/12e), 및 다기관(12c)과 가스 주입기(10d) 사이에 연결된 제어벨브(12f)를 구비한다. 이 경우에, 헬륨 가스와 아르곤 가스가 불활성 가스의 공급원(12a/12b)에 저장되어 있다. 헬륨 가스는 산소의 분자량보다 작은 분자량을 가지고 있고, 따라서 산소보다 가볍다. 반면에, 아르곤 가스는 산소의 분자량보다 큰 분자량을 가지고 있고, 따라서 산소보다 무겁다. 헬륨 가스는 로 챔버(10b)의 상부로부터 공기의 산소를 퍼징시키고, 아르곤 가스는 웨이퍼 유지장치(14)내의 갭으로부터 산소를 밀어낼 것으로 기대된다.
이베큐에이션 부 시스템(13)은 배기부(10e)에 연결된 진공펌프(13a)를 구비하며, 진공펌프(13a)는 로 챔버(10b)로부터 혼합 가스를 이베큐에시션시킨다.
웨이퍼 유지장치(14)는 히터(14a) 및 히터(14a) 상에 적층된 보트(14b)를 구비한다. 예를 들어, 실리콘 웨이퍼(15)와 같은 반도체 웨이퍼는 보트(14b)에 의해 일정 간격으로 유지된다. 웨이퍼 유지장치(14)는 테이블(11a) 상에 위치하며 로 챔버(10b) 내로 삽입된다.
수직형 로 시스템은 어떠한 로드-록 챔버, 어떠한 질소 퍼지 박스 또한 어떠한 이중벽 구조도 필요로하지 않고, 단지 불활성 가스공급 부 시스템(12)이 개조된다. 이러한 이유로, 수직형 로 시스템은 종래기술에 기재된 장치보다 간단하고, 수직형 로 시스템을 개조하기 위한 비용을 절약할 수 있다.
더구나, 도 3 에 도시된 수직형 로 시스템은 종래장치가 점유하는 공간보다 좁은 공간을 점유하며 따라서, 청정실의 공간 활용도를 개선할 수 있다.
수직형 로는 도 4 에 도시된 바와 같이, 가스 주입기(10d) 대신에 석영 주입기(21)를 구비할 수도 있다. 석영 주입기(21)는 림 부재(10g)에 부착되고, 불활성 혼합가스를 실리콘 웨이퍼(15)를 향해 상부방향으로 분사한다. 석영으로 만들어진 로벽(10a)이 가공될 필요가 없기 때문에, 상기 석영 주입기(21)는 바람직하다. 이러한 이유로 비용은 더 절감된다.
반도체 웨이퍼를 로 내로 도입하는 방법
도 5a 내지 도 5b 는 본 발명을 구현하는, 반도체 웨이퍼를 로 내로 도입하는 방법을 도해한다. 도 3 에 도시된 수직형 로 시스템이 상기 방법에 사용된다.
상기 방법은 실리콘 웨이퍼(15)의 준비로부터 시작된다. 실리콘 웨이퍼(15)는 희석된 불산으로 처리되며, 실리콘 웨이퍼(15)의 표면으로부터 자연 산화막이 완전히 제거된다. 실리콘 웨이퍼(15)는 보트(14b)내에 일정간격으로 삽입되고, 히터(14a)와 보트(14b)는 테이블(11a)상에 위치한다. 구동장치(11b)는 도 5a 에 도시된 바와 같이, 테이블(11a)을 분당 70 cm 의 속도로 상부 방향으로 이동시킨다.
불활성 혼합가스 즉, 아르곤 가스(Ar)와 헬륨 가스(He)의 혼합 가스가 주입기(10d)로부터 로 챔버(10b)로 분사되고, 공기가 비활성 혼합가스로 교체된다. 이때, 아르곤 가스(Ar)와 헬륨 가스(He)는 각각 분당 20 리터로 조절된다. 헬륨 가스(He)는 로 챔버(10b) 상부의 공기를 이베큐에이트시키고, 아르곤 가스(Ar)는 로 챔버(10b) 하부의 공기를 이베큐에이트시킨다. 따라서, 헬륨 가스(He)와 아르곤 가스(Ar)는 로 챔버(10b)로부터 공기를 효과적으로 이베큐에이트시킨다.
구동장치(11b)가 보트(14b)를 로 챔버(10b)로 삽입하는 동안, 아르곤 가스(Ar)는 실리콘 웨이퍼(15) 사이의 갭으로부터 공기를 밀어낸다. 테이블(11a)은 입구(10c)를 폐쇄하고, 실리콘 웨이퍼(15)는 도 5b 에 도시된 바와 같이, 로 챔버(10b) 내에 밀봉된다.
실리콘 웨이퍼(15)가 로 챔버(10b) 내에 밀봉되는 경우에, 로 챔버(10b) 내의 잔류산소는 수 ppm 이고, 실리콘 웨이퍼(15) 사이의 잔류산소는 20 내지 30 ppm 이다. 불활성 혼합기체는 로 챔버(10b)로부터 부분적으로 이베큐에이트된다. 그후, 예를 들어, 산화, 도핑재 불순물의 확산 또는 기상 증착 등과 같은 소정의 처리를 로 챔버(10b)내에서 실행한다.
발명자는 불활성 혼합가스를 연구하였다. 보트(14b)가 로 챔버(10b)내로 삽입되는 동안 실리콘 웨이퍼(15)는 800 ℃ 로 유지되었다. 불활성 혼합가스는 전술된 바와 같이, 제 1 시료로 분사된다. 발명자는 제 1 시료 상에 성장한 자연 산화막의 두께를 측정하였고, 자연 산화막층의 두께는 10 Å 이였다.
비교를 위해, 발명자는 로 챔버(10b)내에 제 2 시료를 삽입하였다. 질소가 제 2 시료에 분사되었고, 다른 조건들은 제 1 시료의 조건들과 유사하였다. 발명자는 제 2 시료 상에 성장한 자연 산화막의 두께를 측정하였고, 자연 산화막층의 두께는 18 Å 이였다. 발명자는 또한 제 3 시료를 로드-록 챔버로부터 월간지 "Semiconductor World" 에 기재된 로 챔버로 삽입하였다. 질소는 전술한 바와 같이, 로드-록 챔버와 로 챔버 사이의 갭을 통해 흘렀다. 조건들은 질소를 제외하고는 제 1 시료의 조건과 유사하다. 발명자는 제 3 시료 상에 성장한 자연 산화막의 두께를 측정하였고, 자연 산화막층의 두께는 9 Å 이였다. 제 1 시료 상의 자연 산화막은 제 2 시료상의 자연 산화막보다 상당히 얇았고, 제 3 시료 상의 자연 산화막만큼 얇았다. 따라서, 불활성 혼합가스는 자연산화막의 성장을 억제하는데 효과적이었다.
도 6a 내지 도 6b 는 반도체 웨이퍼를 로 내로 도입하는 다른 방법을 도해한다. 도 4 에 도시된 수직형 로 시스템이 상기 방법에 사용된다. 상기 방법은 절연층인 하이드로젠 실세스퀴옥산(hydrogen silsesquioxane)으로 도포된 실리콘 웨이퍼(31)의 준비로부터 시작한다. 구체적으로는, 하이드로젠 실세스퀴옥산은 실리콘 웨이퍼(31) 상에 도포되고, 150 ℃ 에서 1 분, 200 ℃ 에서 1 분, 350 ℃ 에서 1 분 동안 단계적으로 베이킹 된다. 하이드로젠 실세스퀴옥산은 Si-H 결합을 가지고 있는데, 산소는 Si-H 결합을 Si-OH 결합으로 치환시킨다. Si-OH 결합은 하이드로젠 실세스퀴옥산의 유전율을 증가시킨다. 따라서, 하이드로젠 실세스퀴옥산은 베이킹 단계동안 잔류산소에 민감하며, 산소 농도에 따라 하이드로젠 실세스퀴옥산의 유전율도 함께 증가한다.
실리콘 웨이퍼(31)는 보트(14b)에 일정 간격으로 삽입되고, 히터(14a) 및 보트(14b)는 테이블(11a) 상에 위치한다. 가스 주입기(21)는 분당 20 리터의 질소를 로 챔버(10b)내로 분사하며, 공기는 질소로 교체된다. 따라서, 로 챔버(10b)는 입구(10c)에 도달하기 전에 질소로 채워진다.
구동장치(11b)는 도 6a 에 도시된 바와 같이, 분당 70 cm 의 속도로 테이블을 상부 방향으로 이동시키기 시작하고, 가스 주입기(21)는 분당 10 리터로 아르곤 가스를 분사한다. 구동장치(11b)가 보트(14b)를 로 챔버(10b)내에 형성된 질소 분위기에 삽입하는 동안, 아르곤 가스는 공기를 날려보내고, 실리콘 웨이퍼(31) 사이의 갭으로부터 공기를 밀어낸다.
테이블(11a)이 상한점에 도달하면, 도 6b 에 도시된 바와 같이, 테이블(11a)은 입구(10c)를 폐쇄하고, 보트(14b)는 로 챔버(10b)내에 밀봉된다.
질소는 가스 주입기(21)로부터 로 챔버(10b)로 공급되고, 질소와 아르곤의 혼합가스는 질소만으로 교체된다. 그후, 하이드로젠 실세스퀴옥산의 절연층은 400 ℃ 에서 1 시간 동안 베이킹 된다.
발명자는 본 발명에 따른 상기 방법을 연구하였다. 발명자는 상기 방법으로 제 1 시료를 준비하였으며, 질소분사를 제외한 본 발명과 유사한 방법으로 제 2 시료를 더 준비하였다. 제 2 시료에는 질소만이 분사되었다. 발명자는 제 1 시료 및 제 2 시료의 하이드로젠 실세스퀴옥산층의 유전율을 측정하였다. 제 1 시료의 유전율은 2.8 이고, 제 2 시료의 유전율은 3.1 이었다. 더 작은 유전율로부터, 아르곤이 잔류산소를 효과적으로 이베큐에이트시켰다는 것을 알 수 있다. 따라서, 본 발명에 따른 방법은 잔류산소에 대한 효과적인 방법이었다.
후술할 설명으로부터 이해될 수 있듯이, 본 발명에 따른 방법은 로 챔버(10b)내의 잔류산소를 효과적으로 감소시킨다.
반도체 장치 제조공정
도 7a 내지 도 7d 는 본 발명을 구현하는 반도체 장치의 제조공정을 도해한다. 공정은 실리콘 웨이퍼(41)의 준비로부터 시작하며, 두꺼운 필드 산화물층(42)이 실리콘 웨이퍼(41)의 주면 상에 선택적으로 성장된다. 두꺼운 필드 산화물층(42)은 주면 내의 활성영역을 정의하며, 하나의 활성영역(43)만을 도 7a 에 도시하였다.
도 3 또는 도 4 에 도시된 수직형 로 시스템중 하나를 이용하여, 활성영역(43) 상에 얇은 게이트 산화물층(44)을 성장시킨다. 실리콘 웨이퍼(41)를 희석된 불산으로 처리하여, 자연 산화막을 활성영역(43)으로부터 제거한다. 실리콘 웨이퍼(41)와 다른 실리콘 웨이퍼는 보트(14b)에 의해 지지되며, 보트(14b)는 히터(14a) 상에 장착된다. 도 5a 및 도 5b 또는 도 6a 및 도 6b 에 도시된 방법을 이용하여, 실리콘 웨이퍼(41)를 로 챔버(10b)내로 삽입한다. 승강기(11)가 실리콘 웨이퍼(41)를 로 챔버(10b)내로 삽입하는 동안, 로 챔버(10b) 내의 공기는 퍼지 혼합가스로 완전히 교체되고, 아르곤 가스는 실리콘 웨이퍼(41) 사이의 갭으로부터 잔류산소를 이베큐에이트시킨다. 이러한 이유로 활성영역(43) 상의 자연 실리콘 산화물은 무시할 수 있을 정도로 거의 생기지 않는다.
이어서, 건조 산소가 로 챔버(10b) 내로 도입되고, 실리콘 웨이퍼(41)가 산화된다. 결과적으로, 도 7b 에 도시된 바와 같이, 극히 얇은 실리콘 산화물층(44)이 활성영역(41) 상에 성장된다. 상기 극히 얇은 실리콘 산화물층(44)은 차세대 소형 전계효과 트랜지스터용으로 사용 가능하다.
이어서, 폴리실리콘을 결과적인 구조의 전체 표면상에 증착하여, 폴리실리콘층을 형성한다. 포토레지스트 용액이 폴리실리콘층 상에 스핀코팅되고, 베이킹 된다. 게이트 전극의 패턴 이미지는 포토 마스크(도시 않음)로부터 포토레지스트층으로 전사되며, 포토레지스트층 내에 잠상(latent image)을 형성한다. 잠상을 현상하여, 포토레지스트층을 포토레지스트 에칭 마스크(도시 않음)로 패턴한다. 포토레지스트 에칭 마스크를 이용하여, 폴리실리콘층을 부분적으로 에칭하여, 폴리실리콘띠(45a)를 활성영역(43) 상에 남긴다.
폴리실리콘띠(45a)를 이온주입 마스크로서 이용하여, 실리콘 웨이퍼(41)와 전도형이 반대인 도핑재 불순물을 활성영역(43)내로 도입하여, 활성영역(43) 내에 소량 도핑된 소오스 및 드레인 영역(46a/46b)을 형성한다. 결과적인 구조의 전체 표면상에 실리콘 산화물을 증착하여 실리콘 산화물층을 형성한다. 실리콘 산화물층을 이방성 에치백하여, 도 7c 에 도시된 바와 같이, 측벽 스페이서(45b)를 형성한다.
도핑재 불순물을 활성영역(43)에 이온주입하여, 대량 도핑된 소오스/드레인 영역(47a/47b)을 형성한다. 대량 도핑된 소오스/드레인 영역(47a/47b)은 측벽 스페이서(45b)와 자기정렬되어, 소량 도핑된 소오스/드레인 영역(46a/46b)내에 각각 포개어진다.
내화금속을 결과적인 구조의 전체 표면상에 증착하여 내화금속층을 형성한다. 내화금속층은 대량 도핑된 소오스/드레인 영역(47a/47b) 및 폴리실리콘띠(45a)와 접촉된다. 내화금속층은 실리콘과 반응하여, 부분적으로 내화금속 실리사이드로 전환된다. 도 7d 에 도시된 바와 같이, 남아있는 내화금속을 에칭으로 제거하여, 내화금속 실리사이드띠(48a/48b/48c)를 각각 대량 도핑된 소오스/드레인 영역(47a/47b) 및 폴리실리콘띠(45a) 상에 남긴다.
따라서, 극히 얇은 실리콘 산화물층(44)은 소형 전계효과 트랜지스터의 게이트 절연층의 역할을 하며, 소형 전계효과 트랜지스터는 집적회로의 일부분을 형성한다.
상술된 설명으로부터 알 수 있듯이, 본 발명에 따른 가스 퍼지는 소형 전계효과 트랜지스터에 적합하여, 소형 전계효과 트랜지스터 때문에 대형 반도체 칩이 없이도 집적도를 증가시킬 수 있다.
본 발명의 특정 실시예가 도시되고 설명되었지만, 본 발명의 사상과 범위를 벗어나지 않는 범위에서의 다양한 변형과 변화는 당업자에게는 자명할 것이다.
예를 들어, 본 발명은 수평형 로 시스템에도 적용 가능하다. 반도체 장치를 제조하는 관점에서, 일종의 퍼지 가스가 반도체 웨이퍼와 무시할 수 있을 정도로 거의 반응하지 않는다면, 상기 퍼지 가스는 본 발명에 따른 이베큐에이션 작업에 사용될 수 있다. 예를 들어, 질소를 산소보다 가벼운 불활성 가스로서 사용할 수도 있다. 물론, 제논, 크립톤 및 네온과 같은 다른 종류의 불활성 가스도 이베큐에이션 작업용으로 사용할 수 있다.
본 발명에 따른 로 시스템은, 전술한 바와 같이, 산화로, 확산로 및 기상 증착 시스템으로서 사용된다. 로 시스템은 이러한 응용에 제한되지 않는다. 로 챔버 내의 분위기를 다른 분위기로 교체할 필요가 있는 한 어떠한 목적으로도 사용 가능하다하다.
산소보다 가벼운 퍼지 가스 및 산소보다 무거운 퍼지가스는 로 챔버 내에 각각 주입될 수도 있다.
반도체 웨이퍼는 예를 들어, 화합물 반도체와 같은 다른 반도체 물질로 형성될 수도 있다.
본 발명에 따르면, 반도체 웨이퍼의 산화를 정밀하게 제어할 수 있는 반도체 장치의 제조공정 및 반도체 웨이퍼의 산화를 정밀하게 제어하는 장치를 제공할 수 있으며, 반도체 웨이퍼를 장치 내로 도입하는 방법을 제공할 수 있다.

Claims (21)

  1. a) 산소와 반응하는 제 1 물질부(43)를 갖는 반도체 웨이퍼(15; 31; 41)를 준비하는 단계,
    b) 상기 반도체 웨이퍼를 챔버(10b) 내로 삽입하는 동안 상기 챔버로 퍼지 가스를 공급하는 단계, 및
    c) 상기 챔버 내의 상기 제 1 물질부 상에 소정의 처리를 실행하는 단계를 구비하는 반도체 장치의 제조공정에 있어서,
    상기 퍼지 가스가, 상기 제 1 물질과 반응성이 작고 상기 산소보다 분자량이 작은 제 1 퍼지 가스(He; N2), 및 상기 제 1 물질과 반응성이 작고 상기 산소보다 분자량이 큰 제 2 퍼지 가스(Ar)를 갖는 것을 특징으로 하는 반도체 장치의 제조공정.
  2. 제 1 항에 있어서,
    상기 제 1 퍼지 가스는, 헬륨(He) 및 질소(N2)로 구성된 그룹으로부터 선택되고, 상기 제 2 퍼지 가스는, 네온(Ne), 아르곤(Ar), 크립톤(Kr) 및 제논(Xe)으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 반도체 장치의 제조공정.
  3. 제 1 항에 있어서,
    상기 제 1 물질은 하이드로젠 실세스퀴옥산(hydrogen silsesquioxane)인 것을 특징으로 하는 반도체 장치의 제조공정.
  4. 제 3 항에 있어서,
    상기 하이드로젠 실세스퀴옥산은 상기 c) 단계에서 베이킹되는 것을 특징으로 하는 반도체 장치의 제조공정.
  5. 제 1 항에 있어서,
    상기 제 1 퍼지 가스 및 상기 제 2 퍼지 가스는, 상기 b) 단계에서 상기 반도체 웨이퍼가 상기 챔버(10b)내에 밀봉될 때까지, 상기 챔버(10b)로 동시에 공급되는 것을 특징으로 하는 반도체 장치의 제조공정.
  6. 제 1 항에 있어서,
    상기 챔버는 바닥부에 입구(10c)를 구비하고, 상기 반도체 웨이퍼(15/31)는 보트(14b)에 의해 일정 간격으로 다른 반도체 웨이퍼와 함께 지지되는 것을 특징으로 하는 반도체 장치의 제조공정.
  7. 제 6 항에 있어서,
    상기 b) 단계가,
    b-1) 상기 제 1 퍼지 가스(He; N2)를 상기 챔버로 공급하여, 상기 챔버(10b) 내의 분위기를 상기 제 1 퍼지 가스로 교체하는 부 단계 및
    b-2) 상기 보트(14b)가 상기 챔버(10b) 내로 삽입되는 동안 상기 제 2 퍼지 가스(Ar)를 상기 챔버(10b)로 공급하는 부 단계를 구비하는 것을 특징으로 하는 반도체 장치의 제조공정.
  8. 제 1 항에 있어서,
    상기 처리가, 상기 제 1 물질(Si)의 산화, 상기 제 1 물질부로 도핑재 불순물의 확산 및 상기 제 1 물질부 상에 제 2 물질의 증착 중 하나인 것을 특징으로 하는 반도체 장치의 제조공정.
  9. 입구(10c)를 갖는 챔버(10b)를 정의하는 벽(10a/10g),
    산소와 반응하는 제 1 물질부를 갖는 반도체 웨이퍼(15; 31)를 상기 입구(10c)를 통해 상기 챔버(10b)로 삽입하기 위한 승강기(11), 및
    상기 벽(10a/10g)에 연결되고, 상기 챔버 내로 퍼지 가스를 공급하는 가스 공급기(12)를 구비하는 반도체 장치의 제조장치에 있어서,
    상기 퍼지 가스가,
    상기 제 1 물질과 반응성이 작고, 상기 산소보다 분자량이 작은 제 1 퍼지 가스(He; N2) 및
    상기 제 1 물질과 반응성이 작고, 상기 산소보다 분자량이 큰 제 2 퍼지 가스(Ar; Ne; Kr; Xe)를 구비하는 것을 특징으로 하는 반도체 장치의 제조장치.
  10. 제 9 항에 있어서,
    상기 챔버가, 상기 반도체 웨이퍼(15; 31)의 입구 및 출구의 역할을 하는 개구(10c)를 상기 벽(10a/10g)의 바닥부에 구비하고, 상기 가스 공급기(12)가, 상기 제 1 퍼지 가스 및 상기 제 2 퍼지 가스를 상기 챔버로 주입하기 위한 주입기(10d; 21)를 구비하는 것을 특징으로 하는 반도체 장치의 제조장치.
  11. 제 10 항에 있어서,
    상기 주입기(10d)가 상기 벽(10a)의 최 상부에 부착되는 것을 특징으로 하는 반도체 장치의 제조장치.
  12. 제 10 항에 있어서,
    상기 주입기(21)가 상기 벽(10a/10g)의 바닥부에 부착되는 것을 특징으로 하는 반도체 장치의 제조장치.
  13. 제 12 항에 있어서,
    상기 벽이, 석영으로 형성된 벨모양 자(bell jar) 및 상기 벨모양 자의 바닥부 둘레에 부착된 림(10g)을 구비하고, 상기 주입기(21)가 상기 림에 부착되는 것을 특징으로 하는 반도체 장치의 제조장치.
  14. 제 10 항에 있어서,
    상기 승강기(11)가 하한점과 상한점 사이를 수직으로 이동하는 테이블(11a)을 구비하고, 상기 테이블(11a)이 상한점에서 상기 벽(10a/10g)의 바닥부 둘레와 접촉하여 상기 개구(10c)를 폐쇄는 것을 특징으로 하는 반도체 장치의 제조장치.
  15. 제 14 항에 있어서,
    상기 반도체 웨이퍼(15; 31; 41)는 보트(14b)에 의해 다른 반도체 웨이퍼와 함께 지지되고, 상기 보트(14b) 및 히터(14a)는 상기 테이블(11a) 상에 위치하는 것을 특징으로 하는 반도체 장치의 제조장치.
  16. a) 산소와 반응하는 일정의 물질부(43)를 갖는 반도체 웨이퍼(15; 31; 41)를 준비하는 단계,
    b) 챔버(10b) 내로 퍼지 가스를 공급하는 단계 및
    c) 상기 챔버 내로 상기 반도체를 삽입하는 단계를 구비하는 챔버(10b)내로 반도체 웨이퍼를 도입하는 방법에 있어서,
    상기 퍼지 가스가,
    상기 일정의 물질과 반응성이 작고, 상기 산소보다 분자량이 작은 제 1 퍼지 가스(He; N2) 및
    상기 일정의 물질과 반응성이 작고, 상기 산소보다 분자량이 큰 제 2 퍼지 가스(Ar; Ne; Kr; Xe)를 구비하는 것을 특징으로 하는 챔버 내로 반도체 웨이퍼를 도입하는 방법.
  17. 제 16 항에 있어서,
    상기 제 1 퍼지 가스는, 헬륨(He) 및 질소(N2)로 구성된 그룹으로부터 선택되고, 상기 제 2 퍼지 가스는, 네온(Ne), 아르곤(Ar), 크립톤(Kr) 및 제논(Xe)으로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 챔버 내로 반도체 웨이퍼를 도입하는 방법.
  18. 제 16 항에 있어서,
    상기 반도체 웨이퍼(15; 31; 41)가 상기 챔버 내에 밀봉될 때까지, 상기 제 1 퍼지 가스 및 상기 제 2 퍼지 가스가 상기 챔버(10b)로 공급되는 것을 특징으로 하는 챔버 내로 반도체 웨이퍼를 도입하는 방법.
  19. 제 16 항에 있어서,
    상기 b) 단계에서, 상기 제 1 퍼지 가스가 상기 챔버로 공급되어, 상기 반도체 웨이퍼(31)가 상기 챔버의 입구(10c)에 도달하기 전에 상기 제 1 퍼지 가스로 상기 챔버내의 분위기를 교체하고, 상기 제 2 퍼지 가스는 상기 삽입이 완료될 때 따지 상기 챔버로 공급되는 것을 특징으로 하는 챔버 내로 반도체 웨이퍼를 도입하는 방법.
  20. 제 16 항에 있어서,
    상기 a) 단계에서, 보트(14b)의 의해 상기 반도체 웨이퍼가 다른 반도체 웨이퍼와 함께 지지되고, 상기 보트(14b)는 상기 챔버(10b)의 바닥부에 형성된 개구(10c)로부터 삽입되는 것을 특징으로 하는 챔버 내로 반도체 웨이퍼를 도입하는 방법.
  21. 제 20 항에 있어서,
    상기 제 2 퍼지 가스가 상기 반도체 웨이퍼(15; 31; 41) 사이의 갭으로부터 잔류산소를 이베큐에이트하는 것을 특징으로 하는 챔버내로 반도체 웨이퍼를 도입하는 방법.
KR1019980049227A 1997-11-18 1998-11-17 반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법 KR19990045341A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP09316932A JP3074674B2 (ja) 1997-11-18 1997-11-18 半導体装置およびその製造方法、半導体製造装置、半導体基板の入炉方法
JP97-316932 1997-11-18

Publications (1)

Publication Number Publication Date
KR19990045341A true KR19990045341A (ko) 1999-06-25

Family

ID=18082544

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980049227A KR19990045341A (ko) 1997-11-18 1998-11-17 반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법

Country Status (3)

Country Link
US (1) US6383927B2 (ko)
JP (1) JP3074674B2 (ko)
KR (1) KR19990045341A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100374181C (zh) * 2002-11-26 2008-03-12 普莱克斯技术有限公司 金属雾化器的气体供应和再生
JP4508893B2 (ja) * 2004-02-02 2010-07-21 エーエスエム インターナショナル エヌ．ヴェー． 半導体処理方法、半導体処理システム及び反応チャンバにガスを供給する方法
US8109761B1 (en) * 2006-02-13 2012-02-07 Whip Mix Corporation Dental furnace with cooling system
JP5090682B2 (ja) * 2006-07-21 2012-12-05 信越半導体株式会社 半導体基板の処理方法
JP5517235B2 (ja) * 2009-06-30 2014-06-11 グローバルウェーハズ・ジャパン株式会社 シリコンウエハの熱処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4415385A (en) 1980-08-15 1983-11-15 Hitachi, Ltd. Diffusion of impurities into semiconductor using semi-closed inner diffusion vessel
JPH03111552A (ja) 1989-09-26 1991-05-13 Osaka Oxygen Ind Ltd 金属管酸化処理装置
JPH04162526A (ja) 1990-10-24 1992-06-08 Sony Corp 横型酸化拡散装置
US5204075A (en) * 1991-05-30 1993-04-20 The Boc Group, Inc. Process for the purification of the inert gases
JPH07335630A (ja) 1994-06-13 1995-12-22 Hitachi Ltd 真空処理装置
JPH08264400A (ja) 1995-03-28 1996-10-11 Mitsubishi Electric Corp シリコン単結晶ウェハおよびその表面の熱酸化方法
JPH1064847A (ja) * 1996-07-16 1998-03-06 Applied Materials Inc タングステン材料の成膜方法、サセプタ及び成膜装置

Also Published As

Publication number Publication date
JP3074674B2 (ja) 2000-08-07
JPH11150109A (ja) 1999-06-02
US20020019130A1 (en) 2002-02-14
US6383927B2 (en) 2002-05-07

Similar Documents

Publication Publication Date Title
KR100782954B1 (ko) 절연막 형성 방법
US5578524A (en) Fabrication process of a semiconductor device with a wiring structure
US5067437A (en) Apparatus for coating of silicon semiconductor surface
US5838056A (en) Semiconductor device applied to composite insulative film and manufacturing method thereof
US20040048452A1 (en) Method of producing electronic device material
US20090233452A1 (en) Producing method of semiconductor device and substrate processing apparatus
US7622402B2 (en) Method for forming underlying insulation film
KR100278729B1 (ko) 집적 회로에서의 전기적 분리 구조체 형성 방법
JP3578155B2 (ja) 被処理体の酸化方法
US5225036A (en) Method of manufacturing semiconductor device
US6972235B2 (en) Method for processing semiconductor substrate
KR19990045341A (ko) 반도체 장치의 제조공정, 공기를 이베큐에이트시키기 위한한가지 이상의 불활성 가스를 사용하는 장치 및 웨이퍼를 그 장치로 도입하는 방법
JP3540234B2 (ja) 半導体装置の製造方法
US7160818B2 (en) Semiconductor device and method for fabricating same
KR100345364B1 (ko) 반도체 소자의 게이트전극 형성방법
GB2033660A (en) Manufacturing transistors having different characteristics
JP2001284582A (ja) 半導体トランジスタの製造方法
JP2001127280A (ja) 半導体装置の製造方法及びｐチャネル型半導体装置の製造方法
US6566183B1 (en) Method of making a transistor, in particular spacers of the transistor
JPH07130668A (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法と、基板熱処理方法及び化学気相堆積方法
KR19990077798A (ko) 반도체 장치의 제조 공정
KR0171936B1 (ko) 반도체 소자의 트랜지스터 제조방법
JP3686163B2 (ja) 半導体集積回路装置の製造方法およびその製造装置
JP2002203961A (ja) ゲート絶縁膜の形成方法
US5926724A (en) Device isolation technology

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B601 Maintenance of original decision after re-examination before a trial
N231 Notification of change of applicant
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010918

Effective date: 20030430

Free format text: TRIAL NUMBER: 2001101003083; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20010918

Effective date: 20030430