JPH11121505A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH11121505A
JPH11121505A JP9287079A JP28707997A JPH11121505A JP H11121505 A JPH11121505 A JP H11121505A JP 9287079 A JP9287079 A JP 9287079A JP 28707997 A JP28707997 A JP 28707997A JP H11121505 A JPH11121505 A JP H11121505A
Authority
JP
Japan
Prior art keywords
pads
input
output
pad
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9287079A
Other languages
English (en)
Other versions
JP3504837B2 (ja
Inventor
Noriaki Hiraga
則秋 平賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP28707997A priority Critical patent/JP3504837B2/ja
Priority to US09/175,454 priority patent/US6191491B1/en
Publication of JPH11121505A publication Critical patent/JPH11121505A/ja
Application granted granted Critical
Publication of JP3504837B2 publication Critical patent/JP3504837B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

(57)【要約】 【課題】 パッケージ厚を増大させないで、チップサイ
ズあたりのパッド数をさらに多く設けた半導体集積回路
装置を提供する。 【解決手段】 半導体集積回路装置は、複数の入出力回
路１０及び入出力回路１０にそれぞれ金属配線８により
接続された入出力パッド６、７を有する半導体チップ１
と、半導体チップ１が搭載されるフレームとを備える。
前記フレームの複数のインナーリードと半導体チップ１
のパッド６、７はワイヤボンディングによるワイヤで接
続されている。パッド６、７は半導体チップ１の辺に沿
って２列となるように配列される。パッド７では複数の
入出力パッドをパッド群として接近させて設け、前記パ
ッド群の相互の間にそれぞれ前記ワイヤを通すスペース
が設けられる。前記パッド群相互の間を通り抜けるワイ
ヤで接続可能な位置にパッド６が配置されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に、半導体チップの入出力パッドと半導体
チップを搭載するフレームのインナーリードとをワイヤ
ボンディングによって電気的に接続する半導体集積回路
装置に関する。
【０００２】
【従来の技術】通常、半導体チップの周辺部には複数の
入出力パッドが形成される。半導体集積回路装置では、
これらの入出力パッドと、半導体チップが搭載されるフ
レームに配されたインナーリードとが、ワイヤボンディ
ングすることにより電気的に接続され、半導体チップと
パッケージ外部との間で電気的なやりとりを行うことが
できるようになっている。
【０００３】そして、半導体チップへの入出力パッドの
配置方法については、例えば、図５に示すように、半導
体チップ１の辺に沿って設けられている入出力回路４２
に対して周縁側及び中央側に原則としてそれぞれ等間隔
となるように入出力パッド４３、４４が２列に配置され
ていた。このようなパッド配置を以下「スタッガード」
という。
【０００４】ここで、半導体チップ１は、図９に示すよ
うに、フレーム２４のステージ２１上にダイボンディン
グされるなどして搭載されている。ステージ２１はその
コーナー部分に存在するサポートバー２２により保持さ
れたアイランド構造となっている。フレーム２４の任意
の２つのサポートバー２２に挟まれる領域には多数のイ
ンナーリード２３が放射状に配置されている。
【０００５】このように、半導体チップ１の１辺に対し
て、パッドが配置された領域よりも広い領域にインナー
リード２３が配置されている。これらのパッドとインナ
ーリード２３は、ワイヤボンディングによるワイヤ３
（一部図示）で接続されている。
【０００６】このとき、ワイヤ３は、図６に示すよう
に、中央側のパッド４３からのワイヤ３ｆと、周縁側の
パッド４４からのワイヤ３ｇとが互いに接触しないよう
に２層構造となっている。そのため、図９に示す平面図
においては、中央側パッドからのワイヤと周縁側パッド
からのワイヤが、５０で示すように、一部で交差するよ
うに見えても問題がない。
【０００７】また、これとは別に図７に示すように、半
導体チップ１の辺に沿って１列に入出力パッド４５が配
置されているものがあった。この場合、半導体チップ１
上では入出力回路４２から扇状に広がる金属配線５１に
よってパッド４５に接続がなされている。
【０００８】そして、図８に示すように、パッド４５と
インナーリード２３との配線については、ワイヤ３ｈが
１層構造となっている。したがって、図９における５０
に示すワイヤの交差はここでは認められない。尚、図５
及び図７において、５０は入出力回路４２の上に設けら
れている電源やグランド等の配線層を示している。
【０００９】
【発明が解決しようとする課題】前者のスタッガード構
造の場合、図６に示すようにワイヤが２層となってい
る。そのため、半導体集積回路装置のパッケージは厚み
のあるものとなっていた。このようなパッケージ厚の増
大した半導体集積回路装置は携帯電話等の小型機器では
使用されないので問題である。
【００１０】一方、後者のように１列にパッドを配置し
た場合（図７参照）、ワイヤボンディング等の技術の関
係によって、通常、パッド４５の間隔ｓは入出力回路４
２の幅ｔよりも大きくなっている。そのため、パッド４
５を１列に並べたとき、パッド４５の個数と間隔ｓによ
って全体のチップサイズの最小限度が決定されることに
なる。したがって、チップサイズあたりのパッド数には
上限があり、多数のパッド４５を設ける場合にはチップ
サイズが大きくなるという問題があった。
【００１１】本発明は上述の問題を解決し、パッケージ
厚を増大させることなくチップサイズあたりのパッド数
をさらに多く設けた半導体集積回路装置を提供すること
を目的とする。
【００１２】
【課題を解決するための手段】上記目的を達成するた
め、本発明では、複数の入出力回路及び前記入出力回路
にそれぞれ配線により接続された入出力パッドを有する
半導体チップと、前記半導体チップが搭載されるフレー
ムとを備え、前記フレームの複数のインナーリードと前
記半導体チップの入出力パッドとをワイヤボンディング
により電気的に接続する半導体集積回路装置において、
前記入出力パッドは前記半導体チップの辺に沿って２列
となるように配列されており、前記辺に近い側の列で
は、複数の前記入出力パッドを接近させてパッド群と
し、かつ前記パッド群相互の間にワイヤを通すためのス
ペースが設けられ、他方の列では、前記ワイヤで接続可
能な位置に前記入出力パッドが配置される部分を有する
ようにしている。
【００１３】このような構成では、チップの辺に近い側
では例えば２個のパッドを１つのパッド群として配列が
なされる。パッド群の相互の間にはワイヤを通すための
スペースが設けられている。このスペースを通って接続
される入出力パッドがもう一方の列に設けられている。
このようにパッドが２列に設けられているので、一列に
配されている場合よりもチップサイズを小さくすること
ができる。また、前記パッド群相互の間のスペースによ
ってワイヤを通すことが確保できているので、１層でワ
イヤを張ることができ、パッケージ厚の増大をもたらす
ことがない。
【００１４】また、本発明では上記構成において、前記
半導体チップのコーナー付近に存在する前記パッド群が
含んでいる前記入出力パッドの個数は、前記コーナー付
近以外に存在する前記パッド群が含んでいる前記入出力
パッドよりもさらに多くなっている。
【００１５】このような構成では、コーナー付近では出
力バッファからの入出力パッドへの配線が扇状に広がっ
て長くなるが、このコーナー付近のパッドを１列にまと
めて並べることにより、配線の領域を確保でき、さらに
チップサイズの縮小を図ることができる。
【００１６】
【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は本発明の一実施形態の半導体集積回路
装置に係る半導体チップの入出力回路及び入出力パッド
の配置を示す要部平面図である。
【００１７】本実施形態の半導体チップ１は、図９に示
すように、フレーム２４のステージ２１上にダイボンデ
ィングされて搭載されている点や放射状にインナーリー
ド２３が配置されている点等は上記従来の半導体集積回
路装置の場合と同様である。
【００１８】図１において、半導体チップ１の辺に沿っ
て入出力回路１０は密に並べられている。尚、入出力回
路は複数のトランジスタ等から成り、主に信号を出力す
る際にその信号を安定に保持するための回路等であり、
パッドから入力される信号に一定の処理をするための回
路の場合もある。入出力回路１０からさらに辺に近い側
にパッド６、７が２列となるように配置され、出力バッ
ファ１０とそれぞれ金属配線８で接続されている。
【００１９】尚、９は入出力回路１０の上に設けられて
いる電源やグランド等の配線層を示している。図１の構
造を分かり易くするために一部分３０を抜き出して図２
に示す。ただし、図２において配線層９は省略してい
る。
【００２０】図２において、半導体チップ１の辺に最も
近い側に設けられている入出力パッド７は、例えばパッ
ド７ａ、７ｂでパッド群３５を構成しているように、基
本的に２つのパッドで１つのパッド群を構成している。
尚、言うまでもないが、パッド７ａ、７ｂは接触してい
るように見えるが、これらの２つのパッド間には接触し
ない程度の間隔が設けられている。金属配線８ａ、８ｂ
についても同様に間隔が設けられている。そして、パッ
ド群相互の間にはある程度のスペースが設けられてい
る。
【００２１】一方、パッド６は、例えばパッド６ａや６
ｂに見られるようにパッド群とならず単独で配置されて
いる。各パッド６、７はインナーリード２３にワイヤボ
ンディングによってそれぞれワイヤ３で接続されてい
る。したがって、ワイヤ３同士は交差することなく設け
ることができる。そのため、ワイヤ３を２層構造とする
必要がなく、同一層に設けることができる。
【００２２】例えば、パッド６ｂに接続されているワイ
ヤ３ｂがパッド７ｂ、７ｃからの各ワイヤ３ａ、３ｃと
の間を抜くように、パッド７ｂ、７ｃに一定のスペース
が設けられている。このようにワイヤ３を１層で設ける
ことができるように、それぞれパッド６、７の位置が定
められている。
【００２３】入出力パッド７の列では基本的には２つの
パッドで１つのパッド群としているが、これは次の理由
による。すなわち、金属配線８ａ等のように、パッド７
と出力バッファ１０を接続するにはパッド６相互の間を
配線８が通り抜けなければならない。一般に金属配線８
は線幅ｔ１が狭くなると入出力回路１０の電流供給能力
が低下するので線幅ｔ１は広い方が良いといえる。
【００２４】一方で、図３に示すように、パッド６と７
を１つずつ互い違いになるように配置した場合を考える
と、パッド６ｘと６ｙの間の距離ｄ２が狭まり、それに
応じて入出力回路１０ｘとパッド７ｘを接続する金属配
線８ｘの線幅ｔ２も縮める必要がある。特に、半導体チ
ップ１のコーナー付近では、金属配線８が長くなるので
注意を要する。
【００２５】これに対して、本実施形態（図２）では、
２つのパッド７ａ、７ｂの１つのパッド群として配置し
ているので、パッド６ｂと６ｃの間の距離ｄ１が広が
り、金属配線８の線幅ｔ１を図３に示す線幅ｔ２よりも
広くすることができる。
【００２６】このようにして、図１に示すようにパッド
６、７が配置され、入出力回路１０とそれぞれ金属配線
８で接続されている。半導体チップ１のコーナー付近で
は、３１に示すように３つのパッド７で１つのパッド群
となっている。コーナー付近では、パッド６の列に配置
するよりも例外的に周縁側の列にそろえた方が金属配線
８のための領域が確保できるのでチップサイズを小さく
できることと、ワイヤ３は短い方が信頼性が向上するこ
とによる。
【００２７】以上説明したように本実施形態によれば、
パッド６、７を２列に配置しているので、パッド数が多
い場合には、一列にパッドを配した上記従来の半導体集
積回路装置（図７）に比べてパッド数を同数に保ったま
まチップサイズを小さくすることができる。尚、図１で
は半導体チップ１の一部のみを示しているが、図示され
ていない他の辺についても同様の構成となっている。
【００２８】チップサイズをパッド数で割った値として
求められるパッドピッチで比較すると、本実施形態のパ
ッドピッチは、図７に示すもののパッドピッチのおよそ
９０％となる。言いかえれば、ある特定のチップサイズ
を基準にすると、本実施形態の方が上記従来の半導体集
積回路装置（図７）よりもパッドを多くできるというこ
とである。
【００２９】また、本実施形態ではワイヤ３が１層とな
っているので、スタッガードにパッドを配した上記従来
の半導体集積回路装置（図５）のようにパッケージ厚が
増大するという欠点がない。したがって、本実施形態で
は、パッドピッチの縮小により低コスト化を図ることが
できるとともに、パッケージ厚が増大することもなく携
帯電話等の小型機器でも利用できるものとなっている。
【００３０】尚、本実施形態では基本的に２つのパッド
７で１つのパッド群としていたが、３つ以上のパッド７
で１つのパッド群として、そのパッド群相互の間をワイ
ヤ３が通り抜けるようなパッドの配置としてもよい。こ
の場合には、チップサイズの縮小の効果は小さくなる
が、図７に示す半導体集積回路装置に比べるとチップサ
イズの縮小の効果はある。また、パッド６ではパッド相
互の間の距離が大きくなり、金属配線８の線幅を広げる
ことができる。
【００３１】その他、図９におけるようにインナーリー
ド２３は放射状に限らず、半導体チップ１の辺と各ワイ
ヤ３とのなす角ｗがどれもほぼ９０゜となるようにイン
ナーリードを並べる実施形態としても、パッドの配置を
図２に示すような２列構造とすることによりチップサイ
ズ縮小の効果が得られる。ただし、この場合では、ワイ
ヤ３同士の間隔が全体的に狭くなるので、あまりにも多
数のワイヤを張るような半導体集積回路装置には向かな
いだろう。
【００３２】本発明の別の実施形態である半導体集積回
路装置に係る半導体チップ１の要部平面図を図４に示
す。本実施形態では、半導体チップ１のコーナー付近で
は前述の実施形態よりもさらにチップサイズを最小とな
るように最適化したものである。
【００３３】この実施形態では、入出力パッド６、７は
２列に配され、半導体チップ１の辺に近い側のパッド７
については基本的に２つのパッドを１つのパッド群とし
ている。そして、パッド群相互の間をワイヤが通り抜け
ることができるようにパッド６がパッド７と出力バッフ
ァ１０との間に設けられている。
【００３４】ただし、半導体チップ１のコーナー付近で
はパッド群３２のように９つのパッドを有するようにし
ている。これにより、コーナー付近では金属配線８が長
くなっても進路の妨害となるパッドが存在せず、また、
コーナー付近の領域を有効に利用できるため、上述の実
施形態（図１）よりもさらにチップサイズを縮小するこ
とができる。
【００３５】
【発明の効果】以上説明したように本発明によれば入出
力パッドが２列に配列されているので、多数のパッドを
チップに設けた場合には、１列に直線上に設けた場合よ
りもチップサイズを小さくすることができる。このと
き、パッド群相互の間にワイヤを通すスペースが設けら
れているので、全てのワイヤは交差することなく、同一
層に設けることができるのでパッケージ厚の増大をとも
なうこともない。
【００３６】また、半導体チップのコーナー付近では、
外側にパッドを多数設けることにより、コーナー付近の
領域を有効に利用することができ、チップサイズの縮小
を図ることができる。また、ワイヤを短縮することがで
きるので信頼性の向上にもつながる。
【００３７】また、本発明では、上記コーナー付近を除
いて基本的にはパッド群のパッド数を２個としているの
で内側の入出力パッド相互の間に適当なスペースが設け
られ、このスペースを利用して、金属配線の線幅を十分
に広くとることができ、入出力回路の能力が低下しない
ようにすることができる。
【図面の簡単な説明】
【図１】 本発明の一実施形態の半導体集積回路装置に
係る半導体チップの要部平面図。
【図２】 その半導体集積回路装置の一部分を拡大した
図。
【図３】 そのパッド６、７を互い違いに配した図。
【図４】 本発明の一実施形態であって、図１に示すも
のとは異なる半導体集積回路装置に係る半導体チップの
要部平面図。
【図５】 従来のスタッガード構造を有する半導体集積
回路装置の一部平面図。
【図６】 その半導体集積回路装置の要部側面図。
【図７】 従来の１列にパッド配した半導体集積回路装
置の一部平面図。
【図８】 その半導体集積回路装置の要部側面図。
【図９】 フレームにインナーリードが放射状に配置さ
れていることを示す図。
【符号の説明】 １ 半導体チップ ２ ロジック回路部 ３ ワイヤ ６、７ 入出力パッド ８ 金属配線 ９ 配線層 １０ 入出力回路 ２１ ステージ ２２ サポートバー ２３ インナーリード ２４ フレーム

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数の入出力回路及び前記入出力回路に
    それぞれ配線により接続された入出力パッドを有する半
    導体チップと、前記半導体チップが搭載されるフレーム
    とを備え、前記フレームの複数のインナーリードと前記
    半導体チップの入出力パッドとをワイヤボンディングに
    より電気的に接続する半導体集積回路装置において、 前記入出力パッドは前記半導体チップの辺に沿って２列
    となるように配列されており、前記辺に近い側の列で
    は、複数の前記入出力パッドを接近させてパッド群と
    し、かつ前記パッド群相互の間にワイヤを通すためのス
    ペースが設けられ、他方の列では、前記ワイヤで接続可
    能な位置に前記入出力パッドが配置されている部分を有
    することを特徴とする半導体集積回路装置。
  2. 【請求項２】 前記半導体チップのコーナー付近に存在
    する前記パッド群が有している前記入出力パッドの個数
    は、前記コーナー付近以外に存在する前記パッド群が有
    している前記入出力パッドよりも多くなっていることを
    特徴とする請求項１に記載の半導体集積回路装置。
  3. 【請求項３】 前記コーナー付近に存在する前記パッド
    群を除いて、前記パッド群が有している前記入出力パッ
    ドの個数は、２個であることを特徴とする請求項２に記
    載の半導体集積回路装置。
JP28707997A 1997-10-20 1997-10-20 半導体集積回路装置 Expired - Lifetime JP3504837B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP28707997A JP3504837B2 (ja) 1997-10-20 1997-10-20 半導体集積回路装置
US09/175,454 US6191491B1 (en) 1997-10-20 1998-10-20 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28707997A JP3504837B2 (ja) 1997-10-20 1997-10-20 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JPH11121505A true JPH11121505A (ja) 1999-04-30
JP3504837B2 JP3504837B2 (ja) 2004-03-08

Family

ID=17712792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28707997A Expired - Lifetime JP3504837B2 (ja) 1997-10-20 1997-10-20 半導体集積回路装置

Country Status (2)

Country Link
US (1) US6191491B1 (ja)
JP (1) JP3504837B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339335A (ja) * 2005-06-01 2006-12-14 Kawasaki Microelectronics Kk 半導体装置

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4305501A (en) * 1999-12-30 2001-07-16 Intel Corporation Optimized driver layout for integrated circuits with staggered bond pads
US6858945B2 (en) * 2002-08-21 2005-02-22 Broadcom Corporation Multi-concentric pad arrangements for integrated circuit pads
US6953997B1 (en) * 2004-06-04 2005-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with improved bonding pad connection and placement
US20050285281A1 (en) * 2004-06-29 2005-12-29 Simmons Asher L Pad-limited integrated circuit
KR100798896B1 (ko) * 2007-06-07 2008-01-29 주식회사 실리콘웍스 반도체 칩의 패드 배치 구조
US20230217591A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages
US20230215797A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages
US20230215798A1 (en) * 2022-01-03 2023-07-06 Mediatek Inc. Board-level pad pattern for multi-row qfn packages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767575A (en) * 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
US5814892A (en) * 1996-06-07 1998-09-29 Lsi Logic Corporation Semiconductor die with staggered bond pads
US5796171A (en) * 1996-06-07 1998-08-18 Lsi Logic Corporation Progressive staggered bonding pads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006339335A (ja) * 2005-06-01 2006-12-14 Kawasaki Microelectronics Kk 半導体装置
JP4708865B2 (ja) * 2005-06-01 2011-06-22 川崎マイクロエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
US6191491B1 (en) 2001-02-20
JP3504837B2 (ja) 2004-03-08

Similar Documents

Publication Publication Date Title
JP3152635B2 (ja) マスタスライス方式の基本セル、半導体集積回路装置、フリップフロップ回路、排他的論理和回路、マルチプレクサ及び加算器
JP2580301B2 (ja) 半導体集積回路装置
JP2002151590A (ja) Ｉ／ｏセル配置方法及び半導体装置
JPH05308136A (ja) マスタスライス集積回路
JP3466064B2 (ja) 半導体集積回路装置
JP3504837B2 (ja) 半導体集積回路装置
JPH02219254A (ja) 半導体集積回路装置
JPH0870090A (ja) 半導体集積回路
JP2003100891A (ja) 半導体集積回路装置
JP3274633B2 (ja) 半導体集積回路装置
JPH11330351A (ja) 半導体装置
KR100475740B1 (ko) 신호 완결성 개선 및 칩 사이즈 감소를 위한 패드배치구조를 갖는 반도체 집적 회로장치
JPH07106523A (ja) 半導体素子及びその製造方法
JPH0329182B2 (ja)
JPH05226568A (ja) 半導体装置
JP2002270779A (ja) 半導体装置
JP3546990B2 (ja) 半導体装置
JPH023259A (ja) マスタスライス型半導体装置の製造方法
JP2001007300A (ja) 半導体集積回路装置
JPH0547819A (ja) 半導体装置
JP2919265B2 (ja) 半導体装置
JP2003318263A (ja) 半導体装置
JPH11330371A (ja) 半導体装置
JPH0513582A (ja) 半導体装置の電源配線
KR19980043552A (ko) 반도체 칩의 부하 구동 회로

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20031209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20031211

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091219

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101219

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111219

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121219

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131219

Year of fee payment: 10

EXPY Cancellation because of completion of term