JPH1094246A - 力率補償電源装置 - Google Patents
力率補償電源装置Info
- Publication number
- JPH1094246A JPH1094246A JP9196158A JP19615897A JPH1094246A JP H1094246 A JPH1094246 A JP H1094246A JP 9196158 A JP9196158 A JP 9196158A JP 19615897 A JP19615897 A JP 19615897A JP H1094246 A JPH1094246 A JP H1094246A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- inductor
- switching element
- circuit
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/14—Arrangements for reducing ripples from dc input or output
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P80/00—Climate change mitigation technologies for sector-wide applications
- Y02P80/10—Efficient use of energy, e.g. using compressed air or pressurized fluid as energy carrier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Abstract
(57)【要約】
【課題】 連続電流モード（ＣＣＭ）制御方式にあっ
て、入力電圧フィードフォワード制御を行うループ回路
を不要にし、簡単な回路構成で高い力率補償を得る。 【解決手段】 ブーストコンバータ１０は交流を両波整
流した入力電流をインダクタＬ及びスイッチングトラン
ジスタ１２を通してオン・オフする。スイッチングトラ
ンジスタ１２のオン時にインダクタＬに蓄えられたエネ
ルギーをスイッチングトランジスタ１２のオフ時にダイ
オードＤ１を通じて負荷１４に昇圧した出力電圧Ｖｏと
して供給する。また、高力率補償回路２０は負荷１４に
印加される出力電圧Ｖｏから検出されたエラー電圧とス
イッチングトランジスタ１２のオン時にインダクタＬに
流れる入力電流を検出した検出電圧を処理して得られた
比較用電圧と逆鋸歯状波とを比較してスイッチングトラ
ンジスタ１２のオフ時間を制御する。
て、入力電圧フィードフォワード制御を行うループ回路
を不要にし、簡単な回路構成で高い力率補償を得る。 【解決手段】 ブーストコンバータ１０は交流を両波整
流した入力電流をインダクタＬ及びスイッチングトラン
ジスタ１２を通してオン・オフする。スイッチングトラ
ンジスタ１２のオン時にインダクタＬに蓄えられたエネ
ルギーをスイッチングトランジスタ１２のオフ時にダイ
オードＤ１を通じて負荷１４に昇圧した出力電圧Ｖｏと
して供給する。また、高力率補償回路２０は負荷１４に
印加される出力電圧Ｖｏから検出されたエラー電圧とス
イッチングトランジスタ１２のオン時にインダクタＬに
流れる入力電流を検出した検出電圧を処理して得られた
比較用電圧と逆鋸歯状波とを比較してスイッチングトラ
ンジスタ１２のオフ時間を制御する。
Description
【０００１】
【発明の属する技術分野】本発明は、交流から生成した
直流を電子装置に供給し、かつ、入力電流を入力電圧と
同相かつ同じ大きさの比で制御して力率補償を行う力率
補償回路（ＰＦＣ:power factor correction circuit)
を備えた力率補償電源装置に関する。
直流を電子装置に供給し、かつ、入力電流を入力電圧と
同相かつ同じ大きさの比で制御して力率補償を行う力率
補償回路（ＰＦＣ:power factor correction circuit)
を備えた力率補償電源装置に関する。
【０００２】
【従来の技術】一般的に、常用の交流電源から直流電源
を得るためにキャパシタ（コンデンサ）入力形整流回路
が多く使用されている。このキャパシタ入力形整流回路
は、入力交流電圧のピーク部分のみで入力電流が流れる
ため、力率が極めて悪い。また、電子装置の負荷が一般
的に抵抗器、インダクタンス及びキャパシタンスで構成
されるため、直流電源から得られる電流位相が変形する
歪が発生し易い。これによって出力電圧にも歪が発生す
るという問題があった。
を得るためにキャパシタ（コンデンサ）入力形整流回路
が多く使用されている。このキャパシタ入力形整流回路
は、入力交流電圧のピーク部分のみで入力電流が流れる
ため、力率が極めて悪い。また、電子装置の負荷が一般
的に抵抗器、インダクタンス及びキャパシタンスで構成
されるため、直流電源から得られる電流位相が変形する
歪が発生し易い。これによって出力電圧にも歪が発生す
るという問題があった。
【０００３】また、このような電源装置との接続ライン
を通じて高速スイッチング方式の電子装置で発生するス
イッチングノイズが、他の電子装置へ影響を与えてしま
う。このため、電子装置に流れる電流が電源電圧に及ぼ
す影響を極力低減するように、入力力率を高く設計して
いる。
を通じて高速スイッチング方式の電子装置で発生するス
イッチングノイズが、他の電子装置へ影響を与えてしま
う。このため、電子装置に流れる電流が電源電圧に及ぼ
す影響を極力低減するように、入力力率を高く設計して
いる。
【０００４】このような力率回路にあって、周知の連続
電流モード（ＣＣＭ:continuous current mode）制御方
式は高い力率を得るのに適している。通常用いられるＣ
ＣＭ制御方式力率回路はピーク電流検出制御方式、可変
ヒステリシス制御方式及び平均電流制御方式などに区分
けされるが、これらの方式では高い力率を得られる。
電流モード（ＣＣＭ:continuous current mode）制御方
式は高い力率を得るのに適している。通常用いられるＣ
ＣＭ制御方式力率回路はピーク電流検出制御方式、可変
ヒステリシス制御方式及び平均電流制御方式などに区分
けされるが、これらの方式では高い力率を得られる。
【０００５】米国特許第５，００３，４５４号には入力
電圧と入力電流を比較してスイッチング素子のゲート信
号を制御するフィードフォワード制御方式の電源装置が
記載されている。
電圧と入力電流を比較してスイッチング素子のゲート信
号を制御するフィードフォワード制御方式の電源装置が
記載されている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来例にあって、ピーク電流検出制御方式は正確な力率補
償が困難であり、また、可変ヒステリシス制御方式は入
力電圧が低下した場合に、正確な周波数制御が出来な
い。更に、平均電流制御方式は単位力率を実現するため
の回路構成が極めて複雑化するという問題があった。
来例にあって、ピーク電流検出制御方式は正確な力率補
償が困難であり、また、可変ヒステリシス制御方式は入
力電圧が低下した場合に、正確な周波数制御が出来な
い。更に、平均電流制御方式は単位力率を実現するため
の回路構成が極めて複雑化するという問題があった。
【０００７】本発明は、このような従来の技術における
課題を解決するものであり、連続電流モード（ＣＣＭ）
制御方式にあって、簡単な回路構成で高い力率補償が得
られる力率補償電源装置の提供を目的としている。
課題を解決するものであり、連続電流モード（ＣＣＭ）
制御方式にあって、簡単な回路構成で高い力率補償が得
られる力率補償電源装置の提供を目的としている。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の力率補償電源装置では、交流を両波整流し
た入力電流をインダクタからスイッチング素子に供給し
てオン・オフし、このオン時にインダクタに蓄えられた
エネルギーを、スイッチング素子のオフ時に昇圧した直
流電圧としてダイオードを通じて負荷に供給するブース
トコンバータと、負荷に印加される直流電圧の変動分を
検出したエラー電圧及びスイッチング素子のオン時のイ
ンダクタに流れる入力電流から検知した検知電圧に基づ
いて得られた比較用電圧と、逆鋸歯状波とを比較してス
イッチング素子のオフ時間を制御する力率補償回路とを
備えることを特徴とする。
に、本発明の力率補償電源装置では、交流を両波整流し
た入力電流をインダクタからスイッチング素子に供給し
てオン・オフし、このオン時にインダクタに蓄えられた
エネルギーを、スイッチング素子のオフ時に昇圧した直
流電圧としてダイオードを通じて負荷に供給するブース
トコンバータと、負荷に印加される直流電圧の変動分を
検出したエラー電圧及びスイッチング素子のオン時のイ
ンダクタに流れる入力電流から検知した検知電圧に基づ
いて得られた比較用電圧と、逆鋸歯状波とを比較してス
イッチング素子のオフ時間を制御する力率補償回路とを
備えることを特徴とする。
【０００９】また、本発明は前記ブーストコンバータ
が、交流を両波整流する両波整流器と、両波整流器の出
力両端に接続された第１キャパシタと、第１キャパシタ
の正極端子に一端が接続されたインダクタと、第１キャ
パシタの接地端子に一端が接続された検出抵抗器と、イ
ンダクタの他端と検出抵抗器の他端との間に接続された
スイッチング素子と、インダクタの他端と接地端子との
間に直列接続されたダイオード及び第２キャパシタとを
備えることを特徴としている。
が、交流を両波整流する両波整流器と、両波整流器の出
力両端に接続された第１キャパシタと、第１キャパシタ
の正極端子に一端が接続されたインダクタと、第１キャ
パシタの接地端子に一端が接続された検出抵抗器と、イ
ンダクタの他端と検出抵抗器の他端との間に接続された
スイッチング素子と、インダクタの他端と接地端子との
間に直列接続されたダイオード及び第２キャパシタとを
備えることを特徴としている。
【００１０】更に、本発明は前記力率補償回路が、負荷
に供給される直流電圧の変動分をエラー電圧として検出
するエラー増幅回路と、スイッチング素子のオン時にイ
ンダクタに流れる入力電流を検出して検出電圧を発生す
るための電流検出回路と、エラー増幅回路からのエラー
電圧と電流検出回路からの検出電圧とを乗算した比較用
電圧を発生する乗算器と、所定の周波数のクロック信号
と、このクロック信号に同期した逆鋸歯状波を発生する
発振器と、発振器からの逆鋸歯状波と乗算器からの比較
用電圧とを比較してリセット信号を発生する比較器と、
発振器からのクロック信号でセットされ、かつ、比較器
のリセット信号でリセットされてパルス幅を可変したゲ
ート駆動信号をスイッチング素子としてのスイッチング
トランジスタのゲートに送出するゲート駆動回路とを備
えることを特徴としている。
に供給される直流電圧の変動分をエラー電圧として検出
するエラー増幅回路と、スイッチング素子のオン時にイ
ンダクタに流れる入力電流を検出して検出電圧を発生す
るための電流検出回路と、エラー増幅回路からのエラー
電圧と電流検出回路からの検出電圧とを乗算した比較用
電圧を発生する乗算器と、所定の周波数のクロック信号
と、このクロック信号に同期した逆鋸歯状波を発生する
発振器と、発振器からの逆鋸歯状波と乗算器からの比較
用電圧とを比較してリセット信号を発生する比較器と、
発振器からのクロック信号でセットされ、かつ、比較器
のリセット信号でリセットされてパルス幅を可変したゲ
ート駆動信号をスイッチング素子としてのスイッチング
トランジスタのゲートに送出するゲート駆動回路とを備
えることを特徴としている。
【００１１】また、本発明は前記電流検出回路が、検出
抵抗器の両端に接続されて、スイッチングノイズを消去
した検出電圧を出力するためのフィルタを備えることを
特徴としている。
抵抗器の両端に接続されて、スイッチングノイズを消去
した検出電圧を出力するためのフィルタを備えることを
特徴としている。
【００１２】更に、本発明は交流を両波整流した入力電
流をインダクタ及びスイッチング素子を通じてオン・オ
フし、このスイッチング素子のオン時にインダクタに蓄
えたエネルギーを、スイッチング素子のオフ時にダイオ
ードを通じて負荷に昇圧した直流電圧として供給するブ
ーストコンバータと、負荷に印加される直流電圧から検
出されたエラー電圧とスイッチング素子のオン・オフ時
にインダクタに流れる入力電流を検出した検出電圧とに
基づいて得られた比較用電圧と逆鋸歯状波とを比較して
スイッチング素子のオフ時間を制御する力率補償回路と
を備えることを特徴としている。
流をインダクタ及びスイッチング素子を通じてオン・オ
フし、このスイッチング素子のオン時にインダクタに蓄
えたエネルギーを、スイッチング素子のオフ時にダイオ
ードを通じて負荷に昇圧した直流電圧として供給するブ
ーストコンバータと、負荷に印加される直流電圧から検
出されたエラー電圧とスイッチング素子のオン・オフ時
にインダクタに流れる入力電流を検出した検出電圧とに
基づいて得られた比較用電圧と逆鋸歯状波とを比較して
スイッチング素子のオフ時間を制御する力率補償回路と
を備えることを特徴としている。
【００１３】また、本発明は前記ブーストコンバータ
が、交流を両波整流する両波整流器と、両波整流器の出
力両端に接続された第１キャパシタと、第１キャパシタ
の正極端子に一端が接続されたインダクタと、第１キャ
パシタの接地端子に一端が接続された検出抵抗器と、イ
ンダクタの他端と検出抵抗器の他端との間に接続された
スイッチング素子と、インダクタの他端と検出抵抗器の
他端との間に直列接続されたダイオード及び第２キャパ
シタとを備えることを特徴とする。
が、交流を両波整流する両波整流器と、両波整流器の出
力両端に接続された第１キャパシタと、第１キャパシタ
の正極端子に一端が接続されたインダクタと、第１キャ
パシタの接地端子に一端が接続された検出抵抗器と、イ
ンダクタの他端と検出抵抗器の他端との間に接続された
スイッチング素子と、インダクタの他端と検出抵抗器の
他端との間に直列接続されたダイオード及び第２キャパ
シタとを備えることを特徴とする。
【００１４】更に、本発明は前記力率補償回路が、負荷
に供給される直流電圧の変動分をエラー電圧として検出
するエラー増幅回路と、スイッチング素子のオン時にイ
ンダクタに流れる入力電流を検出した検出電圧を発生す
るための電流検出回路と、エラー増幅回路からのエラー
電圧と電流検出回路からの検出電圧を乗算して比較用電
圧を発生する乗算器と、所定の周波数のクロック信号
と、このクロック信号に同期した逆鋸歯状波を発生する
発振器と、発振器からの逆鋸歯状波と乗算器からの比較
用電圧とを比較してリセット信号を発生する比較器と、
発振器からのクロック信号でセットされ、かつ、比較器
からのリセット信号でリセットされてパルス幅を可変し
たゲート駆動信号をスイッチング素子としてのスイッチ
ングトランジスタのゲートに送出するゲート駆動回路と
を備えることを特徴とする。
に供給される直流電圧の変動分をエラー電圧として検出
するエラー増幅回路と、スイッチング素子のオン時にイ
ンダクタに流れる入力電流を検出した検出電圧を発生す
るための電流検出回路と、エラー増幅回路からのエラー
電圧と電流検出回路からの検出電圧を乗算して比較用電
圧を発生する乗算器と、所定の周波数のクロック信号
と、このクロック信号に同期した逆鋸歯状波を発生する
発振器と、発振器からの逆鋸歯状波と乗算器からの比較
用電圧とを比較してリセット信号を発生する比較器と、
発振器からのクロック信号でセットされ、かつ、比較器
からのリセット信号でリセットされてパルス幅を可変し
たゲート駆動信号をスイッチング素子としてのスイッチ
ングトランジスタのゲートに送出するゲート駆動回路と
を備えることを特徴とする。
【００１５】また、本発明は前記電流検出回路が、検出
抵抗器の両端に接続され、スイッチングノイズを消去し
た検出電圧を出力するためのフィルタを備えることを特
徴としている。
抵抗器の両端に接続され、スイッチングノイズを消去し
た検出電圧を出力するためのフィルタを備えることを特
徴としている。
【００１６】このような構成の本発明の力率補償電源装
置では、負荷に印加される直流電圧の変動分を検出した
エラー電圧及びスイッチング素子のオン時のインダクタ
に流れる入力電流を検知した検知電圧に基づいて得られ
た比較用電圧と、逆鋸歯状波とを比較してスイッチング
素子のオフ時間を制御している。
置では、負荷に印加される直流電圧の変動分を検出した
エラー電圧及びスイッチング素子のオン時のインダクタ
に流れる入力電流を検知した検知電圧に基づいて得られ
た比較用電圧と、逆鋸歯状波とを比較してスイッチング
素子のオフ時間を制御している。
【００１７】換言すれば、フィードバックされるエラー
電圧とフィードフォワードされる入力電流に対応する検
出電圧を乗算して比較用電圧を発生しているため、連続
電流モード（ＣＣＭ）制御方式にあって、入力電圧のフ
ィードフォワードを行うループ回路制御が不要になり、
簡単な回路構成で高い力率補償を得ることが出来るよう
になる。
電圧とフィードフォワードされる入力電流に対応する検
出電圧を乗算して比較用電圧を発生しているため、連続
電流モード（ＣＣＭ）制御方式にあって、入力電圧のフ
ィードフォワードを行うループ回路制御が不要になり、
簡単な回路構成で高い力率補償を得ることが出来るよう
になる。
【００１８】
【発明の実施の形態】以下、添付した図面に基づいて本
発明の望ましい実施の形態を更に詳しく説明する。図１
は本発明による力率補償電源装置の第１実施の形態を示
すブロック図である。図１において、この実施の形態は
ブーストコンバータ１０と高力率補償回路２０とで概略
構成されている。
発明の望ましい実施の形態を更に詳しく説明する。図１
は本発明による力率補償電源装置の第１実施の形態を示
すブロック図である。図１において、この実施の形態は
ブーストコンバータ１０と高力率補償回路２０とで概略
構成されている。
【００１９】ブーストコンバータ１０は、交流電源から
の交流ＡＣを整流する１次整流器１１及び平滑用のキャ
パシタＣ１と、このキャパシタＣ１の両端の入力電圧Ｖ
ｉｎにおける入力電流によりエネルギーを蓄えて２次側
に誘起電圧を発生するインダクタＬと、このインダクタ
Ｌの２次側の誘起電圧が供給され、かつ、スイッチング
（オン・オフ）動作を行うスイッチングトランジスタ１
２と、インダクタＬの出力電圧を整流して負荷１４に供
給するダイオードＤ１及びバルクキャパシタＣ３とを備
えている。
の交流ＡＣを整流する１次整流器１１及び平滑用のキャ
パシタＣ１と、このキャパシタＣ１の両端の入力電圧Ｖ
ｉｎにおける入力電流によりエネルギーを蓄えて２次側
に誘起電圧を発生するインダクタＬと、このインダクタ
Ｌの２次側の誘起電圧が供給され、かつ、スイッチング
（オン・オフ）動作を行うスイッチングトランジスタ１
２と、インダクタＬの出力電圧を整流して負荷１４に供
給するダイオードＤ１及びバルクキャパシタＣ３とを備
えている。
【００２０】高力率補償回路２０は、ブーストコンバー
タ１０の出力電圧Ｖｏの変動分を検出するためのエラー
増幅回路２２と、スイッチングトランジスタ１２がオン
したときにインダクタＬに流れる入力電流を検出する電
流検出回路２１とを有している。また、電流検出回路２
１の入力電流検出電圧Ｖ１とエラー増幅回路２２の出力
電圧Ｖ２とを乗算する乗算器２３と、この乗算器２３の
出力電圧Ｖ３を逆鋸歯状波Ｂと比較する比較器２４とを
備えている。更に、逆鋸歯状波Ｂと同一の周波数の基準
クロック信号ＣＬＯＣＫを送出する発振器２５と、基準
クロック信号ＣＬＯＣＫでセットされ、かつ、比較器２
４のリセット信号でセットされてパルス幅を可変したゲ
ート駆動信号をスイッチングトランジスタ１２のゲート
に送出するゲート駆動回路２９とを有している。
タ１０の出力電圧Ｖｏの変動分を検出するためのエラー
増幅回路２２と、スイッチングトランジスタ１２がオン
したときにインダクタＬに流れる入力電流を検出する電
流検出回路２１とを有している。また、電流検出回路２
１の入力電流検出電圧Ｖ１とエラー増幅回路２２の出力
電圧Ｖ２とを乗算する乗算器２３と、この乗算器２３の
出力電圧Ｖ３を逆鋸歯状波Ｂと比較する比較器２４とを
備えている。更に、逆鋸歯状波Ｂと同一の周波数の基準
クロック信号ＣＬＯＣＫを送出する発振器２５と、基準
クロック信号ＣＬＯＣＫでセットされ、かつ、比較器２
４のリセット信号でセットされてパルス幅を可変したゲ
ート駆動信号をスイッチングトランジスタ１２のゲート
に送出するゲート駆動回路２９とを有している。
【００２１】ゲート駆動回路２９は、比較器２４の出力
信号をリセット信号Ｒとし、かつ、逆鋸歯状波Ｂに同期
した基準クロック信号ＣＬＯＣＫをセット信号Ｓとして
動作するフリップフロップ（Ｆ／Ｆ）回路２６と、この
フリップフロップ回路２６の反転出力Ｑと逆鋸歯状波Ｂ
に同期した基準クロック信号ＣＬＯＣＫとを否定論理和
によって出力するＮＯＲゲート２７と、このＮＯＲゲー
ト２７の出力でスイッチングトランジスタ１２のゲート
を駆動する出力駆動回路２８とを有している。
信号をリセット信号Ｒとし、かつ、逆鋸歯状波Ｂに同期
した基準クロック信号ＣＬＯＣＫをセット信号Ｓとして
動作するフリップフロップ（Ｆ／Ｆ）回路２６と、この
フリップフロップ回路２６の反転出力Ｑと逆鋸歯状波Ｂ
に同期した基準クロック信号ＣＬＯＣＫとを否定論理和
によって出力するＮＯＲゲート２７と、このＮＯＲゲー
ト２７の出力でスイッチングトランジスタ１２のゲート
を駆動する出力駆動回路２８とを有している。
【００２２】エラー増幅回路２２は非反転入力端子
（＋）に第２基準電圧Ｖｒｅｆ２が設定された状態でブ
ーストコンバータ１０の負荷１４の両端の出力電圧Ｖｏ
を２つの直列接続の抵抗器Ｒ２，Ｒ３で分圧した電圧を
反転入力端子（−）に入力し、かつ所定の増幅比で増幅
するエラー増幅器２２Ａと、このエラー増幅器２２Ａの
出力電圧Ｖｅｏを、更に第１基準電圧Ｖｒｅｆ１と合成
する合成器２２Ｂとを有している。
（＋）に第２基準電圧Ｖｒｅｆ２が設定された状態でブ
ーストコンバータ１０の負荷１４の両端の出力電圧Ｖｏ
を２つの直列接続の抵抗器Ｒ２，Ｒ３で分圧した電圧を
反転入力端子（−）に入力し、かつ所定の増幅比で増幅
するエラー増幅器２２Ａと、このエラー増幅器２２Ａの
出力電圧Ｖｅｏを、更に第１基準電圧Ｖｒｅｆ１と合成
する合成器２２Ｂとを有している。
【００２３】電流検出回路２１はスイッチングトランジ
スタ１２がオンしたときにインダクタＬに流れる電流を
検出するための電流検出抵抗器Ｒｓ及びノイズ消去用の
ＲＣフィルタＲ１，Ｒ２とから構成され、スイッチング
トランジスタ１２に直列接続されている。
スタ１２がオンしたときにインダクタＬに流れる電流を
検出するための電流検出抵抗器Ｒｓ及びノイズ消去用の
ＲＣフィルタＲ１，Ｒ２とから構成され、スイッチング
トランジスタ１２に直列接続されている。
【００２４】図２は本発明による力率補償電源装置の第
２実施の形態を示すブロック図である。図２において、
負荷１４がスイッチングトランジスタ１２のドレインと
ソースの両端に並列接続され、かつ、負荷１４に電流検
出回路２１Ａが直列接続されたことを除いては、第１実
施の形態の構成と同様である。すなわち、第１実施の形
態においては、スイッチングトランジスタ１２と直列接
続された電流検出回路２１に負荷１４が並列接続されて
おり、スイッチングトランジスタ１２がオンした場合に
のみ入力電流を電流検出回路２１で検出しているが、こ
の第２実施の形態ではスイッチングトランジスタ１２が
オンの場合とともに、オフの際にも入力電流を電流検出
回路２１Ａが検出している。このため、インダクタＬに
流れる電流の平均値を容易に求めることが出来る。
２実施の形態を示すブロック図である。図２において、
負荷１４がスイッチングトランジスタ１２のドレインと
ソースの両端に並列接続され、かつ、負荷１４に電流検
出回路２１Ａが直列接続されたことを除いては、第１実
施の形態の構成と同様である。すなわち、第１実施の形
態においては、スイッチングトランジスタ１２と直列接
続された電流検出回路２１に負荷１４が並列接続されて
おり、スイッチングトランジスタ１２がオンした場合に
のみ入力電流を電流検出回路２１で検出しているが、こ
の第２実施の形態ではスイッチングトランジスタ１２が
オンの場合とともに、オフの際にも入力電流を電流検出
回路２１Ａが検出している。このため、インダクタＬに
流れる電流の平均値を容易に求めることが出来る。
【００２５】図３は本発明のフィードフォワード制御動
作を説明するための波形図である。図３（ａ）はインダ
クタＬに印加される入力電圧Ｖｉｎの波形を示してお
り、図３（ｂ）は、発振器２５が発生する逆鋸歯状波Ｂ
及び乗算器２３の出力電圧Ｖ３の波形を示し、図３
（ｃ）は発振器２５で発生される基準クロック信号ＣＬ
ＯＣＫであり、更に、図３（ｄ）はスイッチングトラン
ジスタ１２のゲートに印加される電圧波形ＧＡＴＥを示
している。
作を説明するための波形図である。図３（ａ）はインダ
クタＬに印加される入力電圧Ｖｉｎの波形を示してお
り、図３（ｂ）は、発振器２５が発生する逆鋸歯状波Ｂ
及び乗算器２３の出力電圧Ｖ３の波形を示し、図３
（ｃ）は発振器２５で発生される基準クロック信号ＣＬ
ＯＣＫであり、更に、図３（ｄ）はスイッチングトラン
ジスタ１２のゲートに印加される電圧波形ＧＡＴＥを示
している。
【００２６】図４は本発明のフィードバックループによ
る動作を説明するための波形図である。図４（ａ）はイ
ンダクタＬに印加される入力電圧Ｖｉｎの波形であり、
図４（ｂ）は発振器２５で発生される逆鋸歯状波Ｂ、エ
ラー増幅回路２２の出力電圧Ｖ２の波形、ブーストコン
バータ１０の出力電圧が増幅したことを仮定して推測し
たエラー増幅回路２２の出力電圧Ｖ２ａの波形、及び、
乗算器２３の出力電圧Ｖ３の波形及びブーストコンバー
タ１０の出力電圧が増加したことを仮定して推測した乗
算器２３の出力電圧Ｖ３ａの波形をそれぞれに示してい
る。図４（ｃ）はスイッチングトランジスタ１２のゲー
トに印加される電圧波形ＧＡＴＥを示し、図４（ｄ）は
ブーストコンバータ１０の出力電圧が増加したことを推
測したスイッチングトランジスタ１２のゲートに印加さ
れる電圧波形ＧＡＴＥａを示している。
る動作を説明するための波形図である。図４（ａ）はイ
ンダクタＬに印加される入力電圧Ｖｉｎの波形であり、
図４（ｂ）は発振器２５で発生される逆鋸歯状波Ｂ、エ
ラー増幅回路２２の出力電圧Ｖ２の波形、ブーストコン
バータ１０の出力電圧が増幅したことを仮定して推測し
たエラー増幅回路２２の出力電圧Ｖ２ａの波形、及び、
乗算器２３の出力電圧Ｖ３の波形及びブーストコンバー
タ１０の出力電圧が増加したことを仮定して推測した乗
算器２３の出力電圧Ｖ３ａの波形をそれぞれに示してい
る。図４（ｃ）はスイッチングトランジスタ１２のゲー
トに印加される電圧波形ＧＡＴＥを示し、図４（ｄ）は
ブーストコンバータ１０の出力電圧が増加したことを推
測したスイッチングトランジスタ１２のゲートに印加さ
れる電圧波形ＧＡＴＥａを示している。
【００２７】次に、図１から図４を参照して実施の形態
の力率補償電源装置の動作について説明する。エラー増
幅回路２２において、リップルを有した出力電圧Ｖｏが
高くなれば、エラー増幅器２２Ａの反転入力端子（−）
の電圧が高くなる。この結果、エラー増幅器２２Ａの出
力電圧Ｖｅｏが低くなって合成器２２Ｂからのエラー増
幅回路２２の出力電圧Ｖ２が高くなる。逆に、出力電圧
Ｖｏが低くなれば、エラー増幅器２２Ａの反転入力端子
（−）の電圧が低下するため、エラー増幅器２２Ａの出
力電圧Ｖｅｏが高くなって合成器２２Ｂが出力するエラ
ー増幅回路２２の出力電圧が低下する。このとき、エラ
ー増幅回路２２の出力電圧Ｖ２は、常に正（＋）の値で
あり、また、第１基準電圧Ｖｒｅｆ１は、ブーストコン
バータ１０の出力電圧Ｖｏの変化に比例する電圧を比較
器２４に入力するための基準電圧レベルとなる。
の力率補償電源装置の動作について説明する。エラー増
幅回路２２において、リップルを有した出力電圧Ｖｏが
高くなれば、エラー増幅器２２Ａの反転入力端子（−）
の電圧が高くなる。この結果、エラー増幅器２２Ａの出
力電圧Ｖｅｏが低くなって合成器２２Ｂからのエラー増
幅回路２２の出力電圧Ｖ２が高くなる。逆に、出力電圧
Ｖｏが低くなれば、エラー増幅器２２Ａの反転入力端子
（−）の電圧が低下するため、エラー増幅器２２Ａの出
力電圧Ｖｅｏが高くなって合成器２２Ｂが出力するエラ
ー増幅回路２２の出力電圧が低下する。このとき、エラ
ー増幅回路２２の出力電圧Ｖ２は、常に正（＋）の値で
あり、また、第１基準電圧Ｖｒｅｆ１は、ブーストコン
バータ１０の出力電圧Ｖｏの変化に比例する電圧を比較
器２４に入力するための基準電圧レベルとなる。
【００２８】図１の電流検出回路２１（２１Ａ）では、
スイッチングトランジスタ１２がオンしたときにインダ
クタＬに流れる入力電流を検出する電流検出用抵抗器Ｒ
ｓ及びノイズ消去のためのＲＣフィルタＲ１，Ｃ２から
入力電流が入力電流検出電圧Ｖ１に変換されて出力され
る。
スイッチングトランジスタ１２がオンしたときにインダ
クタＬに流れる入力電流を検出する電流検出用抵抗器Ｒ
ｓ及びノイズ消去のためのＲＣフィルタＲ１，Ｃ２から
入力電流が入力電流検出電圧Ｖ１に変換されて出力され
る。
【００２９】したがって、比較器２４の非反転入力端子
（＋）に印加される出力電圧Ｖ３は電流検出回路２１
（２１Ａ）の入力電流検出電圧Ｖ１とエラー増幅回路２
２の増幅電圧Ｖ２とが乗算器２３を通して乗算された電
圧であり、次式（１）で表される。
（＋）に印加される出力電圧Ｖ３は電流検出回路２１
（２１Ａ）の入力電流検出電圧Ｖ１とエラー増幅回路２
２の増幅電圧Ｖ２とが乗算器２３を通して乗算された電
圧であり、次式（１）で表される。
【００３０】 Ｖ３＝Ｋ＊Ｖ１＊Ｖ２ …（１） Ｋ：乗算器の利得
【００３１】このような乗算器２３からの出力電圧Ｖ３
が、比較器２４の非反転入力端子（＋）に印加される。
この際、発振器２５では逆鋸歯状波Ｂを発生させて比較
器２４の反転入力端子（−）に入力するとともに、否定
論理積を行うＮＯＲゲート２７を通じて出力駆動回路２
８の同期を一致させている。この結果、比較器２４の出
力端で得られる逆鋸歯状波との比較波形がフリップフロ
ップ回路２６のリセット信号Ｒとして入力されてスイッ
チングトランジスタ１２がオフになる。これと同時に発
振器２５が逆鋸歯状波Ｂに同期した基準クロック信号Ｃ
ＬＯＣＫを発生してフリップフロップ回路２６のセット
信号として供給する。これによってスイッチングトラン
ジスタ１２がオンになる。
が、比較器２４の非反転入力端子（＋）に印加される。
この際、発振器２５では逆鋸歯状波Ｂを発生させて比較
器２４の反転入力端子（−）に入力するとともに、否定
論理積を行うＮＯＲゲート２７を通じて出力駆動回路２
８の同期を一致させている。この結果、比較器２４の出
力端で得られる逆鋸歯状波との比較波形がフリップフロ
ップ回路２６のリセット信号Ｒとして入力されてスイッ
チングトランジスタ１２がオフになる。これと同時に発
振器２５が逆鋸歯状波Ｂに同期した基準クロック信号Ｃ
ＬＯＣＫを発生してフリップフロップ回路２６のセット
信号として供給する。これによってスイッチングトラン
ジスタ１２がオンになる。
【００３２】力率補償回路（ＰＦＣ）で最も重要なの
は、入力電流を入力電圧に同相かつ同一の大きさの比で
制御することであり、ここでの入力電流の制御を入力電
圧のフィードフォワード制御によって行う。すなわち、
図３に示すように、一定の周波数に制御され、その入力
電流の検出によるデューティ比を調整してフィードフォ
ワード制御を行う。この処理動作にあってスイッチング
トランジスタ１２がオンした際のインダクタＬに蓄えら
れるエネルギーが次式（２）で求められる。
は、入力電流を入力電圧に同相かつ同一の大きさの比で
制御することであり、ここでの入力電流の制御を入力電
圧のフィードフォワード制御によって行う。すなわち、
図３に示すように、一定の周波数に制御され、その入力
電流の検出によるデューティ比を調整してフィードフォ
ワード制御を行う。この処理動作にあってスイッチング
トランジスタ１２がオンした際のインダクタＬに蓄えら
れるエネルギーが次式（２）で求められる。
【００３３】 Ｖｉｎ＝ＶL Ｖｉｎ＝Ｌ＊ｄｉ（ｏｎ）／ｄｔ（ｏｎ） …（２）
【００３４】ここでインダクタＬ値が一定と仮定する
と、入力電圧Ｖｉｎの高低が電流傾き（ｄｉ／ｄｔ）の
大小に比例し、次式（３）で表される。
と、入力電圧Ｖｉｎの高低が電流傾き（ｄｉ／ｄｔ）の
大小に比例し、次式（３）で表される。
【００３５】 Ｖｉｎ∝ｄｉ／ｄｔ …（３）
【００３６】上記の関係式から図３（ｂ）に示す角度α
を有する電流の上昇波形が導出される。また、重要なこ
とは電流の下降傾きであり、この傾きが次式（４）で求
められる。
を有する電流の上昇波形が導出される。また、重要なこ
とは電流の下降傾きであり、この傾きが次式（４）で求
められる。
【００３７】 Ｖｉｎ＋ＶL ＝Ｖｏ ＶL ＝Ｖｏ−Ｖｉｎ （ｄｉ（ｏｆｆ）／ｄｔ（ｏｆｆ））／Ｌ∝Ｖｏ−Ｖｉｎ …（４）
【００３８】ここでブーストコンバータ１０の出力電圧
Ｖｏは一定であり、電流の下降傾きが入力電圧Ｖｉｎが
高くなるごとに減少する。以上のような制御が図３
（ｂ）に示す角度βを有する下降電流波形である。
Ｖｏは一定であり、電流の下降傾きが入力電圧Ｖｉｎが
高くなるごとに減少する。以上のような制御が図３
（ｂ）に示す角度βを有する下降電流波形である。
【００３９】図４において、ブーストコンバータ１０の
出力電圧Ｖｏが高くなればエラー増幅回路２２では、非
反転入力端子（＋）に設定された第２基準電圧Ｖｒｅｆ
２によってエラー増幅器２２Ａの出力電圧Ｖｅｏが低減
し、エラー増幅器２２Ａの出力電圧Ｖｅｏが合成器２２
Ｂによって第１基準電圧Ｖｒｅｆ１との電圧差（Ｖｒｅ
ｆ１−Ｖｅｏ）に加減されるため、結果的、にエラー増
幅回路２２の出力電圧Ｖ２が高くなり、この上昇電圧に
対応した制御が行われる。
出力電圧Ｖｏが高くなればエラー増幅回路２２では、非
反転入力端子（＋）に設定された第２基準電圧Ｖｒｅｆ
２によってエラー増幅器２２Ａの出力電圧Ｖｅｏが低減
し、エラー増幅器２２Ａの出力電圧Ｖｅｏが合成器２２
Ｂによって第１基準電圧Ｖｒｅｆ１との電圧差（Ｖｒｅ
ｆ１−Ｖｅｏ）に加減されるため、結果的、にエラー増
幅回路２２の出力電圧Ｖ２が高くなり、この上昇電圧に
対応した制御が行われる。
【００４０】そして、前記のようにエラー増幅回路２２
で増幅して高くなった出力電圧Ｖ２と、乗算器２３で電
流検出回路２１（２１Ａ）の入力電流検出電圧Ｖ１とが
乗算されて、フィードフォワード制御のループにおける
検出電流の傾きが増加し、この結果、オンデューティ
（オン時間）が減少してオフデューティ（スイッチのオ
フ時間）が増加する。これによって制御の最終対象のブ
ーストコンバータ１０の出力電圧Ｖｏを減少させる方向
に制御が行われる。この際のデューティに対する関係が
次式（５）で表される。
で増幅して高くなった出力電圧Ｖ２と、乗算器２３で電
流検出回路２１（２１Ａ）の入力電流検出電圧Ｖ１とが
乗算されて、フィードフォワード制御のループにおける
検出電流の傾きが増加し、この結果、オンデューティ
（オン時間）が減少してオフデューティ（スイッチのオ
フ時間）が増加する。これによって制御の最終対象のブ
ーストコンバータ１０の出力電圧Ｖｏを減少させる方向
に制御が行われる。この際のデューティに対する関係が
次式（５）で表される。
【００４１】 Ｖｏ＝（オン時間＋オフ時間）／オフ時間 ＊Ｖｉｎ（ブーストコンバータの関係式） …（５）
【００４２】また、電流検出回路２１（２１Ａ）の入力
電流検出電圧Ｖ１は、電流変化量ｄｉを含むが、この電
流量が利得Ｋを有する乗算器２３で乗算されて逆鋸歯状
波Ｂと比較されてデューティ比を制御する。
電流検出電圧Ｖ１は、電流変化量ｄｉを含むが、この電
流量が利得Ｋを有する乗算器２３で乗算されて逆鋸歯状
波Ｂと比較されてデューティ比を制御する。
【００４３】図４にあってエラー増幅回路２２の出力電
圧Ｖ２ａ及びブーストコンバータ１０の出力電圧が増加
したことを仮定して推測した乗算器２３の出力電圧Ｖ３
ａはブーストコンバータ１０の出力電圧Ｖｏが増加する
ことを仮定して推測した波形であり、エラー増幅回路２
２の出力電圧Ｖ２から出力電圧Ｖ２ａに増加されるとき
インダクタＬに流れる電流が入力電流ｉＬから入力電流
ｉＬａに低くなって制御されていることを示している。
これによりフィードバック制御（ループ制御）が正常動
作していることが理解できる。
圧Ｖ２ａ及びブーストコンバータ１０の出力電圧が増加
したことを仮定して推測した乗算器２３の出力電圧Ｖ３
ａはブーストコンバータ１０の出力電圧Ｖｏが増加する
ことを仮定して推測した波形であり、エラー増幅回路２
２の出力電圧Ｖ２から出力電圧Ｖ２ａに増加されるとき
インダクタＬに流れる電流が入力電流ｉＬから入力電流
ｉＬａに低くなって制御されていることを示している。
これによりフィードバック制御（ループ制御）が正常動
作していることが理解できる。
【００４４】以上、望ましい実施の形態について説明し
たが、特許請求の範囲を範囲に逸脱しない範囲で多様な
変更が可能である。
たが、特許請求の範囲を範囲に逸脱しない範囲で多様な
変更が可能である。
【００４５】
【発明の効果】以上の説明から明らかなように、本発明
の力率補償電源装置によれば、フィードバックされるエ
ラー電圧とフィードフォワード制御を行う入力電流に対
応する検出電圧とを乗算して比較用電圧を発生している
ため、連続電流モード（ＣＣＭ）制御方式にあって、入
力電圧のフィードフォワード制御を行うためのループ回
路が不要になり、簡単な回路構成で高い力率補償を得る
ことが出来るようになる。
の力率補償電源装置によれば、フィードバックされるエ
ラー電圧とフィードフォワード制御を行う入力電流に対
応する検出電圧とを乗算して比較用電圧を発生している
ため、連続電流モード（ＣＣＭ）制御方式にあって、入
力電圧のフィードフォワード制御を行うためのループ回
路が不要になり、簡単な回路構成で高い力率補償を得る
ことが出来るようになる。
【図１】本発明の力率補償電源装置の第１実施の形態の
構成を示すブロック図。
構成を示すブロック図。
【図２】本発明の力率補償電源装置の第２実施の形態の
構成を示すブロック図。
構成を示すブロック図。
【図３】実施の形態にあってフィードフォワードループ
制御動作を説明するための波形図。
制御動作を説明するための波形図。
【図４】実施の形態にあってフィードバックループ制御
動作を説明するための波形図。
動作を説明するための波形図。
１０ ブーストコンバータ １２ スイッチングトランジスタ １４ 負荷 ２０ 高力率補償回路 ２１，２１Ａ 電流検出回路 ２２，２２Ａ エラー増幅回路 ２２Ｂ 合成器 ２３ 乗算器 ２４ 比較器 ２５ 発振器 ２７ ＮＯＲゲート ２８ 出力駆動回路 ２９ ゲート駆動回路
Claims (8)
- 【請求項１】 交流を両波整流した入力電流をインダク
タからスイッチング素子に供給してオン・オフし、この
オン時にインダクタに蓄えられたエネルギーを、前記ス
イッチング素子のオフ時に昇圧した直流電圧としてダイ
オードを通じて負荷に供給するブーストコンバータと、 前記負荷に印加される直流電圧の変動分を検出したエラ
ー電圧及び前記スイッチング素子のオン時の前記インダ
クタに流れる入力電流から検知した検知電圧に基づいて
得られた比較用電圧と、逆鋸歯状波とを比較して前記ス
イッチング素子のオフ時間を制御する力率補償回路と、 を備えることを特徴とする力率補償電源装置。 - 【請求項２】 前記ブーストコンバータは、 交流を両波整流する両波整流器と、 前記両波整流器の出力両端に接続された第１キャパシタ
と、 前記第１キャパシタの正極端子に一端が接続されたイン
ダクタと、 前記第１キャパシタの接地端子に一端が接続された検出
抵抗器と、 前記インダクタの他端と前記検出抵抗器の他端との間に
接続されたスイッチング素子と、 前記インダクタの他端と前記接地端子との間に直列接続
されたダイオード及び第２キャパシタと、 を備えることを特徴とする請求項１に記載の力率補償電
源装置。 - 【請求項３】 前記力率補償回路が、 前記負荷に供給される直流電圧の変動分をエラー電圧と
して検出するエラー増幅回路と、 前記スイッチング素子のオン時にインダクタに流れる入
力電流を検出して検出電圧を発生するための電流検出回
路と、 前記エラー増幅回路からのエラー電圧と前記電流検出回
路からの検出電圧とを乗算した比較用電圧を発生する乗
算器と、 所定の周波数のクロック信号と、このクロック信号に同
期した逆鋸歯状波を発生する発振器と、 前記発振器からの逆鋸歯状波と前記乗算器からの比較用
電圧とを比較してリセット信号を発生する比較器と、 前記発振器からのクロック信号でセットされ、かつ、前
記比較器のリセット信号でリセットされてパルス幅を可
変したゲート駆動信号をスイッチング素子としてのスイ
ッチングトランジスタのゲートに送出するゲート駆動回
路と、 を備えることを特徴とする請求項２に記載の力率補償電
源装置。 - 【請求項４】 前記電流検出回路は、 前記検出抵抗器の両端に接続されて、スイッチングノイ
ズを消去した検出電圧を出力するためのフィルタを備え
ることを特徴とする請求項３に記載の力率補償電源装
置。 - 【請求項５】 交流を両波整流した入力電流をインダク
タ及びスイッチング素子を通じてオン・オフし、このス
イッチング素子のオン時にインダクタに蓄えたエネルギ
ーを、スイッチング素子のオフ時にダイオードを通じて
負荷に昇圧した直流電圧として供給するブーストコンバ
ータと、 前記負荷に印加される直流電圧から検出されたエラー電
圧と前記スイッチング素子のオン・オフ時にインダクタ
に流れる入力電流を検出した検出電圧とに基づいて得ら
れた比較用電圧と、逆鋸歯状波とを比較して前記スイッ
チング素子のオフ時間を制御する力率補償回路と、 を備えることを特徴とする力率補償電源装置。 - 【請求項６】 前記ブーストコンバータは、 交流を両波整流する両波整流器と、 前記両波整流器の出力両端に接続された第１キャパシタ
と、 前記第１キャパシタの正極端子に一端が接続されたイン
ダクタと、 前記第１キャパシタの接地端子に一端が接続された検出
抵抗器と、 前記インダクタの他端と前記検出抵抗器の他端との間に
接続されたスイッチング素子と、 前記インダクタの他端と前記検出抵抗器の他端との間に
直列接続されたダイオード及び第２キャパシタと、 を備えることを特徴とする請求項５に記載の力率補償電
源装置。 - 【請求項７】 前記力率補償回路は、 前記負荷に供給される直流電圧の変動分をエラー電圧と
して検出するエラー増幅回路と、 前記スイッチング素子のオン時に前記インダクタに流れ
る入力電流を検出した検出電圧を発生するための電流検
出回路と、 前記エラー増幅回路からのエラー電圧と前記電流検出回
路からの検出電圧とを乗算して比較用電圧を発生する乗
算器と、 所定の周波数のクロック信号と、このクロック信号に同
期した逆鋸歯状波を発生する発振器と、 前記発振器からの逆鋸歯状波と前記乗算器からの比較用
電圧とを比較してリセット信号を発生する比較器と、 前記発振器からのクロック信号でセットされ、かつ、前
記比較器からのリセット信号でリセットされてパルス幅
を可変したゲート駆動信号をスイッチング素子としての
スイッチングトランジスタのゲートに送出するゲート駆
動回路と、 を備えることを特徴とする請求項６に記載の力率補償電
源装置。 - 【請求項８】 前記電流検出回路は、 前記検出抵抗器の両端に接続され、スイッチングノイズ
を消去した検出電圧を出力するためのフィルタを備える
ことを特徴とする請求項７に記載の力率補償電源装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960036171A KR100206143B1 (ko) | 1996-08-28 | 1996-08-28 | 고역률 보상회로 |
| KR1996P-36171 | 1996-08-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1094246A true JPH1094246A (ja) | 1998-04-10 |
| JP3774788B2 JP3774788B2 (ja) | 2006-05-17 |
Family
ID=19471250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19615897A Expired - Fee Related JP3774788B2 (ja) | 1996-08-28 | 1997-07-22 | 力率補償電源装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5949229A (ja) |
| JP (1) | JP3774788B2 (ja) |
| KR (1) | KR100206143B1 (ja) |
| TW (1) | TW356616B (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520991A (ja) * | 1998-07-13 | 2002-07-09 | グリーン、パワー、テクノロジーズ、リミテッド | 電力供給ラインから流れる電流の高調波を制御するモジュール装置 |
| EP1608066A1 (en) | 2004-06-14 | 2005-12-21 | Dialog Semiconductor GmbH | High efficiency DC/DC converter |
| US7015678B2 (en) | 2004-06-22 | 2006-03-21 | Dialog Semiconductor Gmbh | Efficiency improvement of DC-DC converter |
| US7214462B2 (en) | 2004-06-25 | 2007-05-08 | Xerox Corporation | Blended amino functional siloxane release agents for fuser members |
| JP2010517493A (ja) * | 2007-01-22 | 2010-05-20 | パワー・インテグレーションズ・インコーポレーテッド | Ｐｆｃ−ｐｗｍパワーコンバータのための制御構成 |
| JP2010226820A (ja) * | 2009-03-23 | 2010-10-07 | Rohm Co Ltd | 入力電流制限回路及びこれを用いた電源装置 |
| CN102594135A (zh) * | 2012-02-29 | 2012-07-18 | 杭州矽力杰半导体技术有限公司 | 一种升压型pfc控制器 |
| US8508195B2 (en) | 2009-09-11 | 2013-08-13 | Murata Manufacturing Co., Ltd. | PFC converter using a predetermined value that varies in synchronization with a phase of the input voltage |
| US8582319B2 (en) | 2007-01-22 | 2013-11-12 | Power Integrations, Inc. | Control arrangement for a resonant mode power converter |
| US8587280B2 (en) | 2008-06-19 | 2013-11-19 | Power Integrations, Inc. | Power factor correction converter control offset |
| CN111245216A (zh) * | 2018-11-29 | 2020-06-05 | 比亚迪股份有限公司 | Pfc电路的校正方法、装置、电子设备 |
Families Citing this family (56)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415187B1 (ko) * | 1996-10-21 | 2004-03-24 | 페어차일드코리아반도체 주식회사 | 고역률보상회로 |
| FR2772154A1 (fr) * | 1997-12-09 | 1999-06-04 | Motorola Semiconducteurs | Circuit de commande pour la correction du facteur de puissance |
| KR100524883B1 (ko) * | 1998-01-07 | 2005-12-21 | 페어차일드코리아반도체 주식회사 | 역률 보정 회로 |
| KR100532366B1 (ko) * | 1998-03-11 | 2006-02-09 | 페어차일드코리아반도체 주식회사 | 전력 계수 정정회로 |
| JP2000193687A (ja) * | 1998-12-25 | 2000-07-14 | Toyota Autom Loom Works Ltd | 電流検出回路、およびその電流検出回路を備えたｄｃ／ｄｃコンバ―タ |
| JP3589086B2 (ja) * | 1999-05-17 | 2004-11-17 | 松下電器産業株式会社 | 電源装置 |
| USRE38780E1 (en) | 1999-09-01 | 2005-08-23 | Intersil Americas Inc. | Current mode DC/DC converter with controlled output impedance |
| US6246220B1 (en) | 1999-09-01 | 2001-06-12 | Intersil Corporation | Synchronous-rectified DC to DC converter with improved current sensing |
| US6181120B1 (en) | 1999-09-01 | 2001-01-30 | Intersil Corporation | Current mode dc/dc converter with controlled output impedance |
| JP2003514495A (ja) * | 1999-11-09 | 2003-04-15 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Ｄｃ−ｄｃコンバータ |
| US6323626B1 (en) * | 2000-02-14 | 2001-11-27 | General Motors Corporation | DC/DC converter for a fuel cell having a non-linear inductor |
| US6518738B1 (en) | 2000-03-29 | 2003-02-11 | Semiconductor Components Industries, Llc | Switching regulator control circuit with proactive transient response |
| US6275018B1 (en) * | 2000-06-02 | 2001-08-14 | Iwatt | Switching power converter with gated oscillator controller |
| US6882552B2 (en) * | 2000-06-02 | 2005-04-19 | Iwatt, Inc. | Power converter driven by power pulse and sense pulse |
| US6894911B2 (en) * | 2000-06-02 | 2005-05-17 | Iwatt, Inc. | Method of driving a power converter by using a power pulse and a sense pulse |
| US6469482B1 (en) * | 2000-06-30 | 2002-10-22 | Intel Corporation | Inductive charge pump circuit for providing voltages useful for flash memory and other applications |
| ATE265756T1 (de) * | 2000-09-05 | 2004-05-15 | Minebea Co Ltd | Aktive leistungsfaktorkorrektur |
| US6448744B1 (en) * | 2000-10-30 | 2002-09-10 | International Business Machines Corporation | Power factor correction circuit |
| KR100413685B1 (ko) * | 2001-07-09 | 2003-12-31 | 삼성전자주식회사 | 위상차를 갖는 제어 전압 발생 장치 및 방법 |
| JP3969390B2 (ja) * | 2001-11-29 | 2007-09-05 | サンケン電気株式会社 | スイッチング電源装置 |
| US6900995B2 (en) * | 2001-11-29 | 2005-05-31 | Iwatt, Inc. | PWM power converter controlled by transistion detection of a comparator error signal |
| US6984963B2 (en) * | 2002-08-01 | 2006-01-10 | Stmicroelectronics S.R.L. | Device for the correction of the power factor in power supply units with forced switching operating in transition mode |
| JP2005295794A (ja) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | アクティブダイオード |
| US7250746B2 (en) * | 2004-03-31 | 2007-07-31 | Matsushita Electric Industrial Co., Ltd. | Current mode switching regulator with predetermined on time |
| US7176668B2 (en) * | 2004-07-08 | 2007-02-13 | Matsushita Electric Industrial Co., Ltd. | Switching regulator with advanced slope compensation |
| US7282894B2 (en) * | 2004-08-25 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus for performing lossless sensing and negative inductor currents in a high side switch |
| US7282900B2 (en) * | 2004-08-25 | 2007-10-16 | Matsushita Electric Industrial Co., Ltd. | Performance controller for a step down current mode switching regulator |
| JP4630763B2 (ja) * | 2004-08-25 | 2011-02-09 | パナソニック株式会社 | 固定周波数電流モードのスイッチングレギュレータにおける高次の傾き補償 |
| DE102004053144B4 (de) * | 2004-11-03 | 2011-05-19 | Infineon Technologies Ag | Hochsetzsteller mit verbessertem dynamischem Verhalten |
| US7292015B2 (en) * | 2004-11-18 | 2007-11-06 | Matsushita Electric Industrial Co., Ltd. | High efficiency, high slew rate switching regulator/amplifier |
| US7352161B2 (en) * | 2004-12-15 | 2008-04-01 | Texas Instruments Incorporated | Burst-mode switching voltage regulator with ESR compensation |
| US7919952B1 (en) * | 2005-03-21 | 2011-04-05 | Microsemi Corporation | Automatic gain control technique for current monitoring in current-mode switching regulators |
| JP4493045B2 (ja) * | 2005-12-05 | 2010-06-30 | パナソニック株式会社 | スイッチングレギュレータ回路 |
| KR100761842B1 (ko) * | 2006-04-07 | 2007-09-28 | 삼성전자주식회사 | 가변되는 주파수를 가지는 승압 클럭신호를 이용하여 승압 동작을 수행하는 승압 회로 및 승압 방법 |
| US20070271047A1 (en) * | 2006-05-17 | 2007-11-22 | Tan Allen Y | Method of power factor correction |
| JP4686745B2 (ja) * | 2006-06-05 | 2011-05-25 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| US20080084239A1 (en) * | 2006-09-08 | 2008-04-10 | Matsushita Electric Industrial Co., Ltd. | Regulated charge pump circuit |
| US7502236B2 (en) * | 2006-10-04 | 2009-03-10 | Power Integrations, Inc. | Power supply controller responsive to a feedforward signal |
| US7554473B2 (en) * | 2007-05-02 | 2009-06-30 | Cirrus Logic, Inc. | Control system using a nonlinear delta-sigma modulator with nonlinear process modeling |
| JP2009027886A (ja) * | 2007-07-23 | 2009-02-05 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| JP2009027887A (ja) * | 2007-07-23 | 2009-02-05 | Sanken Electric Co Ltd | Ａｃ−ｄｃコンバータ |
| US7737668B2 (en) * | 2007-09-07 | 2010-06-15 | Panasonic Corporation | Buck-boost switching regulator |
| US7683719B2 (en) * | 2007-09-07 | 2010-03-23 | Panasonic Corporation | Internal frequency compensation circuit for integrated circuit controllers |
| JP4818334B2 (ja) * | 2008-08-26 | 2011-11-16 | 株式会社東芝 | Ｄｃ／ｄｃコンバータ |
| US8279630B2 (en) * | 2008-10-14 | 2012-10-02 | Fairchild Semiconductor Corporation | Continuous conduction mode power factor correction circuit with reduced sensing requirements |
| JP5136364B2 (ja) * | 2008-11-06 | 2013-02-06 | 富士電機株式会社 | 力率改善回路の制御方式 |
| US8378584B2 (en) * | 2009-12-16 | 2013-02-19 | Semiconductor Components Industries, Llc | Power factor converter and method |
| JP5667761B2 (ja) * | 2009-12-28 | 2015-02-12 | 株式会社東芝 | スイッチング電源 |
| JP5578861B2 (ja) * | 2010-01-18 | 2014-08-27 | トレックス・セミコンダクター株式会社 | スイッチング電源回路 |
| CN102377342B (zh) * | 2011-08-12 | 2015-08-26 | 成都芯源系统有限公司 | 直流到直流变换电路的控制电路和控制方法 |
| US9130457B2 (en) * | 2012-10-24 | 2015-09-08 | Qualcomm Incorporated | Control logic for switches coupled to an inductor |
| US9424741B2 (en) * | 2013-01-29 | 2016-08-23 | Infineon Technologies Americas Corp. | Combined sense signal generation and detection |
| US10114389B2 (en) * | 2013-06-28 | 2018-10-30 | Applied Materials, Inc. | Method and system for controlling a flow ratio controller using feedback |
| WO2016084051A1 (en) * | 2014-11-29 | 2016-06-02 | Xsi Semiconductors Pvt Ltd | A system and method for active power factor correction and current regulation in led circuit |
| US10349482B2 (en) | 2014-11-29 | 2019-07-09 | Globalfoundries Inc. | System and method to regulate primary side current using an event driven architecture in LED circuit |
| US10170984B2 (en) * | 2016-09-28 | 2019-01-01 | Infineon Technologies Austria Ag | Switched mode power converter with peak current control |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536700A (en) * | 1984-03-28 | 1985-08-20 | United Technologies Corporation | Boost feedforward pulse width modulation regulator |
| GB8800527D0 (en) * | 1988-01-11 | 1988-02-10 | Farnell Instr Ltd | Control arrangement for switched mode power supply |
| DE3838408A1 (de) * | 1988-11-12 | 1990-05-17 | Ant Nachrichtentech | Verfahren zum betreiben eines bootsreglers sowie anordnung |
| US5003454A (en) * | 1990-01-09 | 1991-03-26 | North American Philips Corporation | Power supply with improved power factor correction |
| CA2034824A1 (en) * | 1991-01-23 | 1992-07-24 | John Alan Gibson | Current harmonic, current form factor and power factor modification unit for rectifier supplied loads |
| KR940007716B1 (ko) * | 1992-07-03 | 1994-08-24 | 삼성전자 주식회사 | 연속전류 제어형 p.f.c 회로 |
| JP2780167B2 (ja) * | 1993-01-22 | 1998-07-30 | 東光株式会社 | Ａｃ−ｄｃコンバータ |
| US5397976A (en) * | 1993-09-28 | 1995-03-14 | Space Systems/Loral, Inc. | Control system for voltage controlled bilateral current source |
| JPH07322608A (ja) * | 1994-05-26 | 1995-12-08 | Rohm Co Ltd | Ｄｃ／ｄｃコンバータ |
| JPH09140145A (ja) * | 1995-11-15 | 1997-05-27 | Samsung Electron Co Ltd | 力率補償回路を備えた昇圧型コンバータ |
| KR0154776B1 (ko) * | 1995-12-28 | 1998-12-15 | 김광호 | 역률 보상 회로 |
-
1996
- 1996-08-28 KR KR1019960036171A patent/KR100206143B1/ko active IP Right Grant
-
1997
- 1997-07-22 JP JP19615897A patent/JP3774788B2/ja not_active Expired - Fee Related
- 1997-08-21 TW TW086111993A patent/TW356616B/zh not_active IP Right Cessation
- 1997-08-28 US US08/919,528 patent/US5949229A/en not_active Expired - Lifetime
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002520991A (ja) * | 1998-07-13 | 2002-07-09 | グリーン、パワー、テクノロジーズ、リミテッド | 電力供給ラインから流れる電流の高調波を制御するモジュール装置 |
| EP1608066A1 (en) | 2004-06-14 | 2005-12-21 | Dialog Semiconductor GmbH | High efficiency DC/DC converter |
| US7015678B2 (en) | 2004-06-22 | 2006-03-21 | Dialog Semiconductor Gmbh | Efficiency improvement of DC-DC converter |
| US7214462B2 (en) | 2004-06-25 | 2007-05-08 | Xerox Corporation | Blended amino functional siloxane release agents for fuser members |
| JP2010517493A (ja) * | 2007-01-22 | 2010-05-20 | パワー・インテグレーションズ・インコーポレーテッド | Ｐｆｃ−ｐｗｍパワーコンバータのための制御構成 |
| US8582319B2 (en) | 2007-01-22 | 2013-11-12 | Power Integrations, Inc. | Control arrangement for a resonant mode power converter |
| US8587280B2 (en) | 2008-06-19 | 2013-11-19 | Power Integrations, Inc. | Power factor correction converter control offset |
| JP2010226820A (ja) * | 2009-03-23 | 2010-10-07 | Rohm Co Ltd | 入力電流制限回路及びこれを用いた電源装置 |
| US8508195B2 (en) | 2009-09-11 | 2013-08-13 | Murata Manufacturing Co., Ltd. | PFC converter using a predetermined value that varies in synchronization with a phase of the input voltage |
| CN102594135A (zh) * | 2012-02-29 | 2012-07-18 | 杭州矽力杰半导体技术有限公司 | 一种升压型pfc控制器 |
| CN111245216A (zh) * | 2018-11-29 | 2020-06-05 | 比亚迪股份有限公司 | Pfc电路的校正方法、装置、电子设备 |
| CN111245216B (zh) * | 2018-11-29 | 2021-09-03 | 比亚迪股份有限公司 | Pfc电路的校正方法、装置、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100206143B1 (ko) | 1999-07-01 |
| JP3774788B2 (ja) | 2006-05-17 |
| KR19980016569A (ko) | 1998-06-05 |
| US5949229A (en) | 1999-09-07 |
| TW356616B (en) | 1999-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1094246A (ja) | 力率補償電源装置 | |
| US5764039A (en) | Power factor correction circuit having indirect input voltage sensing | |
| US6178104B1 (en) | Power factor correction circuit using reverse sawtooth waves | |
| US4942509A (en) | Control arrangement for a switch mode power supply | |
| US8018744B1 (en) | Power factor correction by measurement and removal of overtones | |
| US6307361B1 (en) | Method and apparatus for regulating the input impedance of PWM converters | |
| US8213200B2 (en) | Switching power supply apparatus | |
| JPH07135774A (ja) | Ａｃ−ｄｃコンバータ | |
| KR19990012879A (ko) | 전원공급장치의 역률개선회로 | |
| US8619442B2 (en) | Boost-buck power factor correction | |
| US7098631B2 (en) | Method and control circuit for power factor correction | |
| JP2001069748A (ja) | 力率改善回路 | |
| JP2019062665A (ja) | 交流−直流変換装置 | |
| JP2609330B2 (ja) | 電源装置 | |
| JP2653712B2 (ja) | スイッチングレギュレータ | |
| JP3225534B2 (ja) | スイッチング電源装置 | |
| KR0170202B1 (ko) | 출력 전압변동 보상이 가능한 승압형 콘버터의 역률 보상 회로 | |
| JP3045204B2 (ja) | スイッチング電源装置 | |
| JPH074791Y2 (ja) | 高周波加熱装置 | |
| JP2653713B2 (ja) | スイッチングレギュレータ | |
| KR0170206B1 (ko) | 출력 전압변동 보상이 가능한 승압형 콘버터의 역률 보상 회로 | |
| JP6897296B2 (ja) | 力率改善回路 | |
| JP3227637B2 (ja) | 電源回路 | |
| KR0170203B1 (ko) | 회로구성이 간단한 승압형 콘버터의 역률 보상 회로 | |
| KR19980027480A (ko) | 역률 보상회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050907 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051017 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100303 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110303 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120303 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130303 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140303 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |