JP2010517493A

JP2010517493A - Ｐｆｃ−ｐｗｍパワーコンバータのための制御構成

Info

Publication number: JP2010517493A
Application number: JP2009545777A
Authority: JP
Inventors: コルベック，ロジャー; ボロス，ミルセア・クリスチャン
Original assignee: パワー・インテグレーションズ・インコーポレーテッド
Priority date: 2007-01-22
Filing date: 2008-01-22
Publication date: 2010-05-20
Anticipated expiration: 2028-01-22
Also published as: JP5332063B2; US20110134670A1; EP2127059A1; EP2127059A4; US8284571B2; US20080197817A1; WO2008089539A1; US7911812B2

Abstract

ＰＦＣ（力率補正）コンバータ制御装置（６０）において、ＰＷＭ（調整されたパルス幅）信号（Ｖｃｐ）は、相互コンダクタンス増幅器（１１３）によって生成されるＰＦＣコンバータ出力電圧誤差信号（Ｖｃｏｍ）を、ＰＦＣコンバータとカスケードカスケード結合される共振モードコンバータの制御装置（６１）からであり得るランプ信号（Ｌｒｍｐ）と比較することにより生成される。比較された信号の振幅範囲を一致させるためにレベルシフト（１４０〜１４１、１６０、１６５、１６６）が用いられる。ＰＦＣコンバータの入力電流を表わし、電流ミラー（１２１〜１２３）によって生成される電流は、ＰＦＣコンバータのための制御信号を構成する平滑化された電圧（Ｐｍｕｌ）を生成するために、ＰＷＭ信号によって並列の抵抗（１２６）およびキャパシタンス（１２７）にスイッチング（１２５）される。

Description

この発明は、ＰＦＣ（力率補正）パワーコンバータのための制御構成に関する。

背景
ＰＦＣ用昇圧コンバータと、ＰＦＣコンバータの典型的に高出力の電圧よりも低い電圧を生成するための後続のＰＷＭ（(pulse width modulation)パルス幅変調）バックコンバータとのカスケード結合を与え、これらを単一のクロック基準を用いて同期した態様で動作することが公知である。このようなカスケード結合されたコンバータは、たとえば「同期スイッチングカスケード接続されたオフラインＰＦＣ−ＰＷＭ組合わせパワーコンバータコントローラ(Synchronous Switching Cascade Connected Off-Line PFC-PWM Combination Power Converter Controller)」と題されて１９９６年１０月１５日に発行されたホ
アン（Hwang）の米国特許番号第５，５６５，７６１号に記載され、また、「８ピンのＰ
ＦＣ−ＰＷＭ組合わせ集積回路コンバータコントローラのための１ピンの誤り増幅器および切替えられたソフトスタート（One Pin Error Amplifier And Switched Soft-Start For An Eight Pin PFC-PWM Combination Integrated Circuit Converter Controller）」と題されて１９９８年８月２５日に発行されたホアン（Hwang）らの米国特許番号第５，７
９８，６３５号に記載される。

カスケード結合されたＰＦＣパワーコンバータおよびＰＷＭパワーコンバータを含む別の構成は、「力率補正（ＰＦＣ）の基礎（Power Factor Correction (PFC) Basics）」と題された、２００４年８月１９日のフェアチャイルドセミコンダクタ社のアプリケーションノート（Fairchild Semiconductor Application Note）４２０４７、Ｒｅｖ．０．９．０から知られる。さまざまなＰＦＣ構成およびそれらの制御は、たとえば、２００４年８月のオン・セミコンダクタ社の文書（ON Semiconductor document）ＨＢＤ８５３／Ｄ、
Ｒｅｖ．２「力率補正（ＰＦＣ）ハンドブック（Power Factor Correction (PFC) Handbook）」の「力率補正手法の概観（Overview of Power Factor Correction Approaches）」と題された第１章から知られる。

上述のフェアチャイルド社およびオン・セミコンダクタ社の文書では、ＰＦＣ制御装置には、ＰＦＣコンバータの入力電圧、入力電流および出力電圧を表わす信号が供給され、平均電流モード制御を用いてＰＷＭ制御信号を生成し、ＰＦＣコンバータに実質的に抵抗性の入力を与える。

１９９９年６月の「産業電子工学のＩＥＥＥトランザクション（IEEE Transactions onIndustrial Electronics）」第４６巻第３号６１３−６１９頁の、Ｓ．ベン−ヤーコブ
（S. Ben-Yaakov）らによる「抵抗性入力を有するＰＷＭ昇圧コンバータの動力学（The Dynamics of a PWM Boost Converter with Resistive Input）」では、間接的ＰＦＣコン
バータ制御スキームが記載され、そこでは、ＣＣＭで作動する昇圧コンバータの出力電圧と入力電流とが、しかし入力電圧ではなく、コンバータのオフタイムデューティーサイクルＤｏｆｆを制御するために検知され、等価な抵抗性入力、すなわち１の力率を与える。この制御スキームでは、方程式Ｖｉｎ（ａｖ）＝Ｄｏｆｆ．Ｖｏ（ａｖ）に従って作動すると、ここでＶｉｎ（ａｖ）が平均入力電圧であってＶｏ（ａｖ）が平均出力電圧であり、出力電圧誤差には平均入力電流を乗じられて電圧を生成し、これがＰＷＭモジュレータによって調整されてＤｏｆｆを生成する。この間接制御方法は、入力が整流された線間電圧に通常存在するスイッチングノイズにさほど影響されず、またこの電圧を直接モニタする必要がないという利点を有する。

たとえば約２００Ｗ以上などの比較的高いコンバータ電力については、インダクタ電流が０まで下がる前にＰＦＣコンバータの一次スイッチがオンにされるような連続電流モード（ＣＣＭ）においてＰＦＣコンバータを動作して、比較的より小さなインダクタ電流振動およびピーク電流といった利点を与えることが望ましい。ＣＣＭで動作されるＰＦＣパワーコンバータは通常は固定スイッチング周波数を有する。上述のＰＦＣ−ＰＷＭカスケード結合コンバータは、両方のコンバータについてスイッチング周波数を決定する発振器を用いる。

「インターリーブされたスイッチングを有するＰＦＣ−ＰＷＭコントローラ（PFC-PWM Controller Having Interleaved Switvhing）」と題された２００５年６月７日に発行さ
れたタユン・ヤン（Ta−yung Yang）の米国特許第６，９０３，５３６号は、インターリ
ーブされたスイッチングと、両方のコンバータのスイッチング周波数を決定する発振器とを備えたＰＦＣコンバータおよびＰＷＭコンバータの別のカスケード結合を開示する。この構成では、スイッチング周波数は軽負荷およびゼロ負荷条件下で減少し、その結果、このような条件下でパワーコンバータの電力消費が減じられる。

典型的には、より低電力のＰＦＣコンバータは、ちょうどインダクタ電流が０まで下がった時にコンバータの主要なスイッチがオンにされる、遷移モードとも呼ばれる臨界導通モードで動作する。この場合、スイッチング周波数は、発振器ではなくコンバータの動作条件によって決定されるので、可変である。これは、インダクタ電流が０まで下がる不連続導通モード（ＤＣＭ）である。

固定オフタイム（ＦＯＴ）制御とも呼ばれ、２００３年１１月のＳＴマイクロエレクトロニクス社のアプリケーションノートＡＮ１７９２「Ｌ６５６２を備える固定オフタイム制御されたＰＦＣプレレギュレータの設計（Design Of Fixed-Off-Time-Controlled PFC Pre-Regulators With The L6562）」から公知の別の運転モードでは、発振器なしで、固
定オフタイム、したがって可変周波数を備えたスイッチング波形を用いる。このモードでは、入力整流ＡＣ線間電圧サイクル中に異なる位相においてＤＣＭおよびＣＣＭ動作が交互に生じる。このモードは、オフタイムが瞬間線間電圧の関数とされない限り、歪みを許容限度内に維持するためにスイッチング周波数が非常に限定的である必要があり、より複雑で予測可能性が低い結果となる。

リアクタンス成分のサイズを減じるために、コンバータスイッチング周波数は比較的大きいのが望ましい。しかしながら、スイッチング周波数の増大につれてスイッチング損失が増大するので、結果的に、使用可能なスイッチング周波数の実際的な上限となる。

また、共振モードパワーコンバータを用いることにより、ゼロ電圧スイッチング（ＺＶＳ）および／またはゼロ電流スイッチング（ＺＣＳ）を利用して、コンバータのスイッチング損失を減じることも知られている。共振モードコンバータの例は、直列共振、並列共振、直列並列共振またはＬＣＣ、および好ましいＬＬＣコンバータを含む。ＬＬＣコンバータは可変周波数スイッチング波形を伴って動作し、これはハーフブリッジスイッチの同時伝導を回避するために無駄時間（dead time）を伴う、実質的に方形の波形である。よ
り大きい周波数はより軽い負荷に対応する。これは上述のタユン・ヤンが言及したＰＦＣ−ＰＡＭ構成の逆である。比較的狭い範囲での動作のために特定のＬＬＣコンバータが設計され得るが、異なる用途での使用のための、潜在的に異なる入力電圧の、さまざまなＬＬＣコンバータが、広周波数帯域にわたって相当に異なる周波数範囲で動作することが求められるであろう。

ＳＴマイクロエレクトロニクス社の２００６年８月のアプリケーションノート（STMicroelectronics Application Notes）ＡＮ２３２１「参考設計：高機能で、ラップトップコンピュータ用のＰＦＣを備えたＬ６５９９ベースのＨＢ−ＬＬＣアダプタ（Reference design: high performance, L6599-based HB-LLC adapter with PFC for laptop computers）」および２００６年９月のＡＮ２３９３「参考設計：ＬＣＤテレビおよびフラットパネル用広範囲２００ＷのＬ６５９９ベースのＨＢＬＬＣ共振コンバータ（Reference design: wide range 200W L6599-based HB LLC resonant converter for LCD TV & flat panels）」では、それぞれＰＦＣコンバータにはＬ６５６３コントローラ（ＡＮ２３２１では遷移モードで、ＡＮ２３９３ではＦＯＴ制御を用いて）、およびＬＬＣコンバータには別個のＬ６５９９共振コントローラを用いた、カスケード結合されたＰＦＣパワーコンバータおよびハーフブリッジＬＬＣパワーコンバータを開示する。またこれらの点においてＳＴマイクロエレクトロニクス社の２００６年１１月のデータシートＬ６５６３「高度な遷移モードＰＦＣコントローラ（Advanced transition-mode PFC controller）」および２
００６年７月のＬ６５９９「高圧共振コントローラ（High-voltage resonant controller」にも参照が向けられる。

ＰＦＣコンバータのオフタイムデューティーサイクルを決定するために、ＰＦＣ制御装置に上述のような間接制御方法を用いることが望ましい。ベン・ヤーコブらによる上述の文書に記載されるように、この制御方法は、典型的には、平均されたコンバータ入力電流に出力誤差電圧を乗算し、その結果を調整してオフタイムデューティーサイクル信号Ｄｏｆｆを構成するＰＷＭ信号を生成することを含む。このような制御方法は、典型的には低い供給電圧で動作するＩＣにおける実現の際に、特にいくつかの障害を示す。

特に、このような制御では、軽いコンバータ負荷について検知される入力電流を表わす電圧に比較的大きい利得を与えることが特に望ましいが、この利得は、より重いコンバータ負荷について検知される入力電流の低い供給電圧によって制限される。したがって、典型的には乗算器の前後に利得段が必要であろう。乗算器を与えることは、精度、および必要なＩＣ面積という点で障害を示す。さらに、次に乗算器によって処理される必要がある、負の電圧を伴う検知されたコンバータ入力電流を表わすことが便利である。より低い振幅信号はノイズに対する感度がより大きい。

さらに、典型的には、ＰＷＭ信号は、乗算器出力信号をランプまたは鋸歯状信号と比較することにより生成され、それは典型的には０から最大のランプ振幅までの電圧を有する。ＣＭＯＳＩＣでは、増幅器の出力振幅を０にするのは困難であり得、その結果、ＣＭＯＳ増幅器の出力をランプ信号と比較することにより生成されるデューティーサイクル範囲は制限され、かつ／または非線形となり得る。

ＰＦＣコンバータ制御装置の出力電圧誤差増幅器のダイナミックレンジは大きいことが望ましい。なぜならば、ＰＦＣコンバータには、約８５〜２６５Ｖｒｍｓ、または約１２０〜３７５Ｖピークの整流された入力ＡＣ電圧から約３８０−４００Ｖの同じ出力電圧を生成することが典型的に要求され得るからである。この入力電圧範囲の最大対最小の比率の２乗は約１０であり、その結果、この入力電圧範囲および全負荷からたとえば許容できないような歪みのない半負荷までの負荷条件をＰＦＣコンバータが扱うならば、誤差増幅器は約２０：１の大きな出力範囲を有しなければならない。

発明の要約
１つの局面によれば、この発明は、ＰＦＣ（力率補正）コンバータを制御する方法を与え、この方法は、コンバータの出力電圧誤差に依存するスイッチング信号を生成するステ
ップと、コンバータの入力電流に依存する電流を生成するステップと、スイッチング信号に依存して抵抗を介して選択的に電流を伝導するステップと、コンバータのオフタイムデューティーサイクルを制御するための制御信号を生成するように、抵抗にかかる電圧を平滑化するステップとを含む。

低域通過フィルタリングを構成する平滑化するステップは、スイッチング信号周波数をろ過するだけでなく、ＰＦＣコンバータ入力電流に対する制御信号の応答を平均化するようにも機能し、その結果、検知されたコンバータ入力電流に依存する信号を平均化するための個別の低域通過フィルタは必要とならない。

スイッチング信号を生成するステップは、コンバータの出力電圧誤差に依存する第１の電圧を生成し、パルス幅が調整された信号としてスイッチング信号を生成するために、前記第１の電圧をランプ信号と比較するステップを好ましくは含む。

比較するステップは、前記第１の電圧の振幅範囲と一致させるようランプ信号をレベルシフトするステップか、またはランプ信号の振幅レンジと一致させるよう前記第１の電圧をレベルシフトするステップを含むことができる。第１の電圧が比較的遅い変化率を有するので、後者が好ましい。

ランプ信号は三角形または鋸歯状の波形を有することができる。後の場合では、鋸歯状波形は、ＰＦＣコンバータとカスケード結合され得る共振モードコンバータの制御のための鋸歯状信号に対応することができる。

この方法の１つの実施例では、比較するステップは、鋸歯状波形の振幅範囲と一致させるよう前記第１の電圧をレベルシフトするステップと、ランプ信号の最大振幅から第１の電圧を引いた電圧に等しい第２の電圧を生成するステップと、スイッチング信号を生成するために前記第１および第２の電圧を鋸歯状信号と比較するステップとを含む。

好ましくは、コンバータの入力電流に依存する電流を生成するステップは入力電流をミラーリングするステップを含む。

スイッチング信号に依存して抵抗を介して選択的に電流を伝導するステップは、抵抗に直列に結合されたスイッチをスイッチング信号で制御するステップを含むことができる。

この発明の別の局面は、ＰＦＣ（力率補正）コンバータのための制御装置を与え、この制御装置は、出力電圧誤差信号を生成するためにコンバータの出力電圧に応答する相互コンダクタンス増幅器と、出力電圧誤差信号に依存するＰＷＭ（パルス幅が調整された）信号を生成するためのＰＷＭコンバータと、ＰＷＭ信号に依存してＰＦＣコンバータの入力電流を表わす電流をスイッチングするためのスイッチング回路と、ＰＦＣコンバータのための制御信号を構成する平滑化された電圧を生成するためにスイッチングされた電流に反応する抵抗および抵抗に並列のキャパシタンスとを含む。

ＰＷＭコンバータは、ＰＷＭ信号を生成するために、出力電圧誤差に依存する第１の電圧をランプ信号と比較するためのコンパレータを含むことができ、ランプ信号および前記第１の電圧の振幅範囲を一致させるためのレベルシフタを含むことができる。鋸歯状波形はランプ信号として供給されることができ、ＰＷＭコンバータは、ランプ信号との比較のために、ランプ信号の最大振幅から第１の電圧を引いた電圧と等しい第２の電圧を生成するための回路を含むことができる。

好ましくは、スイッチング回路は、ＰＦＣコンバータの入力電流に依存するミラーリン
グされた電流を生成するための電流ミラー回路と、ミラーリングされた電流を選択的に抵抗に供給するためのＰＷＭ信号によって制御されるスイッチとを含む。

スイッチング回路は、電流ミラー回路を構成する第１および第２のトランジスタを含むことができ、第２のトランジスタは前記ミラーリングされた電流を伝導し、さらに、制御装置の入力端子を介して第１のトランジスタの電流を伝導するよう配置された入力抵抗を含むことができ、この入力端子はＰＦＣコンバータの入力電流に依存する電圧を有する。この場合、スイッチングされた電流がＰＷＭ信号によってチョッピングされるので、スイッチングされた電流に反応する前記抵抗の、前記入力抵抗に対する比率は、スイッチング回路の供給電圧の、前記入力端子の電圧の最大の大きさに対する比率よりも大きくなり得る。たとえば、前記入力端子の電圧の最大の大きさは約０．５ボルトのオーダである。

この発明はさらに、ＰＦＣコンバータとそのコンバータのスイッチを前記制御信号で制御するよう配置される上述の制御装置との組合わせにまで拡張される。

この発明およびその局面は、添付図面を参照して、例としての以下の説明からさらに理解される。

この発明の実施例によって、カスケード結合されたＰＦＣパワーコンバータおよびＬＬＣパワーコンバータならびにこれらのコンバータ用の制御構成を含む電源構成を概略的に示す図である。図１の制御構成のＰＦＣおよびＬＬＣ制御装置の１つの形の部分をブロック図で示す。この発明の実施例による、図２のＰＦＣおよびＬＬＣ制御装置のＰＦＣ制御装置のブロック図である。図３のＰＦＣ制御装置のいくつかの部分をより詳細に示す図である。図３のＰＦＣ制御装置の一部の代替的形状を概略的に示す図である。図３のＰＦＣ制御装置の一部の代替的形状を概略的に示す図である。図３のＰＦＣ制御装置のＰＷＭコンバータの代替的形状を概略的に示す図である。図３のＰＦＣ制御装置のＰＷＭコンバータの代替的形状を概略的に示す図である。図３のＰＦＣ制御装置のＰＷＭコンバータの代替的形状を概略的に示す図である。

詳細な説明
図１に示される電源構成はＰＦＣパワーコンバータ１０およびＬＬＣパワーコンバータ１１を含み、これらのコンバータは破線のボックス内に示される。コンバータ１０および１１はカスケード結合され、示されるように接地に接続される０ボルト（０Ｖ）の線１３に対して線１２上に生成されたＰＦＣコンバータ１０の正の出力電圧Ｖｐは、ＬＬＣコンバータ１１の入力電圧として接続されている。カスケード結合されたＰＦＣコンバータ１０およびＬＬＣパワーコンバータおよび１１は、線１３に接続された接地接続Ｇｎｄを有するＰＦＣおよびＬＬＣ制御装置１４によって、下記にさらに記載されるように制御される。

電源構成の入力に供給されたＡＣ電力は、ダイオードブリッジ１５によって整流される。ダイオードブリッジ１５の整流された正のＡＣ出力は、線１６を介してＰＦＣコンバータ１０の正の電圧入力に結合され、０Ｖの線１３から電流感知抵抗器１７を介してダイオ
ードブリッジ１５にリターンパスが与えられる。例として、線１６は、ＡＣ電力の電圧に依存して約１２５Ｖから約３６０Ｖの範囲でピーク電圧を有することができ、線１２の電圧Ｖｐは約３８５Ｖであり得る。

図１に示されるＰＦＣコンバータ１０は、線１６と線１２との間で直列結合される入力インダクタ１８およびダイオード１９を含む従来型の昇圧コンバータと、インダクタ１８とダイオード１９との接合部および０Ｖの線１３の間に結合される、典型的にはＭＯＳＦＥＴによって構成される、制御されたスイッチ２０と、線１２と１３との間に結合される出力キャパシタ２１とを含む。スイッチ２０は制御装置１４の出力Ｐによって開閉されるよう制御される。図１で接続されない制御装置１４の別の出力Ｓは、ＰＦＣコンバータの他の形状において与えられ得る二次スイッチ（示されない）の（無駄時間を用いた）相補的制御に与えられる。

線１２と線１３との間で直列接続される抵抗器２２および２３を含む分圧器は、ＰＦＣコンバータ１０の出力電圧Ｖｐに比例した電圧を制御装置１４の電圧フィードバック入力Ｖｆｂに供給する。制御装置１４内では、この電圧は、制御装置１４の補償点Ｖｃｏｍに結合された出力を有する相互コンダクタンス増幅器に供給され、そこからキャパシタ２４と、キャパシタ２６と直列の抵抗器２５とが、接地または０Ｖに接続される。電流感知抵抗器１７とダイオードブリッジ１５との接合部に生成され、ＰＦＣコンバータ１０の入力電流に比例する、（接地または０Ｖに相対して）負の電圧は、直列抵抗器２７および分路キャパシタ２８によって構成される低域通過フィルタを介して、制御装置１４の別の入力Ｖｉｓに結合される。

制御装置１４はＰＦＣコンバータ１０の入力電圧をモニタせず、入力電流および出力電圧Ｖｐのみをモニタすることに注意される。制御装置１４はＰＦＣコンバータスイッチ２０のオフタイムデューティーサイクルＤｏｆｆを以下に従って制御する：

ここでＶｉは線１６の入力電圧であり、Ｉｓは電流感知抵抗器１７によって検知された入力電流であり、Ｒｅはその入力に反映されたＰＦＣコンバータの等価負荷であって、広周波数範囲にわたって、電源構成に１に近い力率を与える。

ＬＬＣコンバータ１１は、コンバータ入力電圧線１２および接合点３０の間の一次スイッチ２９と、接合点３０およびコンバータの線３２の間の二次スイッチ３１とを含む、ハーフブリッジ位相を有する。典型的にはＭＯＳＦＥＴを含むスイッチ２９および３１は、それぞれ制御装置１４の出力ＡおよびＢによって、同時に伝導されないように無駄時間を伴って、相補的な態様で制御される。線３２は、ＬＬＣコンバータ１１のリターンパスを与える電流感知抵抗器３３を介して０Ｖの線１３に結合され、かつ制御装置１４の入力０ｖＬに接続されて、そこにＬＬＣコンバータ１１の入力電流に比例した電圧を供給する。

接合点３０は、キャパシタ３４および直列インダクタ３５を介して、ＬＬＣコンバータ１１の出力接合３６に結合され、この接合部３６は別のインダクタ３７を介して線３２に結合される。インダクタ３５および３７ならびにキャパシタ３４が、コンバータ１１のＬＬＣ構成要素を構成する。ＬＬＣコンバータ１１の出力は変圧器３８の二次巻線から得られ、それは接合部３６と線３２との間に接続される一次巻線を有する。図１では、変圧器３８は「理想的な」変圧器として表わされ、インダクタ３５および３７とは別個である。
実際には、インダクタ３５および３７のインダクタンスの一部またはすべては変圧器３８の漏れインダクタンスおよび磁化インダクタンスによって構成され得るので、その結果、これらのインダクタおよび変圧器の機能が組合わせられる。

変圧器３８は、いかなる所望の数の二次巻線も有することができる。３つの二次巻線３９、４０および４１が図１の例として示される。巻線３９は、二次側接地に接続された中央タップと、全波整流器ダイオード４２を介して出力４３に接続される端部とを有する。出力４３と二次側接地との間に平滑キャパシタ４４が接続され、その結果、電源構成によって動力が供給される機器（示されない）に出力４３がＤＣ電圧出力を与える。出力４３と二次側接地との間に直列接続される抵抗器４５および４６を含む分圧器は、下記にさらに記載されるように、ＬＬＣコンバータ１１に電圧フィードバックを与える。

二次巻線４０はダイオードブリッジ４７に結合され、ダイオードブリッジ４７の負の出力は一次側接地または０Ｖに接続され、正の出力は、この正の出力と０Ｖの線１３との間に接続されるキャパシタ４８によって平滑化されて、ブートストラップされた態様で制御装置１４に動力を供給するためにこの制御装置の入力Ｖｃｃに供給電圧を与える。この目的のために、ＰＦＣコンバータ１０の出力線１２と入力Ｖｃｃとの間にも高インピーダンス抵抗器４９が接続される。

ＡＣ電力を図１の電源構成に接続する際、キャパシタ４８を充電するためにインダクタ１８、ダイオード１９および抵抗器４９を介して小さな電流が流れ、制御装置１４の入力Ｖｃｃの供給電圧が上昇する。たとえば約１３Ｖのこのスタートアップ電圧に達すると、それが制御装置１４によって検出され、制御装置１４はこれに従ってＬＬＣコンバータ１１の駆動を始め、それによって二次巻線４０およびダイオードブリッジ４７を介して出力電圧を生成し、キャパシタ４８の電荷を制御装置１４の所望の動作電圧、たとえば約１２Ｖに維持する。制御装置１４の初期動作はキャパシタ４８の電荷を減じるが、たとえば約８．５Ｖのシャットダウンしきい電圧より低くなるほど十分には減じない。

図１では接続が示されない二次巻線４１は、所望により高圧または低圧で他の所望のＡＣおよび／またはＤＣ出力を与えるために用いられ得る変圧器３８の任意の数の他の二次巻線を代表する。二次巻線の機能は組合わせることができ、その結果、変圧器３８が１つ以上の二次巻線を有し得ることが認識される。

制御装置１４の入力Ｖｃｃの供給電圧は、コンバータ１０および１１のスイッチ２０、２９および３１を駆動するために十分な高電圧を与えるよう、制御装置１４によって用いられ得る。さらに、制御装置１４はこの供給電圧を用いて調整された供給電圧を出力Ｖｒｅｆで生成する。この供給電圧はまた制御装置１４内で用いられてそのほとんどの回路に動力を供給する。さらに、調整されない、および／または調整された供給電圧を使用して、制御装置１４は、バンドギャップ電圧基準（示されない）に動力を供給し、制御装置の動作に用いられるさまざまなしきい電圧を導き出す。例として、調整された供給電圧は図１に示されるように３．３Ｖであると仮定され、下記で言及される他の電圧および電圧範囲は、この供給電圧のコンテキストで与えられる。

制御装置１４の出力Ｖｒｅｆと制御装置の入力Ｆｍａｘとの間に抵抗器５０が接続され、抵抗器５０が入力ＦｍａｘにＬＬＣコンバータ１１の所望の最大スイッチング周波数を決定する電流を供給する。制御装置１４の出力Ｖｒｅｆと制御装置の入力Ｆｄｂｋとの間に別の抵抗器５１が接続され、抵抗器５１が入力ＦｄｂｋにＬＬＣコンバータ１１の所望の最小スイッチング周波数を決定する電流を供給する。電気的に分離する電圧から電流への（Ｖ−Ｉ）コンバータ５２は、その出力において誤差電流を生成し、この誤差電流が、抵抗器５０および５１によって決定された範囲内でＬＬＣコンバータ１１の周波数をフィ
ードバック制御するために、直列抵抗５３およびダイオード５４を介して制御装置１４の入力Ｆｄｂｋに供給される。このフィードバック誤差電流は、コンバータ５２に供給される、ＤＣ出力４３の電圧を表わす、抵抗器４５と４６との間の接合における電圧と、基準電圧（示されない）との差異に比例し、周波数が補償された態様で、たとえば上述のアプリケーションノートＡＮ２３２１の図１に示される線に沿って生成することができる。

制御装置１４の入力Ｆｄｂｋと出力Ｖｒｅｆとの間にキャパシタ５６に直列の抵抗器５５を備え、任意で図１に示されるように抵抗器５５に並列のダイオード５７を備えた付加的な回路は、負荷がないかまたは負荷が軽い状態で、スイッチング周波数がその最大から通常動作値まで徐々に減じられる、ＬＬＣコンバータ１１のソフトスタートを与える。

図２は、図１の電源制御構成のＰＦＣおよびＬＬＣ制御装置１４の１つの形の部分のブロック図を示す。これらの部分は、ＰＦＣ制御装置６０、ＬＬＣ制御装置６１、エッジ制御装置６２、遅延タイマ６３、ＰＦＣ出力段６４、およびＬＬＣ出力段６５を含む。簡潔にするために、電圧調整、所望のしきい電圧の生成、所望の設定のプログラミング、およびテスト目的などのための、制御装置１４の他の部分は示されない。

図２に示されない接続部Ｇｎｄ、ＶｃｃおよびＶｒｅｆを除いて、図２は、図１と同じ参照番号を用いて制御装置１４の同じ外部接続部を示す。これらの参照番号もそれぞれの接続部での信号を指すために用いられる。図２はまた、下記にさらに記載されるように、動作中に制御装置のさまざまな部分内で生成され、その間で交換される、さまざまな信号を示す。図２に示されるブロックの機能および関連する信号は、簡潔に下記に記載される。

ＰＦＣ制御装置６０にはＰＦＣ電流感知電圧力ＶｉｓおよびＰＦＣフィードバック電圧Ｖｆｂが供給され、さらに構成要素２４から２６が上述のように接続される補償点Ｖｃｏｍへの接続を有する。これらの構成要素は、ＰＦＣ制御ループ帯域幅が約１０〜２０ヘルツのオーダで、典型的に０．５〜２．５ＶのＶｃｏｍ点の電圧について選択される。ＰＦＣ制御装置６０は、フィードバック値ＶｉｓおよびＶｆｂを、それぞれ過剰電流および過剰電圧しきい値と比較し、これらの比較によって決定されたＰＦＣコンバータ１０の過剰電流または過剰電圧条件に応じてＰＦＣ故障信号Ｐｆｌｔを生成し、この信号がエッジ制御装置６２に供給される。ＰＦＣ制御装置６０はまた、フィードバック電圧Ｖｆｂと抑止しきい電圧とを比較し、この比較によって決定された不足電圧（under-voltage）条件（
たとえばＡＣ電圧低下または故障の場合）に応じて抑止信号Ｉｎｈｉｂを生成し、この信号がＬＬＣ制御装置６１、エッジ制御装置６２およびＰＦＣ出力段６４に供給される。

通常動作条件では、ＰＦＣ制御装置６０はフィードバック信号ＶｉｓおよびＶｆｂを処理して、エッジ制御装置６２に供給される信号Ｐｍｕｌを生成し、この信号は、ＰＦＣコンバータ１０がいかなる場合にも上記のＤｏｆｆの方程式に従って所望の力率補正を与えるために必要な、オフタイムデューティーサイクルＤｏｆｆに正比例する。このように、図１の線１６のＰＦＣ入力電圧の各整流されたＡＣサイクルの間中、オフタイムデューティーサイクルＤｏｆｆは、信号Ｐｍｕｌによって表わさるように、ＰＦＣ制御装置６０によって変動されてＡＣ供給に等価な実質的に抵抗型の負荷を示す。例として、信号Ｐｍｕｌは、０から１００％のオフタイムデューティーサイクルを表わすために０から２．０Ｖの値を有することができる。

ＰＦＣ制御装置６０は任意でランプ信号（ramp signal）Ｌｒｍｐを用いることができ
、この信号は、下記に記載されるようにＬＬＣ制御装置６１によって生成され、図２の点線によって示されるようにＰＦＣ制御装置６０に供給されることができる。

ＬＬＣ制御装置６１には信号Ｆｄｂｋが供給され、それは上述のようにＬＬＣコンバータの誤差電圧を表わす電流であって、ＬＬＣ制御装置６１はこれを用い、制御された周波数方形波形クロック信号Ｌｃｌｋを生成し、それがＬＬＣ出力段６５およびエッジ制御装置６２にも供給される。ＬＬＣ制御装置６１はまた鋸歯状信号またはランプ信号Ｌｒｍｐを生成し、それがエッジ制御装置６２に、また上述のように任意に、ＰＦＣ制御装置６０に、供給される。たとえばランプ信号Ｌｒｍｐは０から２．０Ｖの振幅、およびクロック信号Ｌｃｌｋの周波数の２倍の周波数を有する。上記に表示されるように、ＬＬＣクロック信号Ｌｃｌｋの最小周波数は抵抗器５１を介して入力Ｆｄｂｋに供給される最小電流によって設定され、ＬＬＣクロック信号Ｌｃｌｋの最大周波数は、入力Ｆｍａｘを介してＬＬＣ制御装置６１における電流ミラー構成に電流を供給する抵抗器５０によって設定される。たとえば、最大周波数は、特定の用途について、通常のＬＬＣ動作周波数の２倍または３倍の値に設定されてもよく、最小周波数はこの通常動作周波数よりも低い。通常動作周波数は典型的には狭い周波数範囲にあるが、ＬＬＣコンバータの任意の特定の用途については、広周波数帯域、たとえば約５０ｋＨｚから約１ＭＨｚのオーダで選択されてもよい。

ＬＬＣ制御装置６１はまた、遅延タイマ６３のための信号ＤＴｉを生成し、この信号は、その入力Ｆｍａｘに供給された電流に依存して、ＬＬＣ制御装置６１の電流ミラー構成によって生成される電流である。遅延タイマ６３は電流信号ＤＴｉに依存して無駄時間を決定し、その結果、無駄時間は広範囲のあり得るＬＬＣ周波数について調整される。

さらに、ＬＬＣ制御装置６１には、抑止信号Ｉｎｈｉｂがアサートされると信号ＬｒｍｐおよびＬｃｌｋの生成を抑止するような、信号Ｉｎｈｉｂが供給される。ＬＬＣ制御装置６１には、入力０ｖＬを介して、抵抗器３３にわたって下がった、ＬＬＣコンバータ１１の入力電流を表わす電圧がさらに供給され、ＬＬＣ制御装置６１はこれを少なくとも１つのしきい値と比較してＬＬＣコンバータの可能な過負荷条件を決定し、これに応じて、ＬＬＣ出力段６５に供給されるＬＬＣ故障信号Ｌｆｌｔを生成する。ＬＬＣ制御装置６１にはＰＦＣフィードバック電圧信号Ｖｆｂも供給され、ＬＬＣ制御装置６１はこれをしきい値と比較して、ＰＦＣコンバータ出力電圧Ｖｐが選択されたレベル、たとえば３６０Ｖを超えるときに限って、ＬＬＣコンバータの始動を可能化する。ＬＬＣ制御装置６１におけるソフトスタート機能は、上に表示されるように図１の構成要素５５から５７に関連して動作し、ＬＬＣコンバータが可能化されると、また過負荷故障後に、ソフトスタートをもたらす。

エッジ制御装置６２はデューティーサイクル信号ＰｍｕｌをＬＬＣランプ信号Ｌｒｍｐと比較して、所望のデューティーサイクルを備えたＰＦＣＰＷＭ信号Ｐｐｗｍを生成し、この信号がＰＦＣ出力段６４に供給されている。信号Ｐｐｗｍは、同じくエッジ制御装置６２に供給されるＬＬＣクロック信号Ｌｃｌｋと、都合よく１：１または同じ周波数の関係で調和して関連する。エッジ制御装置６２は、干渉を最小にするために信号Ｌｃｌｋのエッジとの一致を避けるようタイミングが計られたエッジまたは遷移部を備え、かつ電源構成の最高効率のための位相を備えた、信号Ｐｐｗｍを生成する。この目的のために、エッジ制御装置６２にはまた、ＬＬＣ出力段６５によって下記に記載されるように生成される信号Ｌｄｔｒが供給され、それはＬＬＣ出力段の無駄時間中にハイである。エッジ制御装置６２にはさらに信号ＰｆｌｔおよびＩｎｈｉｂが供給され、そのいずれかに応じて、エッジ制御装置６２が信号Ｐｐｗｍを抑止する。

遅延タイマ６３は、ＰＦＣ出力段６４から供給されたＰＦＣ遅延時間リクエスト信号ＰｄｔｒまたはＬＬＣ出力段６５から供給されたＬＬＣ遅延時間リクエスト信号Ｌｄｔｒに応答して、信号ＤＴｉによって上記に示されたように決定された遅延時間の後に、遅延時間完了信号ＤＴｄを生成し、信号ＤＴｄがこれらの出力段６４および６５の各々に供給さ
れる。遅延時間はそれによってＬＬＣコンバータ１１の通常動作周波数（およびここでは同一と仮定されるＰＦＣコンバータ１０のスイッチング周波数）に適するよう調整される。

ＰＦＣ出力段６４は、信号Ｉｎｈｉｂによって抑止されない限り信号Ｐｐｗｍに従ってＰＦＣコンバータ１０の一次スイッチ２０を駆動するように出力Ｐを生成するためのレベルシフタとゲートドライバとを含み、相補的な態様で出力Ｓを駆動するために、ＰＦＣコンバータスイッチの望まれない同時伝導を回避する上述のような遅延タイマ６３によってもたらされる無駄時間を伴う、同様の構成を備える。ＰＦＣ出力段６４は、異なる型のＰＦＣコンバータに必要な異なるスイッチング構成に適するよう、その出力信号ＰおよびＳのさまざまな相対的タイミングを生成するために、より複雑な構成を含むことができる。

ＬＬＣ出力段６５もまた、ＬＬＣコンバータ１１のスイッチ２９および３１をそれぞれ駆動するための出力信号ＡおよびＢを、これらが信号Ｌｆｌｔによって抑止されない限り、信号Ｌｃｌｋの周波数において、かつスイッチ２９および３１の同時伝導を回避する上述のような遅延タイマ６３によってもたらされる無駄時間を伴って生成するための、レベルシフタおよびゲートドライバを含む。

ＰＦＣ制御装置６０の特定の形状は下記により詳細に例として記載される。ＰＦＣおよびＬＬＣ制御装置１４の他の部分の特定の形状は、上述の関連出願においてより詳細に例として記載される。

図３は、入力ＶｆｂおよびＶｉｓならびに図１に示されるように接続がなされる点Ｖｃｏｍを備えたＰＦＣ制御装置６０の特定の形状のブロック図を例として示す。図３に示されるようなＰＦＣ制御装置は、コンパレータ１１０から１１２、相互コンダクタンス増幅器１１３、ＯＲゲート１１４、インバータ１１５、ＰＷＭコンバータ１１６、増幅器１１７、チョッパ１１８、ならびに低域通過フィルタ（ＬＰＦ）および緩衝器１１９を含む。

入力Ｖｆｂのフィードバック電圧はコンパレータ１１１および１１２の各々の非反転入力に供給され、その反転入力にはそれぞれしきい電圧ＶｏｖおよびＶｉｎｈが供給される。入力Ｖｆｂのフィードバック電圧は相互コンダクタンス増幅器１１３の非反転入力に供給され、その反転入力にはフィードバック基準電圧Ｖｆｂｒが供給され、その出力は補償点Ｖｃｏｍに接続され、そこに上述のように補償構成要素２４から２６が接続される。たとえば、少なくとも３Ｖ、ここで３．３Ｖと仮定する供給電圧について、電圧Ｖｆｂｒは約２．２Ｖであり得、ＰＦＣ出力電圧Ｖｐが所望の値、たとえば上述のように３８５Ｖを有するときに、入力Ｖｆｂがこれ（２．２Ｖ）に等しいように、抵抗器２２および２３（図１）の抵抗が選択されている。

フィードバック電圧Ｖｆｂが、たとえば０．５〜０．６Ｖの抑止しきい値を構成するしきい値Ｖｉｎｈ未満に下がった場合、コンパレータ１１２は状態を変え、インバータ１１５の出力でハイレベルの信号Ｉｎｈｉｂを生成する。フィードバック電圧がたとえば２．３または２．４Ｖのしきい電圧Ｖｏｖを超過した場合、コンパレータ１１１は状態を変え、その出力でハイレベルを与えることにより過電圧を表示し、それによってＯＲゲート１１４を介してハイレベルの信号Ｐｆｌｔを生成する。安定したコンパレータ出力を与えることを容易にするために、これらおよび他のしきい電圧がヒステリシスを備え得ることが認められる。フィードバック基準電圧Ｖｆｂｒのために較正される抵抗器の連鎖からしきい電圧が導き出され得ることも認められ、その結果、しきい電圧がすべて相関する。較正は点Ｖｃｏｍをモニタすることにより実行することができ、その結果、相互コンダクタンス増幅器１１３のいかなるオフセットも考慮に入れられる。

上述のように、通常範囲のフィードバック電圧Ｖｆｂについて、構成要素２４から２６は典型的に０．５から２．５Ｖの点Ｖｃｏｍの電圧について選択され、ＰＦＣ制御ループ帯域幅は約１０〜２０ヘルツのオーダである。点Ｖｃｏｍの相互コンダクタンス増幅器１１３の出力はＰＷＭコンバータ１１６に供給され、それが出力において点Ｖｃｏｍの電圧に依存するＰＷＭ信号である信号Ｖｃｐを生成する。ＰＷＭコンバータ１１６のさまざまな代替的形状は、図７から図９を参照して下記に記載される。

ＰＦＣコンバータ１０の検知された入力電流に依存する小さな負の電圧を有する入力Ｖｉｓは、上述のようにノイズを減じるために構成要素２７および２８によって低域ろ過され、コンパレータ１１０の反転入力に接続され、コンパレータ１１０の非反転入力には過電流しきい電圧Ｖｏｃが供給され、その結果過電流条件の場合にはコンパレータ１１０の出力で生成された信号ＯＣｆがハイになって過電流障害を表示し、ＯＲゲート１１４を介してハイレベルの信号Ｐｆｌｔを生成する。

入力電圧Ｖｉｓはまた増幅器１１７の入力にも供給され、図３に表示されるように、たとえば−３０の利得を有する。増幅器１１７の出力はチョッパ１１８によって信号Ｖｃｐでスイッチングされるかチョッピングされ、チョッパ１１８の出力は低域通過フィルタおよび緩衝器１１９によってろ過され、バッファされて、その出力で信号Ｐｍｕｌを生成する。

図３のＰＦＣ制御装置の部分のうち１１０および１１７から１１９の便利な形状が図４に概略的に示される。そこでは、入力Ｖｉｓは抵抗器１２０を介して差動増幅器１２１の反転入力に接続され、その反転入力は０Ｖ線に接続され、その出力はＰチャネルトランジスタ１２２から１２４のゲートに接続される。Ｐチャネルトランジスタ１２２から１２４のソースは３．３Ｖ供給電圧線に接続される。トランジスタ１２２は、そのドレインが増幅器１２１の非反転入力に接続されている。トランジスタ１２３は、そのドレインが、０Ｖ線に並列で接続される抵抗器１２６およびキャパシタ１２７の接合部に、Ｎチャネルトランジスタ１２５のドレインソース経路を介して結合される。この接合部は単位利得バッファ増幅器１２８にも接続され、その出力は信号Ｐｍｕｌを与える。トランジスタ１２５のゲートには信号Ｖｃｐが供給される。トランジスタ１２４のドレインはコンパレータ１２９の非反転入力に接続され、コンパレータ１２９の反転入力には過電流しきい電圧Ｖｏｃが供給され、その出力は信号ＯＣｆを与える。トランジスタ１２４のドレインは抵抗器１３０を介して０Ｖ線にも接続される。図４はまた、入力Ｖｉｓと０Ｖおよび３．３Ｖの電圧線との間に接続される従来の保護ダイオード１３１および１３２を示す。

構成要素１２０から１２３および１２６が図３の増幅器１１７を構成し、トランジスタ１２５は図３のチョッパ１１８を構成し、キャパシタ１２７および増幅器１２８は図３のＬＰＦおよび緩衝器１１９の機能を加え、構成要素１２４、１２９および１３０は図３のコンパレータ１１０の機能を加える。たとえば、抵抗器１２０は１００ｋΩの抵抗を有することができ、抵抗器１２６は３ＭΩの抵抗を有することができる。その結果、それらの比率３０が上述のように増幅器１１７の利得の大きさを与える。

制御構成の動作では、ＰＦＣコンバータ１０の入力電流に比例した０Ｖから約−０．５Ｖの間の負の電圧が入力Ｖｉｓに供給される。増幅器１２１はその非反転入力で仮想接地を維持し、その結果、抵抗器１２０は、抵抗器１２０の抵抗で分割された入力電圧Ｖｉｓの大きさと等しい、入力Ｖｉｓからの電流を伝導する。この電流はトランジスタ１２２を介して供給され、トランジスタ１２５がＰＷＭ信号Ｖｃｐによってオンにされると、対応するミラーリングされた電流がトランジスタ１２３によって通される。したがって、ＰＷＭ信号Ｖｃｐのオンタイムデューティーサイクルを乗じた負の入力電圧Ｖｉｓの３０倍である正の電圧は、抵抗器１２６にわたって下げられる。この電圧はキャパシタ１２７によ
って平滑化され、たとえば約１ｋＨｚから約１０ｋＨｚの範囲の周波数で極を備えたＬＰＦを形成し、平滑化された電圧はバッファ増幅器１２８によってバッファされ、その出力で信号電圧Ｐｍｕｌとして再生される。低域通過フィルタはチョッパ周波数をろ過するだけでなく、入力Ｖｉｓで検知された入力電流信号を平均化するために有効に機能する。

トランジスタ１２４および抵抗器１３０もミラーリングされた電流を通し、抵抗器にわたる電圧降下を生成し、コンパレータ１２９はそれとしきい電圧Ｖｏｃとを比較して過電流信号ＯＣｆを生成する。抵抗器１３０について異なる抵抗値を選択するためにその出力を用いることにより、コンパレータ１２９にヒステリシスを与えることができる。

抵抗器１２６にわたって下がった電圧が、たとえば３．３Ｖの供給電圧未満であるよう限定されることは明白である。ＰＷＭ信号Ｖｃｐおよびトランジスタ１２５によって与えられるチョッピング機能なしでは、図４の回路（図３の増幅器１１７）によって与えられる−３０の利得は、０Ｖから約−０．１Ｖの入力電圧Ｖｉｓについてしか達成されない。０から約−０．５Ｖの範囲などの所望のより大きな入力電圧範囲のためには、チョッピング機能なしでは、増幅器１１７の利得は、約６（約０．５Ｖで除された約３Ｖ）未満であるよう制限されなければならない。これらの望ましくない制限は、抵抗器１２６にわたって生成される電圧のダイナミックレンジがトランジスタ１２５のチョッピング機能によって限定されるので、図４の回路によって回避される。入力電圧Ｖｉｓの比較的大きな大きさは、ＰＷＭ信号Ｖｃｐの比較的小さなオンタイムデューティーサイクルと一致し、ＰＷＭ信号の大きなオンタイムデューティーサイクルは小さな入力電圧Ｖｉｓと一致し、その結果、いずれの場合でも、通常動作では、抵抗器１２６にわたって生成される電圧は、この電圧を生成する際に増幅器１１７の利得にチョッパのオンタイムデューティーサイクルを乗じるので、供給電圧未満である。

ダイオード１３１および１３２は、たとえば静電放電による入力Ｖｉｓにおける供給電圧を越える外部電圧からの保護のために、公知の態様で機能する。比較的低い抵抗を有する外部抵抗器が入力Ｖｉｓに直列に接続されることができ、保護ダイオード１３１または１３２を通してこのような外部電圧に起因する電流を制限する。しかしながら、通常動作で入力電圧力Ｖｉｓがさらに負になるので、ダイオード１３１は順方向バイアスされるようになり、電流検知の精度を減少させ得る入力リーク電流を生成する。

これは、入力Ｖｉｓおよび増幅器１２１の入力において電圧を少しだけ、たとえば最大約０．６Ｖだけ正の方向にシフトすることにより、減じるかまたは回避することができ、その結果、ダイオード１３１はいかなる通常のコンバータ電流検知条件についても順方向バイアスされない。図５および図６は、このような電圧シフトを与えるＰＦＣ制御装置の一部の代替的形状を概略的に示す。

図５を参照して、図５は、構成要素１２０から１２２、保護ダイオード１３１および１３２を、増幅器１２１の反転入力に固定電圧Ｖｐｓが供給されるという点を除いて図３の回路と同じ態様で接続された状態で示す。さらに、電流Ｉｐを供給する定電流源１３５が３．３Ｖの供給電圧レールと入力Ｖｉｓとの間に接続され、接地または０Ｖ接続Ｇｎｄに対する電圧Ｖｉｓｅｎとして図５に示される、検知されたＰＦＣコンバータ入力電流を表わす負の電圧が、直列抵抗１３６を介して入力Ｖｉｓに供給される。たとえば、定電流Ｉｐは電流ミラー（示されない）によって電流Ｌｉｍｉ（示されない）と同じ態様で生成することができる。電流Ｌｉｍｉは、「共振モードパワーコンバータのための制御構成（Control Arrangement For A Resonant Mode Power Converter）」と題されて引用によって
本願明細書に援用する関連出願に記載される。その結果、電流Ｉｐは、ＬＬＣコンバータ１１の最大の周波数に対応する最大電流Ｉｆｍａｘを決定する外部抵抗器５０によって決定される。パラメータＶｐｓ、ＩｐおよびＩｆｍａｘの間のあらゆる特定の関係について
は、抵抗器１３６の抵抗は抵抗器５０の抵抗の一定の倍数であり得る。

たとえば、電圧Ｖｐｓは０．５Ｖであり得、電流Ｉｐは５μＡであり得、抵抗器１２０は１００ｋΩの抵抗を有することができ、抵抗器１３６は５０ｋΩの抵抗を有することができる。この場合、抵抗器１３６を通して流れる電流Ｉｐは０．５Ｖ下がって電圧Ｖｐｓと等しく、０Ｖから−０．５Ｖの電圧Ｖｉｓｅｎについてはトランジスタ１２２を介して供給された電流が１．６７μＡから５μＡである。定電流源１３５および抵抗器１３６なしでは、トランジスタ１２２を介して供給された電流は、０〜５μＡまで変動する。この差異は、増幅器１１３の出力の電圧Ｖｃｏｍが因数１＋（Ｒ１３６／Ｒ１２０）増大することによって補償され、ここでＲ１３６は抵抗器１３６の抵抗であり、Ｒ１２０は抵抗器１２０の抵抗である。

図６は以下の点を除いて図５と同様の構成を示す。すなわち、さらなる電流ミラートランジスタを含むことができる定電流源１３７によって生成される別の定電流Ｉｐを付加的な抵抗器１３８を通して接地へと通すことにより、増幅器１２０の反転入力において電圧Ｖｐｓを与える。図６に示されるように、抵抗器１３８は、この場合さらなる接合点Ｖｓｈを有し得る制御装置を実現するＩＣに対して外部である。これは、定電流源１３５および１３７によって生成される電流Ｉｐが密に一致し得るので、増幅器１２１の入力において電圧シフトと一致することを容易にする。

上述のように、電圧Ｖｃｏｍの正常範囲は０．５〜２．５Ｖである。ＰＷＭコンバータ１１６は電圧Ｖｃｏｍをオフセットを備えてＰＷＭ信号Ｖｃｐに変換するよう配置され、その結果、０．５Ｖの最小Ｖｃｏｍ電圧が信号Ｖｃｐの０％のデューティーサイクルに対応し、２．５Ｖの最大Ｖｃｏｍ電圧は信号Ｖｃｐの１００％のデューティーサイクルに対応する。これは、相互コンダクタンス増幅器１１３によって構成される誤差電圧増幅器の出力の低電圧振動を回避するのに重要な利点を与える。それは特に所望のような線形の態様ではＩＣ増幅器が与えるのは困難であり得る。

この目的のために、ＰＷＭコンバータ１１６は電圧Ｖｃｏｍを約０．５から約２．５Ｖの範囲を有するランプ信号と比較し、ＰＷＭ信号Ｖｃｐを生成する。図７から図９はＰＦＣコンバータ１１６の代替的形状を示し、特定の状況でそれらのうちのいずれかを用いることができる。便利なことに、ＰＷＭコンバータ１１６のこれらの形状の２つ以上をＩＣに与えることができ、それらのうち１つはＩＣのプログラミングによって選択されることができる。

図７に示されるＰＷＭコンバータ１１６の形状は、Ｐチャネルトランジスタ１４０および１４１、ならびに、ＰＷＭ信号Ｖｃｐを構成することができる出力信号Ｖｃｐ１を生成するコンパレータ１４２を含む。トランジスタ１４０のゲートには、上述のようにＬＬＣ制御装置６１からのＬＬＣランプ信号Ｌｒｍｐが供給され、ドレインは０Ｖ線に接続され、ソースはトランジスタ１４１のドレインに接続され、トランジスタ１４１のソースは３．３Ｖの供給電圧線に接続され、そのゲートはバイアス電圧Ｐｂに接続され、それは図８を参照して下記に記載されるように生成され得る。トランジスタ１４０のソースはコンパレータ１４２の反転入力にも接続され、非反転入力には電圧Ｖｃｏｍが供給される。

上述のように０Ｖから２．０Ｖの電圧を有するＬＬＣランプ信号Ｌｒｍｐは、典型的に０．４〜０．９Ｖであるトランジスタ１４０のゲートソースしきい電圧だけ正の方向にシフトされる。したがって、コンパレータの反転入力に供給されるランプ電圧は、この場合、上述のように電圧Ｖｃｏｍについて０．５〜２．５Ｖの最適な範囲とほぼ等しい。上述のようにＬＰＦ１１９によってろ過されるので比較的任意であるＰＷＭ信号Ｖｃｐ１の周波数は、この場合、ＬＬＣランプ信号Ｌｒｍｐの周波数と等しく、これはＬＬＣ周波数が
変動するにつれて発生するビート周波数のいかなる危険性をも回避するために望ましいであろう。

図８に示されるＰＷＭコンバータ１１６の形状は、自走三角波形発振器１４３および図７のコンパレータ１４２と同じであり得る、したがって同じ参照番号のコンパレータを含む。発振器１４３は、コンパレータ１４４および１４５、フリップフロップ１４６、キャパシタ１４７、Ｎチャネルトランジスタ１４８から１５１、およびＰチャネルトランジスタ１５２から１５４を含む。

図８に示されるように、バイアス電流Ｉｂは、トランジスタ１４８から１５０によって形成された電流ミラーに供給され、トランジスタ１４９の対応する電流は、トランジスタ１５２および１５３によって形成された電流ミラーに供給され、その結果、トランジスタ１５０および１５３は、トランジスタ１５１および１５４によって形成された外部のスイッチによってイネーブルされると同じ電流を通すことができ、そのゲートはともに接続され、かつフリップフロップ１４６の出力Ｑに接続される。上記で言及されたバイアス電圧Ｐｂは、トランジスタ１５２および１５３の相互接続されたゲートから導き出され得る。

トランジスタ１５０および１５３の相互接続されたドレインは接合部１５５に接続され、それはコンパレータ１４４の非反転入力に、コンパレータ１４５の反転入力に、キャパシタ１４７を介して０Ｖ線に、かつ電圧Ｖｃｏｍとの比較のために三角の波形としてコンパレータ１４２の反転入力に、接続する。コンパレータ１４４は、その高い方のしきい電圧Ｖｔｕがその反転入力に供給され、その出力はフリップフロップ１４６の設定入力Ｓに接続され、コンパレータ１４５は、その下方しきい電圧Ｖｔｄが非反転入力に供給され、その出力はフリップフロップ１４６のリセット入力Ｒに接続される。しきい電圧ＶｔｄおよびＶｔｕは接合部１４５において三角波形について０．５Ｖから２．５Ｖの所望の範囲を規定するよう選択される。回路部品の速度を可能にするために、しきい電圧Ｖｔｄは０．５Ｖより僅かに高い、たとえば約０．６Ｖであり得、しきい電圧Ｖｔｕは２．５Ｖより僅かに低い、たとえば２．４Ｖであり得る。

動作において、フリップフロップ１４６の出力Ｑがローであるときはトランジスタ１５１はオフ、トランジスタ１５４はオンであって、接合部１５５の電圧が上方しきい電圧Ｖｔｕと交差するまで、トランジスタ１５３を通る電流がキャパシタ１４７を充電することを可能にし、フリップフロップ１４６をその出力Ｑがハイになるように設定する。次いでトランジスタ１５４はオフにされ、トランジスタ１５１はオンにされて、接合１５５の電圧が下方しきい電圧Ｖｔｄと交差するまで、トランジスタ１５０を通る電流がキャパシタ１４７を放電することを可能にし、そこでコンパレータ１４５はフリップフロップ１４６をリセットし、このサイクルが繰り返す。

理想的には、接合部１５５で生成された三角波形は、バイアス電流Ｉｂに従ってキャパシタ１４７を充放電する定電流が等しいので、線形の態様で、０．５から２．５Ｖの間で比較的正確に所望のように変動し、この場合生成されるＰＷＭ信号Ｖｃｐ２は制御構成の他の動作周波数とは無関係である。

実際、図７のＰＷＭコンバータのように、トランジスタ１４０のゲートしきい電圧に依存するシフト量で、電圧Ｖｃｏｍとの比較のためにＬＬＣランプ信号Ｌｒｍｐを上方にシフトすること、および、図８のように十分に正確な三角波形を生成することは、この三角波形とＬＬＣランプ信号Ｌｒｍｐとの間のビート周波数の可能性があり、十分に望ましく信頼できる結果を生成しない場合がある。

代わりに、電圧Ｖｃｏｍは、たとえば図９に示されたＰＷＭコンバータの形のように下
方にシフトすることができ、これは差動増幅器１６０および１６１、コンパレータ１６２および１６３、フリップフロップ１６４、定電流源１６５および抵抗器１６６から１６８を含む。

図９を参照して、増幅器１６０は電圧Ｖｃｏｍがその非反転入力に供給され、その出力は抵抗器１６６を介して増幅器の反転入力に結合される。源１６５は抵抗器１６６に定電流を供給し、抵抗器１６６にわたって０．５Ｖの定電圧を生成する。したがって、増幅器１６０の出力はＶｃｏｍ−０．５Ｖの電圧を有する。増幅器１６０は、その出力電圧が実質的に０Ｖになることを可能にするために、Ｐチャネルトランジスタから構築される。

同じ理由で同じくＰチャネルトランジスタから構築される増幅器１６１は、この例においては２．０Ｖのランプについて１．０Ｖである、ＬＬＣランプ信号Ｌｒｍｐの最大振幅の半分に等しい電圧Ｈｒｍｐを有し、それが反転入力に供給される。増幅器１６１の出力は、抵抗器１６８を介して増幅器の非反転入力に結合され、これは、抵抗器１６８と同じ抵抗を有して、抵抗器１６７を介して増幅器１６０の出力に結合される。増幅器１６１の出力電圧はしたがって２（Ｈｒｍｐ）−（Ｖｃｏｍ−０．５Ｖ）である。

増幅器１６０の出力はコンパレータ１６２の非反転入力にも供給され、その反転入力にはＬＬＣランプ信号Ｌｒｍｐが供給され、その出力がフリップフロップ１６４の設定入力Ｓに接続される。反対に、増幅器１６１の出力はコンパレータ１６３の反転入力に供給され、その非反転入力にはＬＬＣランプ信号Ｌｒｍｐが供給され、その出力がフリップフロップ１６４のリセット入力Ｒに接続される。フリップフロップ１６４の出力Ｑは、ＰＷＭ信号Ｖｃｐを構成することができる信号Ｖｃｐ３を生成する。この場合、所望のように、信号Ｖｃｏｍの比較範囲は有効に０．５〜２．５Ｖであり、ＰＷＭ信号は信号Ｌｒｍｐと同じ周波数を有する。

電源構成および制御装置の特定の形状が例として上述されるが、請求項の範囲から逸脱することなく、多数の修正、変形および適合がなされ得る。

Claims

ＰＦＣ（力率補正）コンバータ（１０）を制御する方法であって、
コンバータの出力電圧誤差（Ｖｃｏｍ）に依存するスイッチング信号（Ｖｃｐ）を生成するステップと、
コンバータの入力電流に依存する電流を生成するステップと、
スイッチング信号に依存して抵抗（１２６）を介して選択的に電流を伝導する（１２５）ステップと、
コンバータのオフタイムデューティーサイクルの制御のための制御信号（Ｐｍｕｌ）を生成するように抵抗にかかる電圧を平滑化する（１２７）ステップとを含む、方法。
スイッチング信号を生成するステップは、コンバータの出力電圧誤差に依存する第１の電圧を生成するステップと、パルス幅が調整された信号としてスイッチング信号を生成するために、前記第１の電圧をランプ信号と比較するステップとを含む、請求項１に記載の方法。
比較するステップは、前記第１の電圧の振幅範囲と一致させるようにランプ信号をレベルシフトするステップを含む、請求項２に記載の方法。
比較するステップは、ランプ信号の振幅範囲と一致させるように前記第１の電圧をレベルシフトするステップを含む、請求項２に記載の方法。
ランプ信号は三角波形を有する、請求項２〜４のいずれかに記載の方法。
ランプ信号は鋸歯状波形を有する、請求項２〜４のいずれかに記載の方法。
比較するステップは、鋸歯状波形の振幅範囲と一致させるよう前記第１の電圧をレベルシフトするステップと、ランプ信号の最大振幅から第１の電圧を引いた電圧に等しい第２の電圧を生成するステップと、スイッチング信号を生成するために前記第１および第２の電圧を鋸歯状信号と比較するステップとを含む、請求項６に記載の方法。
コンバータの入力電流に依存する電流を生成するステップは、入力電流をミラーリングするステップを含む、請求項１〜４のいずれかに記載の方法。
スイッチング信号に依存して抵抗を介して選択的に電流を伝導するステップは、抵抗（１２６）に直列に結合されたスイッチ（１２５）をスイッチング信号（Ｖｃｐ）で制御するステップを含む、請求項８に記載の方法。
ＰＦＣ（力率補正）コンバータ（１０）のための制御装置であって、
出力電圧誤差信号（Ｖｃｏｍ）を生成するためにコンバータの出力電圧に応答する相互コンダクタンス増幅器（１１３）と、
出力電圧誤差信号に依存するＰＷＭ（パルス幅が調整された）信号（Ｖｃｐ）を生成するためのＰＷＭコンバータ（１１６）と、
ＰＷＭ信号（Ｖｃｐ）に依存してＰＦＣコンバータの入力電流を表わす電流をスイッチングするためのスイッチング回路（１２５）と、
ＰＦＣコンバータのための制御信号を構成する平滑化された電圧（Ｐｍｕｌ）を生成するために、スイッチングされた電流に反応する抵抗（１２６）および抵抗に並列のキャパシタンス（１２７）とを含む、制御装置。
ＰＷＭコンバータは、ＰＷＭ信号を生成するために、出力電圧誤差に依存する第１の電
圧をランプ信号と比較するためのコンパレータ（１４２）を含む、請求項１０に記載の制御装置。
ＰＷＭコンバータは、ランプ信号および前記第１の電圧の振幅範囲を一致させるためのレベルシフタ（１４０〜１４１）を含む、請求項１１に記載の制御装置。
鋸歯状波形（Ｌｒｍｐ）をランプ信号として供給するための接続を含む、請求項１２に記載の制御装置。
ＰＷＭコンバータは、ランプ信号との比較のために、ランプ信号の最大振幅から第１の電圧を引いた電圧に等しい第２の電圧を生成するための回路（１６０，１６７〜１６８）を含む、請求項１３に記載の制御装置。
スイッチング回路は、ＰＦＣコンバータの入力電流に依存するミラーリングされた電流を生成するための電流ミラー回路（１２１〜１２３）と、ミラーリングされた電流を選択的に抵抗（１２６）に供給するためにＰＷＭ信号（Ｖｃｐ）によって制御されるスイッチ（１２５）とを含む、請求項１０に記載の制御装置。
スイッチング回路は、電流ミラー回路を構成する第１および第２のトランジスタ（１２２，１２３）を含み、第２のトランジスタは前記ミラーリングされた電流を伝導し、さらに、制御装置の入力端子（Ｖｉｓ）を介して第１のトランジスタの電流を伝導するよう配置された入力抵抗（１２０）を含み、入力端子はＰＦＣコンバータの入力電流に依存する電圧を有する、請求項１５に記載の制御装置。
スイッチングされた電流に反応する前記抵抗（１２６）の前記入力抵抗（１２０）に対する比率は、スイッチング回路の供給電圧（３．３Ｖ）の前記入力端子の電圧の最大の大きさに対する比率よりも大きい、請求項１７に記載の制御装置。
ＰＦＣコンバータおよび前記制御信号で前記コンバータのスイッチを制御するよう配置される、請求項１０に記載の制御装置との組合わせ。