JPH1090722A - 薄膜トランジスタ液晶表示装置及びその製造方法 - Google Patents
薄膜トランジスタ液晶表示装置及びその製造方法Info
- Publication number
- JPH1090722A JPH1090722A JP17830297A JP17830297A JPH1090722A JP H1090722 A JPH1090722 A JP H1090722A JP 17830297 A JP17830297 A JP 17830297A JP 17830297 A JP17830297 A JP 17830297A JP H1090722 A JPH1090722 A JP H1090722A
- Authority
- JP
- Japan
- Prior art keywords
- scanning line
- layer
- etch stopper
- contact hole
- gate region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 28
- 239000010409 thin film Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title description 9
- 239000004065 semiconductor Substances 0.000 claims abstract description 33
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000010408 film Substances 0.000 claims description 56
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims description 14
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000011159 matrix material Substances 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 7
- 239000010407 anodic oxide Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 走査線に所定の形状に形成されたホールを用
いて別途のマスクを用意せずに背面露光によってエッチ
ストッパを形成すること。 【解決手段】 本発明の薄膜トランジスタ液晶表示装置
は、絶縁基板３０と、前記絶縁基板上にコンタクトホー
ルＴをもって直線状に形成され、ゲート領域と非ゲート
領域が定義される走査線３２と、前記走査線を覆う第１
絶縁膜と、前記走査線の前記コンタクトホールの一部と
前記走査線の前記ゲート領域に重畳する半導体活性層３
６と、前記半導体活性層上に前記半導体活性層の一部を
露出させるように形成されるエッチストッパ３７と、前
記走査線に交差し、前記走査線の方向に突出部を有し、
前記突出部が前記露出された半導体活性層に接するよう
に形成される信号線３１と、前記信号線の前記突出部と
前記信号線の内側の一部を含む部分に定義されるソース
電極３３と、前記ソース電極に対応するように形成され
るドレイン電極３４とを含む。
いて別途のマスクを用意せずに背面露光によってエッチ
ストッパを形成すること。 【解決手段】 本発明の薄膜トランジスタ液晶表示装置
は、絶縁基板３０と、前記絶縁基板上にコンタクトホー
ルＴをもって直線状に形成され、ゲート領域と非ゲート
領域が定義される走査線３２と、前記走査線を覆う第１
絶縁膜と、前記走査線の前記コンタクトホールの一部と
前記走査線の前記ゲート領域に重畳する半導体活性層３
６と、前記半導体活性層上に前記半導体活性層の一部を
露出させるように形成されるエッチストッパ３７と、前
記走査線に交差し、前記走査線の方向に突出部を有し、
前記突出部が前記露出された半導体活性層に接するよう
に形成される信号線３１と、前記信号線の前記突出部と
前記信号線の内側の一部を含む部分に定義されるソース
電極３３と、前記ソース電極に対応するように形成され
るドレイン電極３４とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は薄膜トランジスタ液
晶表示装置（ＴＦＴ-ＬＣＤ：Thin Film Transister-Li
quid Crystal Display）及びその製造方法に係り、特に
フォトマスクを追加に使用しなくても容易にエッチスト
ッパを形成することのできる薄膜トランジスタ液晶表示
装置及びその製造方法に関する。
晶表示装置（ＴＦＴ-ＬＣＤ：Thin Film Transister-Li
quid Crystal Display）及びその製造方法に係り、特に
フォトマスクを追加に使用しなくても容易にエッチスト
ッパを形成することのできる薄膜トランジスタ液晶表示
装置及びその製造方法に関する。
【０００２】
【従来の技術】アクティブマトリックス液晶表示装置の
マトリックスアレイは薄膜トランジスタのようなスイッ
チング素子と、これに電気的に連結されており光を透過
したり反射する画素電極を基本単位とする画素子が縦横
に配列された構造を有する。この際、画素の特性を向上
させるために補助容量キャパシタを追加して形成する場
合もある。また、この画素を互いに連結する複数本のゲ
−トバスラインと複数本のデ−タバスライン及び各ゲ−
トバスラインと各デ−タバスラインの終端に形成された
複数のパッドなどが含まれた構造である。
マトリックスアレイは薄膜トランジスタのようなスイッ
チング素子と、これに電気的に連結されており光を透過
したり反射する画素電極を基本単位とする画素子が縦横
に配列された構造を有する。この際、画素の特性を向上
させるために補助容量キャパシタを追加して形成する場
合もある。また、この画素を互いに連結する複数本のゲ
−トバスラインと複数本のデ−タバスライン及び各ゲ−
トバスラインと各デ−タバスラインの終端に形成された
複数のパッドなどが含まれた構造である。
【０００３】図１は従来の薄膜トランジスタ液晶表示装
置の第１例を説明するための図面であり、背面露光によ
ってエッチストッパを形成した構造を示す。図１Ａは平
面図を、図１Ｂはその断面図を示す。
置の第１例を説明するための図面であり、背面露光によ
ってエッチストッパを形成した構造を示す。図１Ａは平
面図を、図１Ｂはその断面図を示す。
【０００４】図１に示したように、従来の一般のアクテ
ィブマトリックス液晶表示装置は、絶縁基板１０上に走
査線１と信号線２がマトリックス状に交差して画素部を
形成している。ゲート電極１１は走査線１から突出して
おり、ゲート絶縁膜１３を介して、チャネルの生成され
るドープされていない非晶質シリコン層からなる半導体
活性層１４がゲート電極１１の上部に形成されている。
半導体活性層１４上にはゲート電極１１の形状通りに形
成されたエッチストッパ１５が位置しているが、この時
のエッチストッパ１５は半導体活性層１４上に窒化膜を
形成した後、絶縁基板の下部で予め形成された走査線１
をマスクとして背面露光(back exposure)することによ
り、走査線１の形状通りに得ることができる。
ィブマトリックス液晶表示装置は、絶縁基板１０上に走
査線１と信号線２がマトリックス状に交差して画素部を
形成している。ゲート電極１１は走査線１から突出して
おり、ゲート絶縁膜１３を介して、チャネルの生成され
るドープされていない非晶質シリコン層からなる半導体
活性層１４がゲート電極１１の上部に形成されている。
半導体活性層１４上にはゲート電極１１の形状通りに形
成されたエッチストッパ１５が位置しているが、この時
のエッチストッパ１５は半導体活性層１４上に窒化膜を
形成した後、絶縁基板の下部で予め形成された走査線１
をマスクとして背面露光(back exposure)することによ
り、走査線１の形状通りに得ることができる。
【０００５】エッチストッパ１５の上端両側部分と半導
体活性層１４上にはドープされた非晶質シリコン層から
なるオーム接触層６が形成されており、その上に下部の
ゲート電極１１と一部重畳するようにソース電極１６
と、ソース電極１６に対応し、ゲート電極１１と一部重
畳したドレイン電極１７が形成されている。そして、ソ
ース／ドレイン電極１６，１７とエッチストッパ１５の
上端にはドレイン電極１７を外部と通じさせるコンタク
トホールのある保護膜(passivation)１８が形成されて
おり、このコンタクトホールを介してドレイン電極１７
に連結された画素電極１９が形成されている。
体活性層１４上にはドープされた非晶質シリコン層から
なるオーム接触層６が形成されており、その上に下部の
ゲート電極１１と一部重畳するようにソース電極１６
と、ソース電極１６に対応し、ゲート電極１１と一部重
畳したドレイン電極１７が形成されている。そして、ソ
ース／ドレイン電極１６，１７とエッチストッパ１５の
上端にはドレイン電極１７を外部と通じさせるコンタク
トホールのある保護膜(passivation)１８が形成されて
おり、このコンタクトホールを介してドレイン電極１７
に連結された画素電極１９が形成されている。
【０００６】未説明の図面符号１２はゲート電極の表面
に形成された陽極酸化膜を示す。
に形成された陽極酸化膜を示す。
【０００７】しかし、前記従来の薄膜トランジスタ液晶
表示装置はフォトレジストを使用せずに背面露光によっ
てエッチストッパを形成するという容易な利点がある
が、工程がらゲート電極の突出した走査線の形状によっ
て開口率を向上させようとする目的の下では不適な構造
をもっている。
表示装置はフォトレジストを使用せずに背面露光によっ
てエッチストッパを形成するという容易な利点がある
が、工程がらゲート電極の突出した走査線の形状によっ
て開口率を向上させようとする目的の下では不適な構造
をもっている。
【０００８】図２は従来の薄膜トランジスタ液晶表示装
置の第２例を説明するための図面であり、フォトレジス
トによる選択露光によってエッチストッパを形成した構
造を示す。図２Ａは平面図を、図２Ｂはその断面図を示
す。
置の第２例を説明するための図面であり、フォトレジス
トによる選択露光によってエッチストッパを形成した構
造を示す。図２Ａは平面図を、図２Ｂはその断面図を示
す。
【０００９】図２に示したように、従来の薄膜トランジ
スタ液晶表示装置は絶縁基板２０上に走査線２２と信号
線２１がマトリックス状に交差して画素部を形成してい
る。走査線２２はゲート電極のための突出部を形成して
いない直線形状である。信号線２１は走査線２２の下部
で査線２２の長手方向にソース電極２３を突出させる。
前記ソース電極２３に対応する位置には信号線２１と同
一の配線材であるドレイン電極２４が形成されている。
この際、ドレイン電極２４が走査線２２の一部と重畳す
るように形成されることにより、ソース２３とドレイン
２４が位置した走査線２２部分はゲートの役割を果たし
ている。（以下、上部にソース電極とドレイン電極の位
置した走査線の部位をゲート領域という。） ゲート領域２２の上部にはゲート絶縁膜２６−１を介し
て、チャネルの生成されるドープされていない非晶質シ
リコン層からなる半導体活性層２７が形成されている。
半導体活性層２７上には所定の形状を有するエッチスト
ッパ２８が位置しているが、この時のエッチストッパ２
８は半導体活性層２７上に窒化膜を形成した後、フォト
レジストを用いて所定の形状通りにフォトエッチングす
ることにより得られる。
スタ液晶表示装置は絶縁基板２０上に走査線２２と信号
線２１がマトリックス状に交差して画素部を形成してい
る。走査線２２はゲート電極のための突出部を形成して
いない直線形状である。信号線２１は走査線２２の下部
で査線２２の長手方向にソース電極２３を突出させる。
前記ソース電極２３に対応する位置には信号線２１と同
一の配線材であるドレイン電極２４が形成されている。
この際、ドレイン電極２４が走査線２２の一部と重畳す
るように形成されることにより、ソース２３とドレイン
２４が位置した走査線２２部分はゲートの役割を果たし
ている。（以下、上部にソース電極とドレイン電極の位
置した走査線の部位をゲート領域という。） ゲート領域２２の上部にはゲート絶縁膜２６−１を介し
て、チャネルの生成されるドープされていない非晶質シ
リコン層からなる半導体活性層２７が形成されている。
半導体活性層２７上には所定の形状を有するエッチスト
ッパ２８が位置しているが、この時のエッチストッパ２
８は半導体活性層２７上に窒化膜を形成した後、フォト
レジストを用いて所定の形状通りにフォトエッチングす
ることにより得られる。
【００１０】エッチストッパ２８の上端両側部分と半導
体活性層２７上にはドープされた非晶質シリコン層から
なるオーム接触層２５が形成されており、その上に下部
のゲート領域２２と一部重畳するようにソース電極２３
と、ソース電極２３に対応し、ゲート領域２２と一部重
畳するドレイン電極２４が形成されている。ソース／ド
レイン電極２３，２４とエッチストッパ２８の上端には
ドレイン電極２４を外部と通じさせるコンタクトホール
のある保護膜２６-２が形成されており、このコンタク
トホールを介してドレイン電極２４に連結された画素電
極２９が形成されている。
体活性層２７上にはドープされた非晶質シリコン層から
なるオーム接触層２５が形成されており、その上に下部
のゲート領域２２と一部重畳するようにソース電極２３
と、ソース電極２３に対応し、ゲート領域２２と一部重
畳するドレイン電極２４が形成されている。ソース／ド
レイン電極２３，２４とエッチストッパ２８の上端には
ドレイン電極２４を外部と通じさせるコンタクトホール
のある保護膜２６-２が形成されており、このコンタク
トホールを介してドレイン電極２４に連結された画素電
極２９が形成されている。
【００１１】未説明の図面符号２５はゲート領域の表面
に形成された陽極酸化膜を示す。
に形成された陽極酸化膜を示す。
【００１２】前記従来の薄膜トランジスタ液晶表示装置
は、走査線の一部をゲート領域として使用することによ
り、走査線からの突出部を形成しないために開口率を高
めることができる。しかし、エッチストッパの形成時、
配線露光を行えないために、その代案としてフォトレジ
ストを形成し、フォトマスクを追加に使用してパターン
通りに選択露光し現像しなければならない煩わしさがあ
った。これは背面露光によって走査線の形状通りにエッ
チストッパを形成すると、ソース電極と活性層との接触
が不如意であって本来の薄膜トランジスタの機能である
スイッチング素子としての機能を果たせないためであ
る。
は、走査線の一部をゲート領域として使用することによ
り、走査線からの突出部を形成しないために開口率を高
めることができる。しかし、エッチストッパの形成時、
配線露光を行えないために、その代案としてフォトレジ
ストを形成し、フォトマスクを追加に使用してパターン
通りに選択露光し現像しなければならない煩わしさがあ
った。これは背面露光によって走査線の形状通りにエッ
チストッパを形成すると、ソース電極と活性層との接触
が不如意であって本来の薄膜トランジスタの機能である
スイッチング素子としての機能を果たせないためであ
る。
【００１３】
【発明が解決しようとする課題】本発明はかかる問題点
を解決するためのもので、その目的は走査線に所定の形
状に形成されたホールを用いて別途のマスクを用意せず
に背面露光によってエッチストッパを形成することにあ
る。
を解決するためのもので、その目的は走査線に所定の形
状に形成されたホールを用いて別途のマスクを用意せず
に背面露光によってエッチストッパを形成することにあ
る。
【００１４】
発明の実施の形態１ 上記目的を達成するために、本発明の薄膜トランジスタ
液晶表示装置は、絶縁基板と、前記絶縁基板上にコンタ
クトホールをもって直線状に形成され、ゲート領域と非
ゲート領域が定義される走査線と、前記走査線を覆う第
１絶縁膜と、前記走査線の前記コンタクトホールの一部
と前記走査線の前記ゲート領域に重畳する半導体活性層
と、前記半導体活性層上に前記半導体活性層の一部を露
出させるように形成されるエッチストッパと、前記走査
線に交差し、前記走査線の方向に突出部を有し、前記突
出部が前記露出された半導体活性層に接するように形成
される信号線と、前記信号線の前記突出部と前記信号線
の内側の一部を含む部分に定義されるソース電極と、前
記ソース電極に対応するように形成されるドレイン電極
とを含むことを特徴とする。
液晶表示装置は、絶縁基板と、前記絶縁基板上にコンタ
クトホールをもって直線状に形成され、ゲート領域と非
ゲート領域が定義される走査線と、前記走査線を覆う第
１絶縁膜と、前記走査線の前記コンタクトホールの一部
と前記走査線の前記ゲート領域に重畳する半導体活性層
と、前記半導体活性層上に前記半導体活性層の一部を露
出させるように形成されるエッチストッパと、前記走査
線に交差し、前記走査線の方向に突出部を有し、前記突
出部が前記露出された半導体活性層に接するように形成
される信号線と、前記信号線の前記突出部と前記信号線
の内側の一部を含む部分に定義されるソース電極と、前
記ソース電極に対応するように形成されるドレイン電極
とを含むことを特徴とする。
【００１５】また、本発明の薄膜トランジスタ液晶表示
装置の製造方法は、絶縁基板上に第１導電層を積層する
工程と、前記第１導電層をパターン食刻して、ゲート領
域と非ゲート領域が定義され且つコンタクトホールのあ
る走査線を形成する工程と、前記走査線と前記絶縁基板
の露出された表面に第１絶縁膜を積層する工程と、前記
第１絶縁膜上に非晶質シリコン層を積層する工程と、前
記非晶質シリコン層をパターン食刻して前記走査線のゲ
ート領域と前記コンタクトホールの一部に重畳する半導
体活性層を形成する工程と、前記半導体活性層上と前記
第１絶縁膜の露出された表面に窒化膜を積層する工程
と、前記窒化膜を背面露光工程を用いてパターン食刻し
て前記走査線の形状通りに形成され、前記活性層の一部
を露出させるエッチストッパを形成する工程と、前記エ
ッチストッパ上と前記半導体活性層の露出された表面に
ドープされた非晶質シリコン層と第２導電層を順次積層
する工程と、前記第２導電層と前記ドープされた非晶質
層をパターン食刻して、前記半導体活性層に一部が接す
るソース電極と、前記ソース電極に連結される信号線
と、前記ソース電極に対応するドレイン電極を形成する
工程とを含むことを特徴とする。
装置の製造方法は、絶縁基板上に第１導電層を積層する
工程と、前記第１導電層をパターン食刻して、ゲート領
域と非ゲート領域が定義され且つコンタクトホールのあ
る走査線を形成する工程と、前記走査線と前記絶縁基板
の露出された表面に第１絶縁膜を積層する工程と、前記
第１絶縁膜上に非晶質シリコン層を積層する工程と、前
記非晶質シリコン層をパターン食刻して前記走査線のゲ
ート領域と前記コンタクトホールの一部に重畳する半導
体活性層を形成する工程と、前記半導体活性層上と前記
第１絶縁膜の露出された表面に窒化膜を積層する工程
と、前記窒化膜を背面露光工程を用いてパターン食刻し
て前記走査線の形状通りに形成され、前記活性層の一部
を露出させるエッチストッパを形成する工程と、前記エ
ッチストッパ上と前記半導体活性層の露出された表面に
ドープされた非晶質シリコン層と第２導電層を順次積層
する工程と、前記第２導電層と前記ドープされた非晶質
層をパターン食刻して、前記半導体活性層に一部が接す
るソース電極と、前記ソース電極に連結される信号線
と、前記ソース電極に対応するドレイン電極を形成する
工程とを含むことを特徴とする。
【００１６】
【発明の実施の形態】以下、添付図面に基づき本発明の
望ましい実施の形態を詳述する。
望ましい実施の形態を詳述する。
【００１７】図３は本発明による薄膜トランジスタ液晶
表示装置を説明するための図面であり、図３Ａは平面図
を、図３Ｂはその断面図を示す。
表示装置を説明するための図面であり、図３Ａは平面図
を、図３Ｂはその断面図を示す。
【００１８】図３Ａを参照すると、絶縁基板３０上に直
線状であり、所定の位置にコンタクトホールＴが形成さ
れたゲートライン３２が形成されている。コンタクトホ
ールＴのあるゲートライン３２部分はコンタクトホール
Ｔによりゲート領域と非ゲート領域とに区分される。そ
して、ゲートライン３２に交差してデータライン３１が
形成されている。データライン３１はゲートライン３２
と重畳する領域でゲートライン８２の長手方向に位置
し、ゲートライン３２に形成されたコンタクトホールＴ
の一部を覆う突起部、即ちソース電極３３に当たる部分
を有している。本実施形態において、ソース電極３３は
エッチストッパのコンタクトホールを介して非晶質シリ
コン３６に接触する。そして、画素電極３９がソース電
極３３と同一導電物質で形成されたドレイン電極３４に
連結され形成されている。
線状であり、所定の位置にコンタクトホールＴが形成さ
れたゲートライン３２が形成されている。コンタクトホ
ールＴのあるゲートライン３２部分はコンタクトホール
Ｔによりゲート領域と非ゲート領域とに区分される。そ
して、ゲートライン３２に交差してデータライン３１が
形成されている。データライン３１はゲートライン３２
と重畳する領域でゲートライン８２の長手方向に位置
し、ゲートライン３２に形成されたコンタクトホールＴ
の一部を覆う突起部、即ちソース電極３３に当たる部分
を有している。本実施形態において、ソース電極３３は
エッチストッパのコンタクトホールを介して非晶質シリ
コン３６に接触する。そして、画素電極３９がソース電
極３３と同一導電物質で形成されたドレイン電極３４に
連結され形成されている。
【００１９】図３Ｂを参照すると、ソース電極３３とド
レイン電極３４の下部には半導体活性層３６が形成され
ており、その下部にゲートライン３２のゲート領域３２
-１が位置している。従って、ソース電極３３、ドレイ
ン電極３４、及び非晶質シリコン３６が形成された部位
の下部に位置したゲートライン３２の部分のゲート領域
３２-１はスイッチング素子の機能を果たす薄膜トラン
ジスタをなす。一方、図示したように、ソース電極３３
とドレイン電極３４の下部に位置した非晶質シリコン層
３６には非直線的なチャネル領域が形成されている。ド
レイン電極３４は保護膜３５-２に形成されたコンタク
トホールを通して上部の画素電極３９に連結される。そ
して、エッチストッパ３７が走査線のゲート領域３２-
１と同形状に半導体活性層３６上にオーム接触層４０と
接して形成されている。
レイン電極３４の下部には半導体活性層３６が形成され
ており、その下部にゲートライン３２のゲート領域３２
-１が位置している。従って、ソース電極３３、ドレイ
ン電極３４、及び非晶質シリコン３６が形成された部位
の下部に位置したゲートライン３２の部分のゲート領域
３２-１はスイッチング素子の機能を果たす薄膜トラン
ジスタをなす。一方、図示したように、ソース電極３３
とドレイン電極３４の下部に位置した非晶質シリコン層
３６には非直線的なチャネル領域が形成されている。ド
レイン電極３４は保護膜３５-２に形成されたコンタク
トホールを通して上部の画素電極３９に連結される。そ
して、エッチストッパ３７が走査線のゲート領域３２-
１と同形状に半導体活性層３６上にオーム接触層４０と
接して形成されている。
【００２０】未説明の３２-２はコンタクトホールを挟
んで両側に位置したゲートラインのうち非ゲート領域
を、３５-１はゲート絶縁膜を、３８は走査線の表面上
に形成される陽極酸化膜を示す。
んで両側に位置したゲートラインのうち非ゲート領域
を、３５-１はゲート絶縁膜を、３８は走査線の表面上
に形成される陽極酸化膜を示す。
【００２１】図４Ａないし図６Ｆは本発明による液晶表
示装置の製造工程図である。
示装置の製造工程図である。
【００２２】まず、図４Ａに示したように、絶縁基板３
０上にスパッタ装備を用いて第１導電物質層を形成す
る。以後、導電層をパターン食刻して所定部分にコンタ
クトホールＴが形成されたゲートライン３２を形成す
る。コンタクトホールのあつゲートライン部分は２つの
領域３２-１、３２-２に分けられるが、このうち一つの
領域３２-１はゲート領域となり、もう一つの領域は非
ゲート領域３２-２となる。第１導電物質としてはアル
ミニウム、アルミニウム合金、モリブデン、モリブデン
合金、及び陽極酸化可能な金属うちいずれか一つを用い
る。以後、ゲートライン３２の表面上に陽極酸化膜を形
成する。
０上にスパッタ装備を用いて第１導電物質層を形成す
る。以後、導電層をパターン食刻して所定部分にコンタ
クトホールＴが形成されたゲートライン３２を形成す
る。コンタクトホールのあつゲートライン部分は２つの
領域３２-１、３２-２に分けられるが、このうち一つの
領域３２-１はゲート領域となり、もう一つの領域は非
ゲート領域３２-２となる。第１導電物質としてはアル
ミニウム、アルミニウム合金、モリブデン、モリブデン
合金、及び陽極酸化可能な金属うちいずれか一つを用い
る。以後、ゲートライン３２の表面上に陽極酸化膜を形
成する。
【００２３】次いで、図４Ｂに示したように、陽極酸化
膜上に第１絶縁膜３５-１を形成する。この際、第１絶
縁膜としてシリコン酸化膜或いはシリコン窒化膜が使わ
れる。以後、第１絶縁膜３５-１上に非晶質シリコン層
を積層した後、非晶質シリコン層をゲートラインのゲー
ト領域３２-１に当たる部分に重畳するようにパターン
食刻して半導体活性層３６を形成する。
膜上に第１絶縁膜３５-１を形成する。この際、第１絶
縁膜としてシリコン酸化膜或いはシリコン窒化膜が使わ
れる。以後、第１絶縁膜３５-１上に非晶質シリコン層
を積層した後、非晶質シリコン層をゲートラインのゲー
ト領域３２-１に当たる部分に重畳するようにパターン
食刻して半導体活性層３６を形成する。
【００２４】その後、図５Ｃに示したように、半導体活
性層３６とゲート絶縁膜３５-１の露出された表面上に
エッチストッパ用絶縁膜３７ａを積層し、引き続き陽性
感光性をもつフォトレジスト層を積層した後、基板の背
面から光を照射する背面露光を施す。従って、光は走査
線を除いた部分を通過してフォトレジスト層に達する。
以後、現像工程を施すと、フォトレジストの非露光部
分、即ち走査線のような形状のフォトレジストパターン
５０が形成される。この際、エッチストッパ用絶縁膜と
しては窒化膜を形成して用いることができる。
性層３６とゲート絶縁膜３５-１の露出された表面上に
エッチストッパ用絶縁膜３７ａを積層し、引き続き陽性
感光性をもつフォトレジスト層を積層した後、基板の背
面から光を照射する背面露光を施す。従って、光は走査
線を除いた部分を通過してフォトレジスト層に達する。
以後、現像工程を施すと、フォトレジストの非露光部
分、即ち走査線のような形状のフォトレジストパターン
５０が形成される。この際、エッチストッパ用絶縁膜と
しては窒化膜を形成して用いることができる。
【００２５】次に、図５Ｄに示したように、フォトレジ
ストパターン５０をマスクとして下部にあるエッチスト
ッパ用絶縁膜を食刻して、走査線のような形状のエッチ
ストッパ３７を形成する。以後、次の工程のためにフォ
トレジストパターンを除去する。
ストパターン５０をマスクとして下部にあるエッチスト
ッパ用絶縁膜を食刻して、走査線のような形状のエッチ
ストッパ３７を形成する。以後、次の工程のためにフォ
トレジストパターンを除去する。
【００２６】次いで、図６Ｅに示したように、エッチス
トッパ３７、露出された非晶質シリコン層及び露出され
た第１絶縁膜上にドープされた非晶質シリコン層と第２
導電層を連続的に形成する。以後、所定の形状通りに第
２導電層をパターン食刻して突出部を有するデータライ
ンとドレイン電極８４を形成する。以後、データライン
とドレイン電極３４をマスクとして下部のドープされた
非晶質シリコン層を食刻してオーム接触層４０を形成す
る。
トッパ３７、露出された非晶質シリコン層及び露出され
た第１絶縁膜上にドープされた非晶質シリコン層と第２
導電層を連続的に形成する。以後、所定の形状通りに第
２導電層をパターン食刻して突出部を有するデータライ
ンとドレイン電極８４を形成する。以後、データライン
とドレイン電極３４をマスクとして下部のドープされた
非晶質シリコン層を食刻してオーム接触層４０を形成す
る。
【００２７】この際、データラインの突出部と突出部の
近傍のデータラインの内側の一部がソース電極３３に限
定される。従って、平面図に示したように非直線形、即
ちＬ形のチャネルが得られる。
近傍のデータラインの内側の一部がソース電極３３に限
定される。従って、平面図に示したように非直線形、即
ちＬ形のチャネルが得られる。
【００２８】図６Ｆに示したように、露出された基板の
表面にスパッタ装置を用いてシリコン酸化膜或いはシリ
コン窒化膜からなる保護膜３５-２を形成する。以後、
保護膜３５-２をパターン食刻してドレイン電極３４の
一部を露出させるコンタクトホールを形成する。
表面にスパッタ装置を用いてシリコン酸化膜或いはシリ
コン窒化膜からなる保護膜３５-２を形成する。以後、
保護膜３５-２をパターン食刻してドレイン電極３４の
一部を露出させるコンタクトホールを形成する。
【００２９】その後、保護膜８５−２とドレイン電極３
４の露出された表面に透明導電層を蒸着した後、パター
ン食刻してドレイン電極３４に連結される画素電極３９
を形成する。
４の露出された表面に透明導電層を蒸着した後、パター
ン食刻してドレイン電極３４に連結される画素電極３９
を形成する。
【００３０】発明の実施の形態２ 上述した製造方法によって完成されるエッチストッパは
言及したように、走査線のような形状に形成される。と
ころが、エッチストッパはオーム接触層を食刻する過程
で生じる半導体活性層の食刻を防止するために形成する
ものであって、半導体活性層上にのみ形成することもで
きる。
言及したように、走査線のような形状に形成される。と
ころが、エッチストッパはオーム接触層を食刻する過程
で生じる半導体活性層の食刻を防止するために形成する
ものであって、半導体活性層上にのみ形成することもで
きる。
【００３１】まず、図４Ａで説明したように、絶縁基板
上にコンタクトホ−ル、ゲ−ト領域３２−１及び非ゲ−
ト領域３２−２を有するゲ−トラインと陽極酸化膜３８
を形成する。
上にコンタクトホ−ル、ゲ−ト領域３２−１及び非ゲ−
ト領域３２−２を有するゲ−トラインと陽極酸化膜３８
を形成する。
【００３２】その後、図７Ａに示したように、第１絶縁
膜３５−１、非晶質シリコン層３６ａ、エッチストッパ
用絶縁膜を蒸着し続ける。図５Ｃに基づき説明したよう
に、一般の背面露光方法を用いてエッチストッパ用絶縁
膜を形成する。従って、ゲ−トラインのような形状を有
するエッチストッパ３７が得られる。
膜３５−１、非晶質シリコン層３６ａ、エッチストッパ
用絶縁膜を蒸着し続ける。図５Ｃに基づき説明したよう
に、一般の背面露光方法を用いてエッチストッパ用絶縁
膜を形成する。従って、ゲ−トラインのような形状を有
するエッチストッパ３７が得られる。
【００３３】その後、図７Ｂに示したように、走査線の
ような形状を有するエッチストッパ３７をパタ−ン食刻
して所定部分のみ残し全部取り除く。すなわち、走査線
のゲ−ト領域３２−１に当たる部分にのみエッチストッ
パ３７を残すが、これは予め作られたマスクパタ−ンを
用いて得られる。以後、全面に蒸着された非晶質シリコ
ン層３６ａをパタ−ン食刻してエッチストッパ３７の外
側に所定部分が露出される非晶質シリコン層３６を形成
する。
ような形状を有するエッチストッパ３７をパタ−ン食刻
して所定部分のみ残し全部取り除く。すなわち、走査線
のゲ−ト領域３２−１に当たる部分にのみエッチストッ
パ３７を残すが、これは予め作られたマスクパタ−ンを
用いて得られる。以後、全面に蒸着された非晶質シリコ
ン層３６ａをパタ−ン食刻してエッチストッパ３７の外
側に所定部分が露出される非晶質シリコン層３６を形成
する。
【００３４】次いで、図６Ｅないし図６Ｆを参照して説
明した通り、後続工程を進行してオーム接触層、信号
線、ソ−ス電極、ドレイン電極、保護膜、及び画素電極
を形成する。
明した通り、後続工程を進行してオーム接触層、信号
線、ソ−ス電極、ドレイン電極、保護膜、及び画素電極
を形成する。
【００３５】
【発明の効果】以上述べたように、本発明のアクティブ
マトリックス液晶表示装置のマトリックスアレイは、ゲ
−トライン上にコンタクトホ−ルを形成する場合には開
口率を減少せずに背面露光によりエッチストッパを容易
に形成しうる。すなわち、マスクを別に備えなくても予
め形成されたゲ−トラインをマスクとしてエッチストッ
パを形成することができて、工程上有利である。
マトリックス液晶表示装置のマトリックスアレイは、ゲ
−トライン上にコンタクトホ−ルを形成する場合には開
口率を減少せずに背面露光によりエッチストッパを容易
に形成しうる。すなわち、マスクを別に備えなくても予
め形成されたゲ−トラインをマスクとしてエッチストッ
パを形成することができて、工程上有利である。
【図１】従来の薄膜トランジスタ液晶表示装置の第１例
を説明するための図面。
を説明するための図面。
【図２】従来の薄膜トランジスタ液晶表示装置の第２例
を説明するための図面。
を説明するための図面。
【図３】本発明による薄膜トランジスタ液晶表示装置の
平面図。
平面図。
【図４】本発明による薄膜トランジスタ液晶表示装置の
製造工程図。
製造工程図。
【図５】本発明による薄膜トランジスタ液晶表示装置の
製造工程図。
製造工程図。
【図６】本発明による薄膜トランジスタ液晶表示装置の
製造工程図。
製造工程図。
【図７】本発明による薄膜トランジスタ液晶表示装置の
他の製造工程図。
他の製造工程図。
３０ 絶縁基板 ３１ 信号線 ３２ 走査線 ３２−１ ゲート領域 ３３ ソース電極 ３４ ドレイン電極 ３５−１ ゲート絶縁膜 ３５−２ 保護膜 ３６ 半導体活性層 ３７ エッチストッパ ３８ 陽極酸化膜 ３９ 画素電極 ４０ オーム接触層
Claims (9)
- 【請求項１】 絶縁基板と、 前記絶縁基板上にコンタクトホールをもって直線状に形
成され、ゲート領域と非ゲート領域が定義される走査線
と、 前記走査線を覆う第１絶縁膜と、 前記走査線の前記コンタクトホールの一部と前記走査線
の前記ゲート領域に重畳する半導体活性層と、 前記半導体活性層上に前記半導体活性層の一部を露出さ
せるように形成されるエッチストッパと、 前記走査線に交差し、前記走査線の方向に突出部を有
し、前記突出部が前記露出された半導体活性層に接する
ように形成される信号線と、 前記信号線の前記突出部と前記信号線の内側の一部を含
む部分に定義されるソース電極と、 前記ソース電極に対応するように形成されるドレイン電
極とを備える薄膜トランジスタ液晶表示装置。 - 【請求項２】 前記エッチストッパは前記走査線の形状
通りに形成され、前記走査線のコンタクトホールと同一
の位置にコンタクトホールを有することを特徴とする請
求項１記載の薄膜トランジスタ液晶表示装置。 - 【請求項３】 前記エッチストッパは前記走査線の前記
ゲート領域と同じ形状に形成されていることを特徴とす
る請求項１記載の薄膜トランジスタ液晶表示装置。 - 【請求項４】 前記走査線は前記ソース電極の一側及び
前記ドレイン電極とは部分的に重畳する突出部分が形成
されていることを特徴とする請求項１記載の薄膜トラン
ジスタ液晶表示装置。 - 【請求項５】 前記基板の全面に形成され、前記ドレイ
ン電極の一部を露出させるコンタクトホールを有する第
２絶縁膜と、 前記第２絶縁膜上に前記ドレイン電極の露出された部分
に連結されるように形成される画素電極とを含むことを
特徴とする請求項１記載の薄膜トランジスタ液晶表示装
置。 - 【請求項６】 絶縁基板上に第１導電層を積層する工程
と、 前記第１導電層をパターン食刻して、ゲート領域と非ゲ
ート領域が定義され且つコンタクトホールのある走査線
を形成する工程と、 前記走査線と前記絶縁基板の露出された表面に第１絶縁
膜を積層する工程と、 前記第１絶縁膜上に非晶質シリコン層を積層する工程
と、 前記非晶質シリコン層をパターン食刻して前記走査線の
ゲート領域と前記コンタクトホールの一部に重畳する半
導体活性層を形成する工程と、 前記半導体活性層上と前記第１絶縁膜の露出された表面
に窒化膜を積層する工程と、 前記窒化膜を背面露光工程を用いてパターン食刻して前
記走査線の形状通りに形成され、前記活性層の一部を露
出させるエッチストッパを形成する工程と、 前記エッチストッパ上と前記半導体活性層の露出された
表面にドープされた非晶質シリコン層と第２導電層を順
次積層する工程と、 前記第２導電層と前記ドープされた非晶質層をパターン
食刻して、前記半導体活性層に一部が接するソース電極
と、前記ソース電極に連結される信号線と、前記ソース
電極に対応するドレイン電極を形成する工程とを含むこ
とを特徴とする薄膜トランジスタ液晶表示装置の製造方
法。 - 【請求項７】 前記背面露光工程を用いる前記エッチス
トッパの形成工程は、 前記窒化膜上に陽性形のフォトレジスト層を連続蒸着す
る工程と、 前記基板の背面で前記走査線をマスクとして前記フォト
レジスト層を選択露光する工程と、 前記選択露光されたフォトレジスト層を現像してフォト
レジストパターンを形成する工程と、 前記フォトレジストパターンをマスクとして前記窒化膜
を食刻してエッチストッパを形成する工程とを含むこと
を特徴とする請求項６記載の薄膜トランジスタ液晶表示
装置の製造方法。 - 【請求項８】 前記基板の全面に第２絶縁層を積層する
工程と、 前記第２絶縁膜をパターン食刻して前記ドレイン電極の
一部を露出させるコンタクトホールを形成する工程と、 前記コンタクトホールを通して前記ドレイン電極に連結
される画素電極を形成する工程とをさらに含むことを特
徴とする請求項６記載の薄膜トランジスタ液晶表示装置
の製造方法。 - 【請求項９】 絶縁基板上に第１導電層を積層する工程
と、 前記第１導電層をパターン食刻して、ゲート領域と、前
記ゲート領域の一側に位置するコンタクトホールと、前
記ゲート領域及び前記コンタクトホールに連結される非
ゲート領域を有する走査線を形成する工程と、 前記走査線と前記絶縁基板の露出された表面に第１絶縁
膜、非晶質シリコン層、窒化膜を連続積層する工程と、 前記窒化膜を背面露光工程を用いてパターン食刻して、
前記走査線の形状通りに形成され、前記活性層の一部を
露出させるエッチストッパを形成する工程と、 前記エッチストッパをパターン食刻して前記走査線のゲ
ート領域に当たる部分のみを残留させる工程と、 前記非晶質シリコン層をパターン食刻して、前記エッチ
ストッパの外側に露出される半導体活性層を形成する工
程と、 全面にドープされた非晶質シリコン層と第２導電層を順
次積層する工程と、 前記第２導電層と前記ドープされた非晶質層をパターン
食刻して、前記半導体活性層に一部が接するソース電極
と、前記ソース電極に連結される信号線と、前記ソース
電極に対応するドレイン電極を形成する工程とを含むこ
とを特徴とする薄膜トランジスタ液晶表示装置の製造方
法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR96-36719 | 1996-08-30 | ||
| KR1019960036719A KR100219118B1 (ko) | 1996-08-30 | 1996-08-30 | 박막트랜지스터 액정표시장치 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090722A true JPH1090722A (ja) | 1998-04-10 |
| JP4111282B2 JP4111282B2 (ja) | 2008-07-02 |
Family
ID=19471617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17830297A Expired - Lifetime JP4111282B2 (ja) | 1996-08-30 | 1997-07-03 | 薄膜トランジスタ液晶表示装置及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5969778A (ja) |
| JP (1) | JP4111282B2 (ja) |
| KR (2) | KR100219118B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100524030B1 (ko) * | 2001-06-08 | 2005-10-27 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법 |
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| KR101329406B1 (ko) * | 2006-12-23 | 2013-11-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262954B1 (ko) * | 1997-09-03 | 2000-08-01 | 구본준 | 액정 표시 장치 제조 방법 및 그 제조 방법에 의한 구조 |
| JP4118484B2 (ja) | 2000-03-06 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2001257350A (ja) | 2000-03-08 | 2001-09-21 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP4118485B2 (ja) | 2000-03-13 | 2008-07-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP4700160B2 (ja) | 2000-03-13 | 2011-06-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP4683688B2 (ja) | 2000-03-16 | 2011-05-18 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| JP4393662B2 (ja) | 2000-03-17 | 2010-01-06 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
| TW498178B (en) * | 2000-05-02 | 2002-08-11 | Hannstar Display Corp | Manufacturing method and structure for in-plane switching mode liquid crystal display unit |
| US6900084B1 (en) | 2000-05-09 | 2005-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a display device |
| US6734924B2 (en) * | 2000-09-08 | 2004-05-11 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| JP4596101B2 (ja) * | 2000-10-18 | 2010-12-08 | 日本電気株式会社 | 液晶表示装置 |
| US7167226B2 (en) * | 2000-11-02 | 2007-01-23 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device having particular configuration of pixel electrodes |
| KR100617027B1 (ko) * | 2000-12-15 | 2006-08-30 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 제조방법 |
| KR100379824B1 (ko) * | 2000-12-20 | 2003-04-11 | 엘지.필립스 엘시디 주식회사 | 식각용액 및 식각용액으로 패턴된 구리배선을 가지는전자기기용 어레이기판 |
| US7071037B2 (en) | 2001-03-06 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| KR100838185B1 (ko) * | 2001-09-24 | 2008-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 |
| KR100475108B1 (ko) * | 2001-12-22 | 2005-03-10 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조 방법 |
| TW540137B (en) * | 2002-07-16 | 2003-07-01 | Hannstar Display Corp | TFT LCD, the semiconductor structure thereof, and the fabrication method thereof |
| KR100519372B1 (ko) * | 2002-12-31 | 2005-10-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| KR100640216B1 (ko) * | 2004-05-29 | 2006-10-31 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널 및 그 제조방법 |
| KR101189709B1 (ko) * | 2006-10-09 | 2012-10-10 | 삼성디스플레이 주식회사 | 표시 기판, 이의 제조 방법 및 이를 구비하는 표시 장치 |
| CN101364603A (zh) * | 2007-08-10 | 2009-02-11 | 北京京东方光电科技有限公司 | 一种tft阵列基板结构及其制造方法 |
| CN104345510B (zh) * | 2014-09-26 | 2017-10-03 | 京东方科技集团股份有限公司 | 液晶面板以及液晶面板的制造方法 |
| TWI685694B (zh) * | 2019-03-05 | 2020-02-21 | 友達光電股份有限公司 | 畫素結構 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2605442B1 (fr) * | 1986-10-17 | 1988-12-09 | Thomson Csf | Ecran de visualisation electrooptique a transistors de commande et procede de realisation |
| US4955697A (en) * | 1987-04-20 | 1990-09-11 | Hitachi, Ltd. | Liquid crystal display device and method of driving the same |
| US5032883A (en) * | 1987-09-09 | 1991-07-16 | Casio Computer Co., Ltd. | Thin film transistor and method of manufacturing the same |
| JP2807496B2 (ja) * | 1989-08-11 | 1998-10-08 | シャープ株式会社 | アクティブマトリクス基板 |
| US5058995A (en) * | 1990-03-15 | 1991-10-22 | Thomson Consumer Electronics, Inc. | Pixel electrode structure for liquid crystal display devices |
| KR920006894A (ko) * | 1990-09-27 | 1992-04-28 | 쓰지 하루오 | 액티브 매트릭스 표시장치 |
| JPH0534720A (ja) * | 1991-07-29 | 1993-02-12 | Toshiba Corp | アクテイブマトリクス型液晶表示装置 |
| US5441905A (en) * | 1993-04-29 | 1995-08-15 | Industrial Technology Research Institute | Process of making self-aligned amorphous-silicon thin film transistors |
| US5414283A (en) * | 1993-11-19 | 1995-05-09 | Ois Optical Imaging Systems, Inc. | TFT with reduced parasitic capacitance |
| JPH07221316A (ja) * | 1994-02-03 | 1995-08-18 | Casio Comput Co Ltd | 薄膜トランジスタの製造方法 |
| JPH07271020A (ja) * | 1994-03-18 | 1995-10-20 | Internatl Business Mach Corp <Ibm> | ブラックマトリックス形成用感光性組成物、カラーフィルター基板及びそれを用いた液晶表示装置 |
| JP2797972B2 (ja) * | 1994-06-28 | 1998-09-17 | 日本電気株式会社 | アクティブマトリクス型液晶表示装置 |
-
1996
- 1996-08-30 KR KR1019960036719A patent/KR100219118B1/ko not_active IP Right Cessation
-
1997
- 1997-03-05 KR KR1019970007221A patent/KR100248124B1/ko not_active IP Right Cessation
- 1997-04-16 US US08/843,507 patent/US5969778A/en not_active Expired - Lifetime
- 1997-07-03 JP JP17830297A patent/JP4111282B2/ja not_active Expired - Lifetime
-
1999
- 1999-05-14 US US09/311,597 patent/US6130729A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660813B1 (ko) * | 1999-12-31 | 2006-12-26 | 엘지.필립스 엘시디 주식회사 | 엑스레이 디텍터용 어레이기판 제조방법 |
| KR100524030B1 (ko) * | 2001-06-08 | 2005-10-27 | 엔이씨 엘씨디 테크놀로지스, 엘티디. | 액티브 매트릭스형 액정 표시 장치 및 그 제조 방법 |
| KR101329406B1 (ko) * | 2006-12-23 | 2013-11-14 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4111282B2 (ja) | 2008-07-02 |
| KR100248124B1 (ko) | 2000-03-15 |
| US6130729A (en) | 2000-10-10 |
| US5969778A (en) | 1999-10-19 |
| KR100219118B1 (ko) | 1999-09-01 |
| KR19980016969A (ko) | 1998-06-05 |
| KR19980072402A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1090722A (ja) | 薄膜トランジスタ液晶表示装置及びその製造方法 | |
| US7049215B2 (en) | Thin film transistor array panel and fabricating method thereof | |
| JP3654474B2 (ja) | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 | |
| US6927105B2 (en) | Thin film transistor array substrate and manufacturing method thereof | |
| US7084430B2 (en) | Pixel structure and fabricating method thereof | |
| US5998230A (en) | Method for making liquid crystal display device with reduced mask steps | |
| US5751020A (en) | Structure of a liquid crystal display unit having exposed channel region | |
| US6713786B2 (en) | Thin film transistors with self-aligned transparent pixel electrode | |
| US6043000A (en) | Method for manufacturing a semiconductor device | |
| US5008218A (en) | Method for fabricating a thin film transistor using a silicide as an etch mask | |
| CN113782493A (zh) | 阵列基板的制备方法及阵列基板 | |
| JPH1092933A (ja) | 半導体装置の製造方法 | |
| JP4152396B2 (ja) | 薄膜トランジスタアレイの製造方法 | |
| JP3019047B2 (ja) | アクティブマトリクス型ｔｆｔ素子アレイ | |
| JPS61224359A (ja) | 薄膜トランジスタアレイの製造法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| KR100601171B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100488945B1 (ko) | 디지털 엑스레이 검출기용 박막트랜지스터 어레이 패널제조방법 | |
| JP2002314088A (ja) | 薄膜トランジスタアレイ基板の製造方法及び当該方法により製造された薄膜トランジスタアレイ基板を用いた液晶表示装置 | |
| KR100474388B1 (ko) | 박막트랜지스터구조및그제조방법 | |
| KR100234893B1 (ko) | 액정표시장치 및 그 제조방법 | |
| KR20000061175A (ko) | 액정표시장치의 제조방법 | |
| KR100687334B1 (ko) | 박막트랜지스터의 제조방법 | |
| JPH04217230A (ja) | 液晶表示素子およびその製造方法 | |
| KR100476048B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040617 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071105 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080402 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130418 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140418 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |