JPH1050863A - Mosトランジスタ及びその製造方法 - Google Patents
Mosトランジスタ及びその製造方法Info
- Publication number
- JPH1050863A JPH1050863A JP9121172A JP12117297A JPH1050863A JP H1050863 A JPH1050863 A JP H1050863A JP 9121172 A JP9121172 A JP 9121172A JP 12117297 A JP12117297 A JP 12117297A JP H1050863 A JPH1050863 A JP H1050863A
- Authority
- JP
- Japan
- Prior art keywords
- well
- floating well
- conductivity type
- region
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 58
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000002019 doping agent Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims description 29
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 4
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 239000011810 insulating material Substances 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 8
- 238000002513 implantation Methods 0.000 abstract description 7
- 238000000926 separation method Methods 0.000 abstract description 5
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000002955 isolation Methods 0.000 description 17
- 239000000463 material Substances 0.000 description 14
- 108091006146 Channels Proteins 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000013078 crystal Substances 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000010408 film Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- GIIZNNXWQWCKIB-UHFFFAOYSA-N Serevent Chemical compound C1=C(O)C(CO)=CC(C(O)CNCCCCCCOCCCCC=2C=CC=CC=2)=C1 GIIZNNXWQWCKIB-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000001534 heteroepitaxy Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 229940090585 serevent Drugs 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 バイポーラ効果と、バルク単結晶技術におけ
る低い接合キャパシタンスとを兼ね備えた半導体デバイ
スを提供する。 【解決手段】 分離されたP型ウェルが、電界分離領域
(例えばSTI)の下を延びないように分離されたP型
ウェルが調整され、ソース/ドレイン(S−D)ダイオ
ード及びウェルダイオードの空乏領域がP型ウェル内で
重なり合わずにちょうど出会う(併合する)ようにP型
ウェルと下部の埋め込みN型ウェルの幅とドーピングが
調整された、分離されたP型ウェルを有するNFETを
含む電界分離領域を有するCMOS集積回路。
る低い接合キャパシタンスとを兼ね備えた半導体デバイ
スを提供する。 【解決手段】 分離されたP型ウェルが、電界分離領域
(例えばSTI)の下を延びないように分離されたP型
ウェルが調整され、ソース/ドレイン(S−D)ダイオ
ード及びウェルダイオードの空乏領域がP型ウェル内で
重なり合わずにちょうど出会う(併合する)ようにP型
ウェルと下部の埋め込みN型ウェルの幅とドーピングが
調整された、分離されたP型ウェルを有するNFETを
含む電界分離領域を有するCMOS集積回路。
Description
【0001】
【発明の属する技術分野】本発明は、併合空乏領域を伴
う分離されたウェルを有するFETを備えたCMOS構
造及びその製造方法に関する。
う分離されたウェルを有するFETを備えたCMOS構
造及びその製造方法に関する。
【0002】
【従来の技術】相補型金属酸化膜半導体(CMOS)技
術では、従来から論理素子を形成するのにNMOSトラ
ンジスタとPMOSトランジスタの双方を利用してい
る。周知のように、CMOS技術の大きな利点は、電力
消費量が最小になることである。
術では、従来から論理素子を形成するのにNMOSトラ
ンジスタとPMOSトランジスタの双方を利用してい
る。周知のように、CMOS技術の大きな利点は、電力
消費量が最小になることである。
【0003】CMOS構造の製造における従来の一方法
は、P型基板に直接接続するP型ウェルをもつNFET
を形成することである。しかしながら、高度なCMOS
技術では、ボディー効果(すなわち、ウェルに逆バイア
スがかかるとVtが増加する)により性能が低下する。
この性能の低下は供給電圧が下がるにつれて顕著にな
る。この問題は、各NFETをそれ自体のP型ウェル内
で分離することにより解消された。すなわち、従来技術
によるもう1つの種類のNFET設計は、例えばJ.ヘ
イデン(Hayden)らがIEEE Trans. Electron Dev., v.
41, p. 2318(1994)に記載しているように、多重ウェ
ル工程においてP+型基板とP型ウェルとの間に形成さ
れたN型ウェルを必要とするものである。また、このよ
うにして形成された、電気的に接続されてはいるが独立
しているP型ウェルは、例えば米国特許第417050
1号ハジェザーデ(Khajezadeh)に記載されている。し
かしながら、接続されたN−P型ウェルは、各デバイス
がそれ自体のボディーソース接続をもつ場合にしかボデ
ィー効果をなくすことができず、余分のレイアウト領域
を必要とし、デバイス電流の増大または接合キャパシタ
ンスの減少をもたらさない。さらに、このようにして形
成された従来の高性能CMOS SRAMでは、臨界電
荷が小さいため、ソフト・エラー率が高い。
は、P型基板に直接接続するP型ウェルをもつNFET
を形成することである。しかしながら、高度なCMOS
技術では、ボディー効果(すなわち、ウェルに逆バイア
スがかかるとVtが増加する)により性能が低下する。
この性能の低下は供給電圧が下がるにつれて顕著にな
る。この問題は、各NFETをそれ自体のP型ウェル内
で分離することにより解消された。すなわち、従来技術
によるもう1つの種類のNFET設計は、例えばJ.ヘ
イデン(Hayden)らがIEEE Trans. Electron Dev., v.
41, p. 2318(1994)に記載しているように、多重ウェ
ル工程においてP+型基板とP型ウェルとの間に形成さ
れたN型ウェルを必要とするものである。また、このよ
うにして形成された、電気的に接続されてはいるが独立
しているP型ウェルは、例えば米国特許第417050
1号ハジェザーデ(Khajezadeh)に記載されている。し
かしながら、接続されたN−P型ウェルは、各デバイス
がそれ自体のボディーソース接続をもつ場合にしかボデ
ィー効果をなくすことができず、余分のレイアウト領域
を必要とし、デバイス電流の増大または接合キャパシタ
ンスの減少をもたらさない。さらに、このようにして形
成された従来の高性能CMOS SRAMでは、臨界電
荷が小さいため、ソフト・エラー率が高い。
【0004】一方、シリコン・オン・インシュレータ
(SOI)デバイスは、バルクCMOS技術よりもすぐ
れた性能をもたらすと予想されてきた。すなわち、同じ
チャンネル長の場合、SOIは、浮遊ウェルによって生
じるバイポーラ効果及び小さな接合キャパシタンスによ
り、約50%すぐれた性能を有する。しかしながら、S
OIが商業的実施のために実現可能な技術となるには、
コスト及び素材の品質について多くの問題を解決する必
要がある。例えば、SIMOX(酸素注入シリコン)ま
たはSOS(シリコン・オン・サファイア)SOI材に
おけるチャンネル移動度は、バルクまたはエピタキシャ
ル・シリコンのそれとは比較にならない。また、シラン
とホスト結晶の反応による自己ドーピングによって生じ
るヘテロエピタキシ界面において、不純物の濃度が高く
かつ制御不能になる可能性があり、あるいはSOSの場
合には、サファイアがアルミニウムに還元されて、それ
がシリコン層内に拡散する。また、酸素の注入、あるい
はシリコンとホスト結晶との格子定数の不一致が原因
で、欠陥密度が高くなる問題が生じることがある。さら
に、格子定数の不一致は界面で最も顕著であるため、デ
バイス品質の薄膜エピタキシ層を成長させることが困難
になる可能性がある。さらに、シリコンとホスト結晶の
間の線膨張率の違いにより、シリコン薄膜内に圧縮−引
張応力(SOS内の応力は圧縮性である)が生じること
がある。SOIに付随する前記の問題に対処するために
種々の手法が追求されてきたが、完全な解決方法は生ま
れていない。
(SOI)デバイスは、バルクCMOS技術よりもすぐ
れた性能をもたらすと予想されてきた。すなわち、同じ
チャンネル長の場合、SOIは、浮遊ウェルによって生
じるバイポーラ効果及び小さな接合キャパシタンスによ
り、約50%すぐれた性能を有する。しかしながら、S
OIが商業的実施のために実現可能な技術となるには、
コスト及び素材の品質について多くの問題を解決する必
要がある。例えば、SIMOX(酸素注入シリコン)ま
たはSOS(シリコン・オン・サファイア)SOI材に
おけるチャンネル移動度は、バルクまたはエピタキシャ
ル・シリコンのそれとは比較にならない。また、シラン
とホスト結晶の反応による自己ドーピングによって生じ
るヘテロエピタキシ界面において、不純物の濃度が高く
かつ制御不能になる可能性があり、あるいはSOSの場
合には、サファイアがアルミニウムに還元されて、それ
がシリコン層内に拡散する。また、酸素の注入、あるい
はシリコンとホスト結晶との格子定数の不一致が原因
で、欠陥密度が高くなる問題が生じることがある。さら
に、格子定数の不一致は界面で最も顕著であるため、デ
バイス品質の薄膜エピタキシ層を成長させることが困難
になる可能性がある。さらに、シリコンとホスト結晶の
間の線膨張率の違いにより、シリコン薄膜内に圧縮−引
張応力(SOS内の応力は圧縮性である)が生じること
がある。SOIに付随する前記の問題に対処するために
種々の手法が追求されてきたが、完全な解決方法は生ま
れていない。
【0005】従って、本発明以前には、バルク(単結
晶)シリコンの高い品質を維持しながら、P型ウェルを
分離しキャパシタンスを減少させることにより、CMO
S及びSOIそれぞれの従来技術による欠点を回避しな
がらそれらの利点を有効に兼ね備えた、CMOS構造と
その製造方法の必要性は依然として満たされていない。
晶)シリコンの高い品質を維持しながら、P型ウェルを
分離しキャパシタンスを減少させることにより、CMO
S及びSOIそれぞれの従来技術による欠点を回避しな
がらそれらの利点を有効に兼ね備えた、CMOS構造と
その製造方法の必要性は依然として満たされていない。
【0006】
【発明が解決しようとする課題】本発明の目的は、バイ
ポーラ効果と、バルク単結晶技術における低い接合キャ
パシタンスとを兼ね備えた半導体デバイスを提供するこ
とである。
ポーラ効果と、バルク単結晶技術における低い接合キャ
パシタンスとを兼ね備えた半導体デバイスを提供するこ
とである。
【0007】
【課題を解決するための手段】上記及びその他の目的、
利点、及び利益は、分離される浅いウェル(例えばP型
ウェル)の幅及びドーピング、ならびに反対導電型の下
側の埋め込みウェル(例えば埋め込みN型ウェル)が、
ソース/ドレイン(S−D)ダイオード及びP−N型ウ
ェル・ダイオードの空乏領域がその浅いウェル内でちょ
うど出会う(併合する)ように調節された、分離された
浅いウェル(例えばP型ウェル)を有するFETを含
む、活性領域の周囲に局所的フィールド分離領域を有す
るCMOS集積回路を提供する本発明において達成され
る。また、本発明のもう1つの大きな特徴は、浅い分離
ウェルの垂直深さが、隣接するフィールド分離手段(例
えば浅いトレンチ分離領域(STI))の垂直深さより
浅くされることにある。
利点、及び利益は、分離される浅いウェル(例えばP型
ウェル)の幅及びドーピング、ならびに反対導電型の下
側の埋め込みウェル(例えば埋め込みN型ウェル)が、
ソース/ドレイン(S−D)ダイオード及びP−N型ウ
ェル・ダイオードの空乏領域がその浅いウェル内でちょ
うど出会う(併合する)ように調節された、分離された
浅いウェル(例えばP型ウェル)を有するFETを含
む、活性領域の周囲に局所的フィールド分離領域を有す
るCMOS集積回路を提供する本発明において達成され
る。また、本発明のもう1つの大きな特徴は、浅い分離
ウェルの垂直深さが、隣接するフィールド分離手段(例
えば浅いトレンチ分離領域(STI))の垂直深さより
浅くされることにある。
【0008】上記のようにして浅いウェルを分離するこ
とにより、チャネル領域が電気的に分離される。さら
に、はるかに広い空乏領域が設けられるため、ドレイン
・キャパシタンスが低くなる。分離されたSTIポケッ
ト内に形成される分離ウェルは浮遊状態のまま残され
る。すなわちSOIにおける場合と同じく、いかなる電
源にも結合されない。分離されたウェル−基板接合は、
基板がアースに結合されているため、決して順方向にバ
イアスされず、埋め込みn型ウェルが電源(または他の
何らかの電圧)に結合される。ウェルを浮遊した状態に
維持することにより、分離ウェルは、シリコン・オン・
インシュレータ(SOI)における場合と同様、ソース
内に流れ込むドレイン上での衝突イオン化により順方向
にバイアスすることができる。通常、その電流は1μA
レベルであり、ウェル接合部の漏れは1nA未満であ
る。
とにより、チャネル領域が電気的に分離される。さら
に、はるかに広い空乏領域が設けられるため、ドレイン
・キャパシタンスが低くなる。分離されたSTIポケッ
ト内に形成される分離ウェルは浮遊状態のまま残され
る。すなわちSOIにおける場合と同じく、いかなる電
源にも結合されない。分離されたウェル−基板接合は、
基板がアースに結合されているため、決して順方向にバ
イアスされず、埋め込みn型ウェルが電源(または他の
何らかの電圧)に結合される。ウェルを浮遊した状態に
維持することにより、分離ウェルは、シリコン・オン・
インシュレータ(SOI)における場合と同様、ソース
内に流れ込むドレイン上での衝突イオン化により順方向
にバイアスすることができる。通常、その電流は1μA
レベルであり、ウェル接合部の漏れは1nA未満であ
る。
【0009】また、もし分離された浅いウェルが浅いト
レンチ分離領域(STI)の下を十分に延びて他のウェ
ルと接続されるならば(この状況は本発明によって回避
されることであるが)、キャパシタンス(P−N型ウェ
ル)が1桁ほど増大し、電圧が他のウェルに結合され、
それにより、本発明によって得られるはずの利益の多く
が抹消され犠牲になる。本発明は、分離されたウェルが
他のウェルと接続されるのを効果的に防止する。
レンチ分離領域(STI)の下を十分に延びて他のウェ
ルと接続されるならば(この状況は本発明によって回避
されることであるが)、キャパシタンス(P−N型ウェ
ル)が1桁ほど増大し、電圧が他のウェルに結合され、
それにより、本発明によって得られるはずの利益の多く
が抹消され犠牲になる。本発明は、分離されたウェルが
他のウェルと接続されるのを効果的に防止する。
【0010】また、本発明により、各FET(例えばN
FET)をそれ自体のウェル(例えばP型ウェル)内で
分離することにより、従来技術によるCMOSに伴うボ
ディー効果の問題(ウェルに逆バイアスがかかるとVt
が増加する)が解消される。事実、本発明は、バイポー
ラ効果とバルク単結晶技術におけるキャパシタンスの減
少により、同じチャンネル長でよりすぐれた性能が得ら
れる。本発明のバルクCMOS構造は、バルク(単結晶
シリコン)の高い品質を維持しながら、SOIに伴う多
くの利点を提供する。
FET)をそれ自体のウェル(例えばP型ウェル)内で
分離することにより、従来技術によるCMOSに伴うボ
ディー効果の問題(ウェルに逆バイアスがかかるとVt
が増加する)が解消される。事実、本発明は、バイポー
ラ効果とバルク単結晶技術におけるキャパシタンスの減
少により、同じチャンネル長でよりすぐれた性能が得ら
れる。本発明のバルクCMOS構造は、バルク(単結晶
シリコン)の高い品質を維持しながら、SOIに伴う多
くの利点を提供する。
【0011】また本発明を用いると、積層NFET上で
のボディー効果を解消して、それによって性能を維持す
ることができる。臨界電荷が小さいことによりCMOS
構造内ではソフト・エラー率が高いが、本発明では、埋
め込みN型ウェル内でSERイベントからの電荷が収集
されるため、この率が低下する。
のボディー効果を解消して、それによって性能を維持す
ることができる。臨界電荷が小さいことによりCMOS
構造内ではソフト・エラー率が高いが、本発明では、埋
め込みN型ウェル内でSERイベントからの電荷が収集
されるため、この率が低下する。
【0012】さらに、本発明の一実施形態で提供される
ようなドレイン/P型ウェル/N型ウェル領域は突抜け
ダイオードを形成し、空乏領域が互いに接近しすぎてい
る場合、多量の突抜け電流が生じる。しかしながら本発
明では、空乏領域が0バイアスでちょうど併合するよ
う、分離ウェルが設計される。これにより、ドレインに
は1.8Vがかかっているのにソース(またはドレイ
ン)上はゼロVのとき、障壁がある程度下げられる。た
だし、障壁は依然としてP−N接合部内とほぼ同じであ
るので、突抜け電流は制御することができる。
ようなドレイン/P型ウェル/N型ウェル領域は突抜け
ダイオードを形成し、空乏領域が互いに接近しすぎてい
る場合、多量の突抜け電流が生じる。しかしながら本発
明では、空乏領域が0バイアスでちょうど併合するよ
う、分離ウェルが設計される。これにより、ドレインに
は1.8Vがかかっているのにソース(またはドレイ
ン)上はゼロVのとき、障壁がある程度下げられる。た
だし、障壁は依然としてP−N接合部内とほぼ同じであ
るので、突抜け電流は制御することができる。
【0013】本明細書では本発明による半導体デバイス
の製造方法も提供される。本発明は、従来のCMOS処
理に比べてマスクが余分に1つ必要なだけなので、実施
が容易である。例えば、本発明に従って作成された、マ
スクを1つ余分に有するNFETの場合、N型ウェル注
入物の深い部分も、埋め込みN型層を必要とするNFE
Tの下に埋め込まれる。N型ウェルは電源(例えばVd
d、1.8Vなど)に結合される。これらのNFET用
のP型ウェルも、必要なら別のマスクを使用して、独立
に調節することが可能であるが、これは本発明にとって
重要ではない。必要ならば、同じSTIウェル内で突合
せ接点を使うことによりこれらの分離P型ウェルに接点
を設けることができる。
の製造方法も提供される。本発明は、従来のCMOS処
理に比べてマスクが余分に1つ必要なだけなので、実施
が容易である。例えば、本発明に従って作成された、マ
スクを1つ余分に有するNFETの場合、N型ウェル注
入物の深い部分も、埋め込みN型層を必要とするNFE
Tの下に埋め込まれる。N型ウェルは電源(例えばVd
d、1.8Vなど)に結合される。これらのNFET用
のP型ウェルも、必要なら別のマスクを使用して、独立
に調節することが可能であるが、これは本発明にとって
重要ではない。必要ならば、同じSTIウェル内で突合
せ接点を使うことによりこれらの分離P型ウェルに接点
を設けることができる。
【0014】本発明の上記及びその他の目的は、浮遊ウ
ェルの挙動とソースドレイン・キャパシタンスの減少の
ために分離ウェルとソース−ドレイン空乏領域を併合し
てウェルを分離することによって実現される。本発明に
よって具体化される技術に従ってウェルを分離すること
により、SOIに付随する材料の問題なしに半導体デバ
イスにSOIの多くの利点が付与される。
ェルの挙動とソースドレイン・キャパシタンスの減少の
ために分離ウェルとソース−ドレイン空乏領域を併合し
てウェルを分離することによって実現される。本発明に
よって具体化される技術に従ってウェルを分離すること
により、SOIに付随する材料の問題なしに半導体デバ
イスにSOIの多くの利点が付与される。
【0015】
【発明の実施の形態】ここで図面を参照すると、本発明
の半導体構造の代表的な部分が複数の製造段階における
拡大断面図として示されている。説明のために、浅いト
レンチ分離領域を有するCMOS集積回路の形成を使用
する。図をわかりやすくするために、種々の層の厚さを
示してあるので、図面は必ずしも一定の縮尺ではなく、
制限的な意味で解釈するべきではない。
の半導体構造の代表的な部分が複数の製造段階における
拡大断面図として示されている。説明のために、浅いト
レンチ分離領域を有するCMOS集積回路の形成を使用
する。図をわかりやすくするために、種々の層の厚さを
示してあるので、図面は必ずしも一定の縮尺ではなく、
制限的な意味で解釈するべきではない。
【0016】図1を参照すると、好ましい実施形態によ
れば、約1×1019〜5×1019原子/cm3のドーパ
ントを有する高濃度にドープしたP+型半導体基板ウエ
ハ10が設けられる。基板10の上面に気相エピタキシ
ャル技術で知られているようなP型エピタキシャル層1
1(P−epi)が生成される。エピタキシャル層11
は軽くドープされ、ドーパント濃度が約5×1016原子
/cm3未満で、1〜2μm(1000〜2000n
m)の厚さを有する。P型エピタキシャル被覆11の表
面はパッド・フィルム(図示せず)でパターン付けされ
る。パッド・フィルムは、約175nmの厚さを有する
酸化物/窒化物層であり、後続段階でエッチング/研磨
停止層として作用する。
れば、約1×1019〜5×1019原子/cm3のドーパ
ントを有する高濃度にドープしたP+型半導体基板ウエ
ハ10が設けられる。基板10の上面に気相エピタキシ
ャル技術で知られているようなP型エピタキシャル層1
1(P−epi)が生成される。エピタキシャル層11
は軽くドープされ、ドーパント濃度が約5×1016原子
/cm3未満で、1〜2μm(1000〜2000n
m)の厚さを有する。P型エピタキシャル被覆11の表
面はパッド・フィルム(図示せず)でパターン付けされ
る。パッド・フィルムは、約175nmの厚さを有する
酸化物/窒化物層であり、後続段階でエッチング/研磨
停止層として作用する。
【0017】高解像度フォトレジストをパッド・フィル
ム上に形成し、フィールド分離を与えるために使われる
浅いトレンチ12を形成するためのエッチ・マスクを画
定するためにそれをパターン化する。マスク・パターン
を、乾式プラズマ・エッチングなどによりパッド・フィ
ルムに転写する。フォトレジストの剥離後、エッチ・マ
スクとしてパターン化されたパッド・フィルムを使用し
た異方性反応性イオン・エッチング(RIE)(または
異方性湿式化学エッチング)により、約5500Åの浅
いトレンチ12をP型エピタキシャル層11中にエッチ
ングする。浅いトレンチ12を、好ましくは化学的気相
付着(CVD)により、エピタキシャル層11の表面よ
りも高くなるようにトレンチ12を過剰充填する厚さま
で酸化物またはポリシリコン32を共形付着することに
よって充填する。付着された酸化物またはポリシリコン
32の表面部分を、好ましくはRIEエッチバックと化
学機械的平坦化(CMP)との組合せによって平坦化す
る。その後、熱リン酸と緩衝HFなどによりパッド・フ
ィルムを剥離して、図1に示す中間デバイス構造を形成
する。
ム上に形成し、フィールド分離を与えるために使われる
浅いトレンチ12を形成するためのエッチ・マスクを画
定するためにそれをパターン化する。マスク・パターン
を、乾式プラズマ・エッチングなどによりパッド・フィ
ルムに転写する。フォトレジストの剥離後、エッチ・マ
スクとしてパターン化されたパッド・フィルムを使用し
た異方性反応性イオン・エッチング(RIE)(または
異方性湿式化学エッチング)により、約5500Åの浅
いトレンチ12をP型エピタキシャル層11中にエッチ
ングする。浅いトレンチ12を、好ましくは化学的気相
付着(CVD)により、エピタキシャル層11の表面よ
りも高くなるようにトレンチ12を過剰充填する厚さま
で酸化物またはポリシリコン32を共形付着することに
よって充填する。付着された酸化物またはポリシリコン
32の表面部分を、好ましくはRIEエッチバックと化
学機械的平坦化(CMP)との組合せによって平坦化す
る。その後、熱リン酸と緩衝HFなどによりパッド・フ
ィルムを剥離して、図1に示す中間デバイス構造を形成
する。
【0018】ここでは浅いトレンチ分離領域(STI)
を示したが、フィールド分離は、当業者には周知のLO
COS(シリコンの局所的酸化)またはPELOX(ポ
リカプセル化LOCOS)技術によっても実行可能であ
ることを理解されたい。ただし、トレンチ分離の方が消
費スペースが少なく、バーズ・ビークの問題がないこと
から、一般的にはトレンチ分離の方が好ましい。いずれ
にせよ、処理プロトコルを続行する際には、露出基板表
面上で処理を行うこの段階で犠牲(スクリーン)酸化物
(図示せず)を成長させることが好ましい。なぜなら、
露出基板表面が、本発明のアレイが組み込まれるCMO
SプロセスのN型及びP型チャンネル・デバイス用の能
動デバイス領域になるからである。
を示したが、フィールド分離は、当業者には周知のLO
COS(シリコンの局所的酸化)またはPELOX(ポ
リカプセル化LOCOS)技術によっても実行可能であ
ることを理解されたい。ただし、トレンチ分離の方が消
費スペースが少なく、バーズ・ビークの問題がないこと
から、一般的にはトレンチ分離の方が好ましい。いずれ
にせよ、処理プロトコルを続行する際には、露出基板表
面上で処理を行うこの段階で犠牲(スクリーン)酸化物
(図示せず)を成長させることが好ましい。なぜなら、
露出基板表面が、本発明のアレイが組み込まれるCMO
SプロセスのN型及びP型チャンネル・デバイス用の能
動デバイス領域になるからである。
【0019】次に、図2に示すように、N型ウェルが必
要とされる所以外の基板の全体を覆うN型ウェルマスク
の使用により、埋め込みN型層13を形成し、約500
〜1500KeVのエネルギーで、約1×1013〜10
×1013原子/cm2のドーズ量のリンを注入すること
により、P型エピタキシャル層11へのイオン注入を実
施し、その結果、ピーク・ドーパント濃度が約5×10
17〜5×1018原子/cm3となるようにする。任意選
択でN型のドーパントとしてヒ素あるいはアンチモンを
使用することができる。別のP型ウェルマスクを使用
し、好ましくはホウ素から成るP型ドーパントを約10
0〜400KeVのエネルギーで、約1×1013〜10
×1013原子/cm2のドーズ量で注入することによ
り、P型ウェル14を形成する。その結果、ピーク・ド
ーパント濃度は約1×1017〜5×1017原子/cm2
となる。フォトレジスト、二酸化シリコン、及び窒化シ
リコンからなるイオン注入マスクなど、イオン注入用の
マスク機能をもたらすために使用される従来のマスク材
及びその厚さが、このデバイス加工に使用できる。ま
た、後でわかるように、埋め込みN型ウェル13及びP
型ウェル14を形成する順序を前記と逆にすることもで
きる。図2に示すように、P型ウェル14は、P型ウェ
ル14の側面と境界をなしている浅い分離トレンチ12
と、P型ウェル14の下面と境界を接している下側の埋
め込みN型ウェル13とにより、物理的にも電気的にも
分離される。
要とされる所以外の基板の全体を覆うN型ウェルマスク
の使用により、埋め込みN型層13を形成し、約500
〜1500KeVのエネルギーで、約1×1013〜10
×1013原子/cm2のドーズ量のリンを注入すること
により、P型エピタキシャル層11へのイオン注入を実
施し、その結果、ピーク・ドーパント濃度が約5×10
17〜5×1018原子/cm3となるようにする。任意選
択でN型のドーパントとしてヒ素あるいはアンチモンを
使用することができる。別のP型ウェルマスクを使用
し、好ましくはホウ素から成るP型ドーパントを約10
0〜400KeVのエネルギーで、約1×1013〜10
×1013原子/cm2のドーズ量で注入することによ
り、P型ウェル14を形成する。その結果、ピーク・ド
ーパント濃度は約1×1017〜5×1017原子/cm2
となる。フォトレジスト、二酸化シリコン、及び窒化シ
リコンからなるイオン注入マスクなど、イオン注入用の
マスク機能をもたらすために使用される従来のマスク材
及びその厚さが、このデバイス加工に使用できる。ま
た、後でわかるように、埋め込みN型ウェル13及びP
型ウェル14を形成する順序を前記と逆にすることもで
きる。図2に示すように、P型ウェル14は、P型ウェ
ル14の側面と境界をなしている浅い分離トレンチ12
と、P型ウェル14の下面と境界を接している下側の埋
め込みN型ウェル13とにより、物理的にも電気的にも
分離される。
【0020】図2に示すように、P型ウェル14の深さ
「d'」は、それが隣接する浅いトレンチ分離領域12
の垂直深さ「d」を超えない(すなわち、d'<d)よ
うに、その注入エネルギーまたはドーパント・レベルあ
るいはその両方を制御することによって調節する。空乏
領域は、STIの垂直深さ「d」より上にあるPN接合
部「j」から始まる。「空乏領域」とは、電荷キャリア
密度が、イオン化されたドナーとアクセプタの正味の固
定電荷密度を中和するのに不十分である領域を意味す
る。もしP型ウェルがSTI12の下に延びて他のウェ
ルと接続すると、キャパシタンス(P−N型ウェル)が
1桁程度増加し、電圧が他のウェルに結合されるため、
利益の多くがなくなってしまう。
「d'」は、それが隣接する浅いトレンチ分離領域12
の垂直深さ「d」を超えない(すなわち、d'<d)よ
うに、その注入エネルギーまたはドーパント・レベルあ
るいはその両方を制御することによって調節する。空乏
領域は、STIの垂直深さ「d」より上にあるPN接合
部「j」から始まる。「空乏領域」とは、電荷キャリア
密度が、イオン化されたドナーとアクセプタの正味の固
定電荷密度を中和するのに不十分である領域を意味す
る。もしP型ウェルがSTI12の下に延びて他のウェ
ルと接続すると、キャパシタンス(P−N型ウェル)が
1桁程度増加し、電圧が他のウェルに結合されるため、
利益の多くがなくなってしまう。
【0021】また、図2に示すように、P型ウェル14
の幅とドーピングは、ソース/ドレイン・ダイオードと
ウェル・ダイオードの空乏領域17、18がP型ウェル
14でちょうど出会って(併合して、)併合した空乏領
域MDを形成するように、P型ウェル14(及びN型ウ
ェル13)を形成する際に使用するドーパント濃度及び
注入エネルギーをうまく制御することによって調整す
る。これにより、はるかに広い空乏領域が得られ、その
結果ドレイン・キャパシタンスは少なくなる。こうして
これらの分離STIポケットに形成されたP型ウェル1
4は、SOI構造に類似した、浮遊状態(すなわち、電
源に結合されない状態)のまま残される。P型ウェル1
4を浮遊状態に保つことにより、SOIと同様に、ソー
ス内に流れるドレインでの衝突イオン化により、P型ウ
ェル14に順バイアスをかけることができる。従って、
本発明におけるNFETは、分離したP型ウェルをもつ
ように形成される。このP型ウェルは浅くて軽くドープ
されて、N型のソース/ドレイン接合点と共通N型ウェ
ルとの間で空乏化され、それにより、チャネル領域が電
気的に分離される。
の幅とドーピングは、ソース/ドレイン・ダイオードと
ウェル・ダイオードの空乏領域17、18がP型ウェル
14でちょうど出会って(併合して、)併合した空乏領
域MDを形成するように、P型ウェル14(及びN型ウ
ェル13)を形成する際に使用するドーパント濃度及び
注入エネルギーをうまく制御することによって調整す
る。これにより、はるかに広い空乏領域が得られ、その
結果ドレイン・キャパシタンスは少なくなる。こうして
これらの分離STIポケットに形成されたP型ウェル1
4は、SOI構造に類似した、浮遊状態(すなわち、電
源に結合されない状態)のまま残される。P型ウェル1
4を浮遊状態に保つことにより、SOIと同様に、ソー
ス内に流れるドレインでの衝突イオン化により、P型ウ
ェル14に順バイアスをかけることができる。従って、
本発明におけるNFETは、分離したP型ウェルをもつ
ように形成される。このP型ウェルは浅くて軽くドープ
されて、N型のソース/ドレイン接合点と共通N型ウェ
ルとの間で空乏化され、それにより、チャネル領域が電
気的に分離される。
【0022】本発明においては、埋め込みN型ウェル1
3とP型ウェル14は、半導体層11の表面「s」に対
して比較的浅い所に形成される。例えば、P型ウェル1
4の最深部分は通常、1μm(1000nm)未満であ
り、N型ウェル13の最深部分は表面「s」から上に約
2μm(2000nm)未満である。
3とP型ウェル14は、半導体層11の表面「s」に対
して比較的浅い所に形成される。例えば、P型ウェル1
4の最深部分は通常、1μm(1000nm)未満であ
り、N型ウェル13の最深部分は表面「s」から上に約
2μm(2000nm)未満である。
【0023】NFET16のドレイン/P型ウェル/N
型ウェル領域は突抜けダイオードを形成する。空乏領域
があまりにも接近している場合は、突抜け電流がかなり
大きくなるはずである。しかし本発明においては、空乏
領域がちょうどゼロ・バイアスで併合するようにP型ウ
ェル14が設計される。この配置により、ドレインに
1.8Vがかかるのに比べてソース21(またはドレイ
ン22)にかかる電圧がゼロVであるとき、障壁がある
程度下がる。ただし、障壁は依然としてP−N接合ダイ
オード中とほぼ同じであるので、突抜け電流は制御が可
能である。
型ウェル領域は突抜けダイオードを形成する。空乏領域
があまりにも接近している場合は、突抜け電流がかなり
大きくなるはずである。しかし本発明においては、空乏
領域がちょうどゼロ・バイアスで併合するようにP型ウ
ェル14が設計される。この配置により、ドレインに
1.8Vがかかるのに比べてソース21(またはドレイ
ン22)にかかる電圧がゼロVであるとき、障壁がある
程度下がる。ただし、障壁は依然としてP−N接合ダイ
オード中とほぼ同じであるので、突抜け電流は制御が可
能である。
【0024】従って、マスクを余分に1つだけ使用する
ことにより、埋め込みN型層を必要とするNFETの下
に、深いN型ウェルを注入することができる。このN型
ウェル13は電源(Vdd、1.8Vなど。)に結合さ
れる。これらのNFET用のP型ウェルも、必要ならば
別のマスクを使用して、独立に調節することができる
が、これは本発明にとって重要ではない。必要なら、同
じSTIウェル内で突合せ接点を使用することによりこ
れらの分離P型ウェルに接点を設けることができる。
ことにより、埋め込みN型層を必要とするNFETの下
に、深いN型ウェルを注入することができる。このN型
ウェル13は電源(Vdd、1.8Vなど。)に結合さ
れる。これらのNFET用のP型ウェルも、必要ならば
別のマスクを使用して、独立に調節することができる
が、これは本発明にとって重要ではない。必要なら、同
じSTIウェル内で突合せ接点を使用することによりこ
れらの分離P型ウェルに接点を設けることができる。
【0025】他のウェル、例えば、P型ウェル15及び
N型ウェル16を注入技術によって形成して、P型基板
10に直接接続するP型ウェルを有する従来のNFET
20を同一の半導体デバイス内の他の場所に形成した
り、従来のPFET30デバイス用のリトログレードN
型ウェル16を形成することもできる。NFET20と
PFET30は、図2に示すように、分離したウェルを
必要としない。
N型ウェル16を注入技術によって形成して、P型基板
10に直接接続するP型ウェルを有する従来のNFET
20を同一の半導体デバイス内の他の場所に形成した
り、従来のPFET30デバイス用のリトログレードN
型ウェル16を形成することもできる。NFET20と
PFET30は、図2に示すように、分離したウェルを
必要としない。
【0026】本発明の処理段階の代替方式においては、
PN接合部「j」が、隣接する浅いトレンチの分離領域
(STI)の底面よりも(垂直方向に)上に位置し、か
つソース−ドレイン(S−D)ダイオード及びウェル・
ダイオードの空乏領域が上記の規定のようにP型ウェル
14内で併合することを条件として、N型ウェル13を
形成する前にP型ウェル14を形成することができる。
PN接合部「j」が、隣接する浅いトレンチの分離領域
(STI)の底面よりも(垂直方向に)上に位置し、か
つソース−ドレイン(S−D)ダイオード及びウェル・
ダイオードの空乏領域が上記の規定のようにP型ウェル
14内で併合することを条件として、N型ウェル13を
形成する前にP型ウェル14を形成することができる。
【0027】残りの処理は、J.ヘイデンらがIEEE Tra
ns. Electron Dev., vol. 41, No 12, December 1994,
pp. 2318-2325に例示しているような従来の高性能CM
OS製造処理のラインに沿って進めることができる。例
えば、米国特許第5250829号(ブロナー(Bronne
r))に記載されているような既知の技術に従って、ゲ
ート酸化物(図示せず)、導電性ゲート、及び窒化シリ
コンを含むゲート・スタック構造を形成することができ
る。例えば、上述の犠牲酸化物をはがした後、基板の露
出表面上にゲート絶縁体(酸化物)を成長させ、次にポ
リシリコンをその上に付着させ、NFETの場合は、イ
オン注入したリンでドープする。この場合、リンはトラ
ンジスタの下部ゲート電極の役割を果たす。従来技術で
既知のように、このようなポリシリコン層は通常、CV
Dによって付着させ、好ましくは、導電性を確保するた
めに、その場での付着によりまたはその後のドーピング
により、ドープする。図2に示す全体的ゲート電極23
の下層(図示せず)を、適切なマスクを用いてポリシリ
コン層からエッチングする。任意選択で、N型ドーパン
トのマスキング及びイオン注入により、軽くドープされ
た注入延長部分(図示せず)をこの接合部に形成するこ
とができる。側壁誘電スペーサ24(例えば、窒化物、
酸化シリコン、金属酸化物など)を、既知の方法でゲー
ト電極23の側面上に形成する。
ns. Electron Dev., vol. 41, No 12, December 1994,
pp. 2318-2325に例示しているような従来の高性能CM
OS製造処理のラインに沿って進めることができる。例
えば、米国特許第5250829号(ブロナー(Bronne
r))に記載されているような既知の技術に従って、ゲ
ート酸化物(図示せず)、導電性ゲート、及び窒化シリ
コンを含むゲート・スタック構造を形成することができ
る。例えば、上述の犠牲酸化物をはがした後、基板の露
出表面上にゲート絶縁体(酸化物)を成長させ、次にポ
リシリコンをその上に付着させ、NFETの場合は、イ
オン注入したリンでドープする。この場合、リンはトラ
ンジスタの下部ゲート電極の役割を果たす。従来技術で
既知のように、このようなポリシリコン層は通常、CV
Dによって付着させ、好ましくは、導電性を確保するた
めに、その場での付着によりまたはその後のドーピング
により、ドープする。図2に示す全体的ゲート電極23
の下層(図示せず)を、適切なマスクを用いてポリシリ
コン層からエッチングする。任意選択で、N型ドーパン
トのマスキング及びイオン注入により、軽くドープされ
た注入延長部分(図示せず)をこの接合部に形成するこ
とができる。側壁誘電スペーサ24(例えば、窒化物、
酸化シリコン、金属酸化物など)を、既知の方法でゲー
ト電極23の側面上に形成する。
【0028】N型チャンネルFETが形成される予定の
場所を除くデバイスの全領域(PFET領域も含む)を
保護するために、ブロッキング・マスクを使用する。次
に、N型チャンネル・ソース/ドレイン領域内にリン
(25keVで3×1015原子/cm2)またはヒ素
(50keVで3×1015原子/cm2)を注入するこ
とによってN型チャンネル「c」を画定するために、N
+型ソース/ドレイン領域21、22に注入する。アニ
ール(これは、従来技術において周知のように、注入の
直後に行っても、直後におこなわなくてもよい)後、ソ
ース/ドレイン領域21、22が形成され、約0.25
μm(250nm)のチャンネル長を画定する。NFE
T領域を保護するためにブロッキング・マスクを使用す
ることにより、PFETデバイス用のP+型拡散領域を
形成する。高融点金属ケイ化物層(例えばチタン、コバ
ルト、タングステン、あるいはその他のケイ化物)を形
成しエッチングして、未反応の金属を除去しゲート、電
極23用の上側部ゲート層(図示せず)を形成する。C
MOS製造における従来の実施方法に従って、接点及び
メタライゼーションを画定すると(図示せず)、デバイ
ス用回路が完成する。
場所を除くデバイスの全領域(PFET領域も含む)を
保護するために、ブロッキング・マスクを使用する。次
に、N型チャンネル・ソース/ドレイン領域内にリン
(25keVで3×1015原子/cm2)またはヒ素
(50keVで3×1015原子/cm2)を注入するこ
とによってN型チャンネル「c」を画定するために、N
+型ソース/ドレイン領域21、22に注入する。アニ
ール(これは、従来技術において周知のように、注入の
直後に行っても、直後におこなわなくてもよい)後、ソ
ース/ドレイン領域21、22が形成され、約0.25
μm(250nm)のチャンネル長を画定する。NFE
T領域を保護するためにブロッキング・マスクを使用す
ることにより、PFETデバイス用のP+型拡散領域を
形成する。高融点金属ケイ化物層(例えばチタン、コバ
ルト、タングステン、あるいはその他のケイ化物)を形
成しエッチングして、未反応の金属を除去しゲート、電
極23用の上側部ゲート層(図示せず)を形成する。C
MOS製造における従来の実施方法に従って、接点及び
メタライゼーションを画定すると(図示せず)、デバイ
ス用回路が完成する。
【0029】従って、本発明の好ましい半導体デバイス
においては、従来の方法により、すなわち(リトログレ
ード)N型ウェルを用いてPFET30が形成される。
NFETには2つのタイプのものがある、すなわち、
(1)第1のタイプのNFET20は、P型基板に直接
接続するP型ウェルをもつ従来の方法で形成した従来の
NFETであり、(2)第2のタイプのNFET16
は、本発明によって分離されたP+型基板とP型ウェル
との間にN型ウェルを有する。
においては、従来の方法により、すなわち(リトログレ
ード)N型ウェルを用いてPFET30が形成される。
NFETには2つのタイプのものがある、すなわち、
(1)第1のタイプのNFET20は、P型基板に直接
接続するP型ウェルをもつ従来の方法で形成した従来の
NFETであり、(2)第2のタイプのNFET16
は、本発明によって分離されたP+型基板とP型ウェル
との間にN型ウェルを有する。
【0030】本発明は、従来の高性能CMOS製造技術
と比べて、マスクを1つ余分に必要とするだけで、実施
が容易である。追加のマスクを使用することにより、N
型ウェル注入物の深部も、埋め込みN型層を必要とする
NFETの下に注入される。このN型ウェルは電源(例
えば、Vdd、1.8Vなど)に結合することができ
る。これらのNFET用のP型ウェルも、必要なら別の
マスクを使用して、独立に調節することができるが、こ
れは本発明にとって重要ではない。必要なら、同じST
Iウェル内で突合せ接点を使用することにより、これら
の分離P型ウェルに接点を設けることができる。本発明
の代替実施形態では、P型エピタキシャル層11、ウェ
ル13、ウェル14、ソース/ドレイン領域21、22
の導電性を切り換えて層14中に分離N型ウェルを形成
することができる。本発明のさらに別の実施形態では、
本発明の実施方法に従って、単数または複数の分離P型
ウェルと分離N型ウェルを同じ半導体デバイス内に形成
することができる。
と比べて、マスクを1つ余分に必要とするだけで、実施
が容易である。追加のマスクを使用することにより、N
型ウェル注入物の深部も、埋め込みN型層を必要とする
NFETの下に注入される。このN型ウェルは電源(例
えば、Vdd、1.8Vなど)に結合することができ
る。これらのNFET用のP型ウェルも、必要なら別の
マスクを使用して、独立に調節することができるが、こ
れは本発明にとって重要ではない。必要なら、同じST
Iウェル内で突合せ接点を使用することにより、これら
の分離P型ウェルに接点を設けることができる。本発明
の代替実施形態では、P型エピタキシャル層11、ウェ
ル13、ウェル14、ソース/ドレイン領域21、22
の導電性を切り換えて層14中に分離N型ウェルを形成
することができる。本発明のさらに別の実施形態では、
本発明の実施方法に従って、単数または複数の分離P型
ウェルと分離N型ウェルを同じ半導体デバイス内に形成
することができる。
【0031】本発明により、使いやすさならびにバルク
CMOSとの互換性が得られ、材料の品質の点でSOI
よりも有利である。ここでは、CMOSについて本発明
を例示したが、高性能論理回路、スタンドアローンSR
AM及びBiCMOSデバイスにも本発明が適用できる
ことを理解されたい。
CMOSとの互換性が得られ、材料の品質の点でSOI
よりも有利である。ここでは、CMOSについて本発明
を例示したが、高性能論理回路、スタンドアローンSR
AM及びBiCMOSデバイスにも本発明が適用できる
ことを理解されたい。
【0032】まとめとして、本発明の構成に関して以下
の事項を開示する。
の事項を開示する。
【0033】(1)第1導電型の半導体層と、前記半導
体層内に形成されたフィールド分離手段と、前記フィー
ルド分離手段の間で横方向に境界が画定され、前記フィ
ールド分離手段の深さよりも浅い最大ウェル深さを有す
る、前記第1導電型の浅い浮遊ウェルと、前記半導体層
内に位置し、前記浮遊ウェルの下にそれと境界を接して
位置する、前記第1導電型とは反対の第2導電型の深い
非浮遊ウェルと、前記浮遊ウェル内に配置され、前記半
導体層の表面領域に位置し、チャネル領域を画定するソ
ース領域及びドレイン領域とを備え、前記浮遊ウェル
が、(a)前記ソース領域及びドレイン領域と前記浮遊
ウェルの間のダイオードと、(b)前記深いウェルと前
記浮遊ウェルの間のダイオードとの間に併合空乏領域を
作り出すのに有効な幅及びドーピング・レベルを有し、
それによって前記チャネル領域を分離することを特徴と
するMOSトランジスタ。 (2)第1導電型の半導体基板と、前記半導体基板上に
位置する前記第1導電型の半導体層と、前記半導体層内
に形成され、絶縁材で充填された浅いトレンチと、前記
トレンチの間で横方向に境界が画定され、前記トレンチ
の深さよりも浅い最大ウェル深さを有する前記第1導電
型の浅い浮遊ウェルと、前記半導体層内に位置し、前記
浮遊ウェルの下にそれと境界を接して位置し、前記半導
体基板から前記浮遊ウェルを分離する、前記第1導電型
とは反対の第2の導電型の深い非浮遊ウェルと、前記浮
遊ウェル内に配置され、前記半導体層の表面領域に位置
し、チャネル領域を画定するソース領域及びドレイン領
域とを備え、前記浮遊ウェルが、(a)前記ソース領域
及びドレイン領域と前記浮遊ウェルの間のダイオード
と、(b)前記深いウェルと前記浮遊ウェルの間のダイ
オードとの間に併合空乏領域を作り出すのに有効な幅及
びドーピング・レベルを有し、それにより前記チャネル
領域を分離することを特徴とするMOSトランジスタ。 (3)前記第1導電型がP型であることを特徴とする上
記(2)に記載のCMOSトランジスタ。 (4)前記浮遊ウェルがホウ素でドープされることを特
徴とする上記(2)に記載のCMOSトランジスタ。 (5)前記第2導電型がN型であることを特徴とする上
記(2)に記載のCMOSトランジスタ。(6)前記第
2の深いウェルがヒ素、アンチモン、リンから成る群か
ら選択され たドーパントでドープされることを特徴とする上記
(2)に記載のCMOSトランジスタ。 (7)前記半導体層が約1〜2μmの厚さを有すること
を特徴とする上記(2)に記載のCMOSトランジス
タ。 (8)前記半導体基板材料が単結晶材料であることを特
徴とする上記(2)に記載のCMOSトランジスタ。 (9)前記半導体基板材料がシリコンとヒ化ガリウムか
ら成る群から選択された単結晶材料であることを特徴と
する上記(8)に記載のCMOSトランジスタ。 (10)(a)第1導電型の半導体基板を準備する段階
と、(b)前記半導体基板の主表面上に第1導電型の半
導体層を形成する段階と、(c)前記半導体層中に、浅
いトレンチを形成する段階と、(d)前記トレンチを絶
縁材で充填する段階と、(e)前記トレンチの間で横方
向に境界が画定され、前記トレンチの深さよりも浅い最
大ウェル深さを有する、前記第1導電型の浅い浮遊ウェ
ルを形成する段階と、(f)前記半導体層内に位置し、
前記浮遊ウェルの下にそれと境界を接して位置し、前記
半導体基板から前記浮遊ウェルを分離する、前記第1導
電型とは反対の第2の導電型の深い非浮遊ウェルを形成
する段階と、(g)前記浮遊ウェル内に配置され、前記
半導体層の表面領域に位置し、チャネル領域を画定する
ソース領域及びドレイン領域を形成する段階とを含み、
前記浮遊ウェルが、(i)前記ソース領域及びドレイン
領域と前記浮遊ウェルの間のダイオードと、(ii)前
記深いウェルと前記浮遊ウェルの間のダイオードとの間
に併合空乏領域を作成するのに有効な幅及びドーピング
・レベルを有し、それによって、前記チャネル領域を分
離することを特徴とする方法。 (11)前記浅い浮遊ウェルを形成する前記段階が、前
記半導体層中にホウ素ドーパントをイオン注入する段階
を含み、前記深い非浮遊ウェルを形成する前記段階が、
ヒ素、アンチモン及びリンから成る群から選択されたド
ーパントを前記半導体層中にイオン注入する段階を含む
ことを特徴とする上記(10)に記載の方法。 (12)第1導電型の前記半導体層を準備する前記段階
が、前記半導体層を形成するために半導体材料をエピタ
キシャル付着する段階を含むことを特徴とする上記(1
0)に記載の方法。 (13)前記半導体層が約1〜2μmの厚さを有するこ
とを特徴とする上記(10)に記載の方法。 (14)前記第1導電型がP型であることを特徴とする
上記(10)に記載の方法。 (15)前記第2導電型がN型であることを特徴とする
上記(10)に記載の方法。 (16)前記半導体基板材料が単結晶材料であることを
特徴とする上記(10)に記載の方法。 (17)前記半導体基板材料がシリコンとヒ化ガリウム
から成る群から選択された単結晶材料であることを特徴
とする上記(16)に記載の方法。
体層内に形成されたフィールド分離手段と、前記フィー
ルド分離手段の間で横方向に境界が画定され、前記フィ
ールド分離手段の深さよりも浅い最大ウェル深さを有す
る、前記第1導電型の浅い浮遊ウェルと、前記半導体層
内に位置し、前記浮遊ウェルの下にそれと境界を接して
位置する、前記第1導電型とは反対の第2導電型の深い
非浮遊ウェルと、前記浮遊ウェル内に配置され、前記半
導体層の表面領域に位置し、チャネル領域を画定するソ
ース領域及びドレイン領域とを備え、前記浮遊ウェル
が、(a)前記ソース領域及びドレイン領域と前記浮遊
ウェルの間のダイオードと、(b)前記深いウェルと前
記浮遊ウェルの間のダイオードとの間に併合空乏領域を
作り出すのに有効な幅及びドーピング・レベルを有し、
それによって前記チャネル領域を分離することを特徴と
するMOSトランジスタ。 (2)第1導電型の半導体基板と、前記半導体基板上に
位置する前記第1導電型の半導体層と、前記半導体層内
に形成され、絶縁材で充填された浅いトレンチと、前記
トレンチの間で横方向に境界が画定され、前記トレンチ
の深さよりも浅い最大ウェル深さを有する前記第1導電
型の浅い浮遊ウェルと、前記半導体層内に位置し、前記
浮遊ウェルの下にそれと境界を接して位置し、前記半導
体基板から前記浮遊ウェルを分離する、前記第1導電型
とは反対の第2の導電型の深い非浮遊ウェルと、前記浮
遊ウェル内に配置され、前記半導体層の表面領域に位置
し、チャネル領域を画定するソース領域及びドレイン領
域とを備え、前記浮遊ウェルが、(a)前記ソース領域
及びドレイン領域と前記浮遊ウェルの間のダイオード
と、(b)前記深いウェルと前記浮遊ウェルの間のダイ
オードとの間に併合空乏領域を作り出すのに有効な幅及
びドーピング・レベルを有し、それにより前記チャネル
領域を分離することを特徴とするMOSトランジスタ。 (3)前記第1導電型がP型であることを特徴とする上
記(2)に記載のCMOSトランジスタ。 (4)前記浮遊ウェルがホウ素でドープされることを特
徴とする上記(2)に記載のCMOSトランジスタ。 (5)前記第2導電型がN型であることを特徴とする上
記(2)に記載のCMOSトランジスタ。(6)前記第
2の深いウェルがヒ素、アンチモン、リンから成る群か
ら選択され たドーパントでドープされることを特徴とする上記
(2)に記載のCMOSトランジスタ。 (7)前記半導体層が約1〜2μmの厚さを有すること
を特徴とする上記(2)に記載のCMOSトランジス
タ。 (8)前記半導体基板材料が単結晶材料であることを特
徴とする上記(2)に記載のCMOSトランジスタ。 (9)前記半導体基板材料がシリコンとヒ化ガリウムか
ら成る群から選択された単結晶材料であることを特徴と
する上記(8)に記載のCMOSトランジスタ。 (10)(a)第1導電型の半導体基板を準備する段階
と、(b)前記半導体基板の主表面上に第1導電型の半
導体層を形成する段階と、(c)前記半導体層中に、浅
いトレンチを形成する段階と、(d)前記トレンチを絶
縁材で充填する段階と、(e)前記トレンチの間で横方
向に境界が画定され、前記トレンチの深さよりも浅い最
大ウェル深さを有する、前記第1導電型の浅い浮遊ウェ
ルを形成する段階と、(f)前記半導体層内に位置し、
前記浮遊ウェルの下にそれと境界を接して位置し、前記
半導体基板から前記浮遊ウェルを分離する、前記第1導
電型とは反対の第2の導電型の深い非浮遊ウェルを形成
する段階と、(g)前記浮遊ウェル内に配置され、前記
半導体層の表面領域に位置し、チャネル領域を画定する
ソース領域及びドレイン領域を形成する段階とを含み、
前記浮遊ウェルが、(i)前記ソース領域及びドレイン
領域と前記浮遊ウェルの間のダイオードと、(ii)前
記深いウェルと前記浮遊ウェルの間のダイオードとの間
に併合空乏領域を作成するのに有効な幅及びドーピング
・レベルを有し、それによって、前記チャネル領域を分
離することを特徴とする方法。 (11)前記浅い浮遊ウェルを形成する前記段階が、前
記半導体層中にホウ素ドーパントをイオン注入する段階
を含み、前記深い非浮遊ウェルを形成する前記段階が、
ヒ素、アンチモン及びリンから成る群から選択されたド
ーパントを前記半導体層中にイオン注入する段階を含む
ことを特徴とする上記(10)に記載の方法。 (12)第1導電型の前記半導体層を準備する前記段階
が、前記半導体層を形成するために半導体材料をエピタ
キシャル付着する段階を含むことを特徴とする上記(1
0)に記載の方法。 (13)前記半導体層が約1〜2μmの厚さを有するこ
とを特徴とする上記(10)に記載の方法。 (14)前記第1導電型がP型であることを特徴とする
上記(10)に記載の方法。 (15)前記第2導電型がN型であることを特徴とする
上記(10)に記載の方法。 (16)前記半導体基板材料が単結晶材料であることを
特徴とする上記(10)に記載の方法。 (17)前記半導体基板材料がシリコンとヒ化ガリウム
から成る群から選択された単結晶材料であることを特徴
とする上記(16)に記載の方法。
【図1】電界分離トレンチが形成された製造段階におけ
る本発明の一実施形態の拡大断面図である。
る本発明の一実施形態の拡大断面図である。
【図2】分離P型ウェルが形成された製造段階における
本発明の一実施形態の拡大断面図である。
本発明の一実施形態の拡大断面図である。
11 P型エピタキシャル層 12 浅いトレンチ 32 ポリシリコン
Claims (4)
- 【請求項1】第1導電型の半導体層と、 前記半導体層内に形成されたフィールド分離手段と、 前記フィールド分離手段の間で横方向に境界が画定さ
れ、前記フィールド分離手段の深さよりも浅い最大ウェ
ル深さを有する、前記第1導電型の浅い浮遊ウェルと、 前記半導体層内に位置し、前記浮遊ウェルの下にそれと
境界を接して位置する、前記第1導電型とは反対の第2
導電型の深い非浮遊ウェルと、 前記浮遊ウェル内に配置され、前記半導体層の表面領域
に位置し、チャネル領域を画定するソース領域及びドレ
イン領域とを備え、 前記浮遊ウェルが、(a)前記ソース領域及びドレイン
領域と前記浮遊ウェルの間のダイオードと、(b)前記
深いウェルと前記浮遊ウェルの間のダイオードとの間に
併合空乏領域を作り出すのに有効な幅及びドーピング・
レベルを有し、それによって前記チャネル領域を分離す
ることを特徴とするMOSトランジスタ。 - 【請求項2】第1導電型の半導体基板と、 前記半導体基板上に位置する前記第1導電型の半導体層
と、 前記半導体層内に形成され、絶縁材で充填された浅いト
レンチと、 前記トレンチの間で横方向に境界が画定され、前記トレ
ンチの深さよりも浅い最大ウェル深さを有する前記第1
導電型の浅い浮遊ウェルと、 前記半導体層内に位置し、前記浮遊ウェルの下にそれと
境界を接して位置し、前記半導体基板から前記浮遊ウェ
ルを分離する、前記第1導電型とは反対の第2の導電型
の深い非浮遊ウェルと、 前記浮遊ウェル内に配置され、前記半導体層の表面領域
に位置し、チャネル領域を画定するソース領域及びドレ
イン領域とを備え、 前記浮遊ウェルが、(a)前記ソース領域及びドレイン
領域と前記浮遊ウェルの間のダイオードと、(b)前記
深いウェルと前記浮遊ウェルの間のダイオードとの間に
併合空乏領域を作り出すのに有効な幅及びドーピング・
レベルを有し、それにより前記チャネル領域を分離する
ことを特徴とするMOSトランジスタ。 - 【請求項3】(a)第1導電型の半導体基板を準備する
段階と、(b)前記半導体基板の主表面上に第1導電型
の半導体層を形成する段階と、(c)前記半導体層中
に、浅いトレンチを形成する段階と、(d)前記トレン
チを絶縁材で充填する段階と、(e)前記トレンチの間
で横方向に境界が画定され、前記トレンチの深さよりも
浅い最大ウェル深さを有する、前記第1導電型の浅い浮
遊ウェルを形成する段階と、(f)前記半導体層内に位
置し、前記浮遊ウェルの下にそれと境界を接して位置
し、前記半導体基板から前記浮遊ウェルを分離する、前
記第1導電型とは反対の第2の導電型の深い非浮遊ウェ
ルを形成する段階と、(g)前記浮遊ウェル内に配置さ
れ、前記半導体層の表面領域に位置し、チャネル領域を
画定するソース領域及びドレイン領域を形成する段階と
を含み、 前記浮遊ウェルが、(i)前記ソース領域及びドレイン
領域と前記浮遊ウェルの間のダイオードと、(ii)前
記深いウェルと前記浮遊ウェルの間のダイオードとの間
に併合空乏領域を作成するのに有効な幅及びドーピング
・レベルを有し、それによって、前記チャネル領域を分
離することを特徴とする方法。 - 【請求項4】前記浅い浮遊ウェルを形成する前記段階
が、前記半導体層中にホウ素ドーパントをイオン注入す
る段階を含み、前記深い非浮遊ウェルを形成する前記段
階が、ヒ素、アンチモン及びリンから成る群から選択さ
れたドーパントを前記半導体層中にイオン注入する段階
を含むことを特徴とする請求項3に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/651,353 US5731619A (en) | 1996-05-22 | 1996-05-22 | CMOS structure with FETS having isolated wells with merged depletions and methods of making same |
US08/651353 | 1996-05-22 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1050863A true JPH1050863A (ja) | 1998-02-20 |
JP3101585B2 JP3101585B2 (ja) | 2000-10-23 |
Family
ID=24612558
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09121172A Expired - Fee Related JP3101585B2 (ja) | 1996-05-22 | 1997-05-12 | Mosトランジスタ及びその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US5731619A (ja) |
EP (1) | EP0809302B1 (ja) |
JP (1) | JP3101585B2 (ja) |
KR (1) | KR100243715B1 (ja) |
DE (1) | DE69706601D1 (ja) |
TW (1) | TW372354B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309182A (ja) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 半導体装置の製造方法及び半導体装置 |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5882982A (en) * | 1997-01-16 | 1999-03-16 | Vlsi Technology, Inc. | Trench isolation method |
US5926723A (en) * | 1997-03-04 | 1999-07-20 | Advanced Micro Devices, Inc. | Generation of a loose planarization mask having relaxed boundary conditions for use in shallow trench isolation processes |
JP3497059B2 (ja) * | 1997-04-25 | 2004-02-16 | 株式会社リコー | 半導体装置の製造方法 |
KR100296130B1 (ko) * | 1998-06-29 | 2001-08-07 | 박종섭 | 이중막 실리콘웨이퍼를 이용한 금속-산화막-반도체 전계효과트랜지스터 제조방법 |
US6589834B1 (en) * | 1998-10-06 | 2003-07-08 | Alliance Semiconductor Corporation | Semiconductor chip that isolates DRAM cells from the peripheral circuitry and reduces the cell leakage current |
US6353246B1 (en) | 1998-11-23 | 2002-03-05 | International Business Machines Corporation | Semiconductor device including dislocation in merged SOI/DRAM chips |
US6091657A (en) * | 1999-01-20 | 2000-07-18 | Lucent Technologies Inc. | Integrated circuit having protection of low voltage devices |
US6372607B1 (en) * | 1999-06-30 | 2002-04-16 | Intel Corporation | Photodiode structure |
US6372639B1 (en) | 1999-08-31 | 2002-04-16 | Micron Technology, Inc. | Method for constructing interconnects for sub-micron semiconductor devices and the resulting semiconductor devices |
US6440805B1 (en) * | 2000-02-29 | 2002-08-27 | Mototrola, Inc. | Method of forming a semiconductor device with isolation and well regions |
US6433372B1 (en) | 2000-03-17 | 2002-08-13 | International Business Machines Corporation | Dense multi-gated device design |
US6537891B1 (en) * | 2000-08-29 | 2003-03-25 | Micron Technology, Inc. | Silicon on insulator DRAM process utilizing both fully and partially depleted devices |
US6486043B1 (en) | 2000-08-31 | 2002-11-26 | International Business Machines Corporation | Method of forming dislocation filter in merged SOI and non-SOI chips |
US6472715B1 (en) * | 2000-09-28 | 2002-10-29 | Lsi Logic Corporation | Reduced soft error rate (SER) construction for integrated circuit structures |
US6426547B1 (en) | 2000-12-12 | 2002-07-30 | Information Business Machines Corporation | Lateral polysilicon pin diode and method for so fabricating |
US6664141B1 (en) | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
JP4173658B2 (ja) * | 2001-11-26 | 2008-10-29 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
US6927460B1 (en) | 2002-02-15 | 2005-08-09 | Fairchild Semiconductor Corporation | Method and structure for BiCMOS isolated NMOS transistor |
US6686624B2 (en) | 2002-03-11 | 2004-02-03 | Monolithic System Technology, Inc. | Vertical one-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region |
US6661042B2 (en) * | 2002-03-11 | 2003-12-09 | Monolithic System Technology, Inc. | One-transistor floating-body DRAM cell in bulk CMOS process with electrically isolated charge storage region |
JP3581354B2 (ja) * | 2002-03-27 | 2004-10-27 | 株式会社東芝 | 電界効果トランジスタ |
US6808994B1 (en) * | 2003-06-17 | 2004-10-26 | Micron Technology, Inc. | Transistor structures and processes for forming same |
KR101060426B1 (ko) * | 2003-12-12 | 2011-08-29 | 엔엑스피 비 브이 | 바이폴라 디바이스 내에 에피택셜 베이스층을 형성하는 방법 및 구조체 |
US7271453B2 (en) * | 2004-09-20 | 2007-09-18 | International Business Machines Corporation | Buried biasing wells in FETS |
US7071047B1 (en) * | 2005-01-28 | 2006-07-04 | International Business Machines Corporation | Method of forming buried isolation regions in semiconductor substrates and semiconductor devices with buried isolation regions |
US7435638B2 (en) * | 2006-05-26 | 2008-10-14 | Texas Instruments Incorporated | Dual poly deposition and through gate oxide implants |
US7598575B1 (en) * | 2007-09-12 | 2009-10-06 | National Semiconductor Corporation | Semiconductor die with reduced RF attenuation |
CN101572263B (zh) * | 2008-04-30 | 2012-01-18 | 中芯国际集成电路制造(北京)有限公司 | 互补金属氧化物半导体器件及其制作方法 |
US8609483B2 (en) * | 2009-06-26 | 2013-12-17 | Texas Instruments Incorporated | Method of building compensated isolated P-well devices |
US9059291B2 (en) | 2013-09-11 | 2015-06-16 | International Business Machines Corporation | Semiconductor-on-insulator device including stand-alone well implant to provide junction butting |
US20150200295A1 (en) * | 2014-01-10 | 2015-07-16 | Cypress Semiconductor Corporation | Drain Extended MOS Transistors With Split Channel |
US20160118353A1 (en) * | 2014-10-22 | 2016-04-28 | Infineon Techologies Ag | Systems and Methods Using an RF Circuit on Isolating Material |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5374840A (en) * | 1989-04-25 | 1994-12-20 | Matsushita Electronics Corporation | Semiconductor device with isolated transistors |
US4170501A (en) * | 1978-02-15 | 1979-10-09 | Rca Corporation | Method of making a semiconductor integrated circuit device utilizing simultaneous outdiffusion and autodoping during epitaxial deposition |
JPS54136281A (en) * | 1978-04-14 | 1979-10-23 | Toko Inc | Semiconductor device and method of fabricating same |
US4291327A (en) * | 1978-08-28 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | MOS Devices |
US4416050A (en) * | 1981-09-24 | 1983-11-22 | Rockwell International Corporation | Method of fabrication of dielectrically isolated CMOS devices |
US4599789A (en) * | 1984-06-15 | 1986-07-15 | Harris Corporation | Process of making twin well VLSI CMOS |
US4764480A (en) * | 1985-04-01 | 1988-08-16 | National Semiconductor Corporation | Process for making high performance CMOS and bipolar integrated devices on one substrate with reduced cell size |
EP0794575A3 (en) * | 1987-10-08 | 1998-04-01 | Matsushita Electric Industrial Co., Ltd. | Structure and method of manufacture for CMOS semiconductor device against latch-up effect |
JPH0797627B2 (ja) * | 1987-12-21 | 1995-10-18 | 株式会社日立製作所 | 半導体装置 |
JP2845493B2 (ja) * | 1988-06-24 | 1999-01-13 | 株式会社東芝 | 半導体装置 |
US5015594A (en) * | 1988-10-24 | 1991-05-14 | International Business Machines Corporation | Process of making BiCMOS devices having closely spaced device regions |
US5422299A (en) * | 1989-09-11 | 1995-06-06 | Purdue Research Foundation | Method of forming single crystalline electrical isolated wells |
US5138420A (en) * | 1989-11-24 | 1992-08-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having first and second type field effect transistors separated by a barrier |
EP0435541A3 (en) * | 1989-12-26 | 1991-07-31 | Motorola Inc. | Semiconductor device having internal current limit overvoltage protection |
JPH04291952A (ja) * | 1991-03-20 | 1992-10-16 | Sony Corp | 半導体装置 |
JP3100663B2 (ja) * | 1991-05-24 | 2000-10-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
JPH04359567A (ja) * | 1991-06-06 | 1992-12-11 | Toshiba Corp | 半導体装置およびその製造方法 |
TW260816B (ja) * | 1991-12-16 | 1995-10-21 | Philips Nv | |
JPH05183159A (ja) * | 1992-01-07 | 1993-07-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US5250829A (en) * | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
JPH07112049B2 (ja) * | 1992-01-09 | 1995-11-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | ダイナミック・ランダム・アクセス・メモリ・デバイスおよび製造方法 |
JP2736493B2 (ja) * | 1992-04-03 | 1998-04-02 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
KR0139773B1 (ko) * | 1992-08-11 | 1998-06-01 | 사또오 후미오 | 반도체 집적 회로 장치 및 그 제조 방법 |
US5268588A (en) * | 1992-09-30 | 1993-12-07 | Texas Instruments Incorporated | Semiconductor structure for electrostatic discharge protection |
US5268312A (en) * | 1992-10-22 | 1993-12-07 | Motorola, Inc. | Method of forming isolated wells in the fabrication of BiCMOS devices |
KR950021600A (ko) * | 1993-12-09 | 1995-07-26 | 가나이 쯔또무 | 반도체 집적회로장치 및 그 제조방법 |
JPH07335837A (ja) * | 1994-06-03 | 1995-12-22 | Hitachi Ltd | 半導体装置および論理回路 |
US5698458A (en) * | 1994-09-30 | 1997-12-16 | United Microelectronics Corporation | Multiple well device and process of manufacture |
US5541132A (en) * | 1995-03-21 | 1996-07-30 | Motorola, Inc. | Insulated gate semiconductor device and method of manufacture |
JP2734436B2 (ja) * | 1995-12-26 | 1998-03-30 | 日本電気株式会社 | Mos型半導体装置 |
-
1996
- 1996-05-22 US US08/651,353 patent/US5731619A/en not_active Expired - Fee Related
- 1996-12-10 TW TW085115275A patent/TW372354B/zh active
-
1997
- 1997-03-28 KR KR1019970011215A patent/KR100243715B1/ko not_active IP Right Cessation
- 1997-05-12 JP JP09121172A patent/JP3101585B2/ja not_active Expired - Fee Related
- 1997-05-21 DE DE69706601T patent/DE69706601D1/de not_active Expired - Lifetime
- 1997-05-21 EP EP97303448A patent/EP0809302B1/en not_active Expired - Lifetime
- 1997-09-10 US US08/927,014 patent/US5789286A/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003309182A (ja) * | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 半導体装置の製造方法及び半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
EP0809302B1 (en) | 2001-09-12 |
KR100243715B1 (ko) | 2000-02-01 |
JP3101585B2 (ja) | 2000-10-23 |
US5789286A (en) | 1998-08-04 |
DE69706601D1 (de) | 2001-10-18 |
KR970077537A (ko) | 1997-12-12 |
TW372354B (en) | 1999-10-21 |
US5731619A (en) | 1998-03-24 |
EP0809302A3 (en) | 1998-12-30 |
EP0809302A2 (en) | 1997-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3101585B2 (ja) | Mosトランジスタ及びその製造方法 | |
US7605429B2 (en) | Hybrid crystal orientation CMOS structure for adaptive well biasing and for power and performance enhancement | |
US6747314B2 (en) | Method to form a self-aligned CMOS inverter using vertical device integration | |
US7211864B2 (en) | Fully-depleted castellated gate MOSFET device and method of manufacture thereof | |
US7754513B2 (en) | Latch-up resistant semiconductor structures on hybrid substrates and methods for forming such semiconductor structures | |
US7833854B2 (en) | Structure and method of fabricating a hybrid substrate for high-performance hybrid-orientation silicon-on-insulator CMOS devices | |
US8227865B2 (en) | Low cost fabrication of double box back gate silicon-on-insulator wafers with built-in shallow trench isolation in back gate layer | |
US6518645B2 (en) | SOI-type semiconductor device and method of forming the same | |
US6998682B2 (en) | Method of forming a partially depleted silicon on insulator (PDSOI) transistor with a pad lock body extension | |
US20050040463A1 (en) | Transistor structures and processes for forming same | |
US20030203546A1 (en) | SOI transistor element having an improved backside contact and method of forming the same | |
US20120104511A1 (en) | Dual trench isolation for cmos with hybrid orientations | |
JP5567832B2 (ja) | ボディ・タイを形成する方法 | |
US9064972B2 (en) | Method of forming a gated diode structure for eliminating RIE damage from cap removal | |
JP2002324905A (ja) | ボディ・コンタクトを有する集積回路の形成方法 | |
US7479410B2 (en) | Hybrid-orientation technology buried n-well design | |
US7517742B2 (en) | Area diode formation in SOI application | |
US6930357B2 (en) | Active SOI structure with a body contact through an insulator | |
US10460982B1 (en) | Formation of semiconductor devices with dual trench isolations | |
US6890832B1 (en) | Radiation hardening method for shallow trench isolation in CMOS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |