JPH10502513A - マルチチャネルデジタル送受信機および方法 - Google Patents

Abstract

(57)【要約】 マルチチャネルデジタル送受信機（４００）はアップリンク無線周波信号を受信しかつこれらの信号をデジタル中間周波信号に変換する。デジタル変換器モジュール（４２６）を含む、デジタル信号処理が使用されて複数のアンテナ（４１２）において受信されたデジタル中間周波信号を選択しかつこれらの信号をベースバンド信号に変換する。該ベースバンド信号はそこから通信チャネルを再生するために処理される。ダウンリンクベースバンド信号も処理されかつデジタル変換器モジュール（４２６）内のデジタル信号処理は該ダウンリンクベースバンド信号をデジタル中間周波信号へとアップコンバートとしかつ変調する。該デジタル中間周波信号はアナログ無線周波信号に変換され、増幅されかつ送信アンテナ（４２０）から放射される。

Description

【発明の詳細な説明】 マルチチャネルデジタル送受信機および方法 発明の分野 本発明は通信システムに関し、かつより特定的には、通信システムにおいて使 用するためのマルチチャネルデジタル送信機、受信機および送受信機に関する。 発明の背景 通信システムのための送信機および受信機は一般にそれらが広く変化する帯域 幅を有しかつ特定の周波数範囲内に入る多数の信号の内の１つを送信しかつ受信 するために同調されるよう設計される。当業者にはこれらの送信機および受信機 が所望の周波数帯域内で電磁放射を、それぞれ、放出しまたは捕捉することが理 解されるであろう。電磁放射はアンテナ、導波路、同軸ケーブルおよび光ファイ バを含むいくつかの形式の装置によって、それぞれ、送信機から出力されまたは 受信機へ入力することができる。 これらの通信システムの送信機および受信機は多数の信号の送信および受信が 可能なものとされるが、そのような送信機および受信機は一般に異なる周波数ま たは帯域幅を 有する送信または受信されるべきそれぞれの信号に対して重複した回路を使用す る。この回路の重複は最適のマルチチャネル通信ユニットの設計アーキテクチャ ではなく、それは各々の通信チャネルに対して完全に独立した送信機および／ま たは受信機を構築することに関連して余分のコストおよび複雑さが生じるためで ある。 別の送信機および受信機アーキテクチャが可能であり、これは所望のマルチチ ャネルの広い帯域幅を有する信号を送信および受信できるものである。この別の 送信機および受信機はデジタイザ（例えば、アナログ−デジタル変換器）を利用 し、該デジタイザは所望の帯域幅の信号がナイキスト基準にしたがって確実にデ ジタル化できるように（例えば、デジタル化されるべき帯域幅の少なくとも２倍 に等しいサンプリングレートでデジタル化する）充分に高いサンプリングレート で動作する。その後、デジタル化された信号は好ましくはデジタル信号処理技術 を使用して前処理または後処理が行なわれデジタル化された帯域幅内の複数のチ ャネルの間を区別できるようにする。 図１を参照すると、従来の広帯域送受信機１００が示されている。無線周波（ ＲＦ）信号はアンテナ１０２によって受信されＲＦコンバータ１０４を介して処 理されかつアナログ−デジタルコンバータ１０６によってデジタル化される。デ ジタル化された信号は離散フーリエ変換（ＤＦＴ）１０８、チャネルプロセッサ １１０を通して処理されかつ チャネルプロセッサ１１０からセルラネットワークおよび公衆交換電話ネットワ ーク（ＰＳＴＮ）へと処理される。送信モードにおいては、セルラネットワーク から受信された信号はチャネルプロセッサ１１０、逆離散フーリエ変換（ＩＤＦ Ｔ）１１４およびデジタル−アナログコンバータ１１６を介して処理される。デ ジタル−アナログコンバータ１１６からのアナログ信号は次にＲＦアップコンバ ータ１１８においてアップコンバートされかつアンテナ１２０から放射される。 この別の形式の通信ユニットの欠点は該通信ユニットのデジタル処理部分が充 分に高いサンプリングレートを有し複合受信電磁放射帯域幅を形成する個々の通 信チャネルの和に等しい受信電磁放射の最大帯域幅に対してナイキスト基準が適 合することを保証しなければならないことである。もし前記複合帯域幅信号が充 分に広ければ、通信ユニットのデジタル処理部分は非常にコストがかかりかつ多 量の電力を消費することになる。さらに、ＤＦＴまたはＩＤＦＴろ波技術によっ て生成されたチャネルは典型的には互いに隣接しなければならない。 上に述べたもののように、同じ送信または受信回路によって対応するチャネル 内の多数の信号を送信しかつ受信できる送信機および受信機の必要性が存在する 。しかしながら、この送信機および受信機回路は好ましくは上に述べた送受信機 アーキテクチャに関連する通信ユニットの設計上 の制約を低減すべきである。もしそのような送信機および受信機アーキテクチャ が開発できれば、それはセルラ無線電話通信システムにとって理想的なまでに適 したものとなるであろう。セルラベースステーションは典型的には広い周波数帯 域幅（例えば、８２４メガヘルツ〜８９４メガヘルツ）内で複数のチャネルを送 信しかつ受信する必要がある。さらに、セルラ基幹施設（ｉｎｆｒａｓｔｒｕｃ ｔｕｒｅ）および加入者機器の製造者に対する商業的な圧力はこれらの製造者を 通信ユニットのコストを低減する方法を発見するよう促している。同様に、その ようなマルチチャネル送信機および受信機アーキテクチャは各々のベースステー ションに対して（それらの対応するセルラサービス領域よりも）小さなサービス 領域を有しかつしたがって与えられた地理的領域をカバーするためにそれに応じ てより多数のベースステーションが必要とされるパーソナル通信システム（ＰＣ Ｓ）に充分に適するであろう。ベースステーションを理想的に購入するオペレー タは彼らの認可したサービス領域にわたり導入するためにより複雑でなくかつ低 いコストを有することを好むであろう。 同じアナログ信号処理部分を共有するマルチチャネル通信ユニットを設計する 結果としてセルラおよびＰＣＳ製造者は他の利点を得ることができる。伝統的な 通信ユニットは単一の情報信号符号化およびチャネル化標準の下で動作するよう 設計されている。これに対し、これらのマルチチ ャネル通信ユニットはこれらのマルチチャネル通信ユニットがいくつかの情報信 号符号化およびチャネル化標準の内の任意のものにしたがって動作できるように 製造プロセスの間にまたは導入後のフィールドにおいてソフトウェアにより随意 に再プログラムできるデジタル信号処理部分を含む。 本発明の数多くの利点および特徴は添付の図面と共に本発明のいくつかの好ま しい実施例の以下の詳細な説明を参照することにより理解できるであろう。 図面の簡単な説明 図１は、従来技術のマルチチャネル送受信機のブロック図である。 図２は、本発明の好ましい実施形態に係わるマルチチャネル受信機を示すブロ ック図表現である。 図３は、本発明の好ましい実施形態に係わるマルチチャネル送信機のブロック 図表現である。 図４は、本発明の好ましい実施形態に係わるマルチチャネル送受信機のブロッ ク図表現である。 図５は、本発明の他の好ましい実施形態に係わる図２に示されかつパーチャネ ル（ｐｅｒ−ｃｈａｎｎｅｌ）走査を提供するよう変更されたマルチチャネル受 信機のブロック図表現である。 図６は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機のブ ロック図表現である。 図７は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機のブ ロック図表現である。 図８は、本発明の好ましい実施形態に係わるマルチチャネル送受信機における データルーティングのブロック図表現である。 図９は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機にお けるデータルーティングのブロック図表現である。 図１０は、本発明の他の好ましい実施形態に係わるマルチチャネル送受信機に おけるデータルーティングのブロック図表現である。 図１１は、図５のマルチチャネル送信機のためのかつさらに本発明の好ましい 実施形態に係わるデジタル変換器モジュールのブロック図表現である。 図１２は、本発明に係わるデジタルダウンコンバータの好ましい実施形態のブ ロック図表現である。 図１３は、本発明に係わるデジタルアップコンバータの好ましい実施形態のブ ロック図表現である。 図１４は、本発明のデジタルアップコンバータに適用可能なアップコンバータ のブロック図表現である。 図１５は、本発明のデジタルアップコンバータに適用可能な変調器のブロック 図表現である。 図１６は、本発明のデジタルアップコンバータのための好ましい実施形態に係 わるアップコンバータ／変調器のブロック図表現である。 図１７は、本発明に係わるチャネルプロセッサカードの好ましい実施形態のブ ロック図表現である。 図１８は、本発明に係わるチャネルプロセッサカードの他の好ましい実施形態 のブロック図表現である。 図１９は、本発明の好ましい実施形態に係わる走査手順を示すフローチャート である。 好ましい実施形態の詳細な説明 本発明は高度の柔軟性および冗長性を導入しかつ特にセルラシステムまたはＰ ＣＳ通信システムに適応可能な広帯域マルチチャネル送信機および／受信機（送 受信機）に向けられている。該送受信機はセクタ化されたセルラ動作、ダイバシ ティ受信、冗長性または好ましくはこれらの特徴の全ての組合わせのための複数 のアンテナに対するサポートを低減されたコストで強化されたユーザ能力と共に 提供する。本発明の送受信機はこれらおよび多くの他の特徴を実質的なデジタル 処理およびダイナミック機器シェアリング（ＤＥＳ）の導入により性能を強化す る実際的なアーキテクチャによって達成する。 図４を参照すると、本発明の好ましい実施形態に係わる 送受信機４００が示されている。説明を容易にするため、送受信機４００の広帯 域マルチチャネルデジタル受信機および送信機部分、それぞれ、２００および３ ００、の好ましい実施形態につき説明する。さらに、本発明の好ましい実施形態 を与えるため、セルラ無線周波（ＲＦ）帯域において動作可能な送受信機が提示 される。しかしながら、本発明は、例えば、ＰＣＳおよび同様の帯域を含む任意 のＲＦ通信帯域にサービスを行なうために容易に適用できることを理解すべきで ある。 次に図２を参照すると、本発明の好ましい実施形態に係わる広帯域マルチチャ ネルデジタル受信機部（受信機）２００が示されている。該受信機２００は複数 のアンテナ２０２（個別的には、アンテナ１，３，…，ｎ−１）を含み、該複数 のアンテナ２０２はそれぞれ複数の無線周波ミキサ２０４に結合されアンテナ２ ０２において受信されたＲＦ信号を中間周波（ＩＦ）信号に変換する。前記ミキ サ２０４は受信されたＲＦ信号に対しプリコンディショニングを行ない、注目の 特定のＲＦ帯域を分離しかつ該ＲＦ信号を所望のＩＦ信号にミキシングするため に少なくともフィルタ、増幅器、および発振器を含む適切な信号処理エレメント を含むことが理解されるべきである。 前記ＩＦ信号は次に複数のアナログ−デジタル変換器（ＡＤＣ）２１０に通信 されて注目の帯域全体がデジタル化される。従来の広帯域受信機の１つの過去の 不都合は帯 域全体を完全にかつ正確にデジタル化するために、ＡＤＣが非常に高いサンプリ ングレートで動作することを要求することであった。例えば、セルラＡおよびＢ 帯域は２５メガヘルツ（ＭＨｚ）のＲＦスペクトルを占有する。よく知られたナ イキスト基準によれば、単一のＡＤＣによってセルラ帯域全体を正確にデジタル 化するため、５０ＭＨｚ（あるいは、毎秒５０００万サンプル、５０Ｍｓ／ｓ） より大きなサンプリングレートで動作できることが必要である。そのような装置 はより一般的になりつつありかつ本発明の範囲内で最新のＡＤＣ技術を利用する ことが考えられる。ＡＤＣ２１０はＩＦ信号をデジタル化し、それによってデジ タル信号を生成する。これらのデジタル信号は次にデジタルダウンコンバータ（ ＤＤＣ）２１４に通信される。 好ましい本実施形態のＤＤＣ２１４は、図１２により明瞭に見ることができる が、ＤＤＣ２１４がＩＦ信号を前記複数のアンテナ２０２のいずれかから選択で きるようにするスイッチ１２１６を含む。スイッチ１２１６の状態に基づき、Ｄ ＤＣ２１４は選択されたアンテナに関連するＡＤＣ２１０から、好ましい実施形 態では図１１のバックプレーン相互接続１１０８を介して、デジタルワードの高 速ストリーム（例えば、ほぼ６０ＭＨｚ）を受け入れる。ＤＤＣ２１４は特定の 周波数（デジタル領域における）を選択するよう動作可能であり、デシメーショ ン（レートの低減）を提供しかつ通信システムのチャネルに関連する帯域幅へ の信号のろ波を行なう。特に図１２を参照すると、各々のＤＤＣ２１４はデジタ ルワードストリームに対してダウンコンバージョンを行なうために数値制御発振 器（ｎｕｍｅｒｉｃａｌｌｙ ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ： ＮＣＯ）１２１８および複素乗算器１２２０を含む。第１のダウンコンバージョ ンはミキサ２０４によって受信されたアナログ信号に対して行なわれたからこれ は第２のダウンコンバージョンであることに注意を要する。ダウンコンバージョ ンおよび複素乗算の結果はクオドラチャ方式のデータストリームであり、すなわ ち、同相Ｉおよび直交または直角位相Ｑ成分を有しこれはスペクトル的にゼロヘ ルツの中心周波数へと変換されている（ベースバンドまたはゼロＩＦ）。前記デ ータストリームのＩ，Ｑ成分はそれぞれ一対のデシメーションフィルタ１２２２ に通信され帯域幅を低減しかつ処理されている特定の通信システムエアインタフ ェース（共通エアインタフェースまたはＣＡＩ）に対する適切なレートへとデー タレートが低減される。好ましい実施形態では、デシメーションフィルタのデー タレート出力はＣＡＩの所望の帯域幅の約２．５倍である。前記所望の帯域幅は 好ましいデシメーションフィルタ１２２２の出力レートを変更し得ることを理解 すべきである。デシメートされたデータストリームは次にローパスろ波されてデ ジタルフィルタ１２２４を通る望ましくないエイリアシング成分を除去する。デ シメーションフィルタ１２２ ２およびデジタルフィルタ１２２４は粗（ｒｏｕｇｈ）な選択度を提供し、最終 的な選択度は知られた方法でチャネルプロセッサ２２８内で行なわれる。 図２に見られるように、複数のＤＤＣ２１４が好ましい実施形態では設けられ かつ各々ＡＤＣ２１０に相互接続されている。各々のＤＤＣ２１４は前記複数の ＡＤＣ２１０／アンテナ２０２の内の１つをそこからバックプレーン１１０６を 介して高速デジタルワードを受信するために選択することができる。ＤＤＣ２１ ４の出力、低速データストリーム（例えば、ほぼ１０ＭＨｚ、ベースバンド信号 ）は出力フォーマッタ１２３２を介して複数のチャネルプロセッサ２２８に通信 するために時間領域多重化（ＴＤＭ）バス２２６に接続されている。ＤＤＣの出 力をＴＤＭバス２２６に与えることにより、チャネルプロセッサ２２８のいずれ かがベースバンド信号を受信するためにＤＤＣ２１４のいずれか１つを選択する ことができる。チャネルプロセッサ２２８またはＤＤＣ２１４が障害の場合には 、チャネルプロセッサ２２８は制御バス２２４および制御バスインタフェース１ ２３４を介して、利用可能なチャネルプロセッサを利用可能なＤＤＣに対し適切 な競合／調停（ｃｏｎｔｅｎｔｉｏｎ／ａｒｂｉｔｒａｔｉｏｎ）処理と共に相 互接続するよう動作可能であり２つのチャネルプロセッサが同じＤＤＣにアクセ スを試みることを防止する。しかしながら、好ましい実施形態では、ＤＤＣ２１ ４は特定のチ ャネルプロセッサ２２８への相互接続のためにＴＤＭバス２２６上の専用のタイ ムスロットを割当てられている。 チャネルプロセッサ２２８はデジタルワードストリームの処理パラメータを設 定するために制御信号を制御バス２２４を介してＤＤＣ２１４に送るよう動作可 能である。すなわち、チャネルプロセッサ２２８はＤＤＣ２１４に対しデジタル データストリームを処理するためにダウンコンバージョン周波数、デシメーショ ンレートおよびフィルタ特性（例えば、帯域幅形状、その他）を選択するよう指 令することができる。ＮＣＯ１２１８、複素乗算器１２２０、デシメータ１２２ ２およびデジタルフィルタ１２２４は前記信号処理パラメータを変更するために 数値制御に応答することが理解される。これは受信機２００が数多くの異なるエ アインタフェース標準に適合する通信信号を受信できるようにする。 さらに図２を参照すると、本発明の受信機はさらに複数の受信機バンク（２つ が示されておりかつ２３０および２３０′として図示されている）を提供する。 受信機バンク２３０および２３０′の各々は無線周波信号を受信しかつ処理する ためにＴＤＭバス２２６の前に上に述べた要素を含んでいる。本発明によるダイ バシティ受信を提供するため、各々受信機バンク２３０および２３０′に関連す る、一対の隣接するアンテナ、１つがアンテナ２０２からそして１つがアンテナ ２０２′から（それぞれ２，４，…，ｎ で参照される）、が通信システムの１つのセクタにサービスを行なうよう指定さ れる。各々のアンテナ２０２および２０２′で受信された信号は独立に、それぞ れ、受信機バンク２３０および２３０′を介して処理される。受信機バンク２３ ０および２３０′の出力は、もちろん単一のバスも使用できるが、それぞれＴＤ Ｍバス２２６および２２６′によってチャネルプロセッサ２２８へと通信され、 ダイバシティ受信が達成される。 チャネルプロセッサ２２８はベースバンド信号を受信しかつ必要とされるベー スバンド信号処理、通信チャネルを再生するための選択性を達成する。この処理 は少なくともアナログＣＡＩ通信システムにおけるオーディオろ波、デジタルＣ ＡＩ通信システムにおける順方向エラー訂正（ｆｏｒｗａｒｄ ｅｒｒｏｒ ｃ ｏｒｒｅｃｔｉｏｎ）、および全ての通信システムにおける受信信号強度指示（ ＲＳＳＩ）を含む。各々のチャネルプロセッサ２２８は独立にトラフィックチャ ネルを再生する。さらに、ダイバシティを提供するため、各チャネルプロセッサ ２２８はセクタに割当てられた前記一対のアンテナの各々に対し聴取を行ないか つそれによってアンテナごとに１つずつ、２つのベースバンド信号を受信しかつ 処理するよう動作可能である。チャネルプロセッサ２２８にはさらに通信ネット ワークへの、例えば、セルラ通信システムにおいてはベースステーションコント ローラまたは移動交換センタへの、インタフ ェース４３６、図４、が適切な相互接続を介して与えられる。 図１７を参照すると、チャネルプロセッサ２２８の好ましい実施形態が示され ている。後に説明するように、チャネルプロセッサの各々は送信および受信動作 双方のために動作可能である。好ましい実施形態では、各チャネルプロセッサ２ ２８は送信および受信の双方において通信システムの８つまでの通信チャネルに サービス可能である（ダイバシティを備えた受信モードにおいては４チャネル） 。ＴＤＭバス２２６または２２６′からの低速ベースバンド信号はそれぞれ入力 ／出力（Ｉ／Ｏ）ポート１７４０および１７４０′において受信されかつ一対の プロセッサ１７４２および１７４２′へと通信される。各プロセッサ１７４２お よび１７４２′に関連して、デジタル信号プロセッサ（ＤＳＰ）１７４４および １７４４′ならびにメモリ１７４６および１７４６′がある。各プロセッサ１７ ４２および１７４２′は４つの通信チャネルにサービスするよう動作可能である 。図１７に見られるように、好ましい実施形態では、プロセッサ１７４２および １７４２′は受信機バンク２３０または２３０′の内のいずれか１つ、または好 ましいダイバシティ構成において必要とされるように両方、を聴取するよう構成 される。この構造は、ダイバシティをも可能にする一方で、冗長性を提供する。 受信モードにおいては、もしプロセッサ１７４２または１７４２′の内の 一方が障害となれば、ダイバシティのみが失なわれるが、それは他のプロセッサ １７４２または１７４２′は依然として他の受信機バンクからのアップリンクベ ースバンド信号を処理するために利用できるからである。プロセッサ１７４２お よび１７４２′は適切なダイバシティ選択またはダイバシティ結合処理能力を備 えて構成できることが理解されるべきである。プロセッサ１７４２および１７４ ２′はさらにそれぞれ制御エレメント１７４８および１７４８′と通信して制御 情報を処理しかつＩ／Ｏポート１７４０および１７４０′ならびに制御バス２２ ４を介して前に述ベたようにＤＤＣ２１４に通信する。 引き続き図１７および図４を参照して、送受信機４００の送信機部分３００（ 送信機）につき説明する。送信モードにおいては、チャネルプロセッサ２２８は 通信チャネルによって通信するために通信システムネットワーク（図１７には示 されていないインタフェース４３６を介して）からダウンリンク通信信号を受信 する。これらのダウンリンク信号は、例えば、セル全体を意図した制御またはシ グナリング情報（例えば、ページメッセージ）または特定のセクタのセルを意図 したもの（例えば、ハンドオフコマンド）あるいはダウンリンク音声および／ま たはデータ（例えば、トラフィックチャネル）とすることができる。チャネルプ ロセッサ２２８内で、プロセッサ１７４２および１７４２′は独立にダウンリン ク信号に関して動作し低速ベースバ ンド信号を発生する。送信モードにおいては、チャネルプロセッサ２２８は８つ の通信チャネル（トラフィックチャネル、シグナリングチャネルまたはそれらの 組合せのいずれか）にサービスすることができる。もしプロセッサ１７４２また は１７４２′の内の１つが障害になれば、システムに対する影響は容量の喪失と なるが、セクタ全体またはセルの喪失とはならない。さらに、通信システムから 前記複数のチャネルプロセッサ２２８の１つを除去することは８つのチャネルの 喪失のみを生じる結果となる。 送信機３００を通る前記ベースバンド信号の処理は受信機２００において完了 した処理に対して相補的なものである。単一のバスを使用することもできるが、 前記低速ベースバンド信号はチャネルプロセッサ２２８からＩ／Ｏポート１７４ ０または１７４０′を介してＴＤＭダウンリンクバス３００および３００′に通 信されかつそこから複数のデジタルアップコンバータ（ＤＵＣ）３０２に通信さ れる。該ＤＵＣ３０２はベースバンド信号を適切なデータレートに補間する。該 補間はチャネルプロセッサ２２８からの全てのベースバンド信号が同じレートと なって中央ロケーションで該ベースバンド信号を加算できるようにするために必 要とされる。補間されたベースバンド信号は次に適切なＩＦ信号、例えば直交位 相シフトキーイング（ＱＰＳＫ）、差分直交位相シフトキーイング（ＤＱＰＳＫ ）、周波数変調（ＦＭ）または振幅変調（ＡＭ）信号（Ｉ，Ｑ入力を備 え、変調はチャネルプロセッサ２２８内で行なわれる）にアップコンバートされ る。前記ベースバンド信号は今やゼロヘルツからオフセットしたキャリア変調高 速ベースバンドデータ信号である。オフセットの量はＤＵＣ３０２のプログラミ ングによって制御される。前記変調されたベースバンド信号は高速バックプレー ン相互接続３０４によって信号セレクタ３０６へと通信される。該信号セレクタ は前記変調されたベースバンド信号のサブグループを選択するよう動作可能であ る。選択されたサブグループは通信システムの特定のセクタ内で送信されるべき 通信チャネルである。選択されたサブグループの変調ベースバンド信号は次にデ ジタル加算器３０８に通信されて加算される。加算された信号は、依然として高 速のものであるが、次にバックプレーン相互接続１１３０を介してデジタル−ア ナログ変換器（ＤＡＣ）３１０に通信されかつＩＦアナログ信号に変換される。 これらのＩＦアナログ信号は次にアップコンバータ３１４によってＲＦ信号にア ップコンバートされ、増幅器４１８（図４）によって増幅されかつアンテナ４２ ０（図４）から放射される。 好ましい実施形態では、再び強化されたシステムの信頼性を提供するために、 複数のＤＡＣ３１０が、１つのＤＡＣが１つのシェルフ（ｓｈｅｌｆ）に関連し て、ＲＦシェルフ上に配置された３つのＤＡＣのグループ３１１を備えて設けら れる。該グループのＤＡＣ３１１はバックプレー ン相互接続１１３０の別個の信号バス３１３によって受信された、３つの加算さ れた信号をアナログ信号に変換する。これは単一のＤＡＣによって達成可能なも のに対して増大したダイナミックレンジを提供可能である。この構成はさらに冗 長性を与えるが、それはもし前記ＤＡＣの内のいずれかが障害になれば、他のも のが利用可能なためである。その結果は単にシステム容量の低減でありセクタ全 体またはセルの喪失とならない。１つのセクタの通信システムに対する信号を受 信する１つのグループのＤＡＣ３１１の出力は次に加算器３１１においてアナロ グ加算され、加算されたアナログ信号はアップコンバータ３１４に通信される。 受信機２００と同様に、送信機３００も複数の送信機バンク（２つが３３０お よび３３０′として示されている）を備えて構成されている。送信機バンク３３ ０および３３０′はチャネルプロセッサ２２８および増幅器４１８の間の送信機 ３００のための全ての機器を含む。各送信機バンク３３０および３３０′に対す る、１つのセクタの通信システムに対する加算されたアナログ信号をアップコン バートする、アップコンバータ３１４の出力は次にＲＦ加算器３１６において加 算される。加算されたＲＦ信号は次に増幅器４１８に通信されかつアンテナ４２ ０によって放射される。もし送信機バンク３３０または３３０′の全体が障害と なっても、その影響は依然としてシステム容量の喪失のみでありかつ通信システ ムの全体の部分の喪失とはなら ない。 図１３を参照すると、本発明の好ましい実施形態に係わるＤＵＣ３０２が示さ れている。好ましい実施形態では、複数のＤＵＣ３０２が設けられており、それ らの各々はバス３００および３００′からダウンリンクベースバンド信号をかつ 制御バス２２４から制御信号をフォーマッタ回路１３４１を介して受信するアッ プコンバータ／変調器１３４０を含む。前記アップコンバータ／変調器１３４０ の出力は次にセレクタ３０６に通信される。好ましい実施形態では、セレクタ３ ０６は２入力ＡＮＤゲートのバンクの形式とすることができ、その１つの入力は 前記データワード（すなわち、変調ベースバンド信号）の１ビットに接続されて いる。制御ラインをハイ（論理的“１”）に維持することにより、前記出力は入 力の遷移に従うことになる。セレクタ３０６の出力は次にデジタル加算器バンク １３０８に通信され、該デジタル加算器バンク１３０８は他のＤＵＣに関連する 前のデジタル加算器からのデータを複数の信号経路３１３の１つに加える。各々 の信号経路は示されているように、通信システムの１つのセクタに関連しかつ前 記加算された信号をＤＡＣグループ３１１に通信する。もしセレクタ３０６が開 いておれば、セレクタ３０６の出力はゼロであり、かつ加算器１３０８への入力 として前記到来信号を不変とする。加算器１３０８のダイナミックレンジ内で前 記加算されたデジタル信号をスケーリングするた めに加算器１３０８の入力、出力または双方に対しスケーリングが必要とされる こともあり得ることも理解されるべきである。このようにして、通信システムの 特定のセクタに向けられた信号を表わす、ＤＵＣの出力はアナログ信号に変換す るために単一の信号に加算することができる。あるいは、好ましい実施形態で行 なわれているように、ダイナミックレンジを増強しかつ冗長性を提供するために さらに組として集積されかつ複数のＤＡＣによってアナログ信号に変換すること もできる。 図１４を参照すると、本発明に係わるＩ，Ｑ変調のためのアップコンバータ１ ４００が示されている。該アップコンバータ１４００はベースバンド信号のＩ， Ｑ部分を補間するために、それぞれ、第１および第２の補間フィルタ１４０２お よび１４０４（例えば、有限インパルス応答（ＦＩＲ）フィルタ）を含む。前記 ベースバンド信号の補間されたＩ，Ｑ部分は数値制御発振器１４１０から入力を 受ける、ミキサ１４０６および１４０８においてアップコンバートされる。数値 制御発振器（ＮＣＯ）１４１０は入力としてアップコンバージョン周波数、ω₀ 、および前記アップコンバージョン周波数に依存する固定位相増分であるインバ ースサンプルレート、τ、の積を受ける。この積はＮＣＯ１４１０内の位相アキ ュムレータ１４１２に供給される。位相アキュムレータ１４１２の出力はサンプ ル位相、Φ、であり、これはアップコンバージョン信号を発生する ために、それぞれ、サインおよびコサイン発生器１４１４および１４１６に通信 される。ベースバンド信号のアップコンバートされたＩ，Ｑ部分は次に加算器１ ４１８において加算されアップコンバータ１４００の変調されたＩＦ信号出力を 提供する。 図１５においては、Ｒ，Θ変調、位相の直接変調、のための変調器１５００が 示されている。変調器１５００はアップコンバータ１４００よりも簡単なＦＭ発 生方法を提供する。前記ベースバンド信号は補間フィルタ１５０２（例えば、さ らにＦＩＲフィルタ）に通信され次にスケーラ１５０４においてｋτによってス ケーリングされる。補間されかつスケーリングされたベースバンド信号は次に加 算器１５０６において数値制御発振器／変調器（ＮＣＯＭ）１５０８における固 定位相増分ω₀τと加算される。この和は次に位相アキュムレータ１５１０に通 信され該位相アキュムレータ１５１０はサンプル位相、Φ、を出力しこれは次に 変調器１５００の変調されたＩＦ信号出力を発生するためのシヌソイド発生器１ ５１２に通信される。 図１４および図１５に示される装置は本発明のアップコンバータ／変調器１３ ４０において使用するのに適している。しかしながら、アップコンバータ１４０ ０はＦＭを発生することに関しては効率的ではなく、一方変調器１５００はＩ， Ｑアップコンバージョンを提供しない。図１６においては、好ましいアップコン バータ／変調器１３４０が 示されており、これはＩ，ＱアップコンバージョンおよびＦＭ変調の双方を提供 する。補間器／変調器１３４０は単一のベースバンド信号に対しＩ，Ｑアップコ ンバージョンをあるいは２つのベースバンド信号に対しＲ，Θ変調を提供する。 ベースバンド信号のＩ，Ｑ部分または２つのＲ，Θ信号がそれぞれポート１６ ０２および１６０４においてアップコンバータ／変調器１３４０に入力される。 信号セレクタ１６０６および１６０８が設けられかつアップコンバータ／変調器 １３４０の動作モードに基づきＩ，ＱまたはＲ，Θ信号の間で選択を行なう。 Ｉ，Ｑ信号の処理に関しては、信号のＩ部分はセレクタ１６０６から補間フィ ルタ（例えば、ＦＩＲフィルタ）１６１０に通信される。補間されたＩ信号は次 にミキサ１６１２に通信されそこでコサイン発生器１６１４からのシヌソイドに よりアップコンバートされる。コサイン発生器１６１４は位相アキュムレータ１ ６１６から入力サンプル位相Φを受信する。セレクタ１６１８が設けられかつＩ ，Ｑアップコンバージョンのためのゼロ入力を選択する。セレクタ１６１８の出 力はスケーラ１６２０においてｋτによりスケーリングされゼロ出力を生成し、 これは加算器１６２２においてω₀τに加算される。Ｉ，Ｑアップコンバージョ ンの場合にはω₀τである、この和は位相アキュムレータ１６１６に入力されて サンプル位相出力、Φ、を生成 する。 前記信号のＱ部分の処理も同じである。Ｑ信号はセレクタ１６０８によって選 択されかつ補間フィルタ（例えば、ＦＩＲフィルタ）１６２６へと通信される。 補間されたＱ信号は次にミキサ１６２８に通信され、そこでサイン発生器１６３ ０からのシヌソイドによってアップコンバートされる。サイン発生器１６３０は Ｉ，Ｑの場合においては位相アキュムレータ１６１６によって発生されるサンプ ル位相、Φ、を選択するセレクタ１６３２からの入力を受信する。アップコンバ ートされたＩ，Ｑ信号は次にＩ，Ｑモードにおけるアップコンバータ／変調器１ ３４０のアップコンバートされた／変調された出力として加算器１６３４におい て加算される。 Ｒ，Θ処理においては、セレクタ１６０６および１６０８は２つの別個のＲ， Θ信号を選択する。Ｒ，Θ処理に対しては、アップコンバータ／変調器３４０は ２つのＲ，Θ信号を同時に処理するよう動作可能である。第１の信号Ｒ，Θ−１ は補間フィルタ１６１０において補間されかつろ波される。Ｒ，Θの場合におい ては、セレクタ１６１８は補間されたＲ，Θ−１信号を選択しこの信号はスケー ラ１６２０においてｋτによってスケーリングされかつ加算器１６２２において ω₀τに加算される。加算器１６２２の出力は次に位相アキュムレータ１６１６ に通信され、該位相アキュムレータ１６１６はコサイン発生器１６１４に入力 されるサンプル位相、Φ、を生成する。コサイン発生器１６１４の出力はＲ，Θ 処理モードにおいてはアップコンバータ／変調器１３４０の２つの変調されたＩ Ｆ信号出力の内の１つである。 第２のＲ，Θ信号、Ｒ，Θ−２、はセレクタ１６０８によって選択されかつ補 間フィルタ１６２６へと通信される。補間されたＲ，Θ−２信号は次にスケーラ １６３６に通信され、そこでｋτによってスケーリングされる。スケーリングさ れた信号は次に加算器１６３８においてω₀τと加算される。加算器１６３８の 出力は位相アキュムレータ１６４０に入力され該位相アキュムレータ１６４０は 出力サンプル位相、Φ、を生成しこれはセレクタ１６３２によって選択されかつ サイン発生器１６３０に通信される。サイン発生器１６３０の出力はＲ，Θ処理 モードにおいてはアップコンバータ／変調器１３４０の２つの変調されたＩＦ信 号出力の内の第２のものである。 送受信機４００の受信機２００および送信機３００の部分を別個に説明したが 、次に送受信機４００について図４を参照してより詳細に説明する。送受信機４ ００は一対の送受信機バンク４０２および４０４で構成されている。各バンクは 同じでありかつ複数のＲＦ処理シェルフ４０６を含む。各々のＲＦ処理シェルフ ４０６はアンテナ４１２からの信号を受信しかつデジタル化するよう結合された ＲＦミキサ４０８およびＡＤＣ４１０を含んでいる。ＲＦ処理 シェルフ４０６はさらに３つのＤＡＣ４１４を含み、これらの出力は加算器４１ ６によって加算されかつＲＦアップコンバータ４１７に通信される。ＲＦアップ コンバータ４１７の出力はさらに送受信機バンク４０４からの対応する出力と加 算するためにＲＦ加算器４１９に通信される。加算されたＲＦ信号は次に増幅器 ４１８に通信されそこでアンテナ４２０から放射される前に増幅される。 ＡＤＣ４１０からの受信信号は受信バス４２８を介して複数のデジタル変換モ ジュール（ＤＣＭ）４２６に相互接続される。同様に、送信信号はＤＣＭ４２６ からＤＡＣ４１４へ送信バス４３０を介して通信される。理解されるように、受 信バス４２８および送信バス４３０はＲＦフレーム４３２内のバックプレーンア ーキテクチャ内へ構成された高速データバスである。好ましい実施形態では、該 バックプレーンによる通信はほぼ６０ＭＨｚで行なわれるが、これらのエレメン トの近接した物理的関係は高速データ信号における大きなエラーを生じることな くそのような高速通信を可能にする。 図１１を参照すると、ＤＣＭ４２６の好ましい実施形態が示されている。ＤＣ Ｍ４２６は受信および送信信号処理を提供するために複数のＤＤＣ応用特定集積 回路（ＡＳＩＣ）１１０２および複数のＤＵＣ ＡＳＩＣ１１０４を含んでいる 。受信信号はアンテナ４１２から受信バックプレーン相互接続１１０８、バック プレーン受信機１１０６お よびバッファ／ドライババンク１１０７を介して通信リンク１１１０によりＤＤ Ｃ ＡＳＩＣ１１０２に通信される。好ましい実施形態では、ＤＣＭ４２６は１ ０個のＤＤＣ ＡＳＩＣ１１０２を含み、各々のＤＤＣ ＡＳＩＣ１１０２は、 上に述べたように、その中に３つの個別のＤＤＣを備えている。好ましい実施形 態では、該ＤＤＣ ＡＳＩＣ１１０２の内８個が通信チャネル機能を提供し、一 方該ＤＤＣ ＡＳＩＣ１１０２の内の２個が走査機能を提供する。ＤＤＣ ＡＳ ＩＣ１１０２の出力はリンク１１１２およびバックプレーンフォーマッタ１１１ ４ならびにバックプレーンドライバ１１１６を介してバックプレーン相互接続１ １１８に通信される。バックプレーン相互接続１１１８から、受信信号はプロセ ッサシェルフ４４６において各グループに配置された複数のチャネルプロセッサ ４４８へと通信するためにインタフェース媒体４５０（図４）へと通信される。 送信モードにおいては、送信信号はチャネルプロセッサ４４８からインタフェ ース媒体４５０およびバックプレーン相互接続１１１８によって送信バックプレ ーン受信機１１２０へかつセレクタ／フォーマッタ１１２４を介して複数のＤＵ Ｃ ＡＳＩＣ１１０４へと通信される。ＤＵＣ ＡＳＩＣ１１０４の各々は４つ の個別のＤＵＣを含み、該ＤＵＣは上に述べたように、Ｒ，Θモードにおいて４ つの通信チャネルをあるいはＩ，Ｑモードにおいて２つの通信 チャネルを処理するためのものである。ＤＵＣ ＡＳＩＣ１１０４の出力はリン ク１１２６を介してＤＡＣ４１４に通信するために送信バックプレーンドライバ １１２８およびバックプレーン相互接続１１３０へと通信される。 参照数字４６０で概略的に示されるように、ＤＣＭ４２６の各エレメントにク ロック信号を提供するために適切な設備が設けられることが理解されるべきであ る。 ＤＣＭ４２６およびチャネルプロセッサ４４８の間のインタフェース媒体４５ ０に関しては、これは任意の適切な通信媒体とすることができる。例えば、イン タフェース媒体はマイクロ波リンク、ＴＤＭスパンまたは光ファイバリンクとす ることができる。そのような構成はチャネルプロセッサ４４８がＤＣＭ４２６お よびＲＦ処理シェルフ４０６に関して実質的に遠隔的に位置することができるよ うにする。したがって、チャネル処理機能は中央集中的に（ｃｅｎｔｒａｌｌｙ ）行なうことができ、一方送受信機機能は通信セルサイトにおいて行なうことが できる。この構成は通信セルサイトの構成を単純化し、それは通信機器の実質的 な部分が実際の通信セルサイトから遠隔的に配置できるからである。 図４に示されるように、送受信機４００は３つのＤＣＭ４２６を含み、ＤＣＭ ４２６ごとに１２の通信チャネルの能力を備えている。この構成はシステムの信 頼性を提供する。１つのＤＣＭ４２６が障害になれば、システムは利用 可能な通信チャネルの一部のみを喪失する。さらに、ＤＣＭは複数のエアインタ フェース能力を提供するよう変更可能である。すなわちＤＣＭ上のＤＤＣおよび ＤＵＣは特定のエアインタフェースのために個別にプログラム可能である。した がって、送受信機４００は複数のエアインタフェース能力を提供する。 上記から理解できるように、送受信機４００の構造には数多くの利点がある。 図５を参照すると、送受信機４００の受信機５００が示されており、これは図２ に示された受信機２００と非常に類似している。前記複数のＤＤＣ２１４および 相互接続ＴＤＭバス２２６は説明の明瞭化のためにのみ除去されており、かつ受 信機５００はこれらのエレメントを含むことが理解されるべきである。受信機５ ００は前と同様にセレクタ５０４を介してＡＤＣ５０６へと相互接続された付加 的なＤＤＣ５０２を含みアンテナ５０８／ミキサ５０９からアップリンクデジタ ル信号を受信しかつデータ信号をデータバス５１４を介してチャネルプロセッサ ５１０へと通信する。動作の間には、チャネルプロセッサ５１０はそれが通信セ ルにおける最善のアンテナによって通信しているかを判定するために、他のアン テナ、それが現在通信チャネルを処理しているアンテナ以外のアンテナ、を調べ る必要があろう。すなわち、もし該通信セルの他のセクタにサービスを行なって いるアンテナがより良好な通信品質を提供すれば、該通信リンクがそのアンテナ に関して再確立されるべきである。より良好な通信品質を提供するそのようなア ンテナの利用可能性を判定するため、チャネルプロセッサは通信セルの各セクタ を走査する。本発明では、これはチャネルプロセッサ５１０にＤＤＣ５０２を捕 捉させかつ、制御バス５１２を介して、通信セルの各々のアンテナからの通信を 受信するようそれをプログラムさせることによって達成される。受信された情報 、例えば受信信号強度指示（ＲＳＳＩ）その他、はより良好なアンテナが存在す るかを判定するためにチャネルプロセッサ５１０によって評価される。ＤＤＣ５ ０２における処理はＤＤＣ２１４において行なわれる処理と同じであるが、例外 としてＤＤＣ５０２は、チャネルプロセッサ５１０の指令の下に活動中の（ａｃ ｔｉｖｅ）通信チャネルにサービスしている単一のアンテナとは異なり通信セル における複数のアンテナから信号を受信する。 図１９は、このチャネルごとの（ｐｅｒ−ｃｈａｎｎｅｌ）走査機能を達成す る方法１９００〜１９２６を示す。この方法はバブル１９００に入りかつブロッ ク１９０２に進み、そこでタイマがセットされる。チャネルプロセッサは次にＤ ＤＣ３０２がアイドルであるかをチェックし、１９０４、すなわち他のチャネル プロセッサのために現在走査を行なっていないかを調べ、かつもしそれがアイド ルであれば、制御バス３１２もアイドルであるかを調べる、１９０６。もしそれ がアイドルであれば、ステップ１９０８ においてタイマが停止されかつチャネルプロセッサ３１０はステップ１９０９に おいて制御バス３１２を捕捉する。もしチャネルプロセッサ３１０がステップ１ ９１２において制御バス３１２を捕捉できなければ、本方法はブロック１９０２ へとループバックする。もしＤＤＣ３０２または制御バス３１２がアイドルでな ければ、ブロック１９１０においてタイムアウトのチェックが行なわれ、もしタ イムアウトが到達していなければ、本方法はループバックしてＤＤＣが利用可能 になっているかを調べる。もしタイムアウトに到達していれば、ブロック１９２ ０においてエラーが報告され、すなわち、チャネルプロセッサ３１０は所望の走 査を完了できなかったこととなる。 ブロック１９１２において、もし制御バス３１２が首尾よく捕捉されれば、チ ャネルプロセッサはブロック１９１４において走査機能のためにＤＤＣ３０２を プログラムする。しかしながら、もしステップ１９１６においてＤＤＣ３０２が アクティブになっていれば、プログラミングは中止されブロック１９２０におい てエラーが報告される。そうでない場合は、ＤＤＣ３０２はプログラミングを受 け入れかつブロック１９１８において種々のアンテナ３０８からサンプルを集め 始める。ブロック１９２２において全てのサンプルが集められたとき、ブロック １９２４においてＤＤＣはアイドル状態へとプログラムされかつ本方法はブロッ ク１９２６において終了する。 送受信機４００の他の特徴的機能は通信セルの特定のセクタまたは全てのセク タに対しシグナリングを提供する能力である。再び図３および図１３を参照する と、アップコンバータ／変調器１３４０の出力はセレクタ３０６に通信され、該 セレクタ３０６は通信セルの内の特定のセクタに導かれるべき複数のアップコン バータ／変調器１３４０から出力を選択するよう動作可能である。図３に示され るように、３つのセクタの通信セルに対しては、該通信セルの３つのセクタに対 応して３つのデータ経路３１３が設けられ、かつセレクタ３０６の機能はアップ コンバータ／変調器１３４０の出力をこれら３つのデータ経路の内の１つに加算 することである。このようにして、アップコンバータ／変調器１３４０からのダ ウンリンク信号は通信セルの適切なセクタへと通信される。 しかしながら、セレクタ３０６はさらにアップコンバータ／変調器１３４０の 出力を前記信号経路３１３の全てに加えるよう動作可能である。この場合、アッ プコンバータ／変調器１３４０からのダウンリンク信号は同時に通信セルの全て のセクタに通信される。したがって、アップコンバータ／変調器をシグナリング チャネルとして指定しかつセレクタ３０６をこのアップコンバータ／変調器から のダウンリンク信号を通信セルの全てのセクタに通信するようプログラミングす ることにより、サイマルカスト（ｓｉｍｕｌｃａｓｔ）による、全方向様の（ｏ ｍｎｉ ｌｉｋｅ） シグナリングチャネルが生成される。さらに、特定のセクタへのシグナリングが セレクタ３０６をシグナリングアップコンバータ／変調器１３４０からのダウン リンク信号を通信セルの１つまたはそれ以上のセクタに通信するようプログラミ ングすることによって達成できることが理解されるべきである。 図６を参照すると、送受信機６００が示されており、該送受信機６００は、送 受信機４００に関して説明した機能的要素を含む一方で、異なるアーキテクチャ 構成を提供する。送受信機６００はチャネルプロセッサ内で好適にアップリンク デジタルダウンコンバージョンおよび対応するダウンリンクデジタルアップコン バージョンを提供する。チャネルプロセッサは次に高速リンクを介してＲＦハー ドウェアに相互接続される。 受信モードにおいては、ＲＦ信号はアンテナ６０２（個別に番号１，２，…， ｎを有する）で受信されかつ関連する受信ＲＦ処理シェルフ６０４に通信される 。各々の受信ＲＦシェルフ６０４はＲＦダウンコンバータ６０６およびアナログ −デジタル変換器６０８を含む。受信ＲＦシェルフ６０４の出力は高速データス トリームでありこれらはアップリンクバス６１０を介して複数のチャネルプロセ ッサ６１２に通信される。アップリンクバス６１０は光ファイババスその他のよ うな、適切な高速バスである。チャネルプロセッサ６１２はデータストリームを 受信すべきアンテ ナの１つを選択するためのセレクタおよび通信チャネルを再生するために前記ア ンテナの１つからのデータストリームを選択しかつ処理するためのＤＤＣおよび 他のベースバンド処理要素６１３を含む。該通信チャネルは次に適切な相互接続 を介してセルラネットワークおよびＰＳＴＮに通信される。 送信モードにおいては、ダウンリンク信号は前記セルラネットワークおよびＰ ＳＴＮからチャネルプロセッサ６１２によって受信される。チャネルプロセッサ はアップコンバータ／変調器６１５を含み、ダウンリンクデータストリームを送 信バス６１６によって送信ＲＦ処理シェルフ６１４に通信する前に前記ダウンリ ンク信号をアップコンバートしかつ変調する。送信バス６１６はまたは適切な高 速バスであることが理解されるべきである。送信ＲＦ処理シェルフ６１４はダウ ンリンクデータストリームをＲＦアナログ信号に処理するためにデジタル加算器 ６１８、ＤＡＣ６２０およびＲＦアップコンバータ６２２を含む。ＲＦアナログ 信号は次にアナログ送信バス６２４を介して電力増幅器６２６およびＲＦアナロ グ信号が放射されるアンテナ６２８へと通信される。 図７を参照すると、送受信機７００が示されており、該送信機７００は、前記 送受信機４００に関して説明した機能エレメントを含む一方で、さらに他のアー キテクチャ構成を提供する。送受信機７００はセクタ化された通信シス テムの単一のセクタに対して説明される。送受信機７００は複数のセクタにサー ビスを行なうために容易に変更できる。 受信モードにおいては、ＲＦ信号はアンテナ７０２によって受信されかつ受信 ＲＦ処理シェルフ７０４に通信される。受信ＲＦ処理シェルフ７０４は各々ＲＦ ダウンコンバータ７０３およびＡＤＣ７０５を含む。受信ＲＦ処理シェルフ７０ ４の出力は高速バックプレーン７０６を介して複数のＤＤＣ７０８に通信される 高速データストリームである。ＤＤＣ７０８は前に述べたように高速データスト リームを選択しかつ該データストリームをダウンコンバートするよう動作する。 ＤＤＣ７０８の出力は低速データストリームであり、これらのデータストリーム はバス７１０および７１２によってチャネルプロセッサ７１４に通信される。チ ャネルプロセッサ７１４は前に述べたように動作して通信チャネルを処理しかつ 該通信チャネルをチャネルバス７１６およびネットワークインタフェース７１８ を介してセルラネットワークおよびＰＳＴＮへと通信する。送受信機７００のＤ ＤＣ７０８はまた適切な高速バックプレーン相互接続と共にチャネルプロセッサ シェルフに好適に配置することができる。 送信モードにおいては、ダウンリンク信号はセルラネットワークおよびＰＳＴ Ｎからインタフェース７１８およびチャネルバス７１６を介してチャネルプロセ ッサ７１４に 通信される。チャネルプロセッサ７１４はダウンリンク信号をアナログＩＦ信号 にアップコンバートしかつデジタル化するためにＤＵＣおよびＤＡＣを含む。前 記アナログＩＦ信号は同軸ケーブル相互接続７２２、または他の適切な相互接続 媒体を介して送信マトリクス７２４に通信され、該送信マトリクス７２４におい て前記ダウンリンク信号は他のダウンリンクアナログＩＦ信号と組合わされる。 組合わされたアナログＩＦ信号は次に同軸相互接続７２６を介してＲＦアップコ ンバータ７２８に通信される。ＲＦアップコンバータ７２８は前記ＩＦ信号をＲ Ｆ信号に変換する。アップコンバータ７２８からのＲＦ信号は加算器７３０にお いてＲＦ加算されかつ次に電力増幅器および送信アンテナ（図示せず）に通信さ れる。 送受信機７００から理解されるように、ダウンリンク信号に対する高速データ 処理、すなわち、デジタルアップコンバージョンはチャネルプロセッサ７１４内 で好適に行なわれる。チャネルプロセッサ７１４の好ましい実施形態が図１８に 示されている。チャネルプロセッサ７１４はほとんどの点で図１７に示されるチ ャネルプロセッサ２２８と同様のものであり、同じ要素は同じ参照数字で示され ている。チャネルプロセッサ７１４は、これらの要素に加えて、プロセッサ１７ ４２，１７４２′からダウンリンク信号を受けるよう結合されたＤＵＣ１８０２ を含む。ＤＵＣ１８０２は該ダウンリンク信号をアップコンバートしこれらは ＤＡＣ１８０６に通信され、ＤＡＣ１８０６は該ダウンリンク信号をアナログＩ Ｆ信号に変換する。該アナログＩＦ信号は、ポート１７４０，１７４０′を介し て、送信マトリクス７２４に通信される。 図８、図９および図１０を参照すると、送受信機４００の各要素を相互接続す るためのさらなる構成が示されている。単一の構成要素の障害によりセル全体の 喪失が生じるのを避けるため、構成要素のデイジーチェイン相互接続は避けられ る。図８において、かつ例えばダウンリンク構成おいて見られるように、セレク タ８００はＤＣＭ８０２においてＤＵＣ８０４およびＤＡＣ８０６の前に設けら れる。ダイレクトデータリンク８０８がＤＵＣ８０４からセレクタ８００へ、Ｄ ＣＭ８０２からＤＣＭ８０２へかつ最終的にはＤＡＣ８０６へと設けられる。バ イパスデータリンク８１０もまた設けられダイレクトデータリンク８０８へとタ ップ付けられている。動作においては、もし１つまたはそれ以上のＤＣＭ８０２ が障害になれば、セレクタ８００は適切なバイパスデータリンク８１０を作動さ せて障害のＤＣＭ８０２をバイパスしかつ増幅器８１２および送信アンテナ８１ ４への連続した信号の通信を可能にするよう動作可能である。前記アップリンク エレメントも同様に接続して送受信機の障害に耐える受信部分を提供できること を理解すべきである。 図９は別の構成を示す。図９において、チャネルプロセ ッサ９２０はＴＤＭバス９２２を介してＤＣＭ９０２へ相互接続されている。Ｄ ＣＭは図８に示されるように相互接続され、各々のＤＣＭ９０２に関連するセレ クタは図示されておらず、セレクタはＤＣＭ９０２において容易に直接的に実施 できることが理解される。バイパスリンク９２４はチャネルプロセッサ９２０を 直接関連するＤＣＭに、かつＤＣＭ９０２内の付加的なセレクタ（図示せず）へ と相互接続する。チャネルプロセッサ９２０が障害となりＴＤＭバス９２２をダ ウンさせあるいはＴＤＭバス９２２それ自体の障害の場合には、ＤＣＭ９０２内 のセレクタは適切なバイパスリンク９２４を作動させてＤＡＣ９０６、増幅器９ １２および送信アンテナ９１４への信号の連続した通信を可能にすることができ る。 図１０は、さらに他の構成を示す。前と同様に、ＤＣＭ１００２は図８に示さ れるように相互接続されている。図１０においては、ダイレクトリンク１０３０ はチャネルプロセッサ８２０をデイジーチェイン様式で相互接続し、各チャネル プロセッサ１０２０の出力は加算器１０３２において加算されかつ次にＴＤＭバ ス１０３４によってＤＣＭ１００２へと通信される。第２のバスを形成するバイ パスリンク１０３６はセレクタ１０３８についても図８におけるＤＣＭ８０２に 対して示されたものと同様の様式で提供されている。チャネルプロセッサのいず れか１つの障害の場合には、残りのチャネルプロセッサ１０２０からの信号 はＤＣＭ８０２について述べたのと同様の様式で障害のチャネルプロセッサを回 ってセレクタ１０００、ＤＡＣ１００６、増幅器１０１２およびアンテナ１０１ ４へと導くことができる。 本発明の数多くの利点および特徴はいくつかの好ましい実施形態に関する上の 説明から理解できるであろう。数多くの他の実施形態、利点および特徴は添付の 請求の範囲から理解できるその真の範囲内にあることが理解されるべきである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，Ｂ Ｙ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，ＫＧ， ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，Ｌ Ｖ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ， ＳＫ，ＴＪ，ＴＭ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，Ｖ Ｎ (72)発明者 ロッティングハウス・アラン ピー アメリカ合衆国イリノイ州 60010、バリ ントン、バークシャー・レーン 1100 (72)発明者 レイダー・シェリア マリー アメリカ合衆国イリノイ州 60030、ワイ ルドウッド、ノース・コーブ・ロード 33248 (72)発明者 ピンクリー・ダニー トマス アメリカ合衆国テキサス州 76016、アー リントン、ドーフィン・コート 3714 (72)発明者 ルズ・ユダ イェフダ アメリカ合衆国イリノイ州 60069、プレ イリー・ビュー、ユージーン・アベニュー 20540 (72)発明者 ラリー・ダニエル モリス アメリカ合衆国イリノイ州 60195、ホフ マン・エステイツ、ウインストン・ドライ ブ 3754 (72)発明者 レェアド・ケビン マイケル アメリカ合衆国テキサス州 76148、ハル トム・シティ、ダンサン・ドライブ 5244 (72)発明者 コブリネッツ・トニー アメリカ合衆国イリノイ州 60195、ホフ マン・エステイツ、スターブリッジ 4230 (72)発明者 エルダー・ロバート シー アメリカ合衆国イリノイ州 60050、マク ヘンリー、サウス・リバーサイド・ドライ ブ 3008 (72)発明者 ベイリー・ドナルド イー アメリカ合衆国イリノイ州 60067、パラ ティン、ノールウッド・ドライブ 1128

Claims (1)

1. 【特許請求の範囲】 １．マルチチャネルデジタル受信機であって、 無線周波信号を受信するための複数のアンテナ、 前記複数のアンテナの各々に結合されかつ前記無線周波信号を中間周波信号に 変換するよう動作可能な複数の無線周波変換器、 前記無線周波変換器の各々に結合され前記中間周波信号をデジタル信号に変換 するための複数のアナログ−デジタル変換器、 前記アナログ−デジタル変換器に結合されかつ前記デジタル信号の内の１つを 選択しかつ前記デジタル信号の内の１つをベースバンド中間周波信号に変換する よう動作可能なスイッチドデジタルダウンコンバータ、そして 前記スイッチドデジタルダウンコンバータに結合され前記ベースバンド中間周 波信号内に含まれる複数の通信チャネルの内の１つを再生するためのチャネルプ ロセッサ、 を具備することを特徴とするマルチチャネルデジタル受信機。 ２．無線周波通信を受信する方法であって、 複数のアンテナにおいて無線周波信号を受信する段階、 前記無線周波信号を中間周波信号に変換する段階、 前記中間周波信号をデジタル信号に変換する段階、 前記デジタル信号の内の１つを選択する段階、 前記デジタル信号の内の１つをベースバンド中間周波信号にデジタル的にダウ ンコンバートする段階、そして 前記ベースバンド中間周波信号を処理してその中に含まれる複数の通信チャネ ルの１つを再生する段階、 を具備することを特徴とする無線周波通信を受信する方法。 ３．さらに、時間領域多重化通信媒体を介して前記ベースバンド中間周波信号 を通信する段階を具備することを特徴とする請求項２に記載の方法。 ４．マルチチャネルデジタル受信機であって、 第１の受信機バンクであって、 各々第１の複数のアンテナに結合されかつ前記第１の複数のアンテナにお いて受信された無線周波信号を第１の組の中間周波信号に変換するよう動作可能 な第１の複数の無線周波変換器、 前記第１の複数の無線周波変換器の各々に結合され前記第１の組の中間周 波信号を第１の組のデジタル信号に変換するための第１の複数のアナログ−デジ タル変換器、 前記第１の複数のアナログ−デジタル変換器に結合されかつ前記第１の組 のデジタル信号の内の１つを選択しかつ前記第１の組のデジタル信号の内の１つ を第１のベースバンド中間周波信号に変換するよう動作可能な第１のスイッチド デジタルダウンコンバータ、 を具備する前記第１の受信機バンク、 第２の受信機バンクであって、 各々第２の複数のアンテナに結合されかつ前記第２の複数のアンテナにお いて受信された無線周波信号を第２の組の中間周波信号に変換するよう動作可能 な第２の複数の無線周波変換器、 前記第２の複数の無線周波変換器の各々に結合され前記第２の組の中間周 波信号を第２の組のデジタル信号に変換するための第２の複数のアナログ−デジ タル変換器、 前記第２の複数のアナログ−デジタル変換器に結合されかつ前記第２の組 のデジタル信号の内の１つを選択しかつ前記第２の組のデジタル信号の内の１つ を第２のベースバンド中間周波信号に変換するよう動作可能な第２のスイッチド デジタルダウンコンバータ、 を具備する前記第２の受信機バンク、そして 前記第１および第２のスイッチドデジタルダウンコンバータと通信し前記第１ および第２のベースバンド中間周波信号内に含まれる複数の通信チャネルの内の １つを再生するチャネルプロセッサ、 を具備することを特徴とするマルチチャネルデジタル受信機。 ５．マルチチャネルデジタル受信機であって、 無線周波信号を受信するための複数のアンテナ、 前記複数のアンテナの各々に結合されかつ前記無線周波信号を中間周波信号に 変換するよう動作可能な複数の無線 周波変換器、 前記無線周波変換器の各々に結合され前記中間周波信号をデジタル信号に変換 するための複数のアナログ−デジタル変換器、 前記複数のアナログ−デジタル変換器の各々をスイッチドデジタルダウンコン バータと相互接続する高速通信リンクであって、前記スイッチドデジタルダウン コンバータは前記デジタル信号の内の１つを選択しかつ前記デジタル信号の内の 該１つをベースバンド中間周波信号に変換するよう動作可能であるもの、そして 前記スイッチドデジタルダウンコンバータと通信し前記ベースバンド中間周波 信号内に含まれる複数の通信チャネルの内の１つを再生するためのチャネルプロ セッサ、 を具備することを特徴とするマルチチャネルデジタル受信機。 ６．マルチチャネルデジタル送信機であって、 通信システムと通信しデジタルダウンリンク通信信号を受信しかつ複数の通信 チャネルの内の１つによって送信するために該デジタルダウンリンク通信信号を 処理するための複数のチャネルプロセッサ、 それぞれ前記複数の通信チャネルの各々と関連しかつ前記チャネルプロセッサ に接続されて前記デジタルダウンリンク通信信号をデジタル中間周波信号へとア ップコンバートまたは変調するための複数のアップコンバータ／変調器、 前記デジタル中間周波信号をデジタル中間周波信号のサブグループへと加算す るための前記アップコンバータ／変調器に接続する複数のデジタル加算器、 前記デジタル中間周波信号のサブグループを複数のアナログ信号に変換するた めの複数のデジタル−アナログ変換器、 それぞれ前記デジタル−アナログ変換器に結合され前記アナログ信号を無線周 波信号に変換するための複数の無線周波アップコンバータ、そして それぞれ前記アップコンバータに結合され前記無線周波信号を増幅しかつ前記 無線周波信号を複数のアンテナに通信するための複数の電力増幅器、 を具備することを特徴とするマルチチャネルデジタル送信機。 ７．さらに前記チャネルプロセッサの内の少なくとも１つと通信する高速デー タバスを具備する請求項１のマルチチャネルデジタル受信機および請求項６のマ ルチチャネルデジタル送信機の組合わせを備えたことを特徴とする送受信機。 ８．マルチチャネルデジタル送信機であって、 通信システムと通信してデジタルダウンリンク通信信号を受信しかつ複数の通 信チャネルの内の１つによって送信するために前記デジタルダウンリンク通信信 号を処理する ための複数のチャネルプロセッサ、 それぞれ前記複数の通信チャネルの各々と関連しかつ前記チャネルプロセッサ に接続されて前記デジタルダウンリンク通信信号をデジタル中間周波信号へとア ップコンバートまたは変調するための複数のアップコンバータ／変調器、 前記アップコンバータ／変調器に接続して前記デジタル中間周波信号をデジタ ル中間周波信号のサブグループへと加算するための複数のデジタル加算器、 前記デジタル中間周波信号のサブグループをアナログ信号に変換するための複 数のデジタル−アナログ変換器、 前記デジタル−アナログ変換器に選択的に接続されて前記アナログ信号の部分 集合をアナログ中間周波信号へと加算するためのアナログ加算器、 前記アナログ加算器に結合されて前記アナログ中間周波信号を無線周波信号に 変換するための無線周波アップコンバータ、そして 前記アップコンバータに結合されて前記無線周波信号を増幅しかつ前記無線周 波信号をアンテナに通信するための電力増幅器、 を具備することを特徴とするマルチチャネルデジタル送信機。 ９．マルチチャネルデジタル送信機であって、 通信システムと通信してデジタルダウンリンク通信信号を受信しかつ複数の通 信チャネルの内の１つによって送信 するために前記デジタルダウンリンク通信信号を処理するための複数のチャネル プロセッサ、 複数の送信機バンクであって、該送信機バンクの各々は、 （ａ）複数の無線周波処理シェルフであって、該無線周波処理シェルフの各々 はそれぞれ前記複数の通信チャネルの各々と関連しかつ前記チャネルプロセッサ に接続されて前記デジタルダウンリンク通信信号をデジタル中間周波信号へとア ップコンバートしかつ変調するための複数のアップコンバータ／変調器、および 前記アップコンバータ／変調器に接続され前記デジタル中間周波信号をデジタル 中間周波信号のサブグループへと加算するための複数のデジタル加算器を具備す るもの、 （ｂ）前記デジタル中間周波信号のサブグループをアナログ信号に変換するた めの複数のデジタル−アナログ変換器、 （ｃ）前記デジタル−アナログ変換器に選択的に接続され１つの部分集合の前 記アナログ信号をアナログ中間周波信号へと加算するための複数のアナログ加算 器、 （ｄ）前記複数のアナログ加算器に結合され前記アナログ中間周波信号を無線 周波信号に変換するための複数の無線周波アップコンバータ、 を具備する前記複数の送信機バンク、 部分集合の無線周波信号を加算された無線周波信号へと加算するための複数の 無線周波加算器、そして それぞれ前記無線周波加算器に結合され前記無線周波信号を増幅しかつ前記無 線周波信号をアンテナに通信するための複数の電力増幅器、 を具備することを特徴とするマルチチャネルデジタル送信機。 １０．マルチチャネル広帯域周波数信号をデジタル的に送信する方法であって 、 デジタルダウンリンク信号を通信システムの通信ネットワーク相互接続から受 信する段階、 複数の通信チャネルの内の１つによって送信するために前記デジタルダウンリ ンク信号を処理する段階、 前記デジタルダウンリンク信号をデジタル中間周波信号へとアップコンバート しまたは変調する段階、 前記デジタル中間周波信号のサブグループを加算する段階、 前記デジタル中間周波信号のサブグループを、それぞれ、前記通信システムの セクタへ導く段階、 前記デジタル中間周波信号をアナログ中間周波信号に変換する段階、 前記アナログ中間周波信号を無線周波信号にアップコンバートする段階、 前記無線周波信号を増幅する段階、そして 前記無線周波信号をアンテナから放射する段階、 を具備することを特徴とするマルチチャネル広帯域周波 数信号をデジタル的に送信する方法。 １１．無線通信システムにおける送信機であって、 数値制御される発振器および変調装置、そして 前記数値制御される発振器および変調装置と通信するデジタルスイッチ、 を具備することを特徴とする無線通信システムにおける送信機。 １２．前記デジタルスイッチは前記数値制御される発振器および変調装置に応 答する第１の入力および第１および第２の出力を有し、前記送信機はさらに第１ の加算器および第２の加算器を具備し、該第１の加算器は前記第１の出力に応答 しかつ前記第２の加算器は前記第２の出力に応答し、かつ前記送信機は複数のア ンテナを具備し該複数のアンテナの各々は前記加算器の内の少なくとも１つに応 答することを特徴とする請求項１１に記載の送信機。 １３．無線通信システムにおける送信機であって、 数値制御される発振器およびデジタルミキサを具備する直交周波数アップコン バージョン装置、そして 前記直交周波数アップコンバージョン装置と通信するデジタルスイッチ、 を具備することを特徴とする無線通信システムにおける送信機。 １４．前記デジタルスイッチは前記直交周波数アップコンバージョン装置に応 答する第１の入力および第１および 第２の出力を有し、かつ前記送信機はさらに第１の加算器および第２の加算器を 具備し、該第１の加算器は前記第１の出力に応答しかつ該第２の加算器は前記第 ２の出力に応答し、かつ前記送信機は複数のアンテナを有し、該複数のアンテナ の各々は前記加算器の内の少なくとも１つに応答することを特徴とする請求項１ ３に記載の送信機。 １５．アップコンバータ／変調器であって、 各々複数の入力および出力を有する第１のセレクタおよび第２のセレクタであ って、前記第１および第２のセレクタの各々の出力はそれぞれ第１の補間フィル タおよび第２の補間フィルタに結合されているもの、 を具備し、前記第１の補間フィルタの出力は第１のミキサに結合されかつ選択 的に第１の加算器に結合され、該第１の加算器はさらに第１の位相値を受けるよ う結合されかつ前記第１の加算器は第１の位相アキュムレータに結合された出力 を有し、 前記第１の位相アキュムレータの出力は第１のシヌソイド発生器に結合されか つ選択的に第２のシヌソイド発生器に結合され、前記第２の補間フィルタの出力 は第２のミキサに結合されかつ選択的に第２の加算器に結合され、該第２の加算 器はさらに第２の位相値を受けるよう結合されかつ前記第２の加算器は第２の位 相アキュムレータに結合された出力を有し、 前記第１および第２のミキサの各々の出力は選択的に出 力加算器に結合され、そして 前記第２の位相アキュムレータの出力は選択的に前記第２のシヌソイド発生器 に結合される、 ことを特徴とするアップコンバータ／変調器。 １６．マルチモードアップコンバータ／変調器であって、 各々複数の入力および出力を有する第１のセレクタおよび第２のセレクタであ って、前記複数の入力は複数の入力信号を受けるよう結合されかつ前記第１およ び第２のセレクタの各々は前記複数の入力信号の内の１つを選択するよう動作可 能であるもの、 を具備し、前記第１および第２のセレクタの出力はそれぞれ第１および第２の 補間フィルタの入力に結合され、 第１の動作モードにおいて、 第１の成分および第２の成分を有する入力信号が前記アップコンバータ／変調 器に結合され、この場合前記第１の成分は前記第１のセレクタを介して前記第１ の補間フィルタに結合されかつ前記第２の成分は前記第２のセレクタを介して前 記第２の補間フィルタにそれぞれ結合され、 前記第１の補間フィルタの出力は第１のミキサの第１の入力に結合され、 第１のシヌソイド発生器の出力は前記第１のミキサの第２の入力に結合されか つ前記第１のミキサの前記出力は出力加算器の第１の入力に結合され、前記第２ の補間フィルタの出力は第２のミキサの第１の入力に結合され、第２の シヌソイド発生器の出力は前記第２のミキサの第２の入力に結合され、かつ前記 第２のミキサの出力は前記出力加算器の第２の入力に結合され、そして 前記マルチモードアップコンバータ／変調器はさらに、 第１の位相値を受信するよう結合されかつ前記第１および第２のシヌソイド発 生器の各々の入力に結合された位相値出力を有する第１の位相アキュムレータ、 を具備し、そして 第２の動作モードにおいては、 第１の入力信号および第２の入力信号が前記アップコンバータ／変調器に結合 され、この場合前記第１の入力信号は第１のセレクタを介して前記第１の補間フ ィルタに結合されかつ前記第２の入力信号は第２のセレクタを介して前記第２の 補間フィルタに結合され、 前記第１の補間フィルタの出力は第１のスケーラに結合され、 第１の加算器が前記第１のスケーラからのスケーリングされた出力および第１ の位相値を受けるよう結合され、その第１の加算された出力値が前記第１の位相 アキュムレータに結合され、その位相値出力は前記第１のシヌソイド発生器に結 合され、そして 前記第２の補間フィルタの出力は第２のスケーラに結合され、 第２の加算器が前記第２のスケーラからのスケーリング された出力および第２の位相値を受けるよう結合され、その第２の加算された出 力は第２の位相アキュムレータに結合され、その位相値出力は第２のシヌソイド 発生器に結合される、 ことを特徴とするマルチモードアップコンバータ／変調器。