CN1187905C

CN1187905C - 用于通信终端设备的接收机电路和在接收机电路中进行信号处理的方法

Info

Publication number: CN1187905C
Application number: CNB008073813A
Authority: CN
Inventors: M·德特施; P·荣; J·普莱钦格; P·施密德特
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG; Intel Deutschland GmbH
Priority date: 1999-05-10
Filing date: 2000-05-09
Publication date: 2005-02-02
Anticipated expiration: 2020-05-09
Also published as: CN1353885A; US20020085124A1; EP1177638A1; US7139341B2; EP1177638B1; DE50007298D1; KR20020012571A; KR100432987B1; JP2002544707A; ATE272915T1; WO2000069087A1

Abstract

用于一个通信终端设备的一个接收机电路包括一个信号预处理电路(SV)，此电路包括一个具有K个并联模/数变换器(ADC(1)，…，ADC(K))的模/数变换元件(ADM)，一个变换元件(C)和一个连接在变换元件(C)后面的具有N个并联数字滤波器(DF(1)，…，DF(N))的滤波器元件(DFM)。其中，N为大于或等于1的整数并且小于K。

Description

用于通信终端设备的接收机电路和在接收机电路中进行信号处理的方法

技术领域

本发明涉及用于通信终端设备的一种接收机电路和在接收机电路中进行信号处理的方法。

背景技术

在目前普通的通信终端设备中，特别是无线通信设备中通常是同时处理若干(K)接收信号。其中，在信号预处理时此K个接收信号首先混频至中频范围或至基频带中，然后分别借助于K个模/数变换器(A/D-变换器)数字化，然后分别输入至K个数字滤波器中，这些滤波器逆行数字带宽限宽以便达到通道选择的目的。

这种类型的信号预处理方法的缺点在于，由于多次应用相同的元件，所以所需的实施费用相当可观。

在美国专利5,852,477中阐述了一种数字式电视接收机，此接收机为了对接信号进行取样而采用了例如24个并联的模/数变换器和一个连接在这些变换器后面的数字修正滤波器。其中，这些变换器周期性地以一个相应降低了的取样速率工作，这样，它们按顺序对接收信号进行取样。

在国际专利申请WO 91/07829中阐述了一种具有若干个接收天线的移动无线电接收机。对于每一个接收天线均配置了两个模/数变换器用于接收信号的同相分量和正交分量变换以及一个具有用于滤波后的同相分量和正交分量的两个输出端的数字滤波器。

图1以唯一的一个信道为例、以示意图的形式示出一个通信终端设备的一个接收机的信号路径。一个接收传感器(天线)1获取一个无线电信号。一个由接收传感器1给出的传感器信号在放大器2中加以放大并输入至混频级3。在混频级3中被放大了的传感器信号下变频至中频范围或至基频带。将下变频的信号输送到一个模拟量低通滤波器4中，此滤波器将此信号限制在带宽B内。由模拟量低通滤波器4给出的信号输入至一个信号预处理电路SV中，其范围在图1中以虚线画出的长方形示出。

此信号预处理电路SV在输入端包括一个A/D变换器ADC，此变换器对由模拟量低通滤波器4给出的限制了带宽的信号进行取样。

取样以取样频率f进行，此频率满足尼奎斯特判据(f≥2B)，其中，为了达到较高的精度，根据情况可以进行过取样。通常每一个接收到的数据符号将产生多于一个的数值离散的取样值，就是说f＞1/T_S，其中T_S为符号持续时间。

在频带扩展的信息传输系统的情况下，例如具有码分多路的传输系统(CDMA：Code Division Multiple Access)或雷达系统，采用每个码片产生多于一个取样值、即f＞1/T_C、的取样速率。其中，T_C为码片持续时间，此时间小于符号持续时间，因为在频带扩展的系统中每一个符号以与系统标准相关的预先规定的码数量加以扩展。

由A/D变换器ADC给出的数字信号输入至一个数字滤波器DF中。此数字滤波器进行信道选择，此选择可以与一个+取-元件适接(即降低取样速率)。此+取-元件的作用在于限制在继续处理信号过程中的计算费用。

进一步的信号处理可以借助于DSP 5进行。DSP 5获取滤波后的数字信号并且进行下面的信号处理步骤，例如扩展解码，适配的数据检测，字组去置乱，信道解码和源解码。

在DSP 5输出端已有的输出信号，在D/A变换后(未画出)在一个终端放大器6中加以放大，并且输入至一个适当的输出元件7中，例如一个扬声器(或者是一个LCD显示屏或类似元件)。

图2示出目前技术水平的一个K信道信号预处理电路的方框图。

信号预处理电路包括K个并联的组ADC(1)，DF(1)；ADC(2)，DF(2)；...；ADC(K)，DF(K)，它们按照图1所示分别由一个ADC和一个DF构成。由数字滤波器DF(1)，...，DF(K)给出的信号按照图1所示将在K个DSP 5.1，...，5.K中继续进行信号处理。

发明内容

本发明的任务在于提供用于通信终端设备的一种接收电路，其实施所需费用比较低。此外，本发明的目的在于给出在一个通信终端设备的接收机电路中进行信号处理的一种方法，通过此方法可以降低接收机电路的实施费用。

上述任务是通过以下技术方案得以解决。

根据本发明的一种通信终端设备的电路，用于K个不同的模拟的接收信号数字化和滤波，其中K＞1，包括：

-一个具有K个并联的模/数变换器(ADC(1)，...ADC(K))的模/数变换器装置(ADM)，

-一个用于多路变换K个数字化的信号的多路变换器(MUX)，和

-一个连接在该多路变换器(MUX)后面的、具有L个乘法器和L-1个存储构件的数字滤波电路(DF’)，用于对K个多路变换了的信号进行滤波，其中，L-1个存储构件分别由长度K的移位寄存器(T(1)，...，(T(L-1))组成。

-一个具有K个并联的模/数变换器(ADC(1)，...，ADC(K))的模/数变换器装置(ADM)，

-一个包括K个零-插入元件(Z1，Z2，...，ZK)的级(C)，其中，每个零-插入元件迎接一个数字化的信号，并根据该数字化的信号的扫描值把K-1个零插入到该数字化的信号中，和

-一个连接在零-插入元件后面的、用于处理带有插入的零的数字滤波电路(DF”)，其中，所述数字滤波电路(DF”)具有K个平行设置的、由相继设置的存储构件组成的信号路径，这些存储构件分别由移位寄存器(T1，...，T(L-1))组成，并且在各个信号路径的输入侧的移位寄存器(T1)之前设有按逐个信号路径逐个增加一个存储单元数目的存储单元。

根据本发明的一种用于K个不同的模拟的接收信号数字化和滤波的方法，其中，K＞1，其中：

-一个模/数变换装置(ADM)借助K个并联的模/数变换器(ADC(1)，...，ADC(K))数字化K个模拟的接收信号，

-一个多路变换器(MUX)多路变换K个数字化的信号，和

-一个具有L个乘法器和L-1个存储构件的、对K个多路变换的信号进行滤波的数字滤波电路(DF’)，其中，所述数字滤波电路(DF’)的L-1个存储构件分别有长度K的移位寄存器(T(1)，...，T(L-1))组成。

-一个模/数变换装置(ADM)借助K个并联的模/数变换器(ADC(1)，...，ADC(K))数字化K个模拟的接收信号，并且

-一个数字滤波电路(DF”)对K个具有插入了的零的数字化的信号进行滤波，其中，该数字滤波电路(DF”)具有由相继设置的存储构件组成的K个并联的信号路径，所述的存储构件分别由长度K的移位寄存器(T(1)，...，T(L-1))组成，并且在各个信号路径的输入侧的移位寄存器(T1)之前设有按逐个信号路径逐个增加一个存储单元数目的存储单元。

本发明的构思在于利用一个数字滤波器，以便对若干由A/D-变换器给出的数字信号进行滤波。这样，所需数字滤波器的数量可以减少，从而使本发明所述接收机电路的元件费用和组装费用将获得有利的影响。

在一个本发明特别有利的实施方案中N＝1，就是说总共仅采用了唯一的一个数字滤波器对K个由A/D-变换器给出的数字信号进行带宽限宽。

按照本发明第一种有利的实施方案，转换元件包括一个多路转换器。如上所述，当N＝1时，K个数字滤波信号将转换为用于数字滤波元件(或者说唯一的数字滤波器)的唯一的一个输入信号。这样，采用一个多路转换器可以成为应用仅具有一个输入端的数字滤波元件。

本发明第二种同样有利的实施方案其特征在于，转换元件包括若干、特别是K个并联的零插入元件。因为在第2种实施方案中不需要多路转换器，所以其实施费用很低。在此实施方案中，此转换元件具有路个输出端，这样仅需要具有K个输入端的一个数字滤波元件。

上述两种实施方案可以相互结合使用。

应该注意的是，即使在第二种实施方案中转换元件也不应作为分立的元件出现，而是集成在一个数字滤波元件中并且在这里、在信号计算方面例如也可以在软件层面加以实现。

此数字滤波元件的一个数字滤波器可以是一个FIR-或一个IIR-滤波器。随着此数字滤波器的阶数L的增加，一方面所达到的滤波斜率将增大，另一方面所必需的计算费用亦将随之提高。此数字滤波器的阶数以5至20之间、特别是10至18之间比较有利。

通常在一个数字滤波器后面的信号路径中配置一个十取一元件，即减小取样速率。一个有利的措施在于，此数字滤波器在此情况下由若干串联的、交替排列的分立的数字滤波器和取样速率减小电路构成。通过滤波元件的数字滤波器的这种方式的级联(或数字滤波器的N≥2)使滤波所需的计算费用可以降低。

根据本发明用一个数字滤波器进行多信号处理的方法已可以应用在一个仅具有一个接收传感器的接收机电路中。在一个这样的接收机电路中，通过分解由一个接收传感器给出的传感器接收信号，可以产生若干(K个)接收信号，这些接收信号然后可以按照本发明所述原理以有利的费用继续加以处理。

例如大家知道，在一个移动通信接收机中应将天线接收信号分解为一个同相接收信号和一个与此相移90°的正交接收信号。此同相信号和正交信号可以按照本发明继续加以处理。

本发明的另一种有利的实施方案其特征在于，信号接收元件包括若干接收传感器。

以若干接收天线形式的若干接收传感器例如已应用在用于蜂窝移动通信系统的基站中。其中，每一个接收传感器具有一个空间有限的接收特性，就是说它仅可以由一个特定的空间扇形段获取无线电信号。通过这样的多个接收传感器形成采集整个空间的接收特性。

但是即使在无这种定向接收特性的接收传感器上采用多个接收传感器也可能是有利的，这是因为在相同无线电信号的多重检测中可以获得信息增益，从而可以提高接收机的抗干扰能力。多重检测原理即可以应用在移动通信系统的基站中，也可以应用在移动通信系统的移动站中，而且是通过空间分布的双振子天线或多振子天线的应用。

在一个移动站上这样一个双振子天线可以例如通过普通的拉杆天线和一个作为平面天线固定在机壳背面的副天线构成。另一种可能性是此副天线以一个附加选择的外部天线(抛物面天线或窗式天线)加以实现，它们例如可以应用在机动车的移动站中。

具有定向接收特性的接收传感器当然同样可以以双振子或多振子天线形式加以实现。

在总数为K个接收传感器的情况下，对每一个接收传感器均配置了一个A/D-变换器，如果按照上述方法配置了由传感器给出的信号的信号分解(例如在I-和Q-支路)，则本发明接收机电路的信号接收元件包括相应地较小数量的接收传感器(例如K/2)。

本发明还包括基于上述技术方案的其它有利的实施方案。

附图说明

下面借助于两个实施方案参照附图对本发明进一步加以阐述。

图1示出一种无线电接收机的方框图用以概述信号处理过程；

图2示出目前技术水平的一个具有K个DSP的一个信号预处理电路的方框图；

图3示出本发明的具有N个串联的DSP的一个信号预处理电路的方框图；

图4示出本发明第1实施方案中对于N＝1的一个信号预处理电路的方框图；

图5示出本发明第2实施方案中对于N＝1的一个信号预处理电路的方框图。

具体实施方式

图3所示方框图表示本发明信号处理电路SV的结构。

此电路包括K个输入端，它们分别相应于一个A/D-变换器ADC(1)，...，ADC(K)。这些输入端与一个信号接收元件(未示出)连接。这个信号接收元件可以以多种方式加以实现。例如它可以按照图1所示包括元件1，2，3，4的相互平行的信号路径。也可以仅配置K/2个接收传感器(天线)1并且通过信号分解至I-和Q-分支回路使信号预处理电路SV的每接收传感器1将各产生2个接收信号。

在采用用于有线通信的通信终端设备的情况下，信号接收元件可以取代元件1，2，3，4而具有在技术上其它已知的实现方式。

A/D变换器ADC(1)，...，ADC(K)按图1所示互不相关地进行K个传感器接收信号的取样。其中，特别是采用了足够高的取样速率。

A/D-变换器ADC(1)，...，ADC(K)的数字输出信号被输入至一个变换元件C的K个输入端E1，...，EK。

在变换元件C后面的信号路径中有一个数字滤波元件DFM，此元件由N个并联的彼此互不相关的数字滤波器DF(1)，...，DF(N)构成。这样，此数字滤波元件DFM在其通常结构中具有N个输出端。

这里满足N＜K。变换元件C的任务在于，对由A/D-变换器ADC(1)，...，ADC(K)提供的数字信号进行使此条件成为可能的处理，其中，借助于图4和图5对两种实现的可能性作了阐述。

数字滤波元件DFM的N个输出信号输入至N个分立的DSP 5.1，...，5.N中，然后按照图1继续进行信号处理。

图4和图5示出两个在N＝1时的信号处理电路SV的实际实施方案。在N＝1时数字滤波器元件DFM仅具有带1个滤波器输出端的一个数字滤波器DF(1)，下面以DF′表示。

按照图4在A/D一变换器ADC(1)，...，ADC(K)的输出端各提供以比特矢量表示的数字信号S⁽¹⁾＝(S⁽¹⁾ ₁，...，S⁽¹⁾ _P)，...，S^(K)＝(S^(K) ₁，...，S^(K) _P)。矢量S⁽¹⁾，...，S^(K)中的每一个均具有P个分量(比特)。

这些数字信号输入至变换元件C相应的输入端E1，...，EK，就是说S(1)输入至输入端E1，S⁽²⁾输入至输入端E2。并且...S^(K)输入至输入端EK。

变换器C是通过一个多路转换器MUX实现的。在此多路转换器MUX的输出端产生P·K分量的矢量

M＝(S⁽¹⁾ ₁，S⁽²⁾ ₁，...，S^(K) ₁； ...…；S⁽¹⁾ _P，S⁽²⁾ _P，...，S^(K) _P)

多路转换器MUX的输出信号输入至数字滤波器元件中，如上所述，此数字滤波器元件是由一个唯一的数字滤波器DF′构成的。此数字滤波器DF′具有阶L。它包括具有相应滤波器系数α1，α2，...，αL的L个多路转换器M(1)，M(2)，...，M(L)以及(L-1)个移位寄存器T(1)，...，T(L-1)。每个移位寄存器具有K个存储位置，并且能将多路转换过的信号延迟K个系统节拍。

多路转换器M(1)，M(2)，...，M(L)的输出端输入至一个加法器，它将产生数字滤波器DF′的输出信号A。

一个滤波器系数组(α1，α2，...，αL)决定数字滤波器DF′的通过带宽。此数字滤波器DF′可以通过系数组的变换作为一个从外部可以结构配置的滤波器加以配置。

图5示出变换元件C和数字滤波元件DFM另一种实现的可能性。这里仍然是N＝1，就是说此数字滤波元件DFM是通过唯一的一个数字滤波器DF″形成的。

在变换元件C的输入端上仍然是A/D-变换器ADC(1)，...，ADC(K)的数字信号。这里，此变换元件C具有并联的，互不相关的零插入元件Z1，Z2，...，ZK。每一个零插入元件Z1，Z2，...，ZK在输入端进入的数字信号的取样值之后插入(K-1)个零，从而将取样速率提高到(未示出的)A/D-变换器ADC(1)，...，ADC(K)取样速率的K倍。

变换元件C的K个输出端输入至数字滤波器DF″的K个输入端。

在由第1零插入元件Z1给出的信号的信号路径中排列着L-1个移位寄存器T(1)，T(2)，...，T(L-1)。每一个移位寄存器具有K个存储位置。

此外配置了L个多路转换器M(1)，M(2)，...，M(L)，它们在第1移位寄存器T(1)之前的位置上，在上述移位寄存器T(1)，...，T(L-1)之间的所有位置上以及在最后移位寄存器T(L-1)的输出端对所述信号路径抽头。滤波器系数α1，α2，...，αL仍然对应相应的多路转换器M(1)，M(2)，...，M(L)。多路转换器M(1)，M(2)，...，M(L)的输出端输入至一个加法器ADD中。

与数字滤波器DF″第2输入端相对应的信号路径与上述第1信号路径在结构上的区别仅在于，在第1移位寄存器T(1)之前配置了唯一的一个附加的存储位置S。

在与数字滤波器DF″第3输入端相对应的信号路径(未示出)上，在第1移位寄存器之前已经配置了两个附加的存储位置，此结构对于其它的输入端而言仍然是这样，其结果是在第K信号路径中在第1移位寄存器T(1)之前配置了(K-1)个附加的存储位置S。

图5借助矢量S⁽¹⁾至S^(K)示出了存储位置状态的瞬时图象。就第1信号路径而言，在第1移位寄存器T(1)的输入端以及在第1多路转换器M(1)的输入端上有比特S⁽¹⁾ ₁，第1移位寄存器T(1)的第1(K-1)个存储位置具有状态0。T(1)的最后存储位置存储着比特S⁽¹⁾ ₂的数值。

其它在第1信号路径上的移位寄存器T(2)至T(L-1)重复着这种模型的存储位置占有状况。移位寄存器T(L-1)最后的存储位置存储着比特S⁽¹⁾ _L的数值。

第1信号路径总共具有K(L-1)个存储位置。

在图5中同样给出了在第2至第K信号路径(相应于矢量S⁽²⁾至S^(K))中各个存储位置的状态。

显然，数字滤波器DF″总共具有K{K(L-1)+0.5(K-1)}个存储位置。

数字滤波器DF″的输出信号是由加法器ADD产生的。下面的信号处理可以按图1进行。

在图4和图5中示出的数字滤波器DF′，DF″可以以级联结构加以实现。其优点在于，在级联滤波器的各个滤波器之间可以采用取样速率减小电路，它们在信号路径方向上可以显著减少在各个滤波器中的计算费用。

在图4和图5中示出的结构最终表示一个计算规范，按照此规范处理由A/D-变换器ADC(1)，...，ADC(K)给出的数字信号。因此信号处理电路可以以整体方式或者以分段方式(例如仅涉及数字滤波元件DF′和DF″)、也可以通过一个可编程的信号处理器加以实现，此处理器是按照此计算规范转换的算法工作的。

Claims

1.一种通信终端设备的电路，用于K个不同的模拟的接收信号数字化和滤波，其中K＞1，包括：

-一个具有K个并联的模/数变换器(ADC(1)，…ADC(K))的模/数变换器装置(ADM)，

-一个用于多路变换K个数字化的信号的多路变换器(MUX)，和

-一个连接在该多路变换器(MUX)后面的、具有L个乘法器和L-1个存储构件的数字滤波电路(DF’)，用于对K个多路变换了的信号进行滤波，其中，L-1个存储构件分别由长度K的移位寄存器(T(1)，…，(T(L-1))组成。

2.一种通信终端设备的电路，用于K个不同的模拟的接收信号数字化和滤波，其中K＞1，包括：

-一个具有K个并联的模/数变换器(ADC(1)，…，ADC(K))的模/数变换器装置(ADM)，

-一个包括K个零-插入元件(Z1，Z2，…，ZK)的级(C)，其中，每个零-插入元件迎接一个数字化的信号，并根据该数字化的信号的扫描值把K-1个零插入到该数字化的信号中，和

-一个连接在零-插入元件后面的、用于处理带有插入的零的数字滤波电路(DF”)，其中，所述数字滤波电路(DF”)具有K个平行设置的、由相继设置的存储构件组成的信号路径，这些存储构件分别由移位寄存器(T1，…，T(L-1))组成，并且在各个信号路径的输入侧的移位寄存器(T1)之前设有按逐个信号路径逐个增加一个存储单元数目的存储单元。

3.按照权利要求1或2所述的电路，其特征在于，该电路既包括一个权利要求1所述的电路，又包括权利要求2所述的电路。

4.按照以上权利要求之一所述的电路，其特征在于，所述数字滤波电路(DF(1)，…，DF(N)；DF’，DF”)具有5和20之间的阶L。

5.按照以上权利要求之一所述的电路，其特征在于，所述数字滤波电路(DF(1)，…，DF(N)；DF’，DF”)由多个串联的和交替设置的、数字的单个滤波电路和扫描速率减少电路构成的。

6.按照以上权利要求之一所述的电路，其特征在于，具有一个信号接收装置(1，2，3，4)，该信号接收装置给出一个唯一的传感器接收信号，其中，输送给K个模/数变换器(ADC(1)，…，ADC(K))的K个接收信号通过信号分解，特别是通过把信号分解为传感器接收信号的一个同相接收信号和正交接收信号被产生。

7.按照权利要求1至5之一所述的电路，其特征在于，具有一个信号接收装置(1，2，3，4)，该信号接收装置包括K个或K/2个接收传感器(1)。

8.按照权利要求7所述的电路，其特征在于，所述接收传感器(1)分别具有一个用于在一个特定的空间扇形段中采集天线电信号的定向接收特性。

9.一种移动无线电系统的移动站，包括一个按以上权利要求之一所述的电路。

10.一种移动无线电系统的基站，包括一个按以上权利要求之一所述的电路。

11.一种用于K个不同的模拟的接收信号数字化和滤波的方法，其中，K＞1，其中：

-一个模/数变换装置(ADM)借助K个并联的模/数变换器(ADC(1)，…，ADC(K))数字化K个模拟的接收信号，

-一个多路变换器(MUX)多路变换K个数字化的信号，和

-一个具有L个乘法器和L-1个存储构件的、对K个多路变换的信号进行滤波的数字滤波电路(DF’)，其中，所述数字滤波电路(DF’)的L-1个存储构件分别有长度K的移位寄存器(T(1)，…，T(L-1))组成。

12.一种用于K个不同的模拟的接收信号数字化和滤波的方法，其中，K＞1，其中：

-一个模/数变换装置(ADM)借助K个并联的模/数变换器(ADC(1)，…，ADC(K))数字化K个模拟的接收信号，并且

-一个数字滤波电路(DF”)对K个具有插入了的零的数字化的信号进行滤波，其中，该数字滤波电路(DF”)具有由相继设置的存储构件组成的K个并联的信号路径，所述的存储构件分别由长度K的移位寄存器(T(1)，…，T(L-1))组成，并且在各个信号路径的输入侧的移位寄存器(T1)之前设有按逐个信号路径逐个增加一个存储单元数目的存储单元。