JP2002544707A - 通信端末機器用の受信機回路および受信機回路における信号処理方法 - Google Patents
通信端末機器用の受信機回路および受信機回路における信号処理方法Info
- Publication number
- JP2002544707A JP2002544707A JP2000617572A JP2000617572A JP2002544707A JP 2002544707 A JP2002544707 A JP 2002544707A JP 2000617572 A JP2000617572 A JP 2000617572A JP 2000617572 A JP2000617572 A JP 2000617572A JP 2002544707 A JP2002544707 A JP 2002544707A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- receiver circuit
- analog
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 title claims abstract description 21
- 238000003672 processing method Methods 0.000 title claims description 7
- 238000007781 pre-processing Methods 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 17
- 238000005070 sampling Methods 0.000 claims description 17
- 238000012545 processing Methods 0.000 claims description 14
- 238000003780 insertion Methods 0.000 claims description 5
- 230000037431 insertion Effects 0.000 claims description 5
- 238000000354 decomposition reaction Methods 0.000 claims description 3
- 238000012937 correction Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 12
- 235000019800 disodium phosphate Nutrition 0.000 description 9
- 239000013598 vector Substances 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000003044 adaptive effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain
- H04B1/0007—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain wherein the AD/DA conversion occurs at radiofrequency or intermediate frequency stage
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Structure Of Receivers (AREA)
Abstract
(57)【要約】
通信端末機器用の受信機回路に信号前処理回路（ＳＶ）が設けられており、これはＫ個のパラレルに接続されたアナログ／ディジタルコンバータ（ＡＤＣ（１），．．．，ＡＤＣ（Ｋ））を備えたアナログ／ディジタル変換手段（ＡＤＭ）、変換手段（Ｃ）、ならびにこの変換手段（Ｃ）に後置接続されておりＮ個のパラレルに接続されたディジタルフィルタ（ＤＦ（１），．．．，ＤＦ（Ｎ））を備えたフィルタ手段（ＤＦＭ）を有している。ここでＮは１以上の整数でありＫよりも小さい。
Description
【０００１】 本発明は、請求項１の上位概念に記載の通信端末機器用の受信機回路ならびに
請求項１２の上位概念に記載の受信機回路における信号処理方法に関する。
請求項１２の上位概念に記載の受信機回路における信号処理方法に関する。
【０００２】 今日一般的な通信端末機器たとえばワイヤレス通信のために設けられている通
信端末機器では、複数の（Ｋ個の）受信信号がパラレルに処理されることが多い
。この場合、信号の前処理にあたりＫ個の受信信号がまずはじめに混合により中
間周波数領域またはベースバンドに下げられ、ついで互いに別個にＫ個のアナロ
グ／ディジタルコンバータ（Ａ／Ｄコンバータ）によりディジタル化され、それ
に続いてさらに互いに別個にＫ個のディジタルフィルタへ供給され、それらのフ
ィルタによってチャネル選択の目的でディジタル帯域制限が実行される。
信端末機器では、複数の（Ｋ個の）受信信号がパラレルに処理されることが多い
。この場合、信号の前処理にあたりＫ個の受信信号がまずはじめに混合により中
間周波数領域またはベースバンドに下げられ、ついで互いに別個にＫ個のアナロ
グ／ディジタルコンバータ（Ａ／Ｄコンバータ）によりディジタル化され、それ
に続いてさらに互いに別個にＫ個のディジタルフィルタへ供給され、それらのフ
ィルタによってチャネル選択の目的でディジタル帯域制限が実行される。
【０００３】 このような形式の信号前処理における欠点は、同じコンポーネントを何個も用
いることで実現にコストが著しくかかってしまうことである。
いることで実現にコストが著しくかかってしまうことである。
【０００４】 本発明の課題は、通信端末機器用の受信機回路において、その実現にかかるコ
ストをかなり僅かに抑えることができるように構成することである。さらに本発
明の課題は、通信端末機器の受信機回路における信号処理方法において、受信機
回路の実現にかかるコストを低減できるようにすることである。
ストをかなり僅かに抑えることができるように構成することである。さらに本発
明の課題は、通信端末機器の受信機回路における信号処理方法において、受信機
回路の実現にかかるコストを低減できるようにすることである。
【０００５】 この課題は、請求項１および請求項１２の特徴部分に記載の構成により解決さ
れる。
れる。
【０００６】 本発明の基礎とする着想は、Ａ／Ｄコンバータから送出された複数のディジタ
ル信号のフィルタリングに１つのディジタルフィルタを使用することである。こ
れにより必要とされるディジタルフィルタの個数を低減することができ、それに
よって本発明による受信機回路の部品コストにも組立コストにも好適な影響が及
ぼされる。
ル信号のフィルタリングに１つのディジタルフィルタを使用することである。こ
れにより必要とされるディジタルフィルタの個数を低減することができ、それに
よって本発明による受信機回路の部品コストにも組立コストにも好適な影響が及
ぼされる。
【０００７】 本発明の１つの格別有利な実施形態によればＮ＝１であり、つまりＡ／Ｄコン
バータから送出されたＫ個のディジタル信号の帯域幅制限のためにただ１つのデ
ィジタルフィルタしか用いられない。
バータから送出されたＫ個のディジタル信号の帯域幅制限のためにただ１つのデ
ィジタルフィルタしか用いられない。
【０００８】 本発明による１つの有利な第１の実施形態によれば、変換手段はマルチプレク
サを有している。上述のＮ＝１の事例であれば、Ｋ個のディジタル信号が多重化
されてディジタルフィルタ手段のためのただ１つの入力信号（つまりそのただ１
つのディジタルフィルタ）が形成される。このようにしてマルチプレクサを使用
することで、ただ１つの入力しかもたないディジタルフィルタ手段を使用できる
ようになる。
サを有している。上述のＮ＝１の事例であれば、Ｋ個のディジタル信号が多重化
されてディジタルフィルタ手段のためのただ１つの入力信号（つまりそのただ１
つのディジタルフィルタ）が形成される。このようにしてマルチプレクサを使用
することで、ただ１つの入力しかもたないディジタルフィルタ手段を使用できる
ようになる。
【０００９】 本発明の第２の同様に有利な実施形態によれば、変換手段は複数のたとえばＫ
個のパラレルに接続されたゼロ挿入素子を有している。第２の実施形態の場合に
はマルチプレクサは必要とされないので、実現コストはごく僅かである。この実
施形態の場合、変換手段はＫ個の出力側を有しているので、Ｋ個の入力側を有す
るディジタルフィルタ手段が必要とされる。
個のパラレルに接続されたゼロ挿入素子を有している。第２の実施形態の場合に
はマルチプレクサは必要とされないので、実現コストはごく僅かである。この実
施形態の場合、変換手段はＫ個の出力側を有しているので、Ｋ個の入力側を有す
るディジタルフィルタ手段が必要とされる。
【００１０】 上述の両方の実施形態は互いに組み合わせることができる。
【００１１】 ここで留意しておくと、変換手段は殊に第２の実施形態の場合であっても別個
の構成素子として設ける必要はなく、ディジタルフィルタ手段に統合することが
でき、そこにおいて信号計算というかたちでたとえばソフトウェアレベルで実現
することができる。
の構成素子として設ける必要はなく、ディジタルフィルタ手段に統合することが
でき、そこにおいて信号計算というかたちでたとえばソフトウェアレベルで実現
することができる。
【００１２】 ディジタルフィルタ手段のディジタルフィルタをＦＩＲフィルタまたはＩＩＲ
フィルタとすることができる。ディジタルフィルタの次数Ｌが増えるにつれて、
達成可能なフィルタの急峻性が高められる一方、必要とされる計算コストが高め
られる。有利にはディジタルフィルタは５〜２０の次数Ｌをもち、たとえば１０
〜１８の次数をもつ。
フィルタとすることができる。ディジタルフィルタの次数Ｌが増えるにつれて、
達成可能なフィルタの急峻性が高められる一方、必要とされる計算コストが高め
られる。有利にはディジタルフィルタは５〜２０の次数Ｌをもち、たとえば１０
〜１８の次数をもつ。
【００１３】 通常、信号経路においてディジタルフィルタの後方でデシメーションすなわち
サンプリングレートの低減が行われる。有利な構成によれば、ディジタルフィル
タはこの場合、直列に接続され交互に配置された個別のディジタルフィルタとサ
ンプリングレート低減回路から成る。ディジタルフィルタ手段におけるディジタ
ルフィルタ（もしくはＮ≧２であれば複数のディジタルフィルタ）をこのように
カスケード接続することにより、フィルタリングに必要とされる計算の煩雑さを
低減することができる。
サンプリングレートの低減が行われる。有利な構成によれば、ディジタルフィル
タはこの場合、直列に接続され交互に配置された個別のディジタルフィルタとサ
ンプリングレート低減回路から成る。ディジタルフィルタ手段におけるディジタ
ルフィルタ（もしくはＮ≧２であれば複数のディジタルフィルタ）をこのように
カスケード接続することにより、フィルタリングに必要とされる計算の煩雑さを
低減することができる。
【００１４】 複数信号処理のために１つのディジタルフィルタを本発明に従って使用するこ
とを、１つの受信センサしかもたない受信機回路にすでに適用することができる
。つまりこのような受信機回路の場合、１つの受信センサから送出されるセンサ
受信信号の分解により複数の（Ｋ個の）受信信号を生成することができ、その際
にこれらの受信信号は本発明の方式に従い好適なコストで後続処理することがで
きる。
とを、１つの受信センサしかもたない受信機回路にすでに適用することができる
。つまりこのような受信機回路の場合、１つの受信センサから送出されるセンサ
受信信号の分解により複数の（Ｋ個の）受信信号を生成することができ、その際
にこれらの受信信号は本発明の方式に従い好適なコストで後続処理することがで
きる。
【００１５】 たとえばすでに知られているように移動無線受信機においては、同相受信信号
とこの信号に対して９０゜位相のずらされた直交受信信号へのアンテナ受信信号
の分解が行われる。これらの同相信号と直交信号を本発明に従って後続処理する
ことができる。
とこの信号に対して９０゜位相のずらされた直交受信信号へのアンテナ受信信号
の分解が行われる。これらの同相信号と直交信号を本発明に従って後続処理する
ことができる。
【００１６】 本発明の別の有利な実施形態によれば、信号受信手段は複数の受信センサを有
している。
している。
【００１７】 複数の受信アンテナとして設けられる複数の受信センサはたとえば、セルラ移
動無線システム用の基地局に適用される。各受信センサはそこにおいて空間的に
制限された受信特性を有しており、すなわち各受信センサは決められた空間セグ
メントからの無線信号だけしか受け取ることができない。複数の受信センサによ
り、全空間を捕捉する受信特性が得られる。
動無線システム用の基地局に適用される。各受信センサはそこにおいて空間的に
制限された受信特性を有しており、すなわち各受信センサは決められた空間セグ
メントからの無線信号だけしか受け取ることができない。複数の受信センサによ
り、全空間を捕捉する受信特性が得られる。
【００１８】 とはいえ、この種の指向性受信特性をもたない受信センサであっても複数の受
信センサを設けるのが有利であって、それというのも同じ無線信号を多重に検出
することで１つの情報を取得することができ、その結果として受信機の妨害耐性
を高めることができる。多重検出方式は移動無線システムの基地局においても移
動局においても用いることができ、しかも空間的に隣り合った二重アンテナまた
は多重アンテナを利用して用いることができる。
信センサを設けるのが有利であって、それというのも同じ無線信号を多重に検出
することで１つの情報を取得することができ、その結果として受信機の妨害耐性
を高めることができる。多重検出方式は移動無線システムの基地局においても移
動局においても用いることができ、しかも空間的に隣り合った二重アンテナまた
は多重アンテナを利用して用いることができる。
【００１９】 移動局の場合にはこの種の二重アンテナは、たとえば通常のロッドアンテナと
、プレーナアンテナとしてケーシング背面に固定的に取り付けられた第２アンテ
ナとして構成することができる。他の可能な構成として、第２アンテナを付加的
なオプションの外部アンテナ（ホイップアンテナまたはウィンドウアンテナ）と
して実現されており、これはたとえば自動車内で移動局を使用する際に適用する
ことができる。
、プレーナアンテナとしてケーシング背面に固定的に取り付けられた第２アンテ
ナとして構成することができる。他の可能な構成として、第２アンテナを付加的
なオプションの外部アンテナ（ホイップアンテナまたはウィンドウアンテナ）と
して実現されており、これはたとえば自動車内で移動局を使用する際に適用する
ことができる。
【００２０】 指向性受信特性をもつ受信センサも、当然ながら二重アンテナまたは多重アン
テナの形式で実現することができる。
テナの形式で実現することができる。
【００２１】 総数がＫ個の受信センサの場合、各受信センサに確実に１つのＡ／Ｄコンバー
タを対応づけることができる。既述の構成に従いセンサから送出された信号に対
し（たとえばＩ分岐とＱ分岐への）信号のの分解が行われる場合、本発明による
受信機回路の信号受信手段はそれに応じていっそう僅かな個数の受信センサ（た
とえばＫ／２）をもつことになる。
タを対応づけることができる。既述の構成に従いセンサから送出された信号に対
し（たとえばＩ分岐とＱ分岐への）信号のの分解が行われる場合、本発明による
受信機回路の信号受信手段はそれに応じていっそう僅かな個数の受信センサ（た
とえばＫ／２）をもつことになる。
【００２２】 従属請求項には本発明の有利な実施形態が示されている。
【００２３】 次に、図面を参照しながら２つの実施例に基づき本発明について説明する。
【００２４】 図面 図１は、受信機における信号処理の一般的な説明のための無線受信機のブロッ
ク回路図である。
ク回路図である。
【００２５】 図２は、Ｋ個のＤＳＰが後置接続された従来技術による信号前処理回路のブロ
ック回路図である。
ック回路図である。
【００２６】 図３は、Ｎ個のＤＳＰが後置接続された本発明による信号前処理回路のブロッ
ク図である。
ク図である。
【００２７】 図４は、本発明の第１の実施形態によるＮ＝１のときの信号前処理回路のブロ
ック回路図である。
ック回路図である。
【００２８】 図５は、本発明の第２の実施形態によるＮ＝１のときの信号前処理回路のブロ
ック回路図である。
ック回路図である。
【００２９】 図１には、単一のチャネルという実例を挙げて通信端末機器の受信機回路にお
ける信号経路が示されている。受信センサ（アンテナ）１は無線信号を受け取る
。受信センサ１から送出されたセンサ信号は増幅器２において増幅され、混合段
３へ供給される。混合段３において、増幅されたセンサ信号が混合により中間周
波数領域またはベースバンドに下げられる。混合して下げられた信号はアナログ
ローパスフィルタ４へ供給され、これにより信号が帯域幅Ｂに制限される。アナ
ログローパスフィルタ４から送出された信号は信号前処理回路ＳＶへ入力され、
図１ではこの信号前処理回路の範囲が破線で表された矩形によって描かれている
。
ける信号経路が示されている。受信センサ（アンテナ）１は無線信号を受け取る
。受信センサ１から送出されたセンサ信号は増幅器２において増幅され、混合段
３へ供給される。混合段３において、増幅されたセンサ信号が混合により中間周
波数領域またはベースバンドに下げられる。混合して下げられた信号はアナログ
ローパスフィルタ４へ供給され、これにより信号が帯域幅Ｂに制限される。アナ
ログローパスフィルタ４から送出された信号は信号前処理回路ＳＶへ入力され、
図１ではこの信号前処理回路の範囲が破線で表された矩形によって描かれている
。
【００３０】 信号前処理回路ＳＶの入力側にはＡ／ＤコンバータＡＤＣが設けられており、
これはアナログローパスフィルタ４から送出された帯域幅制限された信号をサン
プリングする。
これはアナログローパスフィルタ４から送出された帯域幅制限された信号をサン
プリングする。
【００３１】 このサンプリングはナイキスト条件（ｆ≧２Ｂ）を満たすサンプリング周波数
ｆによって行われ、その際、高い精度を達成するために場合によってはオーバー
サンプリングが実行される。通常、値の離散した２つ以上のサンプリング値が受
信したデータシンボルごとに生成され、つまりｆ＞１／Ｔｓ であり、ここでＴ
ｓ はシンボル期間である。
ｆによって行われ、その際、高い精度を達成するために場合によってはオーバー
サンプリングが実行される。通常、値の離散した２つ以上のサンプリング値が受
信したデータシンボルごとに生成され、つまりｆ＞１／Ｔｓ であり、ここでＴ
ｓ はシンボル期間である。
【００３２】 帯域拡散を行う通信伝送システムの場合、たとえば符号分割多重（CDMA: Code
Division Multiple Access）システムまたはレーダシステムなどの場合、チッ
プごとに２つ以上のサンプリング値が生成され、つまりｆ＞１／Ｔｃ である。
ここでＴｃ はチップ期間でありこれはシンボル期間よりも短く、その理由は帯
域拡散システムの場合、各シンボルはシステム規格に依存して設定された個数の
チップによって拡散されるからである。
Division Multiple Access）システムまたはレーダシステムなどの場合、チッ
プごとに２つ以上のサンプリング値が生成され、つまりｆ＞１／Ｔｃ である。
ここでＴｃ はチップ期間でありこれはシンボル期間よりも短く、その理由は帯
域拡散システムの場合、各シンボルはシステム規格に依存して設定された個数の
チップによって拡散されるからである。
【００３３】 Ａ／ＤコンバータＡＤＣから送出されるディジタル信号はディジタルフィルタ
ＤＦへ供給される。ディジタルフィルタはチャネル選択を実行し、それに続いて
デシメーション（すなわちサンプリングレートの低減）を行うことができる。な
お、デシメーションは後続の信号処理における計算コストを制限するために用い
られる。
ＤＦへ供給される。ディジタルフィルタはチャネル選択を実行し、それに続いて
デシメーション（すなわちサンプリングレートの低減）を行うことができる。な
お、デシメーションは後続の信号処理における計算コストを制限するために用い
られる。
【００３４】 後続の信号処理はＤＳＰ５を用いて実行することができる。ＤＳＰ５はフィル
タリングされたディジタル信号を受け取って後続の信号処理ステップを実行し、
たとえば拡散符号化、適応形データ検出、ブロックデインタリーブ、チャネル復
号、ならびにソース復号などを行う。
タリングされたディジタル信号を受け取って後続の信号処理ステップを実行し、
たとえば拡散符号化、適応形データ検出、ブロックデインタリーブ、チャネル復
号、ならびにソース復号などを行う。
【００３５】 ＤＳＰ５の出力側に生じる出力信号はＤ／Ａ変換後（図示せず）終段増幅器６
において増幅され、適切な出力手段７たとえばスピーカ（またはＬＣＤディスプ
レイ等）へ供給される。
において増幅され、適切な出力手段７たとえばスピーカ（またはＬＣＤディスプ
レイ等）へ供給される。
【００３６】 図２には、従来技術によるＫ個のチャネルの信号前処理回路のブロック回路図
が示されている。
が示されている。
【００３７】 信号前処理回路にはＫ個のパラレルなグループＡＤＣ（１），ＤＦ（１）；Ａ
ＤＣ（２），ＤＦ（２）；．．．；ＡＤＣ（Ｋ），ＤＦ（Ｋ）が含まれており、
これらはそれぞれ図１によるＡＤＣとＤＦから成る。ディジタルフィルタＤＦ（
１），．．．，ＤＦ（Ｋ）から送出される信号に対し、Ｋ個のＤＳＰ５．１，．
．．，５．Ｋにおいて図１で示したように信号後続処理が行われる。
ＤＣ（２），ＤＦ（２）；．．．；ＡＤＣ（Ｋ），ＤＦ（Ｋ）が含まれており、
これらはそれぞれ図１によるＡＤＣとＤＦから成る。ディジタルフィルタＤＦ（
１），．．．，ＤＦ（Ｋ）から送出される信号に対し、Ｋ個のＤＳＰ５．１，．
．．，５．Ｋにおいて図１で示したように信号後続処理が行われる。
【００３８】 図３に描かれているブロック回路図には、本発明による信号処理回路の構造Ｓ
Ｖが示されている。
Ｖが示されている。
【００３９】 これはＫ個の入力側を有しており、これらはそれぞれＡ／ＤコンバータＡＤＣ
（１），．．．，ＡＤＣ（Ｋ）に対応づけられている。各入力側は信号受信手段
（図示せず）から供給を受ける。これは多種多様に実現することができ、たとえ
ば図１によるコンポーネント１，２，３，４における互いに並列におかれたＫ個
の信号路を有することができる。さらにまた、Ｋ／２個の受信センサ（アンテナ
）１だけを設けることもでき、Ｉ分岐とＱ分岐とに信号を分解することで信号前
処理回路ＳＶのために受信センサ１ごとにそれぞれ２つの受信信号を発生させる
ことができる。
（１），．．．，ＡＤＣ（Ｋ）に対応づけられている。各入力側は信号受信手段
（図示せず）から供給を受ける。これは多種多様に実現することができ、たとえ
ば図１によるコンポーネント１，２，３，４における互いに並列におかれたＫ個
の信号路を有することができる。さらにまた、Ｋ／２個の受信センサ（アンテナ
）１だけを設けることもでき、Ｉ分岐とＱ分岐とに信号を分解することで信号前
処理回路ＳＶのために受信センサ１ごとにそれぞれ２つの受信信号を発生させる
ことができる。
【００４０】 有線通信用の通信端末機器の場合、信号受信手段に対しコンポーネント１，２
，３，４の代わりに従来技術で知られている他の実現形態をもたせることができ
る。
，３，４の代わりに従来技術で知られている他の実現形態をもたせることができ
る。
【００４１】 Ａ／ＤコンバータＡＤＣ（１），．．．，ＡＤＣ（Ｋ）は、図１で説明したよ
うにＫ個のセンサ受信信号のサンプリングを互いに無関係に実行する。殊にその
際には十分に高いサンプリングレートが使用される。
うにＫ個のセンサ受信信号のサンプリングを互いに無関係に実行する。殊にその
際には十分に高いサンプリングレートが使用される。
【００４２】 Ａ／ＤコンバータＡＤＣ（１），．．．，ＡＤＣ（Ｋ）のディジタル出力信号
は、変換手段ＣのＫ個の入力側Ｅ１，．．．，ＥＫへ供給される。
は、変換手段ＣのＫ個の入力側Ｅ１，．．．，ＥＫへ供給される。
【００４３】 変換手段Ｃ以降の信号経路中にはディジタルフィルタ手段ＤＦＭが設けられて
おり、これはパラレルにおかれた互いに依存しないＮ個のディジタルフィルタＤ
Ｆ（１），．．．，ＤＦ（Ｎ）から成る。したがってディジタルフィルタ手段Ｄ
ＦＭは、一般的な実現形態ではＮ個の出力側を有している。
おり、これはパラレルにおかれた互いに依存しないＮ個のディジタルフィルタＤ
Ｆ（１），．．．，ＤＦ（Ｎ）から成る。したがってディジタルフィルタ手段Ｄ
ＦＭは、一般的な実現形態ではＮ個の出力側を有している。
【００４４】 ここでＮ＜Ｋが適用される。変換手段Ｃの役割は、Ａ／ＤコンバータＡＤＣ（
１），．．．，ＡＤＣ（Ｋ）から供給されるディジタル信号をこの条件を満たす
ように処理することであり、次に図４および図５に基づきこれに関連する２つの
実現形態について説明する。
１），．．．，ＡＤＣ（Ｋ）から供給されるディジタル信号をこの条件を満たす
ように処理することであり、次に図４および図５に基づきこれに関連する２つの
実現形態について説明する。
【００４５】 ディジタルフィルタ手段ＤＦＭのＮ個の出力信号はＮ個の個別のＤＳＰ５．１
，．．．，５．Ｎへ供給され、その後、それらに対し図１による後続の信号処理
が行われる。
，．．．，５．Ｎへ供給され、その後、それらに対し図１による後続の信号処理
が行われる。
【００４６】 図４および図５には、Ｎ＝１という事例について信号処理回路ＳＶの２つの実
際的な実際的な形態が示されている。Ｎ＝１のとき、ディジタルフィルタ手段Ｄ
ＦＭは１つのフィルタ出力側をもつ１つのディジタルフィルタＤＦ（１）だけを
有しており、以下ではこれをＤＦ′と称する。
際的な実際的な形態が示されている。Ｎ＝１のとき、ディジタルフィルタ手段Ｄ
ＦＭは１つのフィルタ出力側をもつ１つのディジタルフィルタＤＦ（１）だけを
有しており、以下ではこれをＤＦ′と称する。
【００４７】 図４によればＡ／ＤコンバータＡＤＣ（１），．．．，ＡＤＣ（Ｋ）の出力側
に、ビットベクトルとして表すことのできるディジタル信号Ｓ（１） ＝（ｓ（
１） １，．．．，ｓ（１） ｐ），．．．，Ｓ（Ｋ）＝（ｓ（Ｋ） １，．．．，ｓ （Ｋ） ｐ ）が生じる。ベクトルＳ（１），．．．，（Ｋ） はｐ個の成分（ビッ
ト）を有する。
に、ビットベクトルとして表すことのできるディジタル信号Ｓ（１） ＝（ｓ（
１） １，．．．，ｓ（１） ｐ），．．．，Ｓ（Ｋ）＝（ｓ（Ｋ） １，．．．，ｓ （Ｋ） ｐ ）が生じる。ベクトルＳ（１），．．．，（Ｋ） はｐ個の成分（ビッ
ト）を有する。
【００４８】 ディジタル信号は変換手段Ｃの対応する各入力側Ｅ１，．．．，ＥＫへ供給さ
れ、つまりＳ（１）は入力側Ｅ１へ供給され、Ｓ（２）は入力側Ｅ２へ供給され
、という具合に続き、Ｓ（Ｋ） は入力側ＥＫへ供給される。
れ、つまりＳ（１）は入力側Ｅ１へ供給され、Ｓ（２）は入力側Ｅ２へ供給され
、という具合に続き、Ｓ（Ｋ） は入力側ＥＫへ供給される。
【００４９】 変換手段ＣはマルチプレクサＭＵＸにより実現されている。マルチプレクサＭ
ＵＸの出力側にはＰＫ成分のベクトル Ｍ＝（ｓ（１） １，ｓ（２） １，．．．，ｓ（Ｋ） １；．．．，；ｓ（１） ｐ，
ｓ（２） ｐ ，．．．，ｓ（Ｋ） ｐ） が生じる。
ＵＸの出力側にはＰＫ成分のベクトル Ｍ＝（ｓ（１） １，ｓ（２） １，．．．，ｓ（Ｋ） １；．．．，；ｓ（１） ｐ，
ｓ（２） ｐ ，．．．，ｓ（Ｋ） ｐ） が生じる。
【００５０】 マルチプレクサＭＵＸの出力信号はディジタルフィルタ手段へ供給され、これ
は既述のように単一のディジタルフィルタＤＦ′から成る。ディジタルフィルタ
ＤＦ′は次数Ｌを有する。したがって、フィルタ係数α１，α２，．．．，αＬ
をもつＬ個の乗算器Ｍ（１），Ｍ（２），．．．，Ｍ（Ｌ）ならびに（Ｌ−１）
個のシフトレジスタＴ（１），．．．，Ｔ（Ｌ−１）が設けられている。各シフ
トレジスタはＫ個のメモリスペースを有しており、それゆえマルチプレクスされ
た信号はＫ個のシステムクロックだけ遅延される。
は既述のように単一のディジタルフィルタＤＦ′から成る。ディジタルフィルタ
ＤＦ′は次数Ｌを有する。したがって、フィルタ係数α１，α２，．．．，αＬ
をもつＬ個の乗算器Ｍ（１），Ｍ（２），．．．，Ｍ（Ｌ）ならびに（Ｌ−１）
個のシフトレジスタＴ（１），．．．，Ｔ（Ｌ−１）が設けられている。各シフ
トレジスタはＫ個のメモリスペースを有しており、それゆえマルチプレクスされ
た信号はＫ個のシステムクロックだけ遅延される。
【００５１】 乗算器Ｍ（１），Ｍ（２），．．．，Ｍ（Ｌ）の出力側は加算器ＡＤＤへ供給
され、これはディジタルフィルタＤＦ′の出力信号Ａを形成する。
され、これはディジタルフィルタＤＦ′の出力信号Ａを形成する。
【００５２】 フィルタ係数セット（α１，α２，．．．，αＬ）によりディジタルフィルタ
ＤＦ′の通過帯域幅が規定される。ディジタルフィルタＤＦ′は、係数セットの
交換により外部からコンフィグレーション可能なフィルタとして構成することが
できる。
ＤＦ′の通過帯域幅が規定される。ディジタルフィルタＤＦ′は、係数セットの
交換により外部からコンフィグレーション可能なフィルタとして構成することが
できる。
【００５３】 図５には、変換手段Ｃとディジタルフィルタ手段ＤＦＭの別の実現形態が示さ
れている。この場合もＮ＝１であり、つまりディジタルフィルタ手段ＤＦＭはた
だ１つのディジタルフィルタＤＦ″により形成されている。
れている。この場合もＮ＝１であり、つまりディジタルフィルタ手段ＤＦＭはた
だ１つのディジタルフィルタＤＦ″により形成されている。
【００５４】 変換手段Ｃの入力側Ｅ１，Ｅ２，．．．，ＥＫにはやはり、Ａ／Ｄコンバータ
ＡＤＣ（１），．．．，ＡＤＣ（Ｋ）のディジタル信号が加わる。変換手段Ｃは
ここでは互いに独立したＫ個のパラレルなゼロ挿入素子Ｚ１，Ｚ２，．．．，Ｚ
Ｋを有している。各ゼロ挿入素子Ｚ１，Ｚ２，．．．，ＺＫは入力側に到来する
ディジタル信号のサンプリング後にそのつど（Ｋ−１）個のゼロを挿入し、これ
によってサンプリングレートが（図示されていない）Ａ／ＤコンバータＡＤＣ（
１），．．．，ＡＤＣ（Ｋ）のサンプリングレートのＫ倍に高められる。
ＡＤＣ（１），．．．，ＡＤＣ（Ｋ）のディジタル信号が加わる。変換手段Ｃは
ここでは互いに独立したＫ個のパラレルなゼロ挿入素子Ｚ１，Ｚ２，．．．，Ｚ
Ｋを有している。各ゼロ挿入素子Ｚ１，Ｚ２，．．．，ＺＫは入力側に到来する
ディジタル信号のサンプリング後にそのつど（Ｋ−１）個のゼロを挿入し、これ
によってサンプリングレートが（図示されていない）Ａ／ＤコンバータＡＤＣ（
１），．．．，ＡＤＣ（Ｋ）のサンプリングレートのＫ倍に高められる。
【００５５】 変換手段ＣのＫ個の出力側はディジタルフィルタＤＦ″のＫ個の入力側へ供給
される。
される。
【００５６】 第１のゼロ挿入素子Ｚ１から送出される信号の信号経路中に、Ｌ−１個のシフ
トレジスタＴ（１），Ｔ（２），．．．，Ｔ（Ｌ−１）が直列に配置されている
。各シフトレジスタはＫ個のメモリスペースを有している。
トレジスタＴ（１），Ｔ（２），．．．，Ｔ（Ｌ−１）が直列に配置されている
。各シフトレジスタはＫ個のメモリスペースを有している。
【００５７】 さらにＬ個の乗算器Ｍ（１），Ｍ（２），．．．，Ｍ（Ｌ）が設けられており
、これらは第１のシフトレジスタＴ（１）よりも前方の個所と、前記のシフトレ
ジスタＴ（１），．．．，Ｔ（Ｌ−１）との間のすべての個所と、最後のシフト
レジスタＴ（Ｌ−１）の出力側において、対象とする信号経路から分岐している
。これらの乗算器Ｍ（１），Ｍ（２），．．．，Ｍ（Ｌ）にもフィルタ係数α１
，α２，．．．，αＬが割り当てられている。そして乗算器Ｍ（１），Ｍ（２）
，．．．，Ｍ（Ｌ）の出力は加算器ＡＤＤに入力される。
、これらは第１のシフトレジスタＴ（１）よりも前方の個所と、前記のシフトレ
ジスタＴ（１），．．．，Ｔ（Ｌ−１）との間のすべての個所と、最後のシフト
レジスタＴ（Ｌ−１）の出力側において、対象とする信号経路から分岐している
。これらの乗算器Ｍ（１），Ｍ（２），．．．，Ｍ（Ｌ）にもフィルタ係数α１
，α２，．．．，αＬが割り当てられている。そして乗算器Ｍ（１），Ｍ（２）
，．．．，Ｍ（Ｌ）の出力は加算器ＡＤＤに入力される。
【００５８】 ディジタルフィルタＤＦ″の第２の入力側に対応づけられている信号経路と前
述の第１の信号経路との構造上の相違点は、第１のシフトレジスタＴ（１）の前
に単一の付加的なメモリスペースＳが設けられていることだけである。
述の第１の信号経路との構造上の相違点は、第１のシフトレジスタＴ（１）の前
に単一の付加的なメモリスペースＳが設けられていることだけである。
【００５９】 ディジタルフィルタＤＦ″の第３の入力側に対応づけられている（図示されて
いない）信号経路の場合、第１のシフトレジスタの前にすでに２つの付加的なメ
モリスペースが配置されている。このような構造はそれ以降の別の入力側に関し
て続いており、したがってＫ番目の信号経路では（Ｋ−１）個の付加的なメモリ
スペースＳが第１のシフトレジスタＴ（１）の前に配置されている。
いない）信号経路の場合、第１のシフトレジスタの前にすでに２つの付加的なメ
モリスペースが配置されている。このような構造はそれ以降の別の入力側に関し
て続いており、したがってＫ番目の信号経路では（Ｋ−１）個の付加的なメモリ
スペースＳが第１のシフトレジスタＴ（１）の前に配置されている。
【００６０】 図５には、ベクトルＳ（１）〜Ｓ（Ｋ） に基づきメモリスペース状態の瞬時
の様子が表されている。第１の信号経路に関して、第１のシフトレジスタＴ（１
）の入力側ならびに第１の乗算器Ｍ（１）の入力側にビットＳ（１） １ が加わ
る。第１のシフトレジスタＴ（１）における第１の（Ｋ−１）個のメモリスペー
スは状態０を有している。Ｔ（１）における最後のメモリスペースはビットＳ（ １） ２ の値を記憶している。
の様子が表されている。第１の信号経路に関して、第１のシフトレジスタＴ（１
）の入力側ならびに第１の乗算器Ｍ（１）の入力側にビットＳ（１） １ が加わ
る。第１のシフトレジスタＴ（１）における第１の（Ｋ−１）個のメモリスペー
スは状態０を有している。Ｔ（１）における最後のメモリスペースはビットＳ（ １） ２ の値を記憶している。
【００６１】 このパターンによるメモリスペースの占有は、第１の信号経路における残りの
シフトレジスタＴ（２）〜Ｔ（Ｌ−１）について繰り返される。シフトレジスタ
Ｔ（Ｌ−１）における最後のメモリスペースはビットＳ（１） Ｌ の値を記憶し
ている。
シフトレジスタＴ（２）〜Ｔ（Ｌ−１）について繰り返される。シフトレジスタ
Ｔ（Ｌ−１）における最後のメモリスペースはビットＳ（１） Ｌ の値を記憶し
ている。
【００６２】 全体として第１の信号経路はＫ（Ｌ−１）個のメモリスペースを有している。
【００６３】 （ベクトルＳ（２） 〜Ｓ（Ｋ） に関して）２番目からＫ番目の信号経路にお
ける個々のメモリスペースの状態も、やはり図５に示されている。
ける個々のメモリスペースの状態も、やはり図５に示されている。
【００６４】 ここに示されているように、ディジタルフィルタＤＦ″は全体としてＫ｛Ｋ（
Ｌ−１）＋０．５（Ｋ−１）｝個のメモリスペースを有している。
Ｌ−１）＋０．５（Ｋ−１）｝個のメモリスペースを有している。
【００６５】 ディジタルフィルタＤＦ″の出力信号Ａは加算器ＡＤＤにより生成される。後
続の信号処理は図１に示されているようにして行うことができる。
続の信号処理は図１に示されているようにして行うことができる。
【００６６】 また、図４および図５に示されているディジタルフィルタＤＦ′，ＤＦ″をカ
スケード構造で実現することができる。そのようにすることの利点は、フィルタ
カスケードにおける個々のフィルタ間にサンプリングレート低減回路を組み込む
ことができるからであり、これによって信号経路の方向で個々のフィルタにおけ
る計算の煩雑さを漸次低減することができる。
スケード構造で実現することができる。そのようにすることの利点は、フィルタ
カスケードにおける個々のフィルタ間にサンプリングレート低減回路を組み込む
ことができるからであり、これによって信号経路の方向で個々のフィルタにおけ
る計算の煩雑さを漸次低減することができる。
【００６７】 図４および図５に示されている構造により結局は、Ａ／ＤコンバータＡＤＣ（
１），．．．，ＡＤＣ（Ｋ）から送出されたディジタル信号を処理する計算規則
が表されていることになる。それゆえ信号処理回路ＳＶを全体的にあるいは部分
的に（たとえばディジタルフィルタＤＦ′もしくはＤＦ″に関して）、この計算
規則を変換するアルゴリズムに従って動作するプロ倉ミグ可能な信号プロセッサ
として実現することができる。
１），．．．，ＡＤＣ（Ｋ）から送出されたディジタル信号を処理する計算規則
が表されていることになる。それゆえ信号処理回路ＳＶを全体的にあるいは部分
的に（たとえばディジタルフィルタＤＦ′もしくはＤＦ″に関して）、この計算
規則を変換するアルゴリズムに従って動作するプロ倉ミグ可能な信号プロセッサ
として実現することができる。
【図１】 受信機における信号処理の一般的な説明のための無線受信機のブロック回路図
である。
である。
【図２】 Ｋ個のＤＳＰが後置接続された従来技術による信号前処理回路のブロック回路
図である。
図である。
【図３】 Ｎ個のＤＳＰが後置接続された本発明による信号前処理回路のブロック図であ
る。
る。
【図４】 本発明の第１の実施形態によるＮ＝１のときの信号前処理回路のブロック回路
図である。
図である。
【図５】 本発明の第２の実施形態によるＮ＝１のときの信号前処理回路のブロック回路
図である。
図である。
【手続補正書】特許協力条約第３４条補正の翻訳文提出書
【提出日】平成１３年５月２８日（２００１．５．２８）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００１
【補正方法】変更
【補正の内容】
【０００１】 本発明は、請求項１の上位概念に記載の通信端末機器用の受信機回路ならびに
請求項１２の上位概念に記載の受信機回路における信号処理方法に関する。
請求項１２の上位概念に記載の受信機回路における信号処理方法に関する。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正の内容】
【０００２】 今日一般的な通信端末機器たとえばワイヤレス通信のために設けられている通
信端末機器では、複数の（Ｋ個の）受信信号がパラレルに処理されることが多い
。この場合、信号の前処理にあたりＫ個の受信信号がまずはじめに混合により中
間周波数領域またはベースバンドに下げられ、ついで互いに別個にＫ個のアナロ
グ／ディジタルコンバータ（Ａ／Ｄコンバータ）によりディジタル化され、それ
に続いてさらに互いに別個にＫ個のディジタルフィルタへ供給され、それらのフ
ィルタによってチャネル選択の目的でディジタル帯域制限が実行される。
信端末機器では、複数の（Ｋ個の）受信信号がパラレルに処理されることが多い
。この場合、信号の前処理にあたりＫ個の受信信号がまずはじめに混合により中
間周波数領域またはベースバンドに下げられ、ついで互いに別個にＫ個のアナロ
グ／ディジタルコンバータ（Ａ／Ｄコンバータ）によりディジタル化され、それ
に続いてさらに互いに別個にＫ個のディジタルフィルタへ供給され、それらのフ
ィルタによってチャネル選択の目的でディジタル帯域制限が実行される。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正の内容】
【０００３】 このような形式の信号前処理における欠点は、同じコンポーネントを何個も用
いることで実現にコストが著しくかかってしまうことである。 アメリカ合衆国特許第５，８５２，４７７号明細書に記載されているディジタ
ルテレビジョン受信機は、受信信号のサンプリングのためたとえば２４個のパラ
レルに接続されたアナログ／ディジタルコンバータと、それらのコンバータに後
置接続されたディジタル等化フィルタが用いられる。その際にコンバータは、受
信信号が順々にサンプリングされるようそれ相応にサンプリングレートが抑えら
れて駆動される。 国際公開 WO 91/07829 には、複数の受信アンテナを備えた移動無線受信機が
記載されている。各受信アンテナには、受信信号をＩ成分とＱ成分に変換するた
めの２つのアナログ／ディジタルコンバータと、フィルタリングされたＩ成分と
Ｑ成分のための２つの出力側を備えたディジタルフィルタが対応づけられている
。
いることで実現にコストが著しくかかってしまうことである。 アメリカ合衆国特許第５，８５２，４７７号明細書に記載されているディジタ
ルテレビジョン受信機は、受信信号のサンプリングのためたとえば２４個のパラ
レルに接続されたアナログ／ディジタルコンバータと、それらのコンバータに後
置接続されたディジタル等化フィルタが用いられる。その際にコンバータは、受
信信号が順々にサンプリングされるようそれ相応にサンプリングレートが抑えら
れて駆動される。 国際公開 WO 91/07829 には、複数の受信アンテナを備えた移動無線受信機が
記載されている。各受信アンテナには、受信信号をＩ成分とＱ成分に変換するた
めの２つのアナログ／ディジタルコンバータと、フィルタリングされたＩ成分と
Ｑ成分のための２つの出力側を備えたディジタルフィルタが対応づけられている
。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】０００４
【補正方法】変更
【補正の内容】
【０００４】 本発明の課題は、通信端末機器用の受信機回路において、その実現にかかるコ
ストをかなり僅かに抑えることができるように構成することである。さらに本発
明の課題は、通信端末機器の受信機回路における信号処理方法において、受信機
回路の実現にかかるコストを低減できるようにすることである。
ストをかなり僅かに抑えることができるように構成することである。さらに本発
明の課題は、通信端末機器の受信機回路における信号処理方法において、受信機
回路の実現にかかるコストを低減できるようにすることである。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０００５
【補正方法】変更
【補正の内容】
【０００５】 この課題は、請求項１および請求項１２の特徴部分に記載の構成により解決さ
れる。
れる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 イェルク プレヒンガー ドイツ連邦共和国 ミュンヘン ヴェスタ ーミュールシュトラーセ 16 (72)発明者 ペーター シュミット ドイツ連邦共和国 エアポルツハイム バ ーンホフシュトラーセ 32 Ｆターム(参考） 5J022 AA01 BA06 CA07 CF08 CG01 5K022 EE01 EE32
Claims (14)
- 【請求項１】 信号受信手段（１，２，３，４）と、信号経路中で該信号受
信手段（１，２，３，４）の後方に配置された信号前処理回路（ＳＶ）が設けら
れており、 該信号前処理回路（ＳＶ）は、パラレルに接続されたＫ個のアナログ／ディジ
タルコンバータ（ＡＤＣ（１），．．．，ＡＤＣ（Ｋ））を備えたアナログ／デ
ィジタルコンバータ手段と、該アナログ／ディジタルコンバータ手段（ＡＤＭ）
に後置接続されパラレルに接続されたＮ個のディジタルフィルタ（ＤＦ（１，．
．．，ＤＦ（Ｎ）；ＤＦ′，ＤＦ″）を備えたフィルタ手段（ＤＦＭ）を有して
おり、ここでＫとＮは１以上の整数である、 通信端末機器用の受信機回路において、 ＮはＫよりも小さく、 信号経路中でアナログ／ディジタルコンバータ手段（ＡＤＭ）とフィルタ手段
（ＤＦＭ）と間に、前記条件を満たす変換手段（Ｃ）が設けられていることを特
徴とする、 通信端末機器用の受信機回路。 - 【請求項２】 Ｎ＝１である、請求項１記載の受信機回路。
- 【請求項３】 前記変換手段（Ｃ）はマルチプレクサ（ＭＵＸ）を有する、
請求項１記載の受信機回路。 - 【請求項４】 前記変換手段（Ｃ）は複数のたとえばＫ個のパラレルに接続
されたディジタルのゼロ挿入素子（Ｚ１，Ｚ２，．．．，ＺＫ）である、請求項
１から３のいずれか１項記載の受信機回路。 - 【請求項５】 ディジタルフィルタ（ＤＦ（１），．．．，ＤＦ（Ｎ）；Ｄ
Ｆ′，ＤＦ″）は５〜２０たとえば１０〜１８の間の次数Ｌを有する、請求項１
から４のいずれか１項記載の受信機回路。 - 【請求項６】 ディジタルフィルタ（ＤＦ（１），．．．，ＤＦ（Ｎ）；Ｄ
Ｆ′，ＤＦ″）は、直列に接続され交互に配置された個別のディジタルフィルタ
およびサンプリングレート低減回路から成る、請求項１から５のいずれか１項記
載の受信機回路。 - 【請求項７】 前記信号受信手段（１，２，３，４）はただ１つの受信セン
サ（１）を有しており、該受信センサは単一のセンサ受信信号を送出し、 Ｋ個のアナログ／ディジタルコンバータ（ＡＤＣ（１），．．．，ＡＤＣ（Ｋ
））に供給されるＫ個の受信信号は、センサ受信信号の信号の分解たとえば同相
受信信号と直交受信信号への信号のの分解によって形成される、 請求項１から６のいずれか１項記載の受信機回路。 - 【請求項８】 前記信号受信手段（１，２，３，４）は複数のたとえばＫ個
またはＫ／２個の受信センサ（１）を有する、請求項１から６のいずれか１項記
載の受信機回路。 - 【請求項９】 前記受信センサ（１）はそれぞれ、規定的に設定された空間
セグメントにおいて無線信号を検出するための指向性受信特性を有する、請求項
８記載の受信機回路。 - 【請求項１０】 請求項１から９のいずれか１項記載の受信機回路を有する
ことを特徴とする、移動無線システムの移動局。 - 【請求項１１】 請求項１から１０のいずれか１項記載の受信機回路を有す
ることを特徴とする、移動無線システムの基地局。 - 【請求項１２】 信号経路中で信号受信手段（１，２，３，４）の後方に設
けられた信号前処理回路（ＳＶ）のアナログ／ディジタルコンバータ手段（ＡＤ
Ｍ）が、パラレルに接続されたＫ個のアナログ／ディジタルコンバータ（ＡＤＣ
（１），．．．，ＡＤＣ（Ｋ））を用いてＫ個のアナログ受信信号をディジタル
に変換し、 該アナログ／ディジタルコンバータ手段（ＡＤＭ）に後置接続されたフィルタ
手段（ＤＦＭ）が、パラレルに接続されたＮ個のディジタルフィルタ（ＤＦ（１
），．．．，ＤＦ（Ｎ）；ＤＦ′，ＤＦ″）を用いて、該アナログ／ディジタル
コンバータ手段（ＡＤＭ）から送出されたＫ個のディジタル信号をフィルタリン
グし、 ここでＫとＮは１以上の整数である、 通信端末機器の受信機回路における信号処理方法において、 ＮをＫよりも小さくし、 信号経路中でアナログ／ディジタルコンバータ手段（ＡＤＭ）とフィルタ手段
（ＤＦＭ）との間に設けられた変換手段（Ｃ）が、Ｋ個のディジタル信号に対し
前記条件を満たす信号処理を実行することを特徴とする、 通信端末機器の受信機回路における信号処理方法。 - 【請求項１３】 前記変換手段（Ｃ）においてＫ個のディジタル信号を多重
化してフィルタ手段（ＤＦＭ）のためのＮ個の入力信号を形成する、請求項１２
記載の方法。 - 【請求項１４】 前記変換手段（Ｃ）は、Ｋ個のディジタル信号の各々にお
いて相前後する２つのビット間で値０の所定数のビットを挿入する、請求項１２
記載の方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19921444.1 | 1999-05-10 | ||
| DE19921444 | 1999-05-10 | ||
| PCT/DE2000/001447 WO2000069087A1 (de) | 1999-05-10 | 2000-05-09 | Empfängerschaltung für kommunikationsendgerät und verfahren zur signalverarbeitung in einer empfängerschaltung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002544707A true JP2002544707A (ja) | 2002-12-24 |
Family
ID=7907542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000617572A Pending JP2002544707A (ja) | 1999-05-10 | 2000-05-09 | 通信端末機器用の受信機回路および受信機回路における信号処理方法 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US7139341B2 (ja) |
| EP (1) | EP1177638B1 (ja) |
| JP (1) | JP2002544707A (ja) |
| KR (1) | KR100432987B1 (ja) |
| CN (1) | CN1187905C (ja) |
| AT (1) | ATE272915T1 (ja) |
| DE (1) | DE50007298D1 (ja) |
| WO (1) | WO2000069087A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7720185B2 (en) * | 2006-11-06 | 2010-05-18 | Qualcomm Incorporated | Narrow-band interference canceller |
| US7642939B2 (en) * | 2008-05-15 | 2010-01-05 | Samplify Systems, Inc. | Configurations for data ports at digital interface for multiple data converters |
| GB2479173A (en) * | 2010-03-31 | 2011-10-05 | Sony Corp | Reducing interference at a television receiver by identifying channel maps |
| DK3122072T3 (da) * | 2011-03-24 | 2020-11-09 | Oticon As | Audiobehandlingsanordning, system, anvendelse og fremgangsmåde |
| US8780277B2 (en) | 2012-05-22 | 2014-07-15 | Sony Corporation | Television receiver, television controller circuitry and method |
| GB2502297A (en) * | 2012-05-22 | 2013-11-27 | Sony Corp | Television receiver for suppressing signals on a frequency channel when TV signals are absent |
| KR101717946B1 (ko) * | 2015-09-24 | 2017-03-20 | 한국철도기술연구원 | 디지털 신호 처리 장치 및 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2188920A5 (ja) * | 1972-06-15 | 1974-01-18 | Trt Telecom Radio Electr | |
| FR2293878A1 (fr) | 1974-12-13 | 1976-07-09 | Seita | Dispositif et procede pour defaire des paquets de cigarettes ou articles analogues |
| US5031193A (en) | 1989-11-13 | 1991-07-09 | Motorola, Inc. | Method and apparatus for diversity reception of time-dispersed signals |
| FR2667466A1 (fr) * | 1990-10-02 | 1992-04-03 | Europ Agence Spatiale | Demodulateur multiporteuses. |
| US5243598A (en) * | 1991-04-02 | 1993-09-07 | Pactel Corporation | Microcell system in digital cellular |
| JPH05335888A (ja) * | 1991-04-17 | 1993-12-17 | Lsi Logic Kk | デジタルフィルタ装置とそれを用いたサンプリング周波数変換装置およびｍｕｓｅデコーダ |
| CA2066851C (en) | 1991-06-13 | 1996-08-06 | Edwin A. Kelley | Multiple user digital receiver apparatus and method with combined multiple frequency channels |
| CA2066540C (en) | 1991-06-13 | 1998-01-20 | Edwin A. Kelley | Multiple user digital receiving apparatus and method with time division multiplexing |
| JP3100447B2 (ja) * | 1992-01-10 | 2000-10-16 | 三菱電機株式会社 | 適応等化器および受信機 |
| DE4224842A1 (de) | 1992-07-28 | 1994-02-03 | Sel Alcatel Ag | Filtervorrichtung für ein Mehrfachfilter |
| US5544128A (en) * | 1994-07-05 | 1996-08-06 | Siemens Medical Systems, Inc. | Multi-beam digital beamforming method and apparatus |
| US5490172A (en) * | 1994-07-05 | 1996-02-06 | Airnet Communications Corporation | Reducing peak-to-average variance of a composite transmitted signal via out-of-band artifact signaling |
| JP3166494B2 (ja) * | 1994-07-27 | 2001-05-14 | 松下電器産業株式会社 | 遅延検波方法および装置 |
| JPH10512114A (ja) | 1994-12-29 | 1998-11-17 | モトローラ・インコーポレーテッド | マルチアクセス・デジタルアップコンバータ／変調器および方法 |
| US5579341A (en) | 1994-12-29 | 1996-11-26 | Motorola, Inc. | Multi-channel digital transceiver and method |
| DE19716314A1 (de) * | 1997-04-18 | 1998-10-22 | Alsthom Cge Alcatel | Verfahren und Vorrichtung zur Addition von als Abtastwerte vorliegenden Signalen |
| US5852477A (en) * | 1997-06-25 | 1998-12-22 | Samsung Electronics Co., Ltd. | Digital TV receivers with poly-phase analog-to-digital conversion of baseband symbol coding |
| US6314147B1 (en) * | 1997-11-04 | 2001-11-06 | The Board Of Trustees Of The Leland Stanford Junior University | Two-stage CCI/ISI reduction with space-time processing in TDMA cellular networks |
-
2000
- 2000-05-09 CN CNB008073813A patent/CN1187905C/zh not_active Expired - Fee Related
- 2000-05-09 WO PCT/DE2000/001447 patent/WO2000069087A1/de active IP Right Grant
- 2000-05-09 EP EP00940166A patent/EP1177638B1/de not_active Expired - Lifetime
- 2000-05-09 KR KR10-2001-7014261A patent/KR100432987B1/ko not_active IP Right Cessation
- 2000-05-09 DE DE50007298T patent/DE50007298D1/de not_active Expired - Lifetime
- 2000-05-09 AT AT00940166T patent/ATE272915T1/de not_active IP Right Cessation
- 2000-05-09 JP JP2000617572A patent/JP2002544707A/ja active Pending
-
2001
- 2001-11-13 US US10/008,774 patent/US7139341B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000069087A1 (de) | 2000-11-16 |
| KR20020012571A (ko) | 2002-02-16 |
| ATE272915T1 (de) | 2004-08-15 |
| DE50007298D1 (de) | 2004-09-09 |
| US7139341B2 (en) | 2006-11-21 |
| KR100432987B1 (ko) | 2004-05-24 |
| CN1353885A (zh) | 2002-06-12 |
| CN1187905C (zh) | 2005-02-02 |
| US20020085124A1 (en) | 2002-07-04 |
| EP1177638B1 (de) | 2004-08-04 |
| EP1177638A1 (de) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1114516B1 (en) | Flexibility enhancement to the modified fast convolution algorithm | |
| US7697641B2 (en) | Parallel DSP demodulation for wideband software-defined radios | |
| US6470365B1 (en) | Method and architecture for complex datapath decimation and channel filtering | |
| US7227902B2 (en) | Method and apparatus for digital channelisation and de-channelisation | |
| US8059758B2 (en) | Conversion of multiple analog signals in an analog to digital converter | |
| KR100655829B1 (ko) | 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법 | |
| US20070071133A1 (en) | Device for converting a complex-valued bandpass signal into a digital baseband signal | |
| EP0681382A2 (en) | Digital modulator for cellular base stations | |
| US6370133B1 (en) | CDMA receiver and method of operation | |
| JP2002544707A (ja) | 通信端末機器用の受信機回路および受信機回路における信号処理方法 | |
| EP1114537B1 (en) | Reduced complexity and increased flexibility modified fast convolution algorithm | |
| JP3967838B2 (ja) | 無線受信装置および逆拡散器 | |
| US7072422B2 (en) | Device and method for spectrally shaping a transmission signal in a radio transmitter | |
| EP1634471B1 (en) | Frequency multiplexed architecture | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| US20180091213A1 (en) | Mobile base station receiver digitalization capacity enhancement using combined analog signals | |
| AU755991B2 (en) | Reduced complexity and increased flexibility modified fast convolution algorithm |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040526 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041022 |