KR100655829B1 - 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법 - Google Patents

알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법 Download PDF

Info

Publication number
KR100655829B1
KR100655829B1 KR1020017004761A KR20017004761A KR100655829B1 KR 100655829 B1 KR100655829 B1 KR 100655829B1 KR 1020017004761 A KR1020017004761 A KR 1020017004761A KR 20017004761 A KR20017004761 A KR 20017004761A KR 100655829 B1 KR100655829 B1 KR 100655829B1
Authority
KR
South Korea
Prior art keywords
length
overlap
input
output
frequency
Prior art date
Application number
KR1020017004761A
Other languages
English (en)
Other versions
KR20010080180A (ko
Inventor
리차드 헬베르그
Original Assignee
텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) filed Critical 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Publication of KR20010080180A publication Critical patent/KR20010080180A/ko
Application granted granted Critical
Publication of KR100655829B1 publication Critical patent/KR100655829B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • H03H17/0213—Frequency domain filters using Fourier transforms

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Probability & Statistics with Applications (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

본 발명은 디지털 도메인에서 필터링, 데시메이션(decimation) 또는 보간법및 주파수 변환의 문제점에 관한 것으로, 특히 광대역 다중 채널 수신기, 채널리제이션, 및 송신기, 디-채널리제이션 등 무선 통신 시스템의 구조들에서 독립형(stand-alone) 또는 개선된 변형 고속 컨벌루션 알고리즘을 이용하는 것에 관한 것이다.
본 발명은 필수적인 3 단계로 이루어진다. 즉, 연속적인 블록 상에서 입력 및 출력 양측 모두에서 평균적으로 동일한 오버랩을 제공하는 서로 다른 오버랩을 사용하도록 보장하는 단계와, 신호를 시간의 연속적인 블록으로 정렬하는 단계와, 주파수 시프팅에 의한 위상 시프트를 보상하는 단계로 이루어진다. 본 발명의 핵심은 변형 고속 컨벌루션 알고리즘에서 입력 및 출력 변환 길이를 서로 분리하고, 오버랩으로부터 분리하는 것으로서, 이는 출력에서 임의의 변환 길이를 사용하면서 입력에서도 임의의 변환 길이를 사용할 수 있게 하고, 동시에 임의의 오버랩을 사용할 수 있게 한다. 이것은 종래 기술의 제약에 비교하여 큰 자유를 부여한다.
IQ-복조 디지털 수신기, 필터 뱅크, 고속 컨벌루션 알고리즘, 주파수 시프트, 필터링, 데시메이션, 보간법

Description

알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법{ODD-TRANSFORM FAST CONVOLUTION}
본 발명은 디지털 도메인에서의 필터링, 데시메이션(decimation) 또는 보간(interpolation) 및 주파수 변환의 문제점에 관한 것으로, 특히 광대역 다채널 수신기, 채널리제이션(channelization) 및 송신기, 디-채널리제이션(de-channelization) 등 무선 통신 시스템의 구조들에서 변형된 고속 컨벌루션 알고리즘을 이용하는 것에 관한 것이다.
셀룰라, 랜드 모바일 라디오 (Land Mobile Radio; LMR), 위성, 무선 근거리 통신망 (WLAN) 및 기타 다른 통신 시스템을 위한 무선 기지국 어플리케이션에서는, 많은 수신 및 송신 채널들이 동시에 다루어질 수 있다. 미래에는, 또한 단말기들, 예를 들어 이동 전화들에 있어서도 이러한 상태가 될 것이다. 이들 무선 시스템 내의 각각의 수신기 및 송신기에는, 채널리제이션 및 디채널리제이션의 구조가 존재한다. 채널리제이션 및 디채널리제이션은 송신 신호 및 수신 신호의 필터링, 데시메이션/보간 및 주파수 변환으로 정의될 수 있다.
도 1에 도시된 통상적 수신기 구조는 안테나(105)에 의해 수신된 다음 RF 프론트 앤드(RF front end)(110)에 의해 중간 주파수(IF)로 다운컨버트(downconverted)되는 무선 주파수(RF) 신호의 관점에서 설명될 수 있다. 이 RF 프론트 엔드(110)는 저잡음 증폭기(Low Noise Amplifier;LNA), 필터 및 주파수 변환 회로 등의 구성 요소로 이루어진다. 요청된 채널이 수신기 채널라이저(120)에 의해 추출된다. 이 채널라이저(120)도 또한 LNA, 주파수 변환 회로 및 필터로 구성된다.
요청된 채널은 RX 베이스밴드 프로세싱 유닛(130)에 의해 베이스밴드에서 처리되어 수신 디지털 데이터 스트림을 생성한다. 오늘날의 베이스밴드 프로세싱은 대개 아날로그/디지털 변환, 디지털 필터링, 데시메이션, 등화(equalization), 복조화, 채널 디코딩, 디인터리빙(deinterleaving), 데이터 디코딩, 타이밍 추출 등으로 구성된다.
도 1의 통상적 송신기 구조는, 수신기 구조와 이원적 구조(dual)이다. 송신 데이터는 먼저 TX 베이스밴드 프로세싱 유닛(140)에 의해 처리되며, 이 유닛(140)은 데이터 코딩부, 인터리빙부, 채널 코딩부, 변조부, 보간 필터링부, 디지털/아날로그 변환부 등으로 구성된다. 그 다음, 베이스밴드 채널은 송신 디채널라이저(150)를 통해 IF 주파수로 변환된다. 송신 디채널라이저(150)는 필터, 주파수 변환 회로 및 저전력 증폭기로 구성된다. 그 다음, IF 신호가 RF로 변환되어 RF 프론트 앤드(160)에 의해 증폭되는데, 이 RF 프론트 앤드(160)는 주파수 변환 회로, 필터 및 고전력 증폭기로 구성된다. 그 다음 이 신호가 안테나(165)에 의해서 송신된다.
도 1은 이동 단말기 (즉, 이동 전화) 어플리케이션에서 사용되는 것과 같은 신호 채널 수신기 및 송신기에 관한 전형적인 구조를 도시한다. 기지국의 경우, 다수의 채널들이 동일한 방식으로 처리된다. 수신기 종단에서는, 경로가 소정의 포인트에서 분할되어 처리될 각각의 채널에 대하여 복수의 경로를 형성한다. 송신기 종단에서는, 채널들이 개별적으로 처리될 것이고, 이들이 소정의 포인트에서 결합되어 다채널 신호를 형성할 것이다. 분할 및 결합 포인트는 다양하므로, 다양한 기지국 수신기 및 송신기 구조들이 생성될 수 있다. 그러나, 더욱 중요한 것은, 전형적인 아날로그 및 디지털 인터페이스가 일반적으로 채널라이저와 베이스밴드 프로세싱 블록들 사이의 어느 곳에 있다는 것이다.
아날로그 채널라이저/디채널라이저는 설계 및 제조가 복잡하므로, 고가이다. 그러므로, 채널라이저/디채널라이저를 보다 저렴하고 보다 용이하게 제조하기 위해서, 미래의 아날로그 및 디지털 인터페이스는, 상기와 같은 구조 대신, RF 프론트앤드와 채널라이저 블록 사이의 어딘가에 위치하게 될 것이다. 이러한 형태의 미래의 무선 수신기 및 송신기 구조는 다표준 라디오, 광대역 디지털 튜너 또는 광대역 라디오 및 소프트웨어 규정형 라디오 등의 다양한 명칭으로 불리며, 이들은 모두 디지털 채널라이저/디채널라이저를 필요로 한다.
필터링, 데시메이션/보간 및 주파수 변환을 포함하는 효과적인 디지털 채널라이저/디채널라이저 구조는, 각 채널 기반에서의 전력 소모 및 다이 면적 면에서 매우 중요하다. 주요 목적 중 하나는 가능한 한 많은 채널들을 단일 집적 회로(IC)에 통합하는 것이며, 디지털 채널리제이션/디채널리제이션을 실현하기 위한 수개의 공지된 방법들이 존재한다. 다음 예에서, 광대역 신호는 ADC에 의해 샘플링되는 것으로 가정한다. 광대역 신호는 중간 주파수(IF)에 중심을 두고 통상 많은 주파수 분할 다중화 (FDM) 채널들로 구성된다.
가장 간명한 방법이 도 2에 도시된다. 이러한 수신기 구조는, 채널마다에 기초하여 sin/cos 발생기 등을 이용한 동상 및 직교(Q) 주파수 변환(In-phase and Quadrature;IQ), 데시메이팅 및 필터링 기능을 갖춘 전형적인 아날로그 채널라이저의 기능을 모방한다. 데시메이션 필터링의 벌크는 계산적으로 저렴한 CIC 필터들에 의해 이루어질 수 있다. 이러한 구조를 포함하는 집적 회로들은 또한 몇몇 제조업자로부터 용이하게 입수가능하다. 이러한 구조의 이원적 구조가 또한 송신기에 대해서 가능하다.
IQ 채널라이저는 많은 표준들을 동시에 취급할 수 있고 채널들이 임의로 배치될 수 있다는 점에서 유연성이 있다. 그 주요 결점은 높은 입력 샘플링 주파수에서의 IQ 주파수 변환 요청 및 각각의 채널에 대한 후속 데시메이션 필터의 필요이다. 이는 각 채널에 대한 다이 면적과 전력 소모가 비교적 높다는 것을 의미한다.
도 3에 도시된 바와 같이, 또 달리 가능한 채널라이저로는 수신기 내에 데시메이트형 필터 뱅크를 구성하는 것이다. 이러한 방법은 많은, 또는 모든 채널들 사이에서 공통의 다상 필터(polyphase filter)를 공유한다. 이러한 구조에 대한 하드웨어 비용은 많은 채널들 간에 분할되기 때문에 저렴하며, 양질의 필터링이 실현될 수 있다. 필터 뱅크들은 또한 채널들을 보간하여 서로 합치므로 송신기 디채널라이저에 이용하는데 적합하다. 그의 일례는 WO 9528045 "Wideband FFT Channelizer"에 개시되어 있다.
많은 위성 트랜스폰더들(transponders)이 또한 이러한 개념을 기초로 만들어진다. 이들 필터 뱅크가 서로 다른 표준에 적합하게 재구성될 수 있더라도, 동시에 다수의 채널 공간들을 수용하는 것은 여전히 어렵다. 데시메이트형 필터 뱅크는 매우 낮은 채널당 비용을 갖지만, 대부분의 채널들이 사용되는 경우에만 그러하다. 이러한 구조는 또한 채널들이 고정된 주파수 그리드(grid) 상에 놓여야 하고 단지 하나의 채널 공간만이 가능하므로 융통성이 없다. 다수의 표준은 필터 뱅크 개념이 다수의 샘플링 속도를 요구하게 하는데, 이는 동시의 다수의 표준들을 위해, ADC 및 채널라이저를 포함한 다수의 구조들이 요구된다는 것을 의미한다.
서브샘플형(subsampled) 필터 뱅크라 불리우는, 데시메이트형 필터 뱅크 구조로의 변화는 유연성을 대가로 계산상 비용을 낮출 수 있다. 모든 채널은 동시에 이용가능해야 하므로, 예를 들어, 적응성 채널 할당, 불규칙한 채널 배열 및 주파수 호핑(hopping)에 관한 요구 조건들로 인하여 서브샘플형 필터 뱅크 이용이 곤란하게 된다.
세번째 주요 채널리제이션 기법은 오버랩-에드(overlap-add; OLA) 또는 오버랩-세이브(overlap-save; OLS) 타입의 고속 컨벌루션 방안에 기초한다. 고속 컨벌루션은 선형 컨벌루션, 즉 유한 임펄스 응답 (Finite Impulse Response; FIR) 필터링을 정확하게 수행하기 위하여 순환(cyclic) 컨벌루션을 이용하는 수단이다. 통상적 고속 컨벌루션 알고리즘이 도 4에 개념적으로 도시되어 있다. 입력 데이터는 블록 발생기(Block Generator)에서 오버랩 블록들로 나뉘어진다. 이들 블록들은 DFT (Discrete Fourier Transform; 이산 푸리에 변환기)에서 이산 푸리에 변환된 다음 주파수 도메인에서 필터 응답과 일일이 승산된다. 이 필터 응답은 필터의 임펄스 응답을 이산 푸리에 변환함으로써 얻을 수 있다. 그 다음, 블록들은 역 DFT (IDFT)에 의해 이산적 시간 도메인으로 역변환되어 블록 결합기(Block Combiner)에서 모두 더해진다. 이 기법의 장점은 선형 컨벌루션의 전형적인 형태를 실행하는 것과 비교해서 보다 낮은 계산적 요구 사항을 갖는다는 것이다.
그러나, 일단 선형 컨벌루션을 근사적으로 수행하는 대가로, 데시메이션/보간 및 주파수 변환을 동시에 할 수 있도록 기본적인 고속 컨벌루션 알고리즘을 변환할 수 있다. 표준 고속 컨벌루션 알고리즘이 주파수 시프팅 및 데시메이션/보간을 포함하도록 변형되는 경우, 이 알고리즘은 채널리제이션 및 디채널리제이션을 위해 사용될 수 있다. 일반적으로, 이러한 변환은, 이러한 유형의 변형된 고속 컨벌루션 알고리즘 ("MFC")이 사용될 때 다른 것보다 훨씬 소규모이다. 이는 채널들이 디지털화된 스펙트럼에 비해 협대역이라는 것을 반영한다. 도 5는 오버랩-세이브 타입의 변형된 고속 컨벌루션 알고리즘이 채널라이저 펑션에 있어서 어떻게 작업하는지를 개념적으로 도시한 것이다. 이러한 변형은 또한 계산적 복잡성을 감소시킨다. 본 명세서에서는 위성 시스템에 한하여 논의되고 있지만, 이 독립형(stand-alone) 변형 고속 컨벌루션 알고리즘은, "A Flexible ON-board Demultiplexer/Demodulator", 12차 AIAA 국제 통신 위상 시스템 컨퍼런스(International communication Satellite Systems Conference)의 회보, 1988, pp.299-303에 개시된 바와 같이, 혼합된 반송파 대역폭들을 포함하는 시스템을 위한 계산적으로 효율성이 높은 기법이라고 주장할 수 있다.
종래에는 이러한 독립형 변형 고속 컨벌루션 알고리즘이 어떠한 부가적인 신호 프로세싱도 없이, 단독으로 모든 필터링을 수행하였다. 이러한 방법은 여러가지 측면에서 지연을 일으킨다. 그러나, 위성으로의/으로부터의 전송을 위한 시간으로 인해서, 위성 시스템에 있어서 지연은 본질적이다. 따라서, 필터링 방법으로 인한 지연은, 이 독립형 변형 고속 컨벌루션 알고리즘이 무선, 예를 들어 셀룰라 시스템에서 사용되는 경우 보다는 비교적 영향을 덜 미친다. 대부분의 무선 시스템에서, 이러한 지연은 가능한 한 축소되어야 하는 매우 중요한 요인이다.
수신기 채널라이저에 적용된 독립형 변형 고속 컨벌루션 알고리즘은 인입 데이터 신호를, 그 크기가 오버랩의 퍼센티지(% 오버랩) 및 이산 푸리에 변환(DFT)의 길이에 의존하는 블록들로 자른다. 이어서 DFT가 이루어진다. 필터 계수의 개수(N계수)인 절단형(truncated) 필터 응답은 DFT의 길이(NDFT)보다 작으며, 주파수 도메인에서 직접 구현된다. 이것은 DFT의 선택된 출력 빈(bin)과 필터 계수를 승산함으로써 성취된다. 그 다음, 요청된 채널의 시간 도메인 샘플을 회복하기 위한 수단으로서 그 결과가 절단형 필터와 동일한 길이의 역 이산 푸리에 변환(IDFT)에 의해 처리된다. 다음으로, % 오버랩에 따라 블록이 오버랩되고, 결합된다. 이러한 결합은 오버랩된 섹션을 더하거나(오버랩 및 에드), 오버랩된 섹션을 폐기 (오버랩 및 세이브)하는 프로세스이다. 오버랩/에드 및 오버랩/세이브는 2개의 극단적인 예이고, 당업계에는 이들 2개의 예들 사이에 있는 기술들이 산재한다.
독립형 변형 고속 컨벌루션 알고리즘에 있어서 주파수 응답의 절단은 표준 고속 컨벌루션 방법과 구별된다. 비록 계수를 주의 깊게 선택함으로써 오차를 줄일 수는 있지만, 이는 순환 컨벌루션 알고리즘이 이제 겨우 선형 컨벌루션에 근접하게 한다. 주파수 응답의 절단은 또한 (N계수/NDFT)의 비율에 의해 데시메이션을 구현하고, 절단된 필터 계수를 원하는 채널 상에서 중심에 위치하게 함으로써 주파수 변환이 완료된다.
절단된 주파수 응답은 또한 알고리즘의 채널 고유 부분(DFT만을 제외한 모든 부분임)의 계산적 복잡성을 크게 감소시킨다. 주파수 필터를 구현하기 위해 필요한 승산의 수 및 IDFT의 사이즈는 대략 (N계수/NDFT)의 비율에 의해 감소된다. 스탠드-얼론 변형 고속 컨벌루션 알고리즘은 또한 같은 속성을 갖고 있는 송신기 디채널라이저에 적용될 수도 있다.
표준 고속 컨벌루션에 적용될 수 있는 복잡성 축소는 독립형 변형 컨벌루션 알고리즘에도 적용될 수 있다. 예를 들어, DFT는 동작의 임계 블록이다. 효율에 관한 이유로, 보통 고속 푸리에 변환(FFT)의 형태로 구현된다. 부가적으로, 2개의 실수(real) 데이터 블록이 하나의 복소수(complex) DFT 프로세서 내에서 동시에 처리될 수 있다. 다음으로 소정의 가외 가산기 및 메모리가 차후-프로세싱을 위해 필요로 된다. 이것은 2개의 전용 실수(real) DFT를 사용하는 것보다 효율적이다.
DFT 출력의 일부 만이 계산될 필요가 있기 때문에, 가지치기(pruning)를 통해서 DFT에서 계산적 절감이 또한 이루어질 수 있다. 가지치기는 출력에는 영향을 주지 않고 DFT 내의 브랜치를 잘라내는 프로세스를 의미한다. 불필요한 출력 포인트는 결코 계산되지 않는다.
요청된 채널의 시간 도메인 샘플을 형성하도록 결합되기 전에 , 필터 주파수 응답의 복소수 승산이 실수 승산과 그에 뒤이어 이루어지는 데이터의 IDFT 출력 블록의 순환 시프트로 교체된다면, 계산적 절감이 또한 이루어질 수 있다. 순환 시프트의 양은 % 오버랩 및 IDFT의 길이에만 의존한다.
상기 기술된 시스템, 특히 많은 채널들의 동시 수신 및 송신이 이루어지는 미래의 시스템에 있어서는 아직도 문제가 있다. 상술된 바와 같이, 수 개의 채널 내지는 많은 수의 채널들이 채용하는 디지털 채널라이저의 선택은 타겟 무선 통신 시스템 또는 시스템들에 크게 의존한다. 항상, 계산적 비용과 무선 시스템 요구 사항에 기초한 유연성 간의 균형은 어떤 광대역 채널라이저 알고리즘을 선택할 것인가에 대한 최종적 결정을 하게 할 것이다. 계산적 비용과 유연성의 견지에서, 많은 채널들을 갖는 시스템에 사용하기에 더욱 적합하도록 이들 채널라이저/디채널라이저의 구조를 개선할 여지가 아직 남아 있다.
상술된 문제의 해결 방법이 R. Hellberg의 스웨덴 특허 출원 SE9802059-7호 "Digital Channeliser and De-Channeliser"에 소개되어 있으며, 본 명세서에서 참조로서 고려된다. 상기 특허 출원에는, 통상적 채널라이저/디채널라이저와 관련된 상기 문제점(즉, 다수의 채널들을 동시에 다루는 시스템의 설계에 관한 계산적 비용, 유연성 및 수용가능 지연의 문제점)을 효율적으로 처리하는 개선된 변형 고속 컨벌루션 알고리즘이 기술되어 있다.
SE9802059-7호에 기술된 개선된 변형 고속 컨벌루션 알고리즘은 무선 통신 시스템에 적용될 경우에 상기 독립형 변형 고속 컨벌루션을 개선한다(도 2 참조). 따라서 MFC 알고리즘 간에 필요한 필터링과 부가적 채널 필터링을 분리하고, 이에 의해 종래의 독립형 MFC에 비하여 전력 소비, 다이 영역 및 계산적 복잡성을 개선한다. 이는 또한 서로 다른 시스템 파라미터, 샘플링 주파수, 채널 대역폭, 채널 분리 및 비트-레이트의 결합으로 설계한다는 관점에서 매우 유연한 알고리즘이다. SE9802059-7호의 또 다른 장점은 알고리즘의 MFC 부분이 더 작은 크기의 블록을 프로세스하고, 이에 따라 지상 무선 통신 시스템에 적용할 수 있는 보다 작은 크기의 지연을 발생시킨다는 것이다. 개선된 MFC 알고리즘은 예를 들어, 매우 다양한 무선 통신 시스템에서의 채널리제이션/디채널리제이션에 매우 적합한 것으로 생각할 수 있다. 따라서 어떤 경우에도 여러 개의 활성화된 채널에 대한 다수의 표준을 지원할 미래의 하드웨어 플랫폼에 대해서 좋은 선택이다.
본 발명은 앞서 논의한 "A Flexible On-Board Demultiplexer/Demodulator"에서 발견된 것과 같은 독립형 MFC 및 SE9802059-7호에서 발견된 개선된 MFC 양자 모두에 적용될 수 있다. 본 출원 명세서의 나머지 부분에서 "변형 고속 컨벌루션"("MFC")을 사용하는 경우, 독립형 MFC 또는 SE9802059-7호에 개시된 개선된 MFC를 의미한다.
종래의 채널라이저에서 사용된 변형 고속 컨벌루션 알고리즘에 있어서, DFT 및 IDFT(각각, 고속 푸리에 변환(FFT) 및 역 고속 푸리에 변환(IFFT)에 의해 계산됨)의 포인트의 개수는 2의 지수승이다. 입력 및 출력 변환의 길이는 모두 다 2의 지수승이기 때문에, 50%, 75%, 25%(일반적으로 K*1/2n)의 오버랩이 가능하다. 데시메이션과 보간의 비율은 2의 지수승(NFFT/NIFFT)으로 한정된다. 종래의 알고리즘에서, 연속된 블록은 주파수 도메인에서 동일한 필터 응답(H(k))에 의해 승산된다.
변환 사이즈가 2의 지수승이기 때문에, 종래의 변형 고속 컨벌루션 알고리즘의 많은 파라미터들이 이러한 변환 사이즈의 세트에 의해 실현가능한 값으로 고정된다. 따라서, 데시메이션의 비(ratio) 및 오버랩을 선택하게 되는 경우, 더 많은 유연성을 가지려 한다는 점이 문제된다. 예를 들어, 입력 FFT가 1024 포인트이고 출력 IFFT가 32 포인트인 경우, 데시메이션의 비는 1024/32, 즉 32이다. 오버랩은 50%, 75%, 25%, K*1/32(K는 정수)일 수 있다. 대신에 IFFT 사이즈가 64가 되도록 선택되는 경우, 데시메이션의 비는 16이고 최소의 그래뉼러리티(granularity)는 1 빈(bin)인 것으로 간주되며, 따라서 오버랩의 그래뉼러리티는 블록 길이의 1/64(가능한 오버랩은 K*1/64)이다.
본 발명은 일반적으로 디지털 도메인에서의 필터링, 데시메이션 또는 보간 및 주파수 변환의 문제에 관한 것이고, 무선 통신 시스템 구조인 광대역 다채널 수신기, 채널리제이션 및 송신기, 디채널리제이션 내에서의 변형 고속 컨벌루션 알고리즘의 사용에 관한 것이며, 보다 구체적으로는 상기 논의된 문제점에 관한 것이다. 본 발명에 따라 이들 문제점을 해결하기 위한 수단은 다음과 같이 요약된다.
앞서 본것처럼, 일례로, SE9802059-7호의 채널리제이션/디채널리제이션 구조에 사용된 것과 같은 변형 고속 컨벌루션 알고리즘은 입력 및 출력 변환이 모두 2의 지수승이기 때문에 제한적이라는 것을 알 수 있다. 이것은 채널리제이션 및 디채널리제이션 각각을 위한 데시메이션과 보간 비율로서 가능한 수를 제한한다. 이들 변환 사이즈들은 2의 지수승으로 제한되기 때문에, 알고리즘 내의 다른 파라미터들은 이러한 일련의 변환 사이즈로써 얻을 수 있는 값들로 고정된다.
통상적인 변환 사이즈가 2의 지수승이기 때문에, 어느 한 쪽에서 3 또는 5 같이 2가 아닌 다른 인수를 갖고 있는 변환 사이즈를 사용하는 것이 가능한지는 명확하지 않다. 이것은, 알고리즘에 실질적인 변화없이, 양 입력 및 출력 변환이 모두 오버랩에 대비한 공통의 인수를 갖는 한 작동한다. 예를 들어, 공통 인수가 4인 경우 50%, 75% 및 25% 오버랩이 가능하게 되며, 또는 공통 인수가 3인 경우 33% 및 66%의 오버랩이 가능하게 된다.
2가 아닌 다른 인수를 갖는 변환을 포함하기 위하여 세트를 확장하는 경우 변형 고속 컨벌루션 알고리즘의 응용 가능성을 통상적인 경우 이상으로 증가시키고, 이러한 확장은 상기 변환 중 하나의 길이를 2의 지수승에서 다른 인수를 포함하는 길이로 변화시키는 점을 제외하고는 별다른 알고리즘 수정없이 구현될 수 있다. 사용 가능한 변환 길이의 세트의 확장은 물론 환영할 일이다. 그러나, 큰 사이즈의 입력 및 출력 변환이 실시간으로 연산되어야 하기 때문에, 이러한 변환은 실제로는 2의 지수승 길이로 제한된다. 이것은 입력 및 출력 변환 길이에서 공통 인수를 가져야 한다는 요구 조건과 함께 가능한 변환 사이즈의 선택 범위를 매우 제한한다. 한쪽은 홀수 변환 길이를 가지면서 다른 한쪽은 2의 지수승 또는 짝수 길이를 가지려고 할 수 있다. 한 쪽에서 2의 지수승 길이 또는 짝수 길이를 갖는 경우 1/3이나 3/11 또는 기타 다른 특이한 오버랩이 일어날 수 있다.
변형 고속 컨벌루션 알고리즘에서 공약수(divisor)없이 입력 및 출력 변환을 사용할 경우 근본적인 문제는 어떤 오버랩도 동시에 양쪽 끝부분을 맞추지 못한다는 것이다. 예를 들면, FFT의 사이즈가 128이고 IFFT의 사이즈가 27이면, 입력 끝부분은 오버랩 k*1/2n이 되고 출력 끝부분은 거의 k*1/3n의 오버랩을 가지는데, 이러한 것들은 분명히 양립할 수 없다.
본 발명에 의해, 사이즈가 2의 지수승이 아닌 다른 인수, 예를 들면, 3 또는 5를 포함하는 변형 고속 컨벌루션 알고리즘에서의 입력 및 출력 변환을 사용할 수 있다. 입력 및 출력 변환 모두가 오버랩에 대비한 공통 인수를 가지는 한, 이것은 알고리즘의 실질적인 변형없이도 작동된다. 예를 들면, 4를 공통 인수로 할 경우 50%, 75% 및 25% 오버랩이 가능하게 되고, 3을 공통 인수로 갖는 경우 33% 및 66%의 오버랩이 가능하게 된다. 바람직한 실시예에서, 또 다른 변형들이 본 발명에 부가되어, 변형 고속 컨벌루션 알고리즘의 사용을 공통 인수를 가지지 않는 입력 및 출력 변환으로까지 확장할 것이다.
도 6은 본 발명이 사용되는 상황을 도시한다. 챠트의 상부에는, MFC가 입력 및 출력 변환이 오버랩과 공통으로 공통 인수를 가지거나(CF) 가지지 않는(No CF) 경우로 나누어 진다. 챠트의 좌측에는 변환의 크기에 대한 3가지 상황이 도시된다. 첫번째 경우에서, 입력 및 출력 모두 변환 크기는 2의 지수승이다. 두번째 경우에서, 변환 중 하나는 2의 지수승이나 다른 하나는 2의 지수승에 소정의 다른 정수가 곱해진 것이다. 세번째 예에서는, 변환 크기가 모두 임의의 정수 n1 및 n2 - 이들 모두는 다른 것과 공통 인수를 가질 수도 있고 가지지 않을 수 있음 - 이다. 종래 기술에 의한 변형 고속 컨벌루션 알고리즘들은 입력 및 출력 변환이 모두 2의 지수승이고 서로 공통의 인수를 갖는 경우로 한정된다. 본 발명은 종래 기술과 같은 경우에도 유효하나, 공통 인수의 존재 여부에 상관없이, 임의 사이즈를 갖는 변환의 경우까지 MFC를 확장할 수 있다.
따라서, 본 발명의 목적은 변형 고속 컨벌루션 알고리즘의 데시메이션 비 및 오버랩에 있어서 유연성을 증가시키는 방법을 제공하는 것이다.
본 발명은 필수적인 3 단계로 이루어진다. 제1 단계는 연속적인 블록 상에서, 입력 및 출력 모두에서 평균적으로 동일한 오버랩을 제공하는 서로 다른 오버랩을 사용하도록 보장하는 것이다. 제2 단계는 신호를 시간의 연속적인 블록으로 정렬하는 것이다. 제3 단계는 주파수 시프팅에 의한 위상 시프트를 보상하는 것이다.
본 발명의 핵심은 변형 고속 컨벌루션 알고리즘에서 입력 및 출력 변환 길이를 서로 분리하고, 오버랩으로부터 분리하는 것이다. 출력에서 임의의 변환 길이를 사용하면서 함께 입력에서도 임의의 변환 길이를 사용할 수 있게 되고, 동시에 임의의 오버랩을 사용할 수 있게 된다. 이것은 종래 기술의 제약에 비교하여 큰 자유를 부여한다. 입력 및 출력 샘플 속도 비율은 훨씬 미세한 분해능으로 선택될 수 있고, 데시메이션 및 보간율은 더 이상 2의 지수승이 아니다.
본 발명이 상기와 같이 요약되더라도, 본 발명에 따른 방법은 첨부된 청구항 1에 의해 규정되고, 다양한 실시예들이 종속항에 더 정의된다.
본 발명은 임의의 특정 시스템의 관점에서 설명되지 않는다. 예를 들어, 셀룰러, 지상 이동망(Land Mobile Network;LMR), 위성, 무선 지역망(WLAN's) 등에 있어서 다수의 무선 기지국 애플리케이션에 특별히 응용할 수 있다. 그러나, 이러한 시스템에 제한되는 것은 아니고, 일반적으로, 변형 고속 컨벌루션 알고리즘을 사용하는 임의의 시스템에도 사용될 수 있다. 또한, 기지국에서의 사용으로 한정되는 것은 아니고, 예를 들면, 동시에 다수 채널을 취급할 수 있는 미래의 이동 단말기에서도 사용될 수 있다.
본 발명은 단지 실시예로서 제공되는 본 발명의 바람직한 실시예를 참조로 하여 보다 자세하게 설명될 것이며, 다음의 도면에 도시될 것이다.
삭제
도 1은 종래의 무선 송신기 및 수신기 구조를 나타내는 도면.
도 2는 통상적 IQ-복조 디지털 수신기를 나타내는 도면.
도 3은 통상적 데시메이트형 필터 뱅크(decimated filter bank)를 나타내는 도면.
도 4는 통상적 고속 컨벌루션 알고리즘을 나타내는 도면.
도 5는 오버랩-세이브 형(overlap-save type) 변형 고속 컨벌루션 알고리즘을 나타내는 도면.
도 6은 종래 기술 및 본 발명에 의해 커버되는 입력 및 출력 변환 사이즈의 다양한 결합을 도시한 도면.
도 7은 본 발명의 3가지 기본 단계의 개요를 도시한 도면.
도 8은 임펄스 응답에 대응하는 지연 및 주파수 응답의 위상을 도시한 도면.
도 9는 입력 및 출력 블록의 비오버랩 부분에서 누적된 차이를 도시한 도면.
도 10은 변형 고속 컨벌루션 알고리즘의 주파수 시프트를 도시한 도면.
도 11은 본 발명에 따라 구현된 전체 시스템을 도시한 도면.
본 발명에 따른 방법은 3개의 종류로 분리된다. 즉, (1) 입력 변환으로 하여금 오버랩을 결정하게 하는 것과, (2) 출력 변환으로 하여금 오버랩을 결정하게 하는 것과, (3) 입력 및 출력 블록 길이 모두와 독립적인 오버랩을 선택하게 하는 것이 그것이다. 이러한 해결책들은 본 발명의 특징적 측면에서 동일하기 때문에 동일한 요소를 가지나, 구체적 구현에 있어서는 약간 다르게 보일 것이다. 앞선 2가지 방법의 예가 다음의 해결 과정에 관한 설명에 포함될 것이다.
도 7에 도시된 것과 같이 본 발명의 방법에는 필수적인 3개 단계들이 있다. 제1 단계(710)는 연속적인 블록 상에서 알고리즘의 반대측과 평균적으로 동일한 오버랩을 제공하는 서로 다른 오버랩을 사용하도록 보장하는 단계이다. 제2 단계(720)는 신호를 시간의 연속적인 블록으로 정렬하는 것이다. 제3 단계(730)는 주파수 시프팅에 의한 위상 시프트를 보상하는 것이다. 이러한 단계들은 아래에서 보다 자세히 설명될 것이다.
제1 단계(710)는 연속적인 블록 상에서 알고리즘의 반대측과 평균적으로 동일한 오버랩을 제공하는 서로 다른 오버랩을 사용하도록 보장하는 단계이다. 이것은, 공약수없이(즉, GCD [n1, n2]=1, 'GCD'는 '최대 공약수(Greatest Common Divisor)) 변환 길이를 사용할 수 있기 위해서는 먼저 입력 및 출력 비율이 각각 입력 및 출력 변환의 대역폭과 양립할 수 있어야 한다는 사실 때문이다.
오버랩이 I/m으로 표시되면, 일반적으로 m개의 서로 다른 오버랩이 알고리즘의 한쪽 또는 양쪽에 사용되어야 한다. I와 m이 공통 인수를 갖는다면, 그것들은 모두 상기 인수에 의해 먼저 나누어질 수 있다. 그 후, 평균적으로 오버랩 I/m을 제공하는 길이 m의 벡터 - 블록의 오버랩 부분 또는 오버랩되지 않는 부분 중 하나의 길이를 나타냄 - 를 생성할 수 있다. 알고리즘 양측의 평균이 같은 한, 오버랩이 임의로 이루어지도록 본 발명이 구현될지라도, 오버랩의 시퀀스(또는 오버랩되지 않는 부분의 시퀀스)는 순환적으로 반복된다. m이 변환 중 한쪽의 길이의 인수이면, 그 쪽부분은 모든 블록에서 동일한 오버랩을 가질 수 있다.
제1 단계(710)는 입력 변환이 짝수 길이를 가지고 출력 변환이 홀수 길이를 가지고 오버랩이 입력의 50%라고 가정한 예로 설명될 수 있다. 출력상의 오버랩은, 블록마다 인터리빙되듯이 사용되는 2개의 오버랩, 즉 홀수 길이 하나와 짝수 길이 하나로 분리될 수 있다.
두번째 예로서, 입력 변환은 128 포인트이고 출력 변환은 25 포인트로 가정한다. 2/5의 오버랩은 예를 들면 입력 77, 77, 76, 77 및 77 샘플 길이의 오버랩되지 않은 부분을 가짐으로써 달성될 수 있다. 이러한 수들의 평균은 76.8이고, 이는 128로 나눌 경우 3/5이 된다(오버랩=2/5). 출력상의 상기 오버랩은 모든 블록에 대해 25의 2/5, 즉 10이 된다.
본 발명의 제 2 단계(720)에서는 신호를 시간의 연속적인 블록으로 배열한다. 서로 다른 오버랩들을 사용하면 오버랩들이 동일할 때와 달리 블록들의 개시 포인트가 규칙적으로 배치되지는 않는다. 예를 들어, 짝수 DFT 및 50% 오버랩으로 27 포인트 IDFT를 사용하면 출력단에서의 블록들의 제 1 샘플 사이의 시간은 각각 13 및 14 샘플이 될 수 있다. 이는 평균 13.5가 된다.
시간 정렬은 블록 내의 신호를 시간 시프트시킴으로써 수행되어 각 블록의 개시 시각에 있어서 발생하는 약간의 오정렬을 보상한다. 이는 서로 다른 블록으로부터의 DFT 샘플들을 서로 상이한 증분의 위상 시프트를 갖는 사인파형(서로 다른 지연을 갖는 DFT들)으로 승산함으로써 실행된다. 등가이며 더 단순하고 계산면에서 덜 복잡한 접근법으로서는 주파수 도메인에서의 필터 응답 계수 H(k)들을 동일한 증분의 위상 시프트로 승산하는 것이다. 이는 m개의 서로 다른 시간 시프트에 상응하는 m개의 필터 응답 세트가 필요하다는 것을 의미한다.
길이 n의 블록에 속하는 x개의 샘플들의 임펄스 응답의 시간 시프트는 주파수 응답 샘플 H(k)에 대해 복소수 지수 함수인 사인파형을 승산함으로써 다음과 같이 획득된다.
Figure 112001008520796-pct00001
여기서 x/n은 블록 길이의 일부분으로서 지연의 척도이다. 주파수 응답의 증분 위상 시프트(상기 등식에서 -2 pix/n)와 임펄스 응답의 지연 사이의 상응성이 도 8에 도시되어 있다. 모든 시프트가 블록내에서 순환적이므로 n/5(x/n = -1/5 에 상응함)의 음의 시간 시프트가 4n/5 의 양의 시간 시프트같이 보인다는 것을 주의해야 한다.
시간 정렬(alignment)은 알고리즘의 입력 및 출력 단의 각 블록들의 상대적 개시점들 사이의 차로부터 계산되는데, 이 값은 입력 및 출력 측에 잇어서의 비오버랩(non-overlapping) 부분들 사이의 누적된 차와 동일하다. 도 9는 이 개념을 예시하였다.
블록 p(p>1)의 빈(bin)에 대한 증분 위상 시프트는 다음과 같이 된다.
Figure 112001008520796-pct00002
여기서, n1 및 n2 는 입력 및 출력 변환의 길이이고, nolp1(q) 및 nolp2(q)는 도 11 에서 각각 참조번호(1190)과 참조번호(1195)로 표시된 바와 같이, 각각 q 번째 입력 및 출력 블록의 오버랩 부분의 길이이다. 블록 1에 대한 시간 보상 인수 Tc(1)은 보통 제로로 설정되나, 최대의 절대 시간 시프트를 최소화하기 위하여 소정의 시간 시프트가 (Tc(1)을 제로가 아닌 값으로 설정함으로써) 모든 블록에 대해 동등하게 더해질 수도 있다.
시간 정렬은 원래의 주파수 응답 H(k)를 사인파형
Figure 112001008520796-pct00003
으로서 승산하여 구현되고, 이에 따라 필터 응답 수 p에 대해서 다음과 같이 된다.
Figure 112001008520796-pct00004
입력 및 출력 오버랩 벡터의 설계를 통해서 Tc(p)에 대한 상기 등식에서의 합산인 (비)오버랩의 누적된 차가 작아지도록 하고, 동시에 오버랩을 I/m에 최대한 가까와지도록 하는 노력을 기울여야 한다. 이는 구현될 수 있는 필터의 임펄스 응답의 최대 길이를 증가시킨다.
27 포인트 IDFT 및 50% 오버랩인 조건에 따라 상기 논의한 예에서, 각 블록 제1 샘플 간 교대 시간은 13 및 14 빈임을 알았고, 이는 평균 13.5를 산출한다. 이런 가외의 1/2 샘플(half sample) 시간 시프트를 설명할 수 있어야 하고, 앞선 블록 이후에 13개의 샘플이 오는 블록 상에서(출력에서 계수되는) 1/2 샘플의 양의 시간 시프트를 필요로 한다. 이는 블록 내에서 신호의 개시점들이 명백하게 13.5 샘플 만큼(27/2) 떨어지도록 만들어주는데, 이는 우리가 원하는 것이다. 실제로 이는 1/2 샘플의 지연차를 갖는 두개의 주파수 응답을 구비함으로써 성취된다. 빈 당 2pi/27* 1/4 및 2pi/27*-1/4의 증분 위상 시프트가 두개의 주파수 응답에 대하여 각각 요구된다.
128 포인트 입력 및 25 포인트 출력 변환을 갖는 예에서, 출력 블록과 비교할 때 다섯개의 서로 다른 입력 블록의 개시점들에 대해 보상해야만 한다. 이들 차이는 입력단에서 샘플링된 0, +1/5, +2/5, -1/5, -2/5가 된다. 이는 서로 다른 시간 시프트를 갖는 다섯 개의 필터를 가질 것을 요구한다. 이는 각 빈마다 주파수 도메인에서 각각 2pi/128*0, 2pi/128*1/5, 2pi/128* 2/5, 2pi/128*-1/5, 2pi/128*-2/5 인 다섯 개의 서로 다른 증분 위상 시프트들로서 구현된다.
마지막으로 본 발명에 따른 방법의 제 3 단계(730)는 주파수 시프트로 인한 위상 시프트를 보상하는 것이다. 도 10은 채널라이저/디채널라이저 (channelizer/de-channelizer)에서 구현된 변형 고속 컨벌루션 알고리즘에서 가능한 두개의 시프트 #1과 시프트 #2를 예시하였다. 채널리제이션과 디채널리제이션을 위해 사용될 때 변형 고속 컨벌루션 알고리즘에 있어서 주파수 시프트인 시프트 #1이 포함되는데, 채널라이저(1000)에서는 DFT(1020)로부터 오는 주파수 도메인 샘플들의 소정 범위를 사용함으로써 실행되고 디채널라이저에서는 필터링된 DFT 샘플을 넓은 IDFT의 소정 위치에 삽입함으로써 실행된다. 이는, 채널라이저(1000)에서 DFT(1020)의 최하위 선택 빈이 제로 주파수까지 시프트 다운되는 것처럼 보일 수 있고, 디채널라이저에서는 DFT의 제로 빈이 채널의 최하위 주파수까지 시프트 업 된 것처럼 보일 수 있다.
또한, 주파수 응답(1030)으로 승산한 후에 선택된 범위 내에서 빈을 순환 시프트시킬(1040) 가능성이 있다. 이는 데시메이트된 주파수 범위 내에서 신호의 중심 주파수를 시프트시키기 위하여 이루어진다. 이 기법은 헬버그(Hellberg)가 "NCO Size Reduction"라는 제목으로 출원한 미국특허출원 US 9/128,062호에 더 자세히 기술되어 있는데, 그 전체 내용이 본 명세서에서 참조되었다. 이 기법은 이런 시프트를 실행하는 가능성에 의존한다. 채널라이저(1000)의 경우에 주파수 응답과 승산하게되는 빈의 범위 중 제 1 빈이 제로 주파수까지 시프트 다운되기 때문에 시프트 #1이 음의 주파수 시프트를 갖는다는 것을 주목해야 한다..
주파수 도메인의 빈의 시프트는 사이즈가 n인 블록의 시간 샘플을 사인파형
Figure 112004043101120-pct00005
에 의해 승산한 것에 상응하는데, 여기서 f는 주파수 시프트이고(정수), t는 사이즈가 n인 블록의 샘플의 수이다. 하나의 전체 변환 블록에 걸쳐 주파수 도메인에 있어서 서로 다른 시프트에 상응하는 모든 사인파형은 초기 위상으로 회귀한다. 그러나, 블록이 오버랩된다면, 이들은 일반적으로 사인파형이 초기 위상으로 회귀하지 못했을 때 이른(earlier) 포인트에서 다음 블록과 함께 패치(patch)된다. 이는 블록 사이에 위상 비연속성을 갖게 된다는 것을 의미한다. 따라서, 주파수 도메인에서의 주파수 시프트로 인한 위상 에러를 정정하도록 연속하는 블록들을 동위상으로 정렬하기 위해 보상이 실행되어야 한다.
위상 보상은 변조 사인 파형이 블록의 비오버랩 부분인 동안 어떤 위상으로 이동하였는지, 그리고 그에 따라 다음 블록의 위상을 그 전체 블록에 대해 일정 페이저(phasor)로 승산함으로써 상기 어떤 위상으로 시프트시키는지 계산하여 이루어진다. 일반적으로 서로 다른 시간 시프트들의 개수 m과 동일한 소정 개수의 블록 후에 위상은 그 초기값으로 회귀한다.
일반적으로 필요한 서로 다른 위상 시프트의 개수가 서로 다른 시간 시프트의 개수와 동일하기 때문에, 위상 보상은 또한 각 필터 응답의 성분들을 일정 페이저로 승산함으로써 필터 응답의 세트와 통합될 수 있다. 위상 보상은 이전 블록의 비오버랩 부분의 누적된 길이에 의존할 뿐만 아니라 또한 주파수 시프트에 의존하는데, 이는 채널라이저의 각 채널마다 개별적 필터 응답 세트가 일반적으로 요구된다는 것을 의미한다.
p번째 (p>1) 블록에 대한 위상 보상은 다음과 같다.
Figure 112001008520796-pct00006
여기서 n은 변환의 길이이고, nolp(q)는 q번째 블록의 오버랩 부분의 길이이고 fshift는 주파수 시프트이다. 제1 블록에 대한 위상 보상 Pc(1)은 제로로 설정될 수 있다. 누적된 비오버랩 부분과 n 이상의 주파수 시프트를 곱한 n 이상인 값들은 모듈로 n으로 축소될 수 있는 데, 이는 이 수가 페이저의 하나의 전 서클(circle)을 대표하기 때문이다. 비오버랩 부분의 누적값 자체도 당연히 모듈로 n으로 축소될 수 있다.
위상 보상은 블록 p의 시간 정렬된 필터 응답의 모든 성분 Hp(k)를 일정 페이저 ejPc(p)로 승산하여 실행되고, 이에 따라 위상 보상된 주파수 응답 Hc,p(k)는 다음과 같다.
Figure 112001008520796-pct00007
위상 보상에 대한 식은 시프트 #1과 시프트 #2 모두에 대해 동일하나, 변환의 길이는 일반적으로 서로 다르고, 또한 누적된 비오버랩 부분은 일반적으로 서로 달라 개별적으로 계산되어야 한다.
주파수 시프트 둘 모두가 포함된다면, 두 개의 위상 보상이 계산되어야만 한다. 이들은 합산되어 동일한 위상 보상에 통합된다. 위상 보상에 대한 식은 다음과 같이 된다.
Figure 112001008520796-pct00008
여기서 제 1 블록에 대한 위상 보상은 또한 제로로 가정한다. 디채널라이저에서는 대규모 IDFT의 소정 위치에서 필터링된 DFT 샘플을 삽입하는 것과 관련된 시프트가 양의 시프트인데, 위상 보상 식을 사용할 때 이를 기억해야만 한다.
입력 77, 77, 76, 77 및 77 샘플 길이의 비오버랩 부분에 관한 예의 경우에, 이전 블록으로부터의 누적된 값은 블록 2 내지 5에 대해 77, 154, 230 및 307이다. 시프트 #1만을 가정하면, 위상 보상은 0, 2pi*77/128*fShift1, 2pi*154/128*fShift1, 2pi*230/128*fShift1 및 2pi*307/128*fShift1이 될 것이다. 307+77, 즉 384가 128로 나누어질 수 있기 때문에, 위상은 5 블록 다음에 다시 0으로 될 것이고, 위상 보상의 시퀀스는 반복될 수 있다.
앞에서 설명된 50% 오버랩을 갖는 시스템의 예에 있어서, 제1 시프트로 인한 위상 보상은 공통 인수가 있는 변환 및 균일한 오버랩을 갖춘 시스템의 경우와 동일하다. 이것은 또한 오버랩이 수신기(채널라이저)의 경우에 DFT 사이즈에 의해 결정되고, 또는 송신기(디채널라이저)의 경우에 IDFT 사이즈에 의해 결정되는 그밖의 다른 시스템의 경우가 될 수도 있다. 이 위상 보상은 50% 오버랩의 경우에 모듈로 2로, 75%와 25% 오버랩의 경우에 모듈로 4로 계산되기 때문에 실현하기가 매우 간단하다. 또한, 2 또는 4의 균일한 간격의 페이저에 의한 블록의 승산은 단지 플러스 마이너스 1과의 승산, 또는 플러스 마이너스 1과의 승산과 신호의 실수부와 허수부의 스와핑이기 때문에, 계산하기가 쉽다. 이 위상 보상은 Leyonhjelm 등에 의해 1998년 9월 18일자로 출원되고, 발명의 명칭이 "Flexibility Enhancement to the Modified Fast Convolution Algorithm"인 미국 특허 출원 번호 09/156,630호에 이미 상세히 개시되어 있으며, 그 전체 내용은 본 명세서에서 참고로 사용된다.
한편, 보다 좁은 범위 내의 순환 시프트(도 10의 시프트 #2)로 인한 위상 보상은 해당측에서의 서로 다른 오버랩들에 따라 변할 수 있다. 27-포인트 IDFT를 갖는 예시적인 시스템의 경우에, 이러한 보상은 연속적인 블록에서 0 및 2pi*13/27*fShift2일 것이다.
앞에서, 본 발명은 3가지 종류, 즉 (1) 입력 변환이 오버랩을 결정하게 하는 것, (2) 출력 변환이 오버랩을 결정하게 하는 것, 또는 (3) 입력과 출력 블록의 길이에 무관한 오버랩을 선택하는 것으로 나누어질 수 있다는 것을 설명했다. 우리는 이제 세번째 유형의 예, 즉 오버랩이 입력과 출력 변환 길이에 무관하게 완전히 구현된 시스템에 대해 설명하겠다. 공통 인수가 없는 변환 및 어느 변환 길이에도 무관한 오버랩을 갖는 변형 고속 컨벌루션 시스템의 한 예로서, n1=256(=28), n2=23(소수(prime)) 및 오버랩 I/m=3/7을 사용한다.
입력 또는 출력 변환 길이가 모두 7로 나누어지지 않으므로, 길이 7인 입력 및 출력 (비)오버랩 벡터가 생성되어야 한다. n1 *(m-l)/m이
Figure 112004043101120-pct00009
이기 때문에, 비오버랩핑 부분의 입력 벡터가, 많은 가능한 것들 중 하나로서 평균이
Figure 112004043101120-pct00010
인 [146 147 146 146 146 147 146]이 되게 한다. 동일한 방식으로, n2 *(m-l)/m이
Figure 112004043101120-pct00011
이므로, 출력 비오버랩 벡터 [13 13 13 14 13 13 13]이 선택된다.
블록 1 내지 블록 7의 시간 정렬에 대응하는 증분 위상 시프트의 벡터, Tc(p)는 (모든 분자 모듈로가 각각 256과 23임)
Figure 112001008520796-pct00012
이고, 따라서 블록 1-7에 대한 위상 보상, Pc(p)는
Figure 112001008520796-pct00013
이다. 여기서, 주파수 시프트는 변수로서 남아 있다. fshift1이 채널라이저에서 음의 주파수 시프트인 것을 상기하여, 필터링될 범위가 예를 들어 97에서 시작하면, fshift1의 값은 -97이 될 것이다.
완전히 구현된 시스템이 도 11에 개념적으로 도시되어 있다. 도 11은 각각 입력 및 출력 오버랩과 변환 길이에 따라 변하는 시간 정렬을 갖는 여러 주파수 응답(1130)을 도시하고 있다. 오버랩, 변환 길이 및 각 시프트에 따라 변하는 위상 보상(1170, 1175)은 또한 주파수 응답(1130) 각각마다 실행된다.
앞서 개시한 바람직한 실시예는 모든 시간 정렬(1180) 및 위상 보상(1170, 1175)이 적용된 m개의 서로 다른 주파수 응답(1130)을 사용한다. 이것은 이들 주파수 응답(1130)이 한번 계산된 다음에 원하는 동안 소정의 채널에 사용될 수 있다는 것을 의미하며, 이로써 이들 서로 다른 응답(1130)을 저장하는데 필요한 메모리 증가를 대가로 계산상 비용이 줄어든다는 것을 암시하고 있다.
이와 다른 실시예에서, 시간 정렬(1180) 및 위상 보상(1170, 1175)이 실시간으로 블록에 승산되며, 기억장치를 소형화할 수 있다. 또 다른 실시예에서는, 블록을 채널들간에 서로 다른 위상 보상(1170, 1175)하고만 실시간으로 승산하고, 채널들간에 차이가 없는 사전 승산형 시간 정렬(1180)을 갖춘 필터 응답 세트(1130)를 사용할 수 있다.
본 명세서에서는 주로 채널라이저(1100)를 예로 설명했지만, 상술된 동작들은 지적된 바와 같이 약간의 변형을 가하여 디채널라이저에서도 동일하게 적용된다. 이들은 또한 입력과 출력 변환의 길이가 임의적이고 오버랩 I/m가 임의적인 경우에 오버랩-애드 및 오버랩-세이브 구현에서도 유효하다. 상기 설명에서 GCD[n1, n2]=1인 경우의 해결책만이 설명되었지만, 실제로 공통 인수가 충분하지 않은 다른 모든 경우, 또는 오버랩 분모 m이 n1 또는 n2와 공통의 인수를 갖지 않는 다른 모든 경우에도 적용될 수 있다. 입력과 출력 변환 길이 간에 또는 변환 길이와 오버랩 분모 간에 공통의 인수가 있는 경우라도, 작용이 유효하다. 어느 한쪽에 보다 소수의 서로 다른 오버랩을 초래하거나 또는 보다 소수의 정렬과 보상을 초래할 수 있는 특별한 경우들이다.
상술된 실시예는 예시적인 것이지, 제한적인 것은 아니다. 본 분야에 숙련된 기술자라면 본 발명의 원리와 범위를 벗어나지 않고서 상술된 실시예를 변형할 수 있다. 본 발명은 상술된 예에 제한되지 않고, 첨부된 특허청구의 범위 내에서만 제한된다.

Claims (8)

  1. 입력 길이 n1, 출력 길이 n2및 오버랩(overlap) I/m인 변형된 고속 컨벌루션 알고리즘(modified fast convolution algorithm)으로 변환된 신호에서 이용가능한 변환 길이(transform length)와 오버랩의 수를 증가시키는 방법에 있어서,
    한쪽(예를 들어, 입력 또는 출력)의 연속적인 블록 상에 오버랩을 제공하는 단계 - 상기 블록의 길이가 반드시 동일하지는 않으며, 평균적으로 다른 한쪽(예를 들어, 출력 또는 입력)과 동일한 오버랩을 제공함-; 및
    상기 연속적인 블록에서 상기 신호를 시간에 맞춰 정렬(align)하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서,
    상기 블록은 주파수 시프팅되고,
    상기 주파수 시프팅으로 인한 위상 시프트가 보상(compensate)되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서,
    상기 입력 길이 n1 및 상기 출력 길이 n2 중의 적어도 하나는 2의 지수승(2x)이 아니고, 상기 입력 길이 n1또는 상기 출력 길이 n2 중의 하나에 공통 인수(common factor)가 존재하는 것을 추가적인 특징으로 하는 방법.
  4. 제1항에 있어서,
    상기 입력 길이 n1 및 상기 출력 길이 n2 모두는 2의 지수승(2x)이고, 상기 입력 길이 n1 또는 상기 출력 길이 n2 중의 하나는 공통 인수를 갖지 않는 것을 추가적인 특징으로 하는 방법.
  5. 제1항에 있어서,
    상기 입력 길이 n1 및 상기 출력 길이 n2 중의 적어도 하나는 2의 지수승(2x)이 아니고, 상기 입력 길이 n1 및 상기 출력 길이 n2 모두에 공통 인수가 존재하는 것을 추가적인 특징으로 하는 방법.
  6. 제1항에 있어서,
    상기 제공 단계는 상기 블록들의 오버랩 또는 비오버랩 부분의 길이를 나타내는 길이 m의 벡터를 생성하는 단계를 포함하되, 상기 벡터의 구성 요소들의 평균은 I/m가 되고, 상기 벡터내의 오버랩의 시퀀스는 순환적으로 반복되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서,
    상기 시간 정렬 단계는 서로 다른 블록들에 기인한 DFT 샘플들을, 서로 다른 지연의 DFT들에 대응하는 서로 다른 증분의 위상 시프트를 갖춘 사인파형(sinusoids)과 승산하는 단계를 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서,
    상기 시간 정렬 단계는 주파수 도메인 내의 필터 응답의 계수 H(k)를, 동일한 증분의 위상 시프트와 승산하는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020017004761A 1998-10-16 1999-09-24 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법 KR100655829B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/173,803 US6324559B1 (en) 1998-10-16 1998-10-16 Odd-transform fast convolution
US09/173,803 1998-10-16

Publications (2)

Publication Number Publication Date
KR20010080180A KR20010080180A (ko) 2001-08-22
KR100655829B1 true KR100655829B1 (ko) 2006-12-12

Family

ID=22633563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004761A KR100655829B1 (ko) 1998-10-16 1999-09-24 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법

Country Status (9)

Country Link
US (1) US6324559B1 (ko)
EP (1) EP1121754B1 (ko)
JP (1) JP4373011B2 (ko)
KR (1) KR100655829B1 (ko)
CN (1) CN100426672C (ko)
AU (1) AU765761B2 (ko)
CA (1) CA2346280C (ko)
DE (1) DE69936460T2 (ko)
WO (1) WO2000024125A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169789B1 (en) * 1996-12-16 2001-01-02 Sanjay K. Rao Intelligent keyboard system
US6480535B1 (en) * 1999-07-26 2002-11-12 Sony Corporation Generating multi-channel outputs simultaneously in a receiver using polyphase filter
GB2362279B (en) 2000-05-12 2004-12-29 Global Silicon Ltd Radio receiver
FR2817100B1 (fr) * 2000-11-17 2003-08-22 Cit Alcatel Procede pour optimiser les performances d'un emetteur pour systeme de radiocommunications mobiles
GB0116493D0 (en) 2001-07-06 2001-08-29 Koninkl Philips Electronics Nv Receiver having an adaptive filter and method of optimising the filter
EP1303142B1 (fr) * 2001-09-25 2006-04-26 Koninklijke Philips Electronics N.V. Circuit de filtrage de données vidéo dans le domaine fréquentiel.
US6792057B2 (en) * 2002-08-29 2004-09-14 Bae Systems Information And Electronic Systems Integration Inc Partial band reconstruction of frequency channelized filters
JP3962785B2 (ja) * 2003-07-02 2007-08-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー シグナル・アナライザ及び周波数領域データ生成方法
US7480689B2 (en) * 2004-11-19 2009-01-20 Massachusetts Institute Of Technology Systolic de-multiplexed finite impulse response filter array architecture for linear and non-linear implementations
WO2008101045A1 (en) * 2007-02-15 2008-08-21 Massachusetts Institute Of Technology Architecture for systolic nonlinear filter processors
JP2011004264A (ja) * 2009-06-19 2011-01-06 Fujitsu Ltd ディジタル信号処理装置およびディジタル信号処理方法
EA030776B9 (ru) 2011-03-28 2019-01-31 Долби Лабораторис Лайсэнзин Корпорейшн Преобразование пониженной сложности для канала низкочастотных эффектов
JP6012066B2 (ja) * 2012-08-01 2016-10-25 Ｎｅｃスペーステクノロジー株式会社 チャネライザ及び信号処理方法
US9286268B2 (en) * 2013-12-12 2016-03-15 Brno University of Technology Method and an apparatus for fast convolution of signals with a one-sided exponential function
US9148162B2 (en) * 2014-01-15 2015-09-29 Guzik Technical Enterprises Digital down converter with equalization
US10044488B1 (en) * 2015-04-21 2018-08-07 Raytheon Company Interpolated channelizer with compensation for non-linear phase offsets
US10211919B2 (en) * 2015-07-09 2019-02-19 Ciena Corporation Mitigation of narrow-band degradations in a broadband communication system
FR3049131B1 (fr) * 2016-03-18 2018-04-06 Thales Procede de filtrage d'un signal d'entree numerique et filtre associe
CN107911323A (zh) * 2017-11-03 2018-04-13 西安电子科技大学 基于部分解耦合的联合频相估计方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270953A (en) * 1991-05-23 1993-12-14 Rockwell International Corporation Fast convolution multiplier
FR2702612B1 (fr) * 1993-03-10 1995-06-09 France Telecom Procede et dispositif de filtrage d'un signal temporel numerique, et application a la correction d'echos dans un canal de transmission .
US5537435A (en) 1994-04-08 1996-07-16 Carney; Ronald Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network
US6134571A (en) * 1998-04-29 2000-10-17 Hewlett-Packard Company Implicit DST-based filter operating in the DCT domain
SE9802059D0 (sv) 1998-06-10 1998-06-10 Ericsson Telefon Ab L M Digital channeliser and De-shanneliser

Also Published As

Publication number Publication date
DE69936460T2 (de) 2008-03-06
EP1121754A1 (en) 2001-08-08
CA2346280A1 (en) 2000-04-27
DE69936460D1 (de) 2007-08-16
JP2002528947A (ja) 2002-09-03
CN100426672C (zh) 2008-10-15
AU765761B2 (en) 2003-09-25
WO2000024125A1 (en) 2000-04-27
KR20010080180A (ko) 2001-08-22
EP1121754B1 (en) 2007-07-04
JP4373011B2 (ja) 2009-11-25
US6324559B1 (en) 2001-11-27
AU1421300A (en) 2000-05-08
CA2346280C (en) 2012-04-10
CN1330809A (zh) 2002-01-09

Similar Documents

Publication Publication Date Title
US6266687B1 (en) Flexibility enhancement to the modified fast convolution algorithm
KR100655829B1 (ko) 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법
AU756733B2 (en) A method and apparatus for digital channelisation and de-channelisation
KR100338004B1 (ko) 광대역fft채널라이저및역방향fft결합기를사용하는멀티채널통신네트워크용송수신기
US7372907B2 (en) Efficient and flexible oversampled filterbank with near perfect reconstruction constraint
US7145972B2 (en) Polyphase channelization system
KR100366751B1 (ko) 광대역fft채널라이저
US7035888B2 (en) Digital sampling rate converter for compensation for drop of in-band signal
US7697641B2 (en) Parallel DSP demodulation for wideband software-defined radios
CN101199150B (zh) 接收装置、集成电路及接收方法
US20150229386A1 (en) Narrowband Signal Transport Sub-System for Distributed Antenna System
WO2005088923A1 (en) Fast fourier transformation (fft) with adaption of the sampling rate in digital radio mondiale (drm) receivers
JPWO2010097865A1 (ja) 受信装置
EP1114537B1 (en) Reduced complexity and increased flexibility modified fast convolution algorithm
AU755991B2 (en) Reduced complexity and increased flexibility modified fast convolution algorithm

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 13