KR20010080180A - 홀수 변환 고속 컨벌루션 - Google Patents

홀수 변환 고속 컨벌루션 Download PDF

Info

Publication number
KR20010080180A
KR20010080180A KR1020017004761A KR20017004761A KR20010080180A KR 20010080180 A KR20010080180 A KR 20010080180A KR 1020017004761 A KR1020017004761 A KR 1020017004761A KR 20017004761 A KR20017004761 A KR 20017004761A KR 20010080180 A KR20010080180 A KR 20010080180A
Authority
KR
South Korea
Prior art keywords
overlap
input
output
frequency
length
Prior art date
Application number
KR1020017004761A
Other languages
English (en)
Other versions
KR100655829B1 (ko
Inventor
리차드 헬베르그
Original Assignee
텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘) filed Critical 텔레호낙티에볼라게트 엘엠 에릭슨(피유비엘)
Publication of KR20010080180A publication Critical patent/KR20010080180A/ko
Application granted granted Critical
Publication of KR100655829B1 publication Critical patent/KR100655829B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0211—Frequency selective networks using specific transformation algorithms, e.g. WALSH functions, Fermat transforms, Mersenne transforms, polynomial transforms, Hilbert transforms
    • H03H17/0213—Frequency domain filters using Fourier transforms

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Computer Hardware Design (AREA)
  • Probability & Statistics with Applications (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Complex Calculations (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)

Abstract

본 발명은 디지털 도메인에서 필터링, 데서메이션(decimation) 또는 보간법및 주파수 변환의 문제점에 관한 것으로, 특히 광대역 다중 채널 수신기, 채널리제이션, 및 송신기, 디-채널리제이션, 무선 통신 시스템의 구조들에서 스탠드 얼론 또는 개선된 변형 고속 컨벌루션 알고리즘을 이용하는 것에 관한 것이다.
본 발명은 필수적인 3 단계로 이루어진다. : 입력 및 출력 끝부분 모두에서 동일한 오버랩을 평균적으로 제공하는 연속적인 블럭상에서 서로 다른 오버랩을 사용하도록 보장하는 것; 신호를 시간의 연속적인 블럭으로 얼라인하는 것; 및 주파수 시프팅에 의한 위상 시프트를 보상하는 것. 본 발명의 핵심은 변형 고속 컨벌루션 알고리즘에서의 입력 및 출력 변환 길이를 서로 분리하고, 오버랩으로부터 분리하는 것으로서, 이는 입력의 임의 변환 길이와 함께 입력의 임의 변환 길이를 사용 가능하게 하고, 동시에 임의의 오버랩을 사용하는 것이 가능하다. 이것은 종래 기술의 한계와 비교할 경우 많은 자유량을 제공한다.

Description

홀수 변환 고속 컨벌루션{ODD-TRANSFORM FAST CONVOLUTION}
셀룰라, 랜드 모바일 라디오 (Land Mobile Radio; LMR), 위성, 무선 근거리 통신망 (WLAN) 및 다른 통신 시스템을 위한 무선 기지국 어플리케이션에서는, 많은 수신 및 송신 채널들이 동시에 다루어질 수 있다. 미래에는 이들이 또한 단말들, 예를 들어 이동 전화들의 상태가 될 것이다. 이들 무선 시스템 내의 각각의 수신기 및 송신기에는, 채널리제이션 및 디채널리제이션의 구성이 존재한다. 채널리제이션 및 디채널리제이션은 송신 및 수신된 신호의, 필터링, 데서메이션/보간법 및 주파수 변환으로 정의될 수 있다.
도 1에 도시된 바와 같은 전통적인 수신기 구조는 안테나(105)에 의해 수신된 다음 RF 프론트 앤드(110)에 의해 중간 주파수(IF)로 다운컨버트(downconverted)되는 무선 주파수(RF) 신호의 표현으로 설명될 수 있다.이 RF 프론트 엔드(110)는 저 노이즈 증폭기(LNA), 필터들 및 주파수 변환 회로들과 같은 구성 요소로 이루어진다. 그 다음 원하는 채널이 수신기 채널라이저(120)에 의해 추출된다. 이 채널라이저(120)는 또한 LAN, 주파수 변환 회로 및 필터들로 구성된다.
원하는 채널은 RX 베이스밴드 프로세싱 유닛(130)에 의해 베이스밴드에서 처리되어 수신 디지털 데이터 스트림을 생성한다. 오늘날의 베이스밴드 프로세싱은 항상 아날로그/디지털 변환, 디지털 필터링, 데서메이션, 등화(equalization), 복조, 채널 디코딩, 디인터리빙, 데이터 디코딩, 타이밍 추출 등으로 구성된다.
도 1의 전형적인 송신기 구조는, 수신기 구조와 이원적이다. 송신된 데이터는 먼저, TX 베이스밴드 프로세싱 유닛(140)에 의해 처리되며, 이 유닛(140)은 데이터 코딩부, 인터리빙부, 채널 코딩부, 변조부, 보간 필터링부, 디지털/아날로그 변환부 등으로 구성된다. 그 다음, 베이스밴드 채널은 송신 디채널라이저(150)를 통해 IF 주파수에 변환된다. 송신 디채널라이저(150)는 필터, 주파수 변환 회로 및 저전력 증폭기로 구성된다. 그 다음, IF 신호가 RF로 변환되어 RF 프론트 앤드(160)에 의해 증폭되는데, 이 RF 프론트 앤드(160)는 주파수 변환 회로, 필터 및 고전력 증폭기로 구성된다. 그 다음 이 신호가 안테나(165)에 의해서 전송된다.
도 1은 이동 단말 (즉, 이동 전화) 어플리케이션에서 사용되는 것과 같은 신호 채널 수신기 및 송신기에 대한 전형적인 구조를 도시한다. 기지국의 경우, 다수의 채널들이 동일한 방식으로 처리된다. 수신기 종단에서는, 경로가 소정의 포인트에서 분할되어 처리될 각각의 채널에 대하여 다중 경로를 형성한다. 송신기 종단에서는, 채널들이 개별적으로 처리되게 될 것이고, 그 다음 이들이 소정의 포인트에서 결합되어 다중 채널 신호를 형성할 것이다. 분할 및 결합 포인트는 다양하므로, 다양한 기지국 수신기 및 송신기 구조들이 생성될 수 있다. 더욱 중요한 것은, 비록 전형적인 아날로그 및 디지털 인터페이스가 현재 채널라이저와 베이스밴드 프로세싱 블록들 사이의 어느 곳에 있는 것으로 생각할 수 있는 것이다.
아날로그 채널라이저/디채널라이저는 설계 및 제조가 복잡하므로, 고가이다. 그러므로, 채널라이저/디채널라이저를 보다 저렴하고 보다 용이하게 제조하기 위해서, 미래의 아날로그 및 디지털 인터페이스는, 상기와 같은 구조 대신, RF 프론트앤드와 채널라이저 블록 사이의 어딘가에 위치하게 될 것이다. 이러한 형태의 미래의 무선 수신기 및 송신기 구조는 다중 표준 라디오, 광대역 디지털 튜너 또는 광대역 라디오 및 소프트웨어로 규정된 라디오를 포함한 다양한 명칭으로 불리며, 이들은 모두 디지털 채널라이저/디채널라이저를 필요로 한다.
필터링, 데서메이션/보간 및 주파수 변환을 포함하는 효과적인 디지털 채널라이저/디채널라이저 구조는, 각 채널 기반에서 전력 소모 및 다이 면적 면에서 매우 중요하다. 가능한 한 많은 채널들을 단일 집적 회로(IC)에 통합하기 위한 중요한 목적들 중 하나를 이용하여, 디지털 채널리제이션/디채널리제이션을 실현하기 위한 수개의 공지된 방법들이 존재한다. 다음 예에서, 광대역 신호는 ADC에 의해 샘플링되는 것으로 가정된다. 광대역 신호는 중간 주파수(IF)에 중심을 두고 통상 많은 주파수 분할 다중화 (FDM) 채널들로 구성된다.
가장 명확한 방법은 도 2에 도시된다. 이러한 수신기 구조는, 예를 들어 sin/cos 발생기들, 채널 기반의 디서메이팅 및 필터링을 이용하여, 동상 및 직교(Q) 주파수 변환에 의한 전형적인 아날로그 채널라이저의 기능을 모방한다. 데서메이션 필터링의 벌크는 계산기에서 이용되는 저렴한 CIC 필터들에 의해 행해질 수 있다. 이러한 구조를 포함하는 집적 회로들은 또한 몇몇 제조업자로부터 용이하게 입수가능하다. 이러한 구조의 이원성은 또한 송신기에 대해서도 가능하다.
IQ 채널라이저는 많은 표준들을 동시에 취급할 수 있고 채널들이 임의로 배치될 수 있다는 점에서 융통성이 있다. 이것의 주요 결점은 높은 입력 샘플링 주파수에서의 IQ 주파수 변환 및 각각의 채널에 대한 이후의 데서메이션이 필요하다는 것이다. 이는 채널에 대한 다이 면적과 전력 소모가 비교적 높다는 것을 의미한다.
도 3에 도시된 바와 같이, 다른 채널라이저의 가능성은 수신기 내의 디서메이트된 필터 뱅크를 구성할 수 있다는 것이다. 이러한 방법은 많은 또는 모든 채널들 사이의 공통의 다상 필터(polyphase filter)를 공유한다. 이러한 구조에 대한 하드웨어 비용은, 많은 채널들 간에 나뉘어지기 때문에 저렴하며, 우수한 필터링이 실현될 수 있다. 필터 뱅크들은 또한 이들이 보간되어 채널과 함께 더해지므로 송신기 디채널라이저에 이용하는데 적합하다. 그의 일례는 WO 9528045 "광대역 FFT 채널라이저"에 개시된다.
많은 위성 트랜스폰더들(transponders)이 또한 이러한 개념을 기초로 만들어진다. 이러한 필터 뱅크들이 서로 다른 표준에 적합하게 재구성될 수 있더라도,동시에 다수의 채널 공간들을 수용하는 것은 여전히 어렵다. 채널에 대한 디서메이트된 필터 뱅크는, 모든 또는 다수의 채널들이 사용되는 경우에만, 매우 저가이다. 이러한 구조는 또한 채널들이 고정된 주파수 그리드(grid) 상에 놓여야 하기 때문에 가용성이 없고 단지 하나의 채널 공간이 가능하게 된다. 다수의 표준는 필터 뱅크 개념이 다중 샘플링 속도를 요구하게 하는데, 이 다중 샘플링 속도는 동시의 다수의 표준들을 위해, ADC 및 채널라이저를 포함한 다수의 구조들이 요구된다는 것을 의미한다. 서브샘플링된 필터 뱅크라 불리우는, 디서메이트된 필터 뱅크의 구조에 대한 변화는 가용성을 대가로 컴퓨터의 비용을 낮출 수 있다. 예를 들어, 모든 채널들이 동시에 이용가능해야 하므로, 서브샘블링된 필터 뱅크들을 이용하여 적응성 채널 할당, 불규칙한 채널 배열 및 주파수 호핑(hopping)이 일어나지 않게 된다.
세번째 주요 채널리제이션 기술은 오버랩-에드(overlap-add; OLA) 또는 오버랩-세이브(overlap-save; OLS) 타입의 고속 변환 설계에 기초한다. 고속 변환은 선형 컨벌루션, 즉 유한 임펄스 응답 (Finite Impulse Response; FIR) 필터링을 정확하기 수행하기 위한 순환 컨벌루션을 이용하는 수단이다. 종래의 고속 콘볼루션 알고리즘의 상태가 도 4에 개념적으로 도시된다. 입력 데이터는 블록 발생기 내의 오버랩핑 블록들로 나뉘어진다. 이들 블록들은 DFT (Discrete Fourier Transform; 이산 푸리에 변환기)에서 이산 푸리에 변환된 다음 주파수 도메인에서 필터 응답과 일일이 승산된다. 이 필터 응답은 필터의 임펄스 응답을 이산 푸리에 변환함으로써 얻어질 수 있다. 그 다음, 블록들이 반전 DFT (IDFT)에 의해 이산적 시간 도메인으로 역변환되어 블록 결합기에서 모두 더해진다. 이 기술의 장점은 선형 컨벌루션의 전형적인 형태를 실행하는 것과 비교해서 보다 낮은 계산적 요건을 갖는다는 것이다.
그러나, 일단 선형 컨벌루션을 근사적으로 수행하는 것을 대가로, 디서메이트/보간 및 주파수 변환을 동시에 할 수 있도록 기본적인 고속 변환 알고리즘을 변환할 수 있다. 표준 고속 변환 알고리즘이 주파수 시프팅 및 데서메이션/보간을 포함하도록 변형되는 경우, 이 알고리즘은 채널리제이션 및 디채널리제이션을 위해 사용될 수 있다. 일반적으로, 이러한 변환 중의 하나는, 이러한 변환된 고속 컨벌루션 알고리즘 ("MFC")의 타입이 사용될 때 다른 것보다 소규모이다. 이는 채널들이 디지털화된 스펙트럼에 비해 협대역이라는 것을 반영한다. 도 5는 오버랩-세이브 타입의 변형된 고속 컨벌루션 알고리즘이 채널라이저 펑션 내에서 어떻게 작업하는지를 개념적으로 도시한 것이다. 이러한 변형은 또한 계산적 복잡성을 감소시킨다. 이 스탠드 얼론 변형 고속 컨벌루션 알고리즘은, "A Flexible ON-board Demultiplexer/Demodulator", 12차 AIAA 국제 통신 위상 시스템 컨퍼런스의 회보, 1988, pp.299-303에 개시된 바와 같이, 반송파 대역폭들의 혼합을 포함하는 시스템을 위한 매우 계산 효율성이 높은 기술(단, 위성 시스템에 한정되는 기술)이라고 주장되었다.
종래 기술에서 이 스탠드 얼론 변형 고속 컨벌루션 알고리즘은 어떠한 부가적인 신호 프로세싱없이, 단지 필터링만을 수행한다. 이러한 방법은 다양한 지연을 일으킨다. 그러나, 지연은 위성으로의/으로부터의 전송을 위한 시간으로 인해야기되는, 위성 시스템의 고유 분야이다. 따라서, 필터링 방법으로 인한 지연은, 이 스탠드 얼론 변형된 고속 컨벌루션 알고리즘이 무선, 예를 들어 셀룰라 시스템에서 사용되는 경우 보다 덜 균형적이게 한다. 대부분의 무선 시스템에서, 이 지연은 가능한 한 많이 감소되어야 하는 매우 중요한 요인이다.
수신기 채널라이저에 적용된 스탠드 얼론 변형 고속 컨벌루션 알고리즘은 인입 데이터 신호를 그 크기가 오버랩의 퍼센티지 및 이산적 푸리에 변환(DFT)의 길이에 의존하는 블록내로 자른다. 필터 계수의 개수(N계수)인 절단된(truncated) 필터 응답은 DFT의 길이(NDFT)보다 작으며, 주파수 도메인에서 직접 구현된다. 이것은 DFT의 선택된 출력 빈(bin)으로 필터 계수를 승산함으로써 성취된다. 다음으로, 그 결과는 원하는 채널의 도메인 샘플를 회복하기 위한 수단으로서 절단된 필터와 동일한 길이의 역 이산 푸리에 변환(IDFT)에 의해 처리된다. 다음으로, % 오버랩에 따라 블록이 오버랩되고, 결합된다. 상기 결합은 오버랩된 섹션을 부가하거나(오버랩 및 부가), 오버랩된 섹션을 폐기하거나 (오버랩 및 저장)하는 프로세스이다. 주의할 것은 오버랩/부가 및 오버랩/저장은 2개의 극단적인 예로서 고려될 수 있으며, 이들 2개의 예들 사이에는 당분야에서 널리 알려진 기술들이 산재한다.
스탠드 얼론 변형 고속 컨벌루션 알고리즘내의 주파수 응답의 절단은 표준 고속 컨벌루션 방법과 구별한다. 비록 계수를 주의 깊게 선택함으로써 에러가 작게 유지될 수는 있지만, 그것은 순환 컨벌루션 알고리즘이 이제 단지 선형 컨벌루션에 근접하게 한다. 주파수 응답의 절단은 또한 (N계수/NDFT)의 요소에 의해 데서메이션을 구현하고, 주파수 변환은 절단된 필터 계수를 원하는 채널 상에서 중심에 위치하게 함으로써 완료된다.
절단된 주파수 응답은 또한 DFT만 없는 알고리즘의 채널 고유 부분의 계산적 복잡성을 극적으로 감소시킨다. 주파수 필터를 구현하기 위해 필요한 승산의 개수 및 IDFT의 사이즈는 대략 (N계수/NDFT)의 요소에 의해 감소된다. 스탠드-얼론 변형 고속 컨벌루션 알고리즘은 또한 같은 속성을 갖고 있는 송신기-디채널라이저에 적용될 수 있다.
표준 고속 컨벌루션에 적용될 수 있는 복잡성에 있어서의 다른 감소는 여기에서 스탠드 얼론 변형 컨벌루션 알고리즘에 적용될 수도 있다. 예를 들어, DFT는 동작의 임계 블록이다. 효율에 관한 이유로, 보통 고속 푸리에 변환(FFT)의 형태로 구현된다. 부가적으로, 2개의 실제 데이터 블록이 콤플렉스 DFT 프로세서 내에서 동시에 처리될 수 있다. 다음으로 소정의 엑스트라 가산기 및 메모리가 포스트-프로세싱을 위해 필요하다. 이것은 2개의 전용 리얼(real) DFT를 사용하는 것보다 효율적이다.
DFT 출력의 일부 만이 계산될 필요가 있기 때문에, 제거 작업(pruning)을 통해서 DFT 내에서 계산적 절감이 또한 이루어질 수 있다. 제거 작업은 출력에는 영향을 주지 않고 DFT 내의 브랜치를 잘라내는 프로세스를 의미한다. 필요하지 않은 출력 포인트는 결코 계산되지 않는다.
원하는 채널의 시간 도메인 샘플을 형성하도록 결합되기 전에 , 필터 주파수응답의 복소수 승산이 실수 승산 및 데이터의 IDFT 출력 블럭의 연속적 순환 시프트로 교체된다면, 계산적 절감이 또한 이루어질 수 있다. 순환 시프트의 양은 % 오버랩 및 IDFT의 길이에만 의존한다.
상기 기술된 시스템에, 특히 많은 채널들을 동시에 수신하고 송신하는 것에 관련된 미래의 시스템에는 아직도 문제가 남아 있다. 상술된 바와 같이, 몇 개의 채널 내지는 많은 수의 채널들이 채용된 디지털 채널라이저의 선택은 타겟 무선 통신 시스템 또는 시스템들에 의존성이 매우 강하다. 반드시, 계산적 비용과 무선 시스템 요구에 기초한 유연성 간의 균형은 어떤 광대역 채널라이저 알고리즘을 선택할 것인가에 대한 극단적인 결정을 하게 할 것이다. 계산적 비용과 유연성의 견지에서, 이들 채널라이저/디채널라이저의 구조를 개선할 여지가 아직 남아 있기 때문에, 많은 채널들을 갖는 시스템에 사용하기에 더욱 적합할 수도 있다.
상술된 문제의 해결 방법이 R. Hellberg의 스웨덴 특허 출원 SE9802059-7호 "Digital Channeliser and De-Channeliser"에 소개되어 있으며, 본 명세서에 참조로서 고려된다. 상기 특허 출원에 종래의 채널라이저/디채널라이저와 관련된 상기 문제점(즉, 다수의 채널들을 동시에 다루는 시스템의 설계에 관한 계산적 비용, 유연성 및 수용가능 지연의 문제점)을 효율적으로 처리하는 개선된 변형 고속 컨벌루션 알고리즘이 기술되어 있다.
SE9802059-7호에 기술된 개선된 변형 고속 컨벌루션 알고리즘은 무선 통신 시스템에 적용된 경우에 스탠드 얼론 변형 고속 컨벌루션에 따라 개선된다(도 2 참조). 따라서 MFC 알고리즘 간에 필요한 필터링과 부가적인 채널 필터링을 분리하고, 이에 의해 종래의 스탠드 얼론 MFC에 비하여 전력 소비, 다이 영역 및 계산적 복잡성을 개선한다. 그것은 또한 서로 다른시스템 파라미터, 샘플링 주파수, 채널 대역폭, 채널 분리 및 비트-레이트의 결합을 위한 설계에 있어서 매우 유연한 알고리즘이다. SE9802059-7호의 또 다른 장점은 알고리즘의 MFC 부분이 더 작은 크기의 블록을 프로세스하고, 이에 따라 지상 무선 통신 시스템에 적용할 수 있는 더 작은 지연을 발생시킨다는 것이다. 개선된 MFC 알고리즘은 예를 들어, 매우 다양한 무선 통신 시스템에서 채널리제이션/디채널리제이션에 매우 적합한 것으로 고려된다. 따라서 어떤 순간에서도 활성화된 여러 개의 채널에 대한 다중 표준을 지원할 미래의 하드웨어 플랫폼에 대해서는 잘된 선택이다.
이 어플리케이션에서의 본 발명은 상기 논의된 바 있는 "Flexible On-Board Demultiplexer/Demodulator"에서 발견된 것과 같은 스탠드 얼론 MFC 및 SE9802059-7호에서 발견된 개선된 MFC 양자가 모두 적용될 수 있다. 어플리케이션의 나머지에서 "변형 고속 컨벌루션"("MFC")을 사용하는 경우, 스탠드 얼론 MFC 또는 SE9802059-7호에 개시된 개선된 MFC를 의미하도록 사용한다.
당대의 채널라이저에서 사용된 것과 같은 변형 고속 컨벌루션 알고리즘, DFT 및 IDFT(고속 푸리에 변환(FFT) 및 반전 고속 푸리에 변환(IFFT) 각각에 의해 계산됨)내의 포인트의 개수는 2의 제곱이다. 입력 및 출력 변환의 길이는 모두다 2의 제곱이기 때문에, 50%, 75%, 25%(일반적으로 K*1/2n)의 오버랩이 가능하다. 데서메이션과 보간법의 비율은 2의 제곱(NFFT/NIFFT)에 한정된다. 당대의 알고리즘에서, 연속된 블록은 주파수 도메인에서 동일한 필터 응답(H(k))에 의해 승산된다.
변환 사이즈가 2의 제곱이기 때문에, 당대 변형 고속 컨벌루션 알고리즘의 많은 파라미터들이 이러한 변환 사이즈의 세트에 의해 실현가능한 값으로 고정된다. 따라서, 여기에서의 문제는 데서메이션의 비 및 오버랩을 선택하게 되는 경우, 더 많은 유연성을 가지려 한다는 것이다. 예를 들어, 입력 FFT가 1024 포인트이고 출력 IFFT가 32 포인트인 경우, 데서메이션의 비는 1024/32, 즉 32이다. 오버랩은 K*1/2n(K는 정수) 아래의 50%, 75%, 25%일 수 있다. 대신에 IFFT 사이즈가 64가 되도록 선택되는 경우, 데서메이션의 비는 16이고 최소의 그래뉼러리티(granularity)는 1 빈(bin)인 것으로 간주되며, 따라서 오버랩의 그래뉼러리티는 블럭 길이(가능 오버랩K*1/64)의 1/64이다.
본 발명은 디지털 도메인에서 필터링, 데서메이션(decimation) 또는 보간법(interpolation)및 주파수 변환의 문제점에 관한 것으로, 특히 광대역 다중 채널 수신기, 채널리제이션(channelization) 및 송신기, 디-채널리제이션(de-channelization), 무선 통신 시스템의 구조들에서 변형된 고속 컨벌루션 알고리즘을 이용하는 것에 관한 것이다.
본 발명은 단지 실시예로서 제공되는 본 발명의 바람직한 실시예를 참조로 하여 보다 자세하게 설명될 것이며, 다음의 도면에 도시될 것이다.
도 1은 종래의 무선 송신기 및 수신기 구조를 나타내는 도면.
도 2는 최신 IQ-복조 디지털 수신기를 나타내는 도면.
도 3은 최신 데시메이트된 필터 뱅크(decimated filter bank)를 나타내는 도면.
도 4는 최신 고속 컨벌루션 알고리즘을 나타내는 도면.
도 5는 오버랩-세이브 형(overlap-save type) 변형 고속 컨벌루션 알고리즘을 나타내는 도면.
도 6은 종래 기술 및 본 발명에 의해 커버되는 입력 및 출력 변환 크기의 다양한 결합을 도시함.
도 7은 본 발명의 3가지 기본 단계의 개요.
도 8은 임펄스 응답의 대응하는 지연 및 주파수 응답의 위상을 도시함.
도 9는 입력 및 출력 블럭의 오버랩되지 않은 부분에서의 축적된 차이를 도시함.
도 10은 변형 고속 컨벌루션 알고리즘의 주파수 시프트를 도시함.
도 11은 본 발명에 따라 구현된 전체 시스템을 도시함.
본 발명은 일반적으로 필터링, 데서메이션 또는 보간법 및 디지털 도메인 내의 주파수 변환의 문제에 관한 것으로, 무선 통신 시스템의 구조인 광대역 다중채널 수신기, 채널리제이션 및 송신기, 디채널리제이션내의 변형 고속 컨벌루션 알고리즘의 사용에 관한 것이며, 보다 구체적으로는 상기 논의된 문제점에 관한 것이다. 이들 문제점을 해결하기 위한 본 발명에 따른 수단은 다음과 같이 요약된다.
일례로, Se9802059-7호의 채널화/디채널화 구조에 사용된 것과 같은 변형 고속 컨벌루션 알고리즘은 입력 및 출력 변환이 모두 2의 제곱이기 때문에 한정되어 있다는 것을 상기로부터 알 수 있다. 이것은 채널화 및 디채널화 각각에 대한 데서메이션 및 보간법 비에 있어서 가능성의 수를 제한한다. 이들 변환 사이즈들은 2의 제곱으로 제한되었기 때문에, 이에 따라 알고리즘 내의 다른 파라미터들은 변환 사이즈들의 세트에 의해 얻을 수 있는 값으로 고정된다.
당대의 변환 사이즈가 2의 제곱이기 때문에, 3 또는 5 같은 2가 아닌 다른 요소를 갖고 있는 어느 쪽의 단에서 변환 사이즈를 사용하는 것이 가능하다는 것을 아는 것이 명확하지 않다. 이것은, 알고리즘에 실질적인 변화없이, 양 입력 및 출력 변환이 오버랩에 대하여 제공하기 위한 공통의 요소를 갖는 한 작동한다. 예를 들어, 공통 요소가 4인 경우 50%, 75% 및 25%가 가능하게 되며, 또는 공통 요소가 2인 경우 33% 및 66%의 오버랩이 가능하게 된다.
2개 이상의 다른 요소로 된 변환을 포함하기 위한 세트의 확장은 변형 고속 컨벌루션 알고리즘의 응용 가능성을 최신 기술의 응용 가능성 이상으로 증가시키고, 상기 변환중의 하나에서 2 길이의 제곱으로부터 다른 요소를 포함하는 길이로의 변화를 제외하고는 별다른 수정없이 알고리즘으로 구현될 수 있다. 사용 가능한 변환 길이의 세트의 확장은 물론 환영할 일이다. 그러나, 입력 및 출력 변환의 큰 크기가 실시간으로 연산되어야 하기 때문에, 이러한 변환은 실제로는 2의 제곱의 길이로 제한된다. 이것은 입력 및 출력 변환 길이내에 공통 요소를 가지기 위한 요구 조건과 함께 변환 크기의 가능한 선택의 범위를 매우 제한시킨다. 한쪽은 홀수 변환 길이를 가지면서 다른 한쪽은 두 길이의 제곱 또는 짝수 길이를 가지는 것이 바람직하다. 한쪽 끝단에서 두 길이의 제곱 또는 짝수 길이의 다른 비정상적인 오버랩 또는 1/3 또는 3/11을 가질 수 있다.
변형 고속 컨벌루션 알고리즘에서 공통 젯수(divisor)없이 입력 및 출력 변환을 사용할 경우 기본적인 문제는 어떤 오버랩도 동시에 양쪽 끝부분을 맞추지 못한다는 것이다. 예를 들면, FFT의 크기가 128이고 IFFT의 크기가 27이면 입력 끝부분은 오버랩 k*1/2n이 되고 출력 끝부분은 k*1/3n종류의 오버랩을 가지는데, 이러한 것들은 분명히 양립할 수 없는 것이다.
본 발명에 의해, 크기가 2의 제곱이외의 다른 요소, 예를 들면, 3 또는 5를 포함하는 변형 고속 컨벌루션 알고리즘내에서 입력 및 출력 변환을 사용할 수 있다. 입력 및 출력 변환 모두 오버랩에 대해 제공하는 공통 요소를 가지는 한, 이것은 실질적인 변형없이 알고리즘으로 된다. 예를 들면, 4의 공통 요소는 50%, 75% 및 25% 오버랩을 가능하게 하고, 3의 공통 요소는 33%, 및 66%의 오버랩을 가능하게 한다. 바람직한 실시예에서, 다른 변형들은 본 발명에 부가되어, 변형 고속 컨벌루션 알고리즘의 사용을 공통 요소를 가지지 않는 입력 및 출력 변환으로까지 확장될 것이다.
도 6은 본 발명이 사용되는 상황을 도시한다. 챠트의 상부에 가로질러 MFC는, 입력 및 출력 변환이 오버랩과 같게 공통 요소를 가지거나(CF) 가지지 않는(No CF) 경우로 나누어 진다. 챠트의 좌측에는 변환의 크기에 대한 3가지 상황이 도시된다. 첫번째 경우에서, 입력 및 출력 모두 변환 크기는 2의 제곱이다. 두번째 경우에서, 변환의 하나는 2의 제곱이나 다른 하나는 2의 제곱에 소정의 다른 정수가 곱해진 것이다. 세번째 예에서는, 변환 크기가 모두 임의의 정수 n1및 n2- 이들 모두는 다른 것과 공통 요소를 가지거나 가지지 않을 수 있음 - 이다. 변형 고속 컨벌루션 알고리즘의 종래 기술의 예는 입력 및 출력 변환이 모두 2의 제곱이고 서로 공통의 요소를 갖는 경우로 한정된다. 본 발명은 종래 기술과 같은 경우에도 유효하나, 공통 요소의 존재 여부에 상관없이 임의 크기의 변환의 경우까지 MFC를 확장할 수 있다.
따라서, 본 발명의 목적은 변형 고속 컨벌루션 알고리즘의 데서메이션 비 및 오버랩에 있어서 유연성을 증가시키는 방법을 제공하는 것이다.
본 발명은 필수적인 3 단계로 이루어진다. 제1 단계는 입력 및 출력 끝부분 모두에서 동일한 오버랩을 평균적으로 제공하는 연속적인 블럭상에서 서로 다른 오버랩을 사용하도록 보장하는 것이다. 제2 단계는 신호를 시간의 연속적인 블럭으로 얼라인하는 것이다. 제3 단계는 주파수 시프팅에 의한 위상 시프트를 보상하는 것이다.
본 발명의 핵심은 변형 고속 컨벌루션 알고리즘에서의 입력 및 출력 변환 길이를 서로 분리하고, 오버랩으로부터 분리하는 것이다. 출력의 임의 변환 길이와 함께 입력의 임의 변환 길이를 사용하고, 동시에 임의의 오버랩을 사용하는 것이 가능하다. 이것은 종래 기술의 한계와 비교할 경우 많은 자유량을 제공한다. 입력 및 출력 샘플 속도는 훨씬 미세한 분해능으로 선택될 수 있고, 데서메이션 및 보간율은 더 이상 2의 제곱이 아니다.
본 발명이 상기와 같이 요약되더라도, 본 발명에 따른 방법은 첨부된 청구항 1에 의해 규정되고, 다양한 실시예들이 종속항에 더 정의된다.
본 발명은 임의의 특정 시스템에 대해 설명되지 않는다. 예를 들어, 셀룰러, 육상 이동망(LMR), 위성, 무선 지역망(WLAN's)내의 다수의 무선 기지국 응용에 특별히 응용할 수 있다. 그러나, 이러한 시스템에 제한되는 것은 아니고, 일반적으로, 변형 고속 컨벌루션 알고리즘을 사용하는 임의의 시스템에 사용된다. 또한, 기지국에서의 사용으로 한정되는 것은 아니고, 예를 들면, 동시에 다중 채널을 취급할 수 있는 미래의 이동 터미널내에 사용될 수 있다.
본 발명에 따른 방법은 3개의 종류로 분리된다: (1) 입력 변환으로 하여금 오버랩을 판정하게 함, (2) 출력 변환으로 하여금 오버랩을 판단하게 함, (3) 입력 및 출력 블록 길이에 독립적인 오버랩을 선택함. 이러한 해결책들은 본 발명 측면이 동일하기 때문에 동일한 성분을 가지나, 특정 구현에 있어 약간 다르게 보일 것이다. 제1의 2개 종류로부터의 예는 해결 단계의 다음의 설명내에 포함될 것이다.
도 7에 도시된 것과 같이 본 발명의 방법에는 필수적인 3개 단계들이 있다. 제1 단계(710)는 알고리즘의 반대측 끝부분과 동일한 오버랩을 평균적으로 제공하는 연속적인 블럭상에서 서로 다른 오버랩을 사용하도록 보장하는 단계이다. 제2 단계(720)는 신호를 시간의 연속적인 블럭으로 얼라인하는 것이다. 제3 단계는(730) 주파수 시프팅에 의한 위상 시프트를 보상하는 것이다. 이러한 단계들은 아래에서 보다 자세히 설명될 것이다.
제1 단계(710)는 알고리즘의 반대측 끝부분과 동일한 오버랩을 평균적으로 제공하는 연속적인 블럭상에서 서로 다른 오버랩을 사용하도록 보장하는 단계이다. 이것은, 공통 젯수(즉, GCD [n1, n2]=1, 'GCD'는 '최대 공약수(Greatest CommonDivisor))없이 변환 길이를 사용할 수 있기 위해서 입력 및 출력 속도가 각각 입력 및 출력 변환의 대역폭과 양립할 수 있다는 것을 보장해야 한다는 사실 때문이다.
오버랩이 I/m으로 표시되면, 일반적으로 m개의 서로 다른 오버랩이 알고리즘의 한쪽 또는 양쪽 끝부분에 사용되어야 한다. I 및 m이 공통 요소라면, 그것들은 모두 상기 요소에 의해 먼저 나누어질 수 있다. 그 후, 평균적으로 오버랩I/m을 제공하는 길이 m의 벡터 - 블럭의 오버랩 또는 오버랩되지 않는 부분중의 하나의 길이를 나타냄 - 를 생성할 수 있다. 알고리즘 양측의 평균이 같은 한, 오버랩이 무질서하게 되도록 본 발명이 구현될지라도, 오버랩의 시퀀스(또는 오버랩되지 않는 부분)는 주기적으로 반복된다. m이 변환중의 하나의 길이의 요소이면, 그 끝부분은 모든 블럭에서 동일한 오버랩을 가질 수 있다.
제1 단계(710)는 입력 변환이 짝수 길이를 가지고 출력 변환이 홀수 길이를 가지고 오버랩이 입력의 50%를 가정한 예로 설명될 수 있다. 출력상의 오버랩은, 매번 다른 블럭에서 인터리빙하게 사용되는 2개의 오버랩, 홀수 길이중의 하나 및 짝수 길이중의 하나로 분리될 수 있다.
제2 예로서, 입력 변환은 128 포인트이고 출력 변환은 25 포인트로 가정한다. 2/5의 오버랩은 예를 들면 입력 77, 77, 76, 77 및 77 샘플 길이의 오버랩되지 않은 부분을 가짐으로써 달성될 수 있다. 이러한 수들의 평균은 76.8이고, 이는 128로 나눌 경우 3/5 오버랩(오버랩=2/5)이 된다. 출력상의 상기 오버랩은 모든 블럭에 대해 25의 2/5, 즉 10이 된다.
본 발명의 제 2 단계(720)에서는 신호를 시간의 연속적인 블럭으로 배열한다. 서로 다른 오버랩들을 사용하면 오버랩들이 동일할 때에 규칙적으로 되는 것처럼 블럭들의 개시 포인트가 규칙적으로 배치되지는 않는다. 예를 들어, 짝수 DFT 및 50% 오버랩으로 27 포인트 IDFT를 사용하면 출력단에서의 블럭들의 제 1 샘플 사이의 시간은 각각 13 및 14 샘플들이 될 수 있다. 이는 평균 13.5를 산출한다.
시간 정렬은 블럭 내의 신호를 시간 시프트시킴으로써 수행되어 각 블럭의 개시 시각의 약간의 오정렬을 보상한다. 이는 서로 다른 블럭으로부터 오는 DFT 샘플들을 서로 다른 증분의 위상 시프트를 갖는 사인파형(서로 다른 지연을 갖는 DFT들)들로 승산함으로써 실행된다. 등가이며 더 단순하고 계산면에서 덜 복잡한 접근법으로서는 주파수 영역에서의 필터 응답 계수 H(k)들을 동일한 증분 위상 시프트로 승산하는 것이다. 이는 m개의 서로 다른 시간 시프트에 상응하는 m개의 필터 응답의 한 세트가 필요하다는 것을 의미한다.
길이 n의 블럭에서 x 샘플들의 임펄스 응답의 시간 시프트는 주파수 응답 샘플 H(k)에 대해 복소수 지수 함수인 사인파형을 승산함으로써 다음과 같이 획득된다.
여기서 x/n은 블럭 길이의 일부분으로서 지연 척도이다. 주파수 응답의 증분 위상 시프트(등식의 -2 pix/n)와 임펄스 응답의 지연 사이의 상응성이 도 8에 도시되었다. 모든 시프트가 블럭내에서 순환적이므로 n/5(x/n = -1/5 에 상응함)의 음의 시간 시프트가 4n/5 의 양의 시간 시프트같이 보인다는 것을 주의해야 한다.
시간 정렬값은 알고리듬의 입력 및 출력 단에서의 블럭들의 상대적 개시점들 사이의 차로부터 계산되는데, 이 값은 입력 및 출력의 비-오버랩핑(non-overlapping) 파트들 사이의 누적된 차와 동일하다. 도 9는 이 개념을 예시하였다.
블럭 p(p>1)의 빈(bin)에 대한 증분 위상 시프트는 다음과 같이 된다.
여기서, n1및 n2는 입력 및 출력 변환의 길이이고, nolp1(q)및 nolp2(q)는 도 10 에서 각각 (1190)과 (1195)로 표시된 바와 같이 각각 q 번째 입력 및 출력 블럭의 오버랩핑 파트의 길이이다. 블럭 1에 대한 시간 보상 요소 Tc(1)은 보통은 제로로 설정되나, 최대의 절대값 시간 시프트를 최소화하기 위하여 소정의 시간 시프트가 (Tc(1)을 제로가 아닌 값에 설정함으로써) 모든 블럭에 대해 또한 동등하게 더해질 수 있다.
시간 정렬은 원래의 주파수 응답 H(k)를 사인파형으로서 승산하여 구현되고, 이에 따라 필터 응답 수 p에 대해서 다음과 같이 된다.
입력 및 출력 오버랩 벡터의 디자인을 통해서 Tc(p)에 대한 등식에서의 합산인 (비)오버랩의 누적된 차가 작아지도록 하고, 동시에 오버랩을 i/m에 최대한 가까와지도록 하는 노력을 기울여야 한다. 이는 구현될 수 있는 필터의 임펄스 응답의 최대 길이를 증가시킨다.
27 포인트 IDFT 및 50% 오버랩인 조건에 따라 상기 논의한 예에서, 13 및 14 빈의 각 블럭의 제 1 샘플 사이에서 교대하는 시간을 얻었고, 이는 평균 13.5를 산출하였다. 이런 추가의 하프 샘플(half sample) 시간 시프트를 설명해야 하고, 이전 블럭 후의 13 샘플에 오는 블럭 상에서(출력에서 계수되는) 하프 샘플의 양의 시간 시프트를 필요로 한다. 이는 블럭 내에서 신호의 명백한 개시점들이 13.5 샘플 만큼(27/2) 떨어지도록 만들어주는데, 이는 우리가 원하는 것이다. 실제로 이는 하프 샘플의 지연차를 갖는 두개의 주파수 응답을 구비함으로써 성취된다. 빈 당 2pi/27*1/4 및 2pi/27*-1/4의 증분 위상 시프트가 두개의 주파수 응답에 대하여 각각 요구된다.
128 포인트 입력 및 25 포인트 출력 변환을 갖는 예에서, 출력 블럭과 비교할 때 다섯개의 서로 다른 입력 블럭의 개시점들에 대해 보상해야만 한다. 이런 차이들은 입력단에서 샘플된 0, +1/5, +2/5, -1/5, -2/5 들이 된다. 이는 서로 다른 시간 시프트를 갖는 다섯개의 필터를 가질 것을 요구한다. 이는 빈 당 주파수 영역에서 각각 2pi/128*0, 2pi/128*1/5, 2pi/128*2/5, 2pi/128*-1/5, 2pi/128*-2/5 인 다섯개의 서로 다른 증분 위상 시프트들로서 구현된다.
최종적으로 본 발명의 방법의 제 3 단계(730)는 주파수 시프트로 인한 위상 시프트를 보상하기 위한 것이다. 도10은 채널라이저/디채널라이저(channelizer/de-channelizer)에서 구현된 변형 고속 컨벌루션 알고리즘에서 가능한 두개의 시프트 #1과 시프트 #2를 예시하였다. 변형 고속 컨벌루션 알고리즘에 있어서, 채널리제이션과 디채널리제이션을 위해 사용될 때 주파수 시프트인 시프트 #1이 포함되는 데, 이는 채널라이저(1000)의 DFT(1020)로부터 오는 주파수 도메인 샘플들의 소정 범위를 사용함으로써 또는 필터된 DFT 샘플을 디채널라이저의 넓은 IDFT의 소정 장소에 삽입함으로써 실행된다. 채널라이저(1000)에서 이는 DFT(1020)의 최저의 선택된 빈이 제로 주파수까지 시프트 다운되는 것처럼 보일 수 있고, 디채널라이저에서는 DFT의 제로 빈이 채널의 최저의 주파수까지 시프트 업 된 것처럼 보일 수 있다.
또한, 주파수 응답(1030)으로 승산한 후에 선택된 범위 내에서 빈을 회전 시프트시킬(1040) 가능성이 있다. 이는 데시메이트된 주파수 범위 내에서 신호의 중심 주파수를 시프트시키기 위하여 이뤄진다. 이 기술은 헬버그(Hellberg)가 출원한 출원번호가 US 9/128,062이며, 제목이 "NCO 사이즈 축소" 인 문서에 추가로 기술되어 있는데, 그 내용은 여기에 참조되었다. 이 기술은 이런 시프트를 실행하는 가능성에 의존한다. 채널라이저(1000)의 경우에 시프트 #1이 음의 주파수 시프트를 갖는데, 이는 주파수 응답과 승산하게되는 빈의 범위 중 제 1 빈이 제로 주파수까지 시프트 다운되기 때문이라는 것을 주목해야 한다..
주파수 도메인의 빈의 시프트는 사이즈 n의 블럭의 시간 샘플을 사인파형에 의해 승산한 것에 상응하는데, 여기서 f는 주파수 시프트이고(정수), t는 사이즈 n의 블럭의 샘플의 수이다. 하나의 전체 변환 블럭 상에서 모든 사인파형은 주파수 도메인의 초기 위상으로의 회귀시에 있어서의 서로 다른 시프트에 상응한다. 그러나, 블럭이 오버랩핑된다면 이들은 일반적으로 사인파형이 초기 위상으로 회귀하지 못하게 되는 이른(earlier) 포인트에서 다음 블럭과 함께 패치(patch)된다. 이는 블럭 사이에 위상 비연속을 갖게 된다는 것을 의미한다. 따라서, 주파수 도메인에서의 주파수 시프트로 인한 위상 에러를 정정하도록 연속적인 블럭들을 동위상으로 정렬하기 위해 보상이 실행되어야 한다.
위상 보상은 변조 사인 파형이 블럭의 비오버랩핑 파트 동안 어떤 위상으로 이동하였는지를 계산하여 실행되는데, 그에 따라 전 블럭을 일정 페이저(phasor)로 승산함으로써 다음 블럭의 위상을 시프트시킨다. 일반적으로 서로 다른 시간 시프트들의 개수 m과 동일한 소정 개수의 블럭후에 위상은 그 초기값으로 회귀한다.
위상 보상은 각 필터 응답의 성분들을 일정 페이저로 승산함으로써 필터 응답의 세트 내로 또한 삽입될 수 있다. 이는 일반적으로 필요한 서로 다른 위상 시프트의 개수가 서로 다른 시간 시프트의 개수와 동일하기 때문이다. 이전 블럭의 누적된 비오버랩핑 파트의 길이에 의존할 뿐만이 아니라 위상 보상은 또한 주파수 시프트에 의존하는데, 이는 필터 응답의 개별 세트가 일반적으로 채널라이저의 각 채널에 대해 요구된다는 것을 의미한다.
p번째 (p>1) 블럭에 대한 위상 보상은 다음과 같다.
여기서 n은 변환의 길이이고, nolp(q)는 q번째 블럭의 오버랩핑 파트의 길이이고 fshift는 주파수 시프트이다. 제1 블럭에 대한 위상 보상 Pc(1)은 제로에 설정될 수 있다. 누적된 비오버랩핑 파트와 n 이상의 주파수 시프트를 곱한 값은 모듈로 n으로 축소될 수 있는 데, 이는 이 번호가 페이저의 하나의 전 사이클을 대표하기 때문이다. 누적된 비오버랩핑 파트의 값 자체는 당연히 모듈로 n으로 또한 축소될 수 있다.
위상 보상은 블럭 p의 시간 정렬된 필터 응답의 모든 성분 Hp(k)를 일정 페이저 ejPc(p)로 승산하여 실행되고, 이에 따라 위상 보상된 주파수 응답 Hc,p(k)는 다음과 같다.
위상 보상에 대한 식은 시프트 #1과 시프트 #2 모두에 대해 동일하나, 변환의 길이는 일반적으로 서로 다르고 누적된 비오버랩핑 파트는 일반적으로 또한 서로 다르고 개별적으로 계산되어야 한다.
주파수 시프트 둘 모두가 포함된다면, 두개의 위상 보상이 계산되어야만 한다. 이들은 합산되어 동일한 위상 보상에 삽입된다. 위상 보상에 대한 식은 다음과 같이 된다.
여기서 제 1 블럭에 대한 위상 보상은 또한 제로로 가정한다. 디채널라이저에서 큰 IDFT의 지정된 위치에서 필터된 DFT 샘플을 삽입하는 것과 관련된 시프트는 양의 시프트인데, 이는 위상 보상 식을 사용할 때 기억해야만 한다.
입력 77, 77, 76, 77 및 77 샘플들의 비오버랩핑 부분들이 긴 예의 경우에, 이전 블럭으로부터의 누적된 값은 블럭 2 내지 5에 대해 77, 154, 230 및 307이다. 시프트 #1만을 가정하면, 위상 보상은 0, 2pi*77/128*fShift1, 2pi*154/128*fShift1, 2pi*230/128*fShift1및 2pi*307/128*fShift1이 될 것이다. 307+77, 즉 384가 128로 나누어질 수 있기 때문에, 위상은 5 블럭 다음에 다시 0으로 될 것이고, 위상 보상의 시퀀스는 반복될 수 있다.
앞에서 설명된 50% 오버랩된 시스템의 예에 있어서, 제1 시프트로 인한 위상 보상은 공통 요소가 있는 변환 및 균일한 오버랩을 갖는 시스템의 경우와 동일하다. 이것은 또한 오버랩이 수신기(채널라이저)의 경우에 DFT 사이즈에 의해 결정되거나, 또는 송신기(디채널라이저)의 경우에 IDFT 사이즈에 의해 결정되는 그밖의 다른 시스템의 경우가 될 수도 있다. 이 위상 보상은 50% 오버랩의 경우에 모듈로 2로, 75%와 25% 오버랩의 경우에 모듈로 4로 계산되기 때문에 실현하기가 매우 간단하다. 또한, 2 또는 4의 균일하게 떨어져 있는 위상들에 의한 블럭의 승산은 단지 플러스와 마이너스 1과의 승산, 또는 플러스와 마이너스 1과의 승산과 신호의 실수부와 허수부의 교체이기 때문에, 계산하기가 쉽다. 이 위상 보상은 Leyonhjelm 등에 의해 1998년 9월 18일자로 출원되고, 발명의 명칭이 "Flexibility Enhancement to the Modified Fast Convolution Algorithm"인 미국 특허 출원 번호 09/156,630호 전반에 이미 개시되어 있으며, 그 전체 내용은 본 명세서에서 참고로사용된다.
한편, 보다 좁은 범위(도 10의 시프트 #2) 내의 주기적인 시프트로 인한 위상 보상은 그 끝부분에서 서로 다른 오버랩에 따라 변할 수 있다. 27-포인트 IDFT를 갖는 예시적인 시스템의 경우에, 이러한 보상은 연속적인 블럭에서 0 및 2pi*13/27*fShift2일 것이다.
앞에서, 본 발명은 3가지 종류, 즉 (1) 입력 변환이 오버랩을 결정하게 하는 것, (2) 출력 변환이 오버랩을 결정하게 하는 것, 또는 (3) 입력과 출력 블럭의 길이에 무관한 오버랩을 선택하는 것으로 나누어질 수 있다는 것을 설명했다. 우리는 이제 세번째 유형의 예, 즉 오버랩이 입력과 출력 변환 길이에 무관하게 완전히 실현된 시스템에 대해 설명하겠다. 공통 요소가 없는 변환 및 어느 한 변환 길이에 무관한 오버랩을 갖는 변형된 고속 컨벌루션 시스템의 한 예로서, 우리는 n1=256(=28), n2=23(프라임) 및 오버랩 l/m=3/7을 사용한다.
입력 또는 출력 변환 길이가 모두 7로 나누어지지 않으므로, 길이 7인 입력 및 출력 (비)오버랩 벡터가 생성되어야 한다. n1 *(m-l)/m이이기 때문에, 우리는 비오버랩핑 부분의 입력 벡터가, 많은 가능성 중의 하나로서 평균이인 [146 147 146 146 146 147 146]이 되게 한다. 동일한 방식으로, n2 *(m-l)/m이이므로, 출력 비오버랩 벡터 [13 13 13 14 13 13 13]이 선택된다.
블럭 1 내지 블럭 7의 시간 얼라인먼트에 대응하는 증분 위상 시프트의 벡터, Tc(p)는 (모든 분자 모듈로가 각각 256과 23임)
이고, 따라서 블럭 1-7에 대한 위상 보상, Pc(p)는
이다. 여기서, 주파수 시프트는 가변적인 상태로 되어 있다. fshift1이 채널라이저에서 음의 주파수 시프트인 것을 상기하여, 필터될 범위가 예를 들어 97에서 시작하면, fshift1의 값은 -97이 될 것이다.
완전히 실현된 시스템이 도 11에 개념적으로 도시되어 있다. 도 11은 각각이 입력 및 출력 오버랩과 변환 길이에 따라 변하는 시간 얼라인먼트를 갖는 몇가지 주파수 응답(1130)을 도시한 것이다. 오버랩, 변환 길이 및 각 말단부 상의 시프트에 따라 변하는 위상 보상(1170, 1175)은 또한 주파수 응답(1130)의 각각에서 실행된다.
상술된 양호한 실시예는 모든 시간 얼라인먼트(1180) 및 위상 보상(1170, 1175)이 흡수되는 m개의 서로 다른 주파수 응답(1130)을 사용한다. 이것은 이들 주파수 응답(1130)이 한번 계산된 다음에 원하는 동안 소정의 채널에 사용될 수 있다는 것을 의미하는데, 이것은 이들 서로 다른 응답(1130)을 저장하는데 필요한 메모리를 증가시키지 않고 계산 비용도 적다는 것을 암시하고 있다.
대안적인 실시예에서, 시간 얼라인먼트(1180) 및 위상 보상(1170, 1175)은 실시간으로 블럭에 승산될 수 있어서, 기억장치를 소형화한다. 또 다른 실시예에서, 블럭을 채널들간에 서로 다른 위상 보상(1170, 1175)하고만 실시간으로 승산하여, 한 세트의 필터 응답(1130)을 채널들간에 서로 다르지 않은 미리 승산된 얼라인먼트(1180)로 사용할 수 있다.
본 명세서에서는 주로 채널라이저(1100)를 예로 설명했지만, 상술된 동작들은 나타낸 바와 같이 약간의 변형으로 디채널라이저에서도 동일하게 적용된다. 이들은 또한 입력과 출력 변환의 길이가 임의적이고 오버랩 l/m이 임의적인 경우에 오버랩-애드 및 오버랩-세이브를 실현하도록 동작한다. 상기 설명에서 GCD[n1, n2]=1인 경우만의 해결책을 나타내었지만, 실제로 공통 요소가 충분하지 않은 다른 모든 경우, 또는 오버랩 분모 m이 n1또는 n2와 공통의 요소를 갖지 않을 때에도 커버될 수 있다. 입력과 출력 변환 길이 간에 또는 변환 길이와 오버랩 분모 간에 공통의 요소가 있는 경우라도, 동작은 행해진다. 어느 한쪽의 끝부분에 보다 소수의 서로 다른 오버랩을 초래하거나 또는 보다 소수의 얼라인먼트와 보상을 초래할 수 있는 특별한 경우들만이 있다.
상술된 실시예는 예시적인 것이지, 제한적인 것은 아니다. 본 분야에 숙련된 기술자라면 본 발명의 원리와 범위를 벗어나지 않고서 상술된 실시예를 변형할수 있다. 본 발명은 상술된 예에 제한되지 않고, 첨부된 특허청구의 범위 내에서만 제한된다.

Claims (8)

  1. 입력 길이가 n1이고 출력 길이가 n2이며 오버랩(overlap)이 l/m인 변형된 고속 컨벌루션 알고리즘으로 변환된 신호에서의 이용가능한 변환 길이와 오버랩의 수를 증가시키는 방법에 있어서,
    한쪽(예를 들어, 입력 또는 출력)의 연속적인 블럭 상에 오버랩을 제공하는 단계 - 상기 블럭의 길이는 반드시 동일하지는 않으며, 평균적으로 다른 한쪽(예를 들어, 출력 또는 입력)과 동일한 오버랩을 제공함-; 및
    연속적인 블럭들 내의 신호를 시간에 맞춰 얼라인하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 블럭은 주파수 시프팅되고,
    상기 주파수 시프팅으로 인한 위상 시프트가 보상되는 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 상기 n1과 n2모두가 2의 제곱승(2x)과 동일한 경우가 아니고,
    n1또는 n2에 공통 요소가 있는 것을 특징으로 하는 방법.
  4. 제1항에 있어서, n1과 n2모두는 2의 제곱승(2x)과 동일하고, n1또는 n2에 공통 요소가 없는 것을 특징으로 하는 방법.
  5. 제1항에 있어서, n1과 n2모두에 공통 요소가 있고, n1과 n2모두가 2의 제곱승(2x)과 동일한 경우가 아닌 것을 특징으로 하는 방법.
  6. 제1항에 있어서, 상기 제공 단계는 상기 블럭들의 오버랩핑 또는 비오버랩핑의 길이를 나타내는 길이 m의 벡터를 생성하는 단계를 더 포함하고, 상기 벡터 요소들의 평균은 l/m이 되고, 상기 벡터내의 오버랩의 시퀀스는 주기적으로 반복되는 것을 특징으로 하는 방법.
  7. 제1항에 있어서, 상기 시간 얼라인 단계는 사인 곡선에 의해 서로 다른 블럭들에 기인한 DFT 샘플들을, 서로 다른 지연의 DFT들에 대응하는 서로 다른 증분의 위상 시프트와 승산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  8. 제1항에 있어서, 상기 시간 얼라인 단계는 주파수 도메인 내의 필터 응답의 계수 H(k)를, 동일한 증분의 위상 시프트와 승산하는 단계를 더 포함하는 것을 특징으로 하는 방법.
KR1020017004761A 1998-10-16 1999-09-24 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법 KR100655829B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/173,803 1998-10-16
US09/173,803 US6324559B1 (en) 1998-10-16 1998-10-16 Odd-transform fast convolution

Publications (2)

Publication Number Publication Date
KR20010080180A true KR20010080180A (ko) 2001-08-22
KR100655829B1 KR100655829B1 (ko) 2006-12-12

Family

ID=22633563

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004761A KR100655829B1 (ko) 1998-10-16 1999-09-24 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법

Country Status (9)

Country Link
US (1) US6324559B1 (ko)
EP (1) EP1121754B1 (ko)
JP (1) JP4373011B2 (ko)
KR (1) KR100655829B1 (ko)
CN (1) CN100426672C (ko)
AU (1) AU765761B2 (ko)
CA (1) CA2346280C (ko)
DE (1) DE69936460T2 (ko)
WO (1) WO2000024125A1 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6169789B1 (en) * 1996-12-16 2001-01-02 Sanjay K. Rao Intelligent keyboard system
US6480535B1 (en) * 1999-07-26 2002-11-12 Sony Corporation Generating multi-channel outputs simultaneously in a receiver using polyphase filter
GB2362279B (en) * 2000-05-12 2004-12-29 Global Silicon Ltd Radio receiver
FR2817100B1 (fr) * 2000-11-17 2003-08-22 Cit Alcatel Procede pour optimiser les performances d'un emetteur pour systeme de radiocommunications mobiles
GB0116493D0 (en) 2001-07-06 2001-08-29 Koninkl Philips Electronics Nv Receiver having an adaptive filter and method of optimising the filter
EP1303142B1 (fr) * 2001-09-25 2006-04-26 Koninklijke Philips Electronics N.V. Circuit de filtrage de données vidéo dans le domaine fréquentiel.
US6792057B2 (en) * 2002-08-29 2004-09-14 Bae Systems Information And Electronic Systems Integration Inc Partial band reconstruction of frequency channelized filters
JP3962785B2 (ja) * 2003-07-02 2007-08-22 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー シグナル・アナライザ及び周波数領域データ生成方法
US7480689B2 (en) * 2004-11-19 2009-01-20 Massachusetts Institute Of Technology Systolic de-multiplexed finite impulse response filter array architecture for linear and non-linear implementations
US8005176B2 (en) * 2007-02-15 2011-08-23 Massachusetts Institute Of Technology Architecture for systolic nonlinear filter processors
JP2011004264A (ja) * 2009-06-19 2011-01-06 Fujitsu Ltd ディジタル信号処理装置およびディジタル信号処理方法
PL2691951T3 (pl) 2011-03-28 2017-03-31 Dolby Laboratories Licensing Corporation Transformacja o zmniejszonej złożoności dla kanału efektów o niskiej częstotliwości
JP6012066B2 (ja) * 2012-08-01 2016-10-25 Ｎｅｃスペーステクノロジー株式会社 チャネライザ及び信号処理方法
US9286268B2 (en) * 2013-12-12 2016-03-15 Brno University of Technology Method and an apparatus for fast convolution of signals with a one-sided exponential function
US9148162B2 (en) * 2014-01-15 2015-09-29 Guzik Technical Enterprises Digital down converter with equalization
US10044488B1 (en) * 2015-04-21 2018-08-07 Raytheon Company Interpolated channelizer with compensation for non-linear phase offsets
US10211919B2 (en) * 2015-07-09 2019-02-19 Ciena Corporation Mitigation of narrow-band degradations in a broadband communication system
FR3049131B1 (fr) * 2016-03-18 2018-04-06 Thales Procede de filtrage d'un signal d'entree numerique et filtre associe
CN107911323A (zh) * 2017-11-03 2018-04-13 西安电子科技大学 基于部分解耦合的联合频相估计方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5270953A (en) * 1991-05-23 1993-12-14 Rockwell International Corporation Fast convolution multiplier
FR2702612B1 (fr) * 1993-03-10 1995-06-09 France Telecom Procede et dispositif de filtrage d'un signal temporel numerique, et application a la correction d'echos dans un canal de transmission .
US5537435A (en) 1994-04-08 1996-07-16 Carney; Ronald Transceiver apparatus employing wideband FFT channelizer with output sample timing adjustment and inverse FFT combiner for multichannel communication network
US6134571A (en) * 1998-04-29 2000-10-17 Hewlett-Packard Company Implicit DST-based filter operating in the DCT domain
SE9802059D0 (sv) 1998-06-10 1998-06-10 Ericsson Telefon Ab L M Digital channeliser and De-shanneliser

Also Published As

Publication number Publication date
AU1421300A (en) 2000-05-08
CN1330809A (zh) 2002-01-09
CA2346280C (en) 2012-04-10
CN100426672C (zh) 2008-10-15
CA2346280A1 (en) 2000-04-27
JP2002528947A (ja) 2002-09-03
EP1121754B1 (en) 2007-07-04
DE69936460T2 (de) 2008-03-06
KR100655829B1 (ko) 2006-12-12
AU765761B2 (en) 2003-09-25
EP1121754A1 (en) 2001-08-08
JP4373011B2 (ja) 2009-11-25
US6324559B1 (en) 2001-11-27
WO2000024125A1 (en) 2000-04-27
DE69936460D1 (de) 2007-08-16

Similar Documents

Publication Publication Date Title
US6266687B1 (en) Flexibility enhancement to the modified fast convolution algorithm
KR100655829B1 (ko) 알고리즘으로 변환된 신호의 변환 길이와 오버랩 수 증가 방법
KR100338004B1 (ko) 광대역fft채널라이저및역방향fft결합기를사용하는멀티채널통신네트워크용송수신기
KR100366751B1 (ko) 광대역fft채널라이저
AU756733B2 (en) A method and apparatus for digital channelisation and de-channelisation
USRE41797E1 (en) Polyphase channelization system
US7035888B2 (en) Digital sampling rate converter for compensation for drop of in-band signal
EP1494353A2 (en) Oversampled filterbank with near perfect reconstruction constraint
US5872480A (en) Programmable down-sampler having plural decimators and modulator using same
CA2139746A1 (en) A digital frequency conversion and tuning scheme for microwave radio receivers and transmitters
EP0681382A2 (en) Digital modulator for cellular base stations
KR100355137B1 (ko) 다중전송파전송방식에있어서의주파수보정방법
WO2005088923A1 (en) Fast fourier transformation (fft) with adaption of the sampling rate in digital radio mondiale (drm) receivers
KR20010075519A (ko) 복잡성이 저감되고 유연성이 향상된 수정된 고속 콘벌루션알고리즘
US20020061075A1 (en) Method of optimizing the performance of a mobile radio system transmitter
AU755991B2 (en) Reduced complexity and increased flexibility modified fast convolution algorithm
WO2007110839A2 (en) Method, system, and apparatus for sample rate conversion
Harris et al. Design of PR NMDFB based up and down converters for transmit downlink and receive uplink of combined 3GPP LTE and UMTS radios

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121123

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151123

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171127

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181122

Year of fee payment: 13