JPH1039886A - 特殊効果処理装置 - Google Patents

特殊効果処理装置

Info

Publication number
JPH1039886A
JPH1039886A JP8197545A JP19754596A JPH1039886A JP H1039886 A JPH1039886 A JP H1039886A JP 8197545 A JP8197545 A JP 8197545A JP 19754596 A JP19754596 A JP 19754596A JP H1039886 A JPH1039886 A JP H1039886A
Authority
JP
Japan
Prior art keywords
bit
integrator
special effect
signal
effect processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8197545A
Other languages
English (en)
Other versions
JP3593805B2 (ja
Inventor
Masayoshi Noguchi
雅義 野口
Hajime Ichimura
元 市村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP19754596A priority Critical patent/JP3593805B2/ja
Priority to US08/887,324 priority patent/US5859603A/en
Priority to KR1019970031293A priority patent/KR100519682B1/ko
Priority to US08/895,996 priority patent/US6064700A/en
Priority to EP97305525A priority patent/EP0821491B1/en
Priority to DE69719124T priority patent/DE69719124T2/de
Priority to CN97116142A priority patent/CN1096149C/zh
Publication of JPH1039886A publication Critical patent/JPH1039886A/ja
Application granted granted Critical
Publication of JP3593805B2 publication Critical patent/JP3593805B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30—Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002—Conversion to or from differential modulation
    • H03M7/3004—Digital delta-sigma modulation
    • H03M7/3013—Non-linear modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】 【課題】 既に１ビット化されたオーディオ信号に特殊
効果処理を施す場合には、一度アナログオーディオ信号
に戻してから、特殊効果処理を施し、さらにシグマデル
タ変調を施さなければならず、構成の複雑さと信号クオ
リティの低下を伴った。 【解決手段】 ビット長変換器８は、入力される１ビッ
トディジタルオーディオ信号を例えば１６ビットのよう
なマルチビット信号に変換する。再ΣΔ変調器９は、ビ
ット長変換器８からのマルチビット出力に対して積分器
を用いて再度シグマデルタ変調処理を施す。リミット値
制御器１０は、再ΣΔ変調器９内で上記マルチビット出
力を積分するリミッタ付第１積分器１２のリミット値を
制御する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シグマデルタ変調
処理により得られた１ビットディジタル信号に特殊効果
処理を施す特殊効果処理装置に関する。
【０００２】
【従来の技術】シグマデルタ（ΣΔ）変調された高速１
ビット信号は、従来のデジタルオーディオに使われてき
た例えばサンプリング周波数４４．１ＫＨｚ、データ語
長１６ビットのいわゆるマルチビットディジタル信号に
比べて、サンプリング周波数が４４．１ＫＨｚの６４倍
でデータ語長が１ビットというように、非常に高いサン
プリング周波数と短いデータ語長といった形をとり、広
い伝送可能周波数帯域を特長にしている。また、ΣΔ変
調により１ビット信号であっても、６４倍というオーバ
ーサンプリング周波数に対して低域である従来のオーデ
ィオ帯域（２０ＫＨｚ）においては、高いダイナミック
レンジを確保できる。この特徴を生かして高音質のレコ
ーダーやデータ伝送に応用することができる。
【０００３】このΣΔ変調処理を用いた回路自体はとり
わけ新しい技術ではなく、回路構成がＩＣ化に適してい
て、また比較的簡単にＡ／Ｄ変換の精度を得ることがで
きることから従来からＡ／Ｄ変換器の内部などではよく
用いられている。ΣΔ変調された信号は、簡単なアナロ
グローパスフィルターを通すことによって、アナログオ
ーディオ信号に戻すことができる。
【０００４】一方、ディジタルオーディオ編集器などで
必要不可欠な歪み（Distortion）処理のような特殊効果
処理を上述したような高速１ビットオーディオ信号に直
接施すのは困難であった。このため、アナログオーディ
オ信号上で特殊効果処理を施した後にシグマデルタ変換
処理により高速１ビットオーディオ信号に変換せざるを
得なかった。
【０００５】
【発明が解決しようとする課題】ところで、上述したよ
うな方法で特殊効果処理が施された高速１ビットオーデ
ィオ信号を得るには、アナログオーディオ信号に特殊効
果処理を施すアナログエフェクター装置が必要となる。
また、既に１ビット化されたオーディオ信号に特殊効果
処理を施す場合には、一度アナログオーディオ信号に戻
してから、特殊効果処理を施し、さらにシグマデルタ変
調を施さなければならず、構成の複雑さと信号クオリテ
ィの低下を伴った。
【０００６】本発明は、上記実情に鑑みてなされたもの
であり、簡単な構成により１ビットディジタル信号に直
接、特殊効果処理を施すことができる特殊効果処理装置
の提供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る特殊効果処
理装置は、上記課題を解決するために、１ビットディジ
タル信号をマルチビット信号に変換する変換手段からの
マルチビット出力に対し、再シグマデルタ変調手段が積
分器を用いて再度シグマデルタ変調処理を施し、リミッ
ト値制御手段が上記積分器のリミット値を制御する。
【０００８】また、本発明に係る特殊効果処理装置は、
上記課題を解決するために、１ビットディジタル信号を
マルチビット信号に変換する変換手段からのマルチビッ
ト出力に対し、再シグマデルタ変調手段が積分器を用い
て再度シグマデルタ変調処理を施すが、その際の積分値
を制御手段が制御する。
【０００９】
【発明の実施の形態】以下、本発明に係る特殊効果処理
装置の実施の形態について図面を参照しながら説明す
る。
【００１０】この実施の形態は、シグマデルタ（ΣΔ）
変調処理により得られた１ビットディジタルオーディオ
信号に歪み（Distortion）処理のような特殊効果処理を
施す特殊効果処理装置である。
【００１１】この特殊効果処理装置は、図１に示すよう
に、入力される１ビットディジタルオーディオ信号を例
えば１６ビットのようなマルチビット信号に変換するビ
ット長変換器８と、このビット長変換器８からのマルチ
ビット出力に対して積分器を用いて再度シグマデルタ変
調処理を施す再ΣΔ変調器９と、この再ΣΔ変調器９内
で上記マルチビット出力を積分する後述するリミッタ付
第１積分器のリミット値を制御するリミット値制御器１
０とを備えてなる。
【００１２】ビット長変換器８に入力する１ビットディ
ジタルオーディオ信号は、図２に示すようなΣΔ変調器
により生成される。このΣΔ変調器は入力端子１を介し
た入力オーディオ信号を加算器２を通じて積分器３に供
給する。積分器３からの信号は、比較器４に供給され、
例えば入力オーディオ信号の中点電位（“０Ｖ”）と比
較されて１サンプル期間毎に１ビット量子化される。こ
こで、サンプル期間の周波数（サンプリング周波数）
は、従来の４８ＫＨｚ，４４．１ＫＨｚに対して、その
６４倍或いは１２８倍とされる。この量子化データが１
サンプル遅延器６に供給されて１サンプル期間分遅延さ
れる。この遅延データが１ビットディジタル／アナログ
（Ｄ／Ａ）変換器７を通じて加算器２に供給されて、入
力端子１からの入力オーディオ信号に加算される。これ
によって比較器４は、出力端子５から上記入力オーディ
オ信号がΣΔ変調された１ビットディジタルオーディオ
信号を出力する。
【００１３】ビット長変換器８は、上記１ビットディジ
タルオーディオ信号を１６ビットのマルチビットデータ
に変換してから再ΣΔ変調器９に供給する。
【００１４】再ΣΔ変調器９は、リミッタ付の積分器を
５個備えてなる５次（段）のΣΔ変調器として図１に示
すように構成されている。ビット長変換器８からの１６
ビット信号は、加算器１１を介してリミッタ付第１積分
器１２で積分され、第１係数乗算器１３で例えば１／１
６という係数を乗算されて第２段目に供給される。この
第２段目への入力信号は加算器１４を介してリミッタ付
第２積分器１５で積分され、第２係数乗算器１６で１／
８という係数を乗算されて第３段目に供給されれる。ま
た、第３段目への入力信号は第３段目の加算器１７を介
してリミッタ付第３積分器１８により積分され、第３係
数乗算器１９で１／４という係数を乗算されて第４段目
に供給される。また、第４段目の入力信号は加算器２０
を介してリミッタ付第４積分器２１で積分され、第４係
数乗算器２２で１／２を乗算されて第５段目に供給され
る。第５段目への入力信号は加算器２３を介してリミッ
タ付第５積分器２４により積分された後、１ビット量子
化器２５で量子化されて１ビットディジタルオーディオ
信号とされて出力されると共に、ビット長変換器２６で
１６ビット信号とされ上記加算器１１、加算器１４、加
算器１７、加算器２０及び加算器２３に帰還される。
【００１５】リミット値制御器１０は操作パネルから中
央処理装置（ＣＰＵ）を介して供給されるエフェクト制
御信号に応じてリミッタ付第１積分器１２のリミッタの
リミット値を制御する。
【００１６】リミッタ付第１積分器１２、リミッタ付第
２積分器１５、リミッタ付第３積分器１８、リミッタ付
第４積分器２１及びリミッタ付第５積分器２４は、再Σ
Δ変調器９の発振を防止するために、リミッタ機能を備
えている。
【００１７】特に、この特殊効果処理装置では、リミッ
タ付第１積分器１２のリミッタのリミット値をエフェク
ト制御信号に応じてリミット値制御器１０により制御し
ている。
【００１８】リミッタ付第１積分器１２は、図３に示す
ように、加算器２８とシフト演算器２９とリミッタ３０
とからなり、リミッタ３０で制限された出力を加算器２
８に帰還している。
【００１９】この特殊効果処理装置の動作について図４
を参照しながら説明する。ΣΔ変調器９にはビット長変
換器８の出力となるビット長変換信号（１６ビット信
号）ＳMが供給される。ビット長変換信号ＳMには、ビッ
ト長変換器２６を介したフィードバック信号が加算器１
１により加算される。そして、リミッタ付第１積分器入
力信号ＳIとしてリミッタ付第１積分器１２に入力され
る。
【００２０】このリミッタ付第１積分器入力信号Ｓ
Iは、加算器２８、シフト演算器２９を介することによ
って振幅レベルが最大振幅レベルとされるリミッタ入力
値ＳLとなる。
【００２１】そこで、この特殊効果処理装置では、リミ
ット値制御器１０が操作パネルによる操作に対応したエ
フェクト制御信号ＳEのオンのタイミングに基づいてリ
ミット値ＳDを生成し、上記リミッタ３０に供給してい
る。
【００２２】するとリミッタ３０は、リミッタ入力値Ｓ
Lの斜線部を制限したリミッタ付第１積分器出力信号ＳO
を出力する。
【００２３】このリミッタ付第１積分器出力信号Ｓ
Oは、第１係数乗算器１３で上記係数が乗算され、さら
に図１に示した後段の各部に供給された後、１ビットデ
ィジタルオーディオ信号として出力される。
【００２４】例えば、図２に示したΣΔ変調器からの１
ビット入力信号の低域アナログ信号成分が図５に示すよ
うな波形である場合、エフェクト制御信号ＳEのオンの
タイミングによりリミッタリミット値ＳDがリミッタ３
０に供給されると、上記再ΣΔ変調器９から出力される
１ビットディジタルオーディオ出力信号の低域アナログ
信号成分は最大振幅付近で積分器内の値がリミット値に
張り付くため、エフェクト制御信号のオンのタイミング
以降低域アナログ信号成分がクリップした信号波形とな
る。
【００２５】したがって、この特殊効果処理装置によれ
ば、簡単な構成により１ビットディジタルオーディオ信
号に直接、最大振幅レベルをクリップするような特殊効
果処理を施すことができる。
【００２６】また、本発明に係る特殊効果処理装置は図
６に示すような他の実施の形態としてもよい。この他の
実施の形態もΣΔ変調処理により得られた１ビットディ
ジタルオーディオ信号に歪み（Distortion）処理のよう
な特殊効果処理を施す特殊効果処理装置である。
【００２７】この特殊効果処理装置は、図６に示すよう
に、入力される１ビットディジタルオーディオ信号を例
えば１６ビットのようなマルチビット信号に変換するビ
ット長変換器３１と、このビット長変換器３１からのマ
ルチビット出力に対して積分器を用いて再度シグマデル
タ変調処理を施す再ΣΔ変調器３２とを備えてなる。
【００２８】再ΣΔ変調器３２は積分器を５個備えてな
る５次（段）のΣΔ変調器として構成されるが、特に、
その内の第１の積分器にエフェクト制御器を備えさせエ
フェクト制御器付第１積分器３４としている。
【００２９】このエフェクト制御器付第１積分器３４
は、操作パネルからＣＰＵを介して供給されるエフェク
ト制御信号に応じて、入力されるマルチビット信号に特
殊効果処理を施す。このエフェクト制御器付第１積分器
３４については後述する。
【００３０】ΣΔ変調器３２に供給されたビット長変換
器３１からの１６ビット信号は、加算器３３を介してエ
フェクト制御器付第１積分器３４で積分され、第１係数
乗算器３５で例えば１／１６という係数を乗算されて第
２段目に供給される。この第２段目への入力信号は加算
器３６を介して第２積分器３７で積分され、第２係数乗
算器３８で１／８という係数を乗算されて第３段目に供
給される。また、第３段目への入力信号は第３段目の加
算器３９を介して第３積分器４０により積分され、第３
係数乗算器４１で１／４という係数を乗算されて第４段
目に供給される。また、第４段目の入力信号は加算器４
２を介して第４積分器４３で積分され、第４係数乗算器
４４で１／２を乗算されて第５段目に供給される。第５
段目への入力信号は加算器４５を介して第５積分器４６
により積分された後、１ビット量子化器４７で量子化さ
れて１ビットディジタルオーディオ信号とされて出力さ
れると共に、ビット長変換器４８で１６ビット信号とさ
れ上記加算器３３、加算器３６、加算器３９、加算器４
２及び加算器４５に帰還される。
【００３１】エフェクト制御器付第１積分器３４は、図
７に示すように、加算器５１とシフト演算器５２とエフ
ェクト制御器５３とを備えてなる。
【００３２】エフェクト制御器５３は、上記エフェクト
制御信号のオンのタイミングでエフェクトレベルＳNを
狭くする方向に設定するエフェクトレベル設定器５７
と、シフト演算器５２から供給される積分値ＳGが上記
エフェクトレベルＳN以上になった場合にエフェクトレ
ベルオーバー検出信号ＳDを出力するエフェクトレベル
オーバー検出器５５と、上記エフェクトレベルオーバー
検出信号ＳDに応じて上記積分値ＳGに特定のエフェクト
用オフセット値ＳJを加算器５４により加えてやるエフ
ェクト用オフセット値制御器５６とを備えてなる。
【００３３】この図６、及び図７に示す特殊効果処理装
置の動作について図８を参照しながら説明する。加算器
３３を介してエフェクト制御器付第１積分器３４に入力
される信号ＳIが図８に示すような波形である場合、シ
フト演算器５２から出力される積分値は同図ＳGのよう
な波形となる。
【００３４】ここで、操作パネルによる操作に対応した
エフェクト制御信号ＳEのオンのタイミングに基づいて
エフェクトレベル設定器５７がエフェクトレベルＳNを
設定すると、エフェクトレベルオーバー検出器５５はエ
フェクトレベル検出信号ＳDを出力する。
【００３５】このエフェクトレベル検出信号ＳDに応じ
てエフェクト用オフセット値制御器５６は、エフェクト
用オフセット値ＳJを加算器５４を介して上記積分値ＳG
に加える。
【００３６】このため、エフェクト制御器５３は、図８
に示すように、最大振幅レベル付近を縮小したような出
力ＳOを出力する。
【００３７】このエフェクト制御器付第１積分器出力Ｓ
Oは、第１係数乗算器３５で上記係数が乗算され、さら
に図６に示した後段の各部に供給された後、１ビットデ
ィジタルオーディオ信号として出力される。
【００３８】したがって、この特殊効果処理装置によれ
ば、簡単な構成により１ビットディジタルオーディオ信
号に直接、最大振幅レベルを圧縮したような特殊効果処
理を施すことができる。
【００３９】なお、上記実施の形態、及び他の実施の形
態では、リミッタ付第１積分器１２、及びエフェクタ制
御器付第１積分器３４を制御した場合について説明した
が、２段目以降の積分器にも適切なリミット値、及びエ
フェクトレベル値により積分値制御処理を施してもよ
い。
【００４０】また、上記実施の形態、及び他の実施の形
態では、既にΣΔ処理を施して得られた１ビットディジ
タルオーディオ信号をビット長変換器８、及びビット長
変換器３１を介して入力したが、アナログオーディオ信
号を直接、再ΣΔ変調器９、及び再ΣΔ変調器３２に入
力しても、適切なリミット値、及びエフェクトレベルに
制御することができ、上記それぞれの特殊効果処理を施
すことができる。
【００４１】
【発明の効果】本発明に係る特殊効果処理装置は、１ビ
ットディジタル信号をマルチビット信号に変換する変換
手段からのマルチビット出力に対し、再シグマデルタ変
調手段が積分器を用いて再度シグマデルタ変調処理を施
し、リミット値制御手段が上記積分器のリミット値を制
御するので、簡単な構成により１ビットディジタル信号
に直接、特殊効果処理を施すことができる。
【００４２】また、本発明に係る特殊効果処理装置は、
１ビットディジタル信号をマルチビット信号に変換する
変換手段からのマルチビット出力に対し、再シグマデル
タ変調手段が積分器を用いて再度シグマデルタ変調処理
を施すが、その際の積分値を制御手段が制御するので、
簡単な構成により１ビットディジタル信号に直接、特殊
効果処理を施すことができる。
【図面の簡単な説明】
【図１】本発明に係る特殊効果処理装置の実施の形態の
概略構成を示すブロック図である。
【図２】図１に示した実施の形態に入力される１ビット
ディジタルオーディオ信号を生成するΣΔ変調器の構成
を示すブロック図である。
【図３】図１に示した実施の形態に用いられるリミッタ
付第１積分器の詳細な構成を示すブロック図である。
【図４】上記実施の形態の動作を説明するためのタイミ
ングチャートである。
【図５】上記実施の形態による効果を説明するための波
形図である。
【図６】本発明に係る特殊効果処理装置の他の実施の形
態の概略構成を示すブロック図である。
【図７】上記他の実施の形態に用いられるエフェクト制
御器付第１積分器の詳細な構成を示すブロック図であ
る。
【図８】上記他の実施の形態の動作を説明するためのタ
イミングチャートである。
【符号の説明】
８ ビット長変換器、９ 再ΣΔ変調器、１０ リミッ
ト値制御器、１２ リミッタ付第１積分器

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 シグマデルタ変調処理により得られた１
    ビットディジタル信号に特殊効果処理を施す特殊効果処
    理装置において、 上記１ビットディジタル信号をマルチビット信号に変換
    する変換手段と、 上記変換手段のマルチビット出力に対し積分器を用いて
    再度シグマデルタ変調処理を施す再シグマデルタ変調手
    段と、 上記再シグマデルタ変調手段の上記積分器のリミット値
    を制御するリミット値制御手段とを備えることを特徴と
    する特殊効果処理装置。
  2. 【請求項２】 上記再シグマデルタ変調手段は複数の積
    分器を備えてなり、上記リミット値制御手段は上記複数
    の積分器の内の少なくとも一つの積分器のリミット値を
    制御することを特徴とする請求項１記載の特殊効果処理
    装置。
  3. 【請求項３】 上記１ビットディジタル信号は、アナロ
    グオーディオ信号にシグマデルタ変調処理を施して得ら
    れた１ビットディジタルオーディオ信号であることを特
    徴とする請求項１記載の特殊効果処理装置。
  4. 【請求項４】 シグマデルタ変調処理により得られた１
    ビットディジタル信号に特殊効果処理を施す特殊効果処
    理装置において、 上記１ビットディジタル信号をマルチビット信号に変換
    する変換手段と、 上記変換手段のマルチビット出力に対して積分器を用い
    て再度シグマデルタ変調処理を施す再シグマデルタ変調
    手段とを備え、 上記積分器が出力する積分値を上記再シグマデルタ変調
    手段内で上記積分器に接続される制御手段により制御す
    ることを特徴とする特殊効果処理装置。
  5. 【請求項５】 上記制御手段は、特殊効果処理用の基準
    レベルを超えた上記積分値にオフセット値を加えること
    により該積分値を制御することを特徴とする請求項４記
    載の特殊効果処理装置。
  6. 【請求項６】 上記再シグマデルタ変調手段は複数の積
    分器を備えてなり、その内の少なくとも一つの積分器の
    積分値を上記制御手段によって制御することを特徴とす
    る請求項４記載の特殊効果処理装置。
  7. 【請求項７】 上記制御手段は、特殊効果処理用の基準
    レベルを超えた上記積分値にオフセット値を加えること
    により該積分値を制御することを特徴とする請求項６記
    載の特殊効果処理装置。
JP19754596A 1996-07-26 1996-07-26 特殊効果処理装置 Expired - Fee Related JP3593805B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP19754596A JP3593805B2 (ja) 1996-07-26 1996-07-26 特殊効果処理装置
US08/887,324 US5859603A (en) 1996-07-26 1997-07-02 Signal processing apparatus and method for sound field processing of ΣΔ modulated digital signal
KR1019970031293A KR100519682B1 (ko) 1996-07-26 1997-07-07 시그마-델타변조디지털신호의음계처리를위한신호처리장치및방법
US08/895,996 US6064700A (en) 1996-07-26 1997-07-17 1-bit digital signal processing device, recording device, and reproducing device
EP97305525A EP0821491B1 (en) 1996-07-26 1997-07-23 Signal processing apparatus and method for sound field processing of sigma-delta modulated digital signal
DE69719124T DE69719124T2 (de) 1996-07-26 1997-07-23 Signalverarbeitungsapparat und Verfahren zur Schallfeldverarbeitung von Sigma-Delta modulierten Digitalsignalen
CN97116142A CN1096149C (zh) 1996-07-26 1997-07-26 供声场处理∑△调制过的数字信号的信号处理设备和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19754596A JP3593805B2 (ja) 1996-07-26 1996-07-26 特殊効果処理装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004204717A Division JP3794420B2 (ja) 2004-07-12 2004-07-12 デルタシグマ変調装置

Publications (2)

Publication Number Publication Date
JPH1039886A true JPH1039886A (ja) 1998-02-13
JP3593805B2 JP3593805B2 (ja) 2004-11-24

Family

ID=16376270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19754596A Expired - Fee Related JP3593805B2 (ja) 1996-07-26 1996-07-26 特殊効果処理装置

Country Status (6)

Country Link
US (2) US5859603A (ja)
EP (1) EP0821491B1 (ja)
JP (1) JP3593805B2 (ja)
KR (1) KR100519682B1 (ja)
CN (1) CN1096149C (ja)
DE (1) DE69719124T2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216916A (ja) * 2007-03-07 2008-09-18 Faith Inc 波形生成装置、音源用シンセサイザ
JP2015519020A (ja) * 2012-05-24 2015-07-06 ホーホシューレ、フューア、アンゲバント、ビッセンシャフテン、ミュンヘンＨｏｃｈｓｃｈｕｌｅ Ｆｕｅｒ Ａｎｇｅｗａｎｄｔｅ Ｗｉｓｓｅｎｓｃｈａｆｔｅｎ Ｍｕｅｎｃｈｅｎ 可変の供給電圧のためのスイッチング増幅器

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6234658B1 (en) * 1996-06-07 2001-05-22 Duality Semiconductor, Inc. Method and apparatus for producing signal processing circuits in the delta sigma domain
FR2787880B1 (fr) * 1998-12-29 2001-03-02 Schlumberger Ind Sa Dispositif et procede de mesure ultrasonore de debit de fluide comportant un convertisseur analogique numerique sigma-delta passe bande
ATE376690T1 (de) * 1999-03-17 2007-11-15 Powerprecise Solutions Inc System und verfahren zur herstellung eines schaltungslayouts zur implementierung von analogsignalverarbeitung in der delta-sigma- domain
JP3632840B2 (ja) 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
US6515604B2 (en) * 2000-04-17 2003-02-04 Tripath Technology, Inc. Mixed signal processing unit with improved distortion and noise characteristics
US7123177B2 (en) * 2000-11-17 2006-10-17 Broadcom Corporation System and method for stabilizing high order sigma delta modulators
EP1573420A4 (en) * 2001-07-13 2006-11-15 Cirrus Logic Inc CIRCUITS, SYSTEMS, AND METHODS FOR VOLUME ADJUSTMENT IN 1-BIT FORMAT DIGITAL HIGH FIDELITY SYSTEMS
US7183954B1 (en) 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
TW513861B (en) * 2001-12-27 2002-12-11 Ind Tech Res Inst Improved third order sigma-delta modulator
TW543304B (en) * 2002-02-19 2003-07-21 Ind Tech Res Inst Four order sigma-delta modulator
JP3858785B2 (ja) * 2002-08-09 2006-12-20 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法
JP4214850B2 (ja) * 2002-08-20 2009-01-28 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法
KR100475091B1 (ko) * 2002-08-30 2005-03-10 삼성전자주식회사 광디스크 시스템에서의 데이터 슬라이서 및 그 방법
US6864812B1 (en) * 2004-02-05 2005-03-08 Broadcom Corporation Hardware efficient implementation of finite impulse response filters with limited range input signals
US7125328B1 (en) * 2005-09-10 2006-10-24 Michael Hacikyan Glass grinding bit
US9214147B2 (en) * 2012-06-11 2015-12-15 William R. Price Audio signal distortion using a secondary audio signal for enhanced control of psycho-acoustic and musical effects
JP2015099964A (ja) * 2013-11-18 2015-05-28 ソニー株式会社 信号処理装置、信号処理方法及びコンピュータプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129311A (ja) * 1990-09-19 1992-04-30 Matsushita Electric Ind Co Ltd ミューティング装置
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
US5225787A (en) * 1991-05-10 1993-07-06 U.S. Philips Corporation Sampling frequency converter including a sigma-delta modulator
US5241310A (en) * 1992-03-02 1993-08-31 General Electric Company Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking
JPH05304475A (ja) * 1992-04-10 1993-11-16 Nec Corp ノイズシェイパ
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5497152A (en) * 1993-09-13 1996-03-05 Analog Devices, Inc. Digital-to-digital conversion using non-uniform sample rates
US5617088A (en) * 1994-01-26 1997-04-01 Sony Corporation Sampling frequency converting device and memory address control device
JP3576208B2 (ja) * 1994-06-24 2004-10-13 Ｎｅｃインフロンティア株式会社 Ｄｓｐによるビットレート切換機能付データ圧縮方法および装置
JPH08172359A (ja) * 1994-12-20 1996-07-02 Sony Corp シグマデルタ信号の処理装置
JPH08274646A (ja) * 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
JP4150084B2 (ja) * 1995-11-24 2008-09-17 ソニー株式会社 ディスク記録媒体
US5793316A (en) * 1995-12-27 1998-08-11 Sony Corporation Digital signal processing method and apparatus
US5742246A (en) * 1996-03-22 1998-04-21 National Science Council Stabilizing mechanism for sigma-delta modulator
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator
US5880980A (en) * 1996-09-30 1999-03-09 Rockwell International Corporation Distributed decimation sample rate conversion

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008216916A (ja) * 2007-03-07 2008-09-18 Faith Inc 波形生成装置、音源用シンセサイザ
JP4554629B2 (ja) * 2007-03-07 2010-09-29 株式会社フェイス 波形生成装置、音源用シンセサイザ
JP2015519020A (ja) * 2012-05-24 2015-07-06 ホーホシューレ、フューア、アンゲバント、ビッセンシャフテン、ミュンヘンＨｏｃｈｓｃｈｕｌｅ Ｆｕｅｒ Ａｎｇｅｗａｎｄｔｅ Ｗｉｓｓｅｎｓｃｈａｆｔｅｎ Ｍｕｅｎｃｈｅｎ 可変の供給電圧のためのスイッチング増幅器

Also Published As

Publication number Publication date
JP3593805B2 (ja) 2004-11-24
EP0821491B1 (en) 2003-02-19
EP0821491A2 (en) 1998-01-28
KR980012966A (ko) 1998-04-30
EP0821491A3 (en) 1999-09-29
KR100519682B1 (ko) 2005-12-09
CN1175819A (zh) 1998-03-11
CN1096149C (zh) 2002-12-11
DE69719124T2 (de) 2003-12-04
DE69719124D1 (de) 2003-03-27
US6064700A (en) 2000-05-16
US5859603A (en) 1999-01-12

Similar Documents

Publication Publication Date Title
JP3593805B2 (ja) 特殊効果処理装置
US5079551A (en) ΔΣ digital-to-analog converter with bit grouping by significance for reducing feedback computation time
US5030952A (en) Sigma-delta type analog to digital converter with trimmed output and feedback
US20030031245A1 (en) Modulator for digital amplifier
JPH08274646A (ja) ディジタル信号処理方法及び装置
JPH09266447A (ja) 語長変換装置及びデータ処理装置
US4831464A (en) Signal recording conditioning device
JP3334413B2 (ja) ディジタル信号処理方法及び装置
JP2002314425A (ja) デルタシグマ変調装置及び方法、並びにデジタル信号処理装置及び方法
JP4339490B2 (ja) 信号処理装置
KR19980020740A (ko) 디지탈/아날로그(d/a)변환장치
US7068196B2 (en) Digital signal processing device and digital signal processing method
JP3807036B2 (ja) ディジタルデータ処理装置及び方法
US6990152B2 (en) Digital signal processing device and a method and a Δ-σ sigma modulator using the same method
JP3794420B2 (ja) デルタシグマ変調装置
JP3103908B2 (ja) デジタル／アナログ変換回路
JPH04331517A (ja) 信号加算装置および信号加算方法
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ
JP3047368B2 (ja) Ａ／ｄコンバータ回路
JPH1075177A (ja) ディジタルフィルタ装置及び信号処理方法
JP3870575B2 (ja) デルタシグマ変調装置及び方法、並びにディジタル信号処理装置
JP2002344320A (ja) ディジタル信号処理装置及びディジタル信号処理方法
JPH07297646A (ja) デジタル／アナログ変換回路
JPH04331516A (ja) 信号乗算装置および信号乗算方法
JP3193499B2 (ja) 信号処理装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040608

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040823

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080910

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090910

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees