KR980012966A - 시그마-델타 변조 디지털신호의 음계처리를 위한 신호처리장치 및 방법 - Google Patents

시그마-델타 변조 디지털신호의 음계처리를 위한 신호처리장치 및 방법 Download PDF

Info

Publication number
KR980012966A
KR980012966A KR1019970031293A KR19970031293A KR980012966A KR 980012966 A KR980012966 A KR 980012966A KR 1019970031293 A KR1019970031293 A KR 1019970031293A KR 19970031293 A KR19970031293 A KR 19970031293A KR 980012966 A KR980012966 A KR 980012966A
Authority
KR
South Korea
Prior art keywords
signal
integrator
bit
limit value
output
Prior art date
Application number
KR1019970031293A
Other languages
English (en)
Other versions
KR100519682B1 (ko
Inventor
마사요시 노구찌
겐 이찌무라
Original Assignee
이데이 노브유끼
소니 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이데이 노브유끼, 소니 가부시끼가이샤 filed Critical 이데이 노브유끼
Publication of KR980012966A publication Critical patent/KR980012966A/ko
Application granted granted Critical
Publication of KR100519682B1 publication Critical patent/KR100519682B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/30Compression; Expansion; Suppression of unnecessary data, e.g. redundancy reduction
    • H03M7/3002Conversion to or from differential modulation
    • H03M7/3004Digital delta-sigma modulation
    • H03M7/3013Non-linear modulators

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Electrophonic Musical Instruments (AREA)

Abstract

본 발명은 진폭제한을 위해 변조 1비트 디지털신호를 제한하려는 목적으로, 1비트 디지털신호가 일시적 으로 다중 비트 신호로 변환되는 신호처리방법 및 장치에 관한 것이다 변환된 다중 비트 신호를 재양자화 하기 위해,

Description

시그마-델타 변조 디지털신호의 음계처리를 위한 신호처리장치 및 방법
본 발명은 』리변조로 얻어진 1비트 디지털신호에 특별한 효과 처리를 하기 위한 특별효과터리장치에 관 한 것 이 다
변조 고속 1비트신호는 44.IkH7의 64배와 동일한 샘플링주파수 및 1비트의 데이터길이와 같은 매우 높은 샘플링 주파수와 짧은 데이터워드길이의 형태이고, 따라서 종래의 디지털오디오에 지금가지 사용된 44.IkH7와 동일한 샘플링 주파수와 16비트의 데이터워드길이를 갖는 일명 다중비트디지털신호에 비해 넓은 송 신주파수범위를 나타낸다 20kHB의 오디오범위는 44.IkH7의 64배와 동일한 오버샘플링주파수보다 훨씬 낮고 따라서 높은 동적범위를 보증한다 이 특징은 고음질 레코더나 데이터송신에 적용하는 데 활용될 수 있다.
변조 그 자체를 사용하는 회로소자는 새로운 기술이 아니고, 상기 회로구조가 IC완성에 제공되므로 자주 A/D변환기에 사용되고 아날로그디지털변환기를 비교적 쉽게 생산할 수 있도록 한다. 변조신호는 아 날로그오디오신호를 변환하기 위한 더 간단한 구조를 갖는 아날로그저역필터를 통해 통과될 수 있다.
한편, 디지털오디오 에디터(Editor)에 필수적인, 왜곡처리와 같은 특별한 효과처리를 고속 1비트오디오신호에 바로 적용하기는 어려웠다. 따라서 특별한 효과처리를 아날로그 신호에 적용하고 변조에 의해 처리된 아날로그신호를 고속1비트신호로 변환하는 것 외에는 대안이 없다.
한편, 상기한 방법에 의한 특별 효과처리로 처리된 고속 1비트오디오신호를 생성하기 위해, 아날로그 오디 -7.신호에 특별 효과처리를 적용하는데 아날로그 이펙터(B◎ector) 장치가 필요하다. 한편, 만약 1비트 켱태의 오디오신호가 특별 효과처리로 처리되면, 이것은 특별 효과처리와 』리변조가 적용될 필요가 있는 아날로그 -프디오신호로 변환되는 것이 필요하고, 따라서 회로구조가 복잡하게 된다.
또한, 상기 1비트신호는 순간적으로 아날로그 오디오신호로 변환되어 1비트 오디오신호에 적합한 신호질을 저하시킨다.
따라서 본 발명의 목적은 간단한 구조로 1비트 디지털신호에 특별 효과처리를 바로 적용할 수 있는 특별 효과장치를 제공하는 것이다.
도 1은 발 발명의 제 1실시예에 의한 신호처리장치의 블록도이다.
도 2는 본 발명을 구체화하는 변조기 의 블록도이다.
도 3은 도 1에 나타난 신호처리장치의, 리미터와 결합되는, 적분기의 상세한 구조를 나타내는 블록도이다.
도 4a는 비트길이변환기에 의해 변환된 것으로서 비트길이변환신호(S7)를 나타낸다,
도 4b는 리미터를 가진 제 1적분기로 입력되는 신호(Si)를 나타낸다.
도 4c는 리미터를 가진 제 1적분기에서 제한 제어되는 리미터입력값(5,)을 나타낸다,
도 4d는 리미터 입력값(5,)에 제한터리를 하기 위한 트리거로서의 효과제어신호 (5,)를 나타낸다.
도 4e는 리미터를 갖춘 제 1적분기에 의괘 출력된 신호(S7)를 나타낸다,
도 5a는 리미터입력 77(5,)에 제한처리를 하기 위한 트리거로서의 효과제어신호(5,)를 나타낸다,
도 5b는 리미터의 제란값(Se)을 나타낸다.
도 5c는 1비트 트리거로서의 효과제어신호(SE)로 제한터리된 디지털오디오입력신호의 저범위 아날 로그신호성분을 나타낸다.
도 6은 본 발명의 제 2실시예로서 신호처리장치의 블록도를 나타낸다. 도 7은
도 7에 나타난 신호처리장치의. 효과제어기를 갖춘, 제 1적된기의 상세한 구조를 나타내는 블록도이다.
도 8a는 효과제어기를 갖춘 제 1적분기로 입력되는 신호(5,)를 나타낸다,
도 8b는 효과제어 기를 갖춘 제 1적분기에서 제한제어된 제 1적분기의 적분값(S7)을 나타낸다.
도 8c는 제 1적분기의 적분된 값(57)에 제한터리를 하기 위 한 트리거로서 효과제어신호(57)를 나타낸다.
도 8d는 효과레벨 오버검출신호(Se)를 나타낸다. 도 8e는 효과레 벨 오버검출신호(57)에 따른 제 1적분기의 적된값(S7)에 더해지는 오프셋(Offset)값을 나타낸다, 도 8f는 효과 제어기를 갖춘 제 1적분기에 의해 출력된 신호(So)를 나타낸다.
* 도면의 주요부분에 대한 부호설명
8 : 비트길이변환기 9,32 : 길 외재변조기
10 : 제한같제어기 13,35 : 곱셈기
2,11,33 : 가산기
본 발명에 의하면 1비트 디지털신호를 다중비트신호로 변환하기 위한 변환수단과, 상기 변환수단에 의해 변환된 것으로서 다중비트신호를 재변조하기 위한 적분기를 포함하는 재변조수단과, 재변조수단을 구성하는 적분기의 제한값을 제어하기 위한 제한값 제어수단을 포함하는 변조로 얻어진 1비트디지털 신호를 음계처리하기 위한 신호처리장치가 제공된다
본 발명에 의한 특별 효과처리 장치에 있어서, 1비트디지털신호를 다중비트로 변환하는 변환수단의 다중비트출력은 ◎닌재변조수단의 적분기에 의해 』쿄재변조되고 적분기의 제한값은 제한값제어수단에 의해 제어 되어 특별 효과처리는 1비트 디지털신호에 간단한 구조로 바로 적용될 수 있다.
또한, 본 발명에 의한 특별 효과처리장치에 있어서 1비트 디지털신호를 다중비트 신호로 변환하기 위한 변환수단의 다중비트 출력은 』닌재변조수단의 적분기에 의해 』리재변조되고 적분값은 제어수란에 의해 제 어되어서, 특별 효과처리는 또란 간단한 구조로 1비트 디지털신호에 바로 적용될 수 있다.
도면을 참고로, 본 발명에 의한 특별효과처리장치의 바람직한 실시예가 상세하게 설명될 것이다 본 실시예는 상기 왜곡처리와 같은, 특별 효과처리를 닐쿄변조에 의해 얻어진 1비트 디지털오디오신호에 적용하기 위한 특별 효과처리 장치를 나타낸다.
도 1을 참고하면, 이 특별 효과 장치는 입력 1비트 디지털오디오신호를 16비트 신호와 같은 다중 비트 신 호로 변환하기 위한 비트 길이 변환기(8)와, 제 2 통교변조를 적분기를 사용하여 상기 비트길이 변환기(8)로 부터 출력된 다중 비트에 적용하기 위한 길긴재변조기(9)와, 이후에 설명될 것터럼, 리미터(limiter)와 결합되는, 길스재변조기(9)내에 다중 비트출력을 적분하기 위한 제 1적분기의 제한값을 제한하기 위한 제한값제 어 기 (17)를 포함한다.
비트 길이 변환기(8)로 입력된 1비트 디지털오디오신호는 도 2에 나타난 』쿄변조기에서 발생된다. f ?변조기는 가산기(2)를 통해 입력단자(1)로 입력된 입력오디오신호를 적될기(3)로 라우트(route)한다. 적분기 (3)로◎터의 신호는 예를들어, 매 샘플링 주기마다 1비트 양자화를 수행하기 위한 입력오디오신호의 뉴트럴 포인트 포텐셜(neutral point potential)( "0" V)과의 비교를 위한 비교기(4)로 공급된다 샘플링주기의 주 파수(샘플링주파수)는 종래의 주파수인 48kH? 또는 44.IkH7의 64배 또는 128배가 되도록 설정된다. ':7기 ':?자화데이터는 1샘플링주기만픔 지연되도록 1샘플지연부(6)로 공급된다. 이 지연데이터는 1비트 디지털아날로 그(D/A)변환기(7)를 통해 입력단자(1)로부터의 입력오디오신호에 함해지기 위해 가산기(2)로 보내진다. 이것 으로 비교기(4)는 입력오디오신호로부터 닐리변조 1비트 디지털 오디오신호를 출력단자(5)를 통해 출력한다.
비트길이변환기(7)는 1비트 디지털오디오신호를 닝리재변조기(9)로 라우트된 16비트 다중 비트 데이터로 변 환한다
◎스재변조기(9)는 도 1에 나타난 것처럼. 리미터를 갖춘 5개의 적분기를 가지는 5단계 』교재변조기로서 구성된다. 비트 길이 변환기(8)로부터의 16비트 신호는 리미터를 갖는 적분기(12)에 의해 가산기(11)를 통해 적분되어 제 1계수 곱셈기(13)에 의해 1/16과 같은 계수로 곱해져서 제 2단계로 공급된다. 제 2단계로의 입 력신호는 리미터를 갖는 적분기(15)에 의해 가산기(14)를 통해 적분되어 제 2계수 곱셈기(16)에 의왜 1/7과 같은 계숙로 곱해져서 제 3단계적된기로 공급된다. 제 3단계의 입력신호는 가산기(17)를 통해 리미터를 갖는 적분기(17)에 의해 적분되고 제 3계수 곱셈기(19)에 의해 1/4와 같은 계수에 의해 곱해져서 제 4단계 적된 기로 공급된다. 제 4단계의 입력신호는 가산기(77)를 통해 리미터를 갖는 적분기(21)에 의해 적분되고 제 4계수 곱셈기(22)에 의해 1/2와 같은 계수에 의해 곱해져서 제 5단계적분기로 공급된다. 제 5딘계의 입력신 호는 가신기(23)를 통해 리미터를 갖는 적분기(24)에 의해 적분되진 1비트 양자화기(75)에 의왜 출력된 1비트 디지털오디오신호로 양자화된다. 1비트 디지털오디_8_신호는 또한 비트 길이 변환기(26)에 의왜 16비트 신 호로 변환되어 가산기(11, 14, 17, 20, 23)로 귀환된다.
제한값제어기(17)는 제 1적분기(12)의 리미터의 제한값을 제어하기 위한 중앙터리부(CPU)를 통괘 작동패널 로부터 공급된 효과제어신호에 반응한다.
리미터를 갖춘 제 1 내지 제 5적분기(12, IS, 18, 21, 24)의 리미터의 기능은 길닌재변조기 의 진동을 방지하는 것 이 다.
특히, 본 특별 효과 처리장치는 효과제어신호에 반응하는 제한값제어기(10)에 의해 제 1적분기(12)의 리미터 의 제한값을 제어란다 ·
도 3을 참고하면, 리미터를 갖는 제 1적분기(12)는 가산기(27), 이상기(29), 리미터(30)로 구성되고, 리미터 (30)에 의해 제한된 출력을 가산기(28)로 귀환하기 위한 구성이다. 도 3에서, 리미터를 갖는 제 3 및 제 4적분 기는 도면을 간단히 하기 위해 나타내지 않았다.
특별효과처리장치의 작동은 도 4a 내지 4e를 참고로 설명된다. 닐리재변조기(9)에는 비트길이 변환신호 (16비트 신호)(SH)가 공급되고, 이것은 도 4a에 나타난 것터럼, 비트길이변환기(8)의 출력이 된다. 러미터를 갖 는 제 1적분기(12)의 입력신호(5,)는 리미터를 갖는 제 1적분기(12)로 입력된다.
리미터를 갖는 제 1적분기(12)의 입력신호(5,)는 가산기(28)와 이상기(70)를 통해 라우트되어 도 4c에 나타난것처럼, 최대진폭레벨을 갖는 리미터 입력값(5,)이 된다.
본 특별효과처리장치에서, 리미터같제어기(10)는 효과제어신호(SE)의 도 44에 나타난 것터럼, 작동패널에 의 해 제한값제어기(10)의 작동에 따라 은-타이밍에 의거한 제한간(SD)을 발생시키고, 이 제한갈(57)을 리미터(37)로 라우트한다.
그러면 리미터(30)는 리미터를 가진 제 1적분기(12)의 출력신호(50)를 출력한다. 출력신호(S7)는 도 4에 나 타난 것처럼 잘려진 부분을 어둡게 나타내었다.
그리고나서 리미터를 갖는 제 1적분기(12)의 출력신호(So)는 제 1계수 곱셈기(13)에 의해 상기 계수로 곱해 지고, 도 1에 나타난 아래쪽 성분으로 라우트되어 1비트 디지털오디오신호로서 출력된다.
만약 고 2에 나타난 』교변조기로부터의 1비트 입력신호의 저범위 아날로그 신호성분이 도 5에 나타난 것 과 같은 파형을 갖는다면, 리미터 제한값(Se)은 효과제어신호(57)의 온- 타이밍에 리미터(30)로 공급되고. 적분 기를 통과한 』외재변조기(9)로부터의 1비트 입력신호의 저범위 아날로그신호성분은 제한값을 초과하는 최대 진폭부분을 가지고, 따라서 저범위 아날로그신호성분은 효과제어신호의 온-타이밍에서 터럼 잘려진 파형을 갖 는다
따라서, 븐 특별 효과처리장치에 있어서, 특별효과 처리는 간단한 구조에 의해 1비트 디지털오거오신호에 바로 적용될 수 있다.
본 발명에 의한 특별효과 처리장치는 도 6에 나타난 것처럼 구성될 수도 있다. 이 또하나의 구조는 또한 』리변조에 의해 얻어진 1비트 디지털 오디오신호에 왜곡터리와 같은 특별 효과터리를 적용하기 위한 특별 효과 티 리 장치 이 다.
도 7을 참고하면, 특별 효과티리장치는 입력 1비트 디지털 _프디오신호를 16비트 신호와 같은 다중 비트신호 로 변환하기 위한 비트 길이 변환기(31)와 적분기를 사용하여 비트길이 변환기(31)의 다중비트 출력을 』리재 변조하기 위한 닐리재변조기(32)를 가진다
』교재변조기(32)는 5개의 적분기를 갖는 5단계 닐 닌변조기로서 구성된다.
특히, 제 1적렬기늘 효과제어기를 갖는 제 1적분기(34)로서 제공되도록 효과f71어기를 가진다
효과제어 기를 갖는 제 1적분기(34)는 입력 다중비트신호에 특별 효과터리를 적용하기 위해 CPU를 통해 작 동패널로부터 공급된 효과제어신호에 반웅한다. 효과제어기를 갖는 제 1적분기(34)가 다음으로 설명될 것이 다.
비트길이 변환기(31)로◎터 공급된 16비트 신호는 효과제어기를 갖는 제 1적분기(34)에 의해 가산기(33)를 통해 적분되고 예를 들어 1/17치 계수를 갖는 제 1계수 곱셈기(35)에 의해 곱해져서 제 2단계로 공급된다. 이 제 2단계의 입력신호는 제 2적분기에 의해 가산기(36)를 통해 적분되고, 예를 들어 1/8의 계수로 제 2계수 곱 셈기(38)에 의해 곱해걱서, 제 」단계로 공급된다. 제 3단계의 입력신호는 제 3적분기(40)에 의해 제 3단계 가 산기(39)를 퉁해 적분되고 예를 들어, 1/4의계수로 제 3계수 곱셈기(41)에 의해 곱해져서, 제 4단계로 공급된 다. 제 5단계의 입력신호는 제 5적분기(46)에 의해 가산기(45)를 통해 적분되고 1비트 양자화기(47)에 의해 출 .력된 1비트 디지털오디오신호로 양자화 된다. 1비트 디지털오디 오신호는 77한 비트 길이 변환기(48)에 의해 16비트 신호로 변환되어 가산기(33, 36, 39, 42, 45)로 귀환된다.
효과제어기를 갖는 제 1적분기(34)는 도 7에 나타난 것처럼, 가산기(51), 이상기(52), 효과제어기(53)을 가진 다.
효과제어기(53)는 효과제어신호의 온-타이밍에서 좁게하는 방향으로 효과레벨(SN)을 설정하기 위한 효과레 벨설정부(57)와, 이상기(52)로◎터 공급된 적분값(S7)이 효과레벨(57)을 초과할 경우에 효과레벨 오버검출신호 (Se)를 출력하기 위한 효과레벨 오버검출기(55)를 가진다. 효과제어기(53)는 또한 특정 효과 오프셋값(5,)을 가산기(54)에 의해 적분값(7)에 가산하기 위해 효과레벨 오버검출신호(Se)에 반웅하는 효과 오프셋갈 제어기 (56)를 가진다. 도 6 밋 도 7에 나타난 특별 효과처리장치의 작동이 도 8a 내지 8f를 참고로 설명된다. 만약 효과제어기를 갖는 제 1적분기(34)에 가산기(3)를 통해 입력된 입력신호(Sl)가 도 8a에 나타난 파령을 가지면, 이상기(52)에 의해 출력된 적분값(7)은 도 8b에 나타난 것과 같은 파형을 가진다.
만약 효과레벨설정부(57)가 효과제어신호(57)의 온 타이밍에 따른 효과레벨(57)을 작동패널에 의한 작동에 따라 설정하면, 효과레벨 오버검출기(55)는 도 84에 나타난 효과 레벨 검출신호(Se)를 출력한다.
효과 오프셋값 제어기(56)는 이 효과레벨 검출신호(Se)에 반웅하여 효과 오프셋값(5,)을 가산기(54)를 통해 적 분값(5,)에 가산한다.
따라서 효과제어기(53)는 도 7f에 나타난 것처럼, 명확히 감소된 최대진폭부분의 비어있는 부분을 갖는 출력을 한다.
효과제어기를 갖는 제 1적분기(34)의 출력(So)은 상기 계수를 갖는 제 1계수 곱셈기(35)에 의해 곱해지고 따 라서 도 6에 나타난 아래쪽 성분에 공급되어 1비트 디지털 오디오신호로서 출력된다.
따라서, 간단한 구조를 가지는 본 특별 효과 처리장치에 있어서, 1비트 디지털 오디오신호는 명확하게 압 축된 최대진폭레벨의 특별 효과로 바로 처리될 수 있다.
리미터를 갖는 제 1적분기(12)와 효과제어기를 갖는 제 1적분기(34)가 상기 제 1 및 제 2실시예에서 제어 되었지만, 적분값 제어 처리는 마찬가지로 적절한 제찬값과 효과레벨갈을 사용하는 제 2 및 그 이상의 적분 기에도 적용될 수 있다.
또한, 상기 제 1 및 제 2실시예에서, 처리된 1비트 디지털 오디오신호는 비트길이 변환기(8 및 31)를 통해 특별 효과 장치로 입력된다. 또한, 아날로그 오디오신호는. 목적으로 하는 특별 효과 처리 작동을 실행하기 위한 적당한 제한값과 적당한 효과 레벨로 제어하기 위한 재변조기(9)로 바로 공급될 수 있다.

Claims (6)

  1. 변조로 얻어진 1비트 디지털 신호를 음계처리하기 위한 신호처리장치에 있어서, 1비트 디지털신호를다중비트 신호로 변환하기 위한 변환수단과 상기 변환수단에 의해 변환된 것처럼 다중비트 신호를 재변 조하기 위한 적분기를 포함하는 재변조수단과,상기 재변조수단을 구성하는 적분기의 제한값을 제어 하기 위한 제한값제어수단과를 포함하여 구성된 것을 특징으로 하는 신호처리장치.
  2. 제 1항에 있어서, 재변조수단을 구성하는 상기 적분기는 다수의 적분기의 다단계접속으로서 구성되고 상기 제한값제어수단에 의해 제어되는 적분기는 적어도 다단계적분기 중 하나인 것을 특징으로 하는 신호처리 장치.
  3. 제 1항에 있어서, 상기 제한값제어수단은 제어 적분기의 출력의 신호레벨이 소정의 레벨을 초과하는지 여부를 판단하기 위한 신호레벨결정수단을 포함하고, 만약 제어 적분기의 출력의 신호레벨이 상기 신호레벨판정수단에 의해 소정의 레벨을 초과한다고 판단하면, 제어적분기의 출력의 신호레벨은 오프셋되는 것을 특징으 로 하는 신호처리장치.
  4. 』리변조로 얻어진 1비트 디지털신호를 음계처리하기 위한 신호처리방법에 있어서, 1비트 디지털신호를 다중 비트신호로 변환하는 단계와, 상기 변환수단에 의해 변환된 것으로서 다중비트 신호를 』리재변조하는 단계와, 길닌재변조시에 로 교재변조기를 구성하는 적분기의 제한값을 제어하는 단계와,를 포함하여 구성된 것을 특징으로 하는 신호터리방럽.
  5. 제 4항에 있어서, 상기 』스변조수단을 구성하는 상기 적분기는 다수의 적분기의 다단계접속으로서 구성 되고 제한값이 제한되는 적분기는 적어도 다단계 적분기 중 하나인 것을 특징으로 하는 신호처리방법.
  6. 제 4항에 있어서, 제한값이 제한되는 적분기의 출력의 신호레벨이 소정의 레벨을 초과했는지를 판단하는 단계와, 만약 제어된 적분기의 출력의 신호레벨이 소정의 레벨을 초과했다고 판단되면 제어된 적분기의 출력의 신호레벨을 오프셋(offset)하는 단계와, 를 더 포함하여 구성된 것을 특징으로 하는 신호처리방법
    ※ 참고사항 : 최초출원 내용에 의해 공개하는 것임.
KR1019970031293A 1996-07-26 1997-07-07 시그마-델타변조디지털신호의음계처리를위한신호처리장치및방법 KR100519682B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP96-197545 1996-07-26
JP19754596A JP3593805B2 (ja) 1996-07-26 1996-07-26 特殊効果処理装置
JP96-202176 1996-07-31

Publications (2)

Publication Number Publication Date
KR980012966A true KR980012966A (ko) 1998-04-30
KR100519682B1 KR100519682B1 (ko) 2005-12-09

Family

ID=16376270

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970031293A KR100519682B1 (ko) 1996-07-26 1997-07-07 시그마-델타변조디지털신호의음계처리를위한신호처리장치및방법

Country Status (6)

Country Link
US (2) US5859603A (ko)
EP (1) EP0821491B1 (ko)
JP (1) JP3593805B2 (ko)
KR (1) KR100519682B1 (ko)
CN (1) CN1096149C (ko)
DE (1) DE69719124T2 (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6234658B1 (en) * 1996-06-07 2001-05-22 Duality Semiconductor, Inc. Method and apparatus for producing signal processing circuits in the delta sigma domain
FR2787880B1 (fr) * 1998-12-29 2001-03-02 Schlumberger Ind Sa Dispositif et procede de mesure ultrasonore de debit de fluide comportant un convertisseur analogique numerique sigma-delta passe bande
ATE376690T1 (de) * 1999-03-17 2007-11-15 Powerprecise Solutions Inc System und verfahren zur herstellung eines schaltungslayouts zur implementierung von analogsignalverarbeitung in der delta-sigma- domain
JP3632840B2 (ja) 2000-02-28 2005-03-23 シャープ株式会社 プリチャージ回路およびそれを用いた画像表示装置
US6515604B2 (en) * 2000-04-17 2003-02-04 Tripath Technology, Inc. Mixed signal processing unit with improved distortion and noise characteristics
US7123177B2 (en) * 2000-11-17 2006-10-17 Broadcom Corporation System and method for stabilizing high order sigma delta modulators
EP1573420A4 (en) * 2001-07-13 2006-11-15 Cirrus Logic Inc CIRCUITS, SYSTEMS, AND METHODS FOR VOLUME ADJUSTMENT IN 1-BIT FORMAT DIGITAL HIGH FIDELITY SYSTEMS
US7183954B1 (en) 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
TW513861B (en) * 2001-12-27 2002-12-11 Ind Tech Res Inst Improved third order sigma-delta modulator
TW543304B (en) * 2002-02-19 2003-07-21 Ind Tech Res Inst Four order sigma-delta modulator
JP3858785B2 (ja) * 2002-08-09 2006-12-20 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法
JP4214850B2 (ja) * 2002-08-20 2009-01-28 ソニー株式会社 ディジタル信号処理装置及びディジタル信号処理方法
KR100475091B1 (ko) * 2002-08-30 2005-03-10 삼성전자주식회사 광디스크 시스템에서의 데이터 슬라이서 및 그 방법
US6864812B1 (en) * 2004-02-05 2005-03-08 Broadcom Corporation Hardware efficient implementation of finite impulse response filters with limited range input signals
US7125328B1 (en) * 2005-09-10 2006-10-24 Michael Hacikyan Glass grinding bit
JP4554629B2 (ja) * 2007-03-07 2010-09-29 株式会社フェイス 波形生成装置、音源用シンセサイザ
DE102012104488A1 (de) * 2012-05-24 2013-11-28 Hochschule für angewandte Wissenschaften München Geschalteter Verstärker für variable Versorgungsspannung
US9214147B2 (en) * 2012-06-11 2015-12-15 William R. Price Audio signal distortion using a secondary audio signal for enhanced control of psycho-acoustic and musical effects
JP2015099964A (ja) * 2013-11-18 2015-05-28 ソニー株式会社 信号処理装置、信号処理方法及びコンピュータプログラム

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04129311A (ja) * 1990-09-19 1992-04-30 Matsushita Electric Ind Co Ltd ミューティング装置
FI88980C (fi) * 1991-01-09 1993-07-26 Nokia Mobile Phones Ltd Sigma-delta-modulator foer d/a-omvandlare
NL9100379A (nl) * 1991-03-01 1992-10-01 Philips Nv Sigma-deltamodulator.
US5225787A (en) * 1991-05-10 1993-07-06 U.S. Philips Corporation Sampling frequency converter including a sigma-delta modulator
US5241310A (en) * 1992-03-02 1993-08-31 General Electric Company Wide dynamic range delta sigma analog-to-digital converter with precise gain tracking
JPH05304475A (ja) * 1992-04-10 1993-11-16 Nec Corp ノイズシェイパ
US5323158A (en) * 1993-04-06 1994-06-21 Analog Devices, Inc. Switched capacitor one-bit digital-to-analog converter
US5497152A (en) * 1993-09-13 1996-03-05 Analog Devices, Inc. Digital-to-digital conversion using non-uniform sample rates
US5617088A (en) * 1994-01-26 1997-04-01 Sony Corporation Sampling frequency converting device and memory address control device
JP3576208B2 (ja) * 1994-06-24 2004-10-13 Necインフロンティア株式会社 Dspによるビットレート切換機能付データ圧縮方法および装置
JPH08172359A (ja) * 1994-12-20 1996-07-02 Sony Corp シグマデルタ信号の処理装置
JPH08274646A (ja) * 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
JP4150084B2 (ja) * 1995-11-24 2008-09-17 ソニー株式会社 ディスク記録媒体
US5793316A (en) * 1995-12-27 1998-08-11 Sony Corporation Digital signal processing method and apparatus
US5742246A (en) * 1996-03-22 1998-04-21 National Science Council Stabilizing mechanism for sigma-delta modulator
US5682161A (en) * 1996-05-20 1997-10-28 General Electric Company High-order delta sigma modulator
US5880980A (en) * 1996-09-30 1999-03-09 Rockwell International Corporation Distributed decimation sample rate conversion

Also Published As

Publication number Publication date
DE69719124T2 (de) 2003-12-04
CN1175819A (zh) 1998-03-11
US5859603A (en) 1999-01-12
CN1096149C (zh) 2002-12-11
EP0821491B1 (en) 2003-02-19
DE69719124D1 (de) 2003-03-27
KR100519682B1 (ko) 2005-12-09
EP0821491A3 (en) 1999-09-29
JPH1039886A (ja) 1998-02-13
JP3593805B2 (ja) 2004-11-24
US6064700A (en) 2000-05-16
EP0821491A2 (en) 1998-01-28

Similar Documents

Publication Publication Date Title
KR980012966A (ko) 시그마-델타 변조 디지털신호의 음계처리를 위한 신호처리장치 및 방법
US4772871A (en) Delta sigma modulator circuit for an analog-to-digital converter
KR100514340B1 (ko) 디지털 데이터 변환 장치
US6295014B1 (en) System for processing one-bit audio signals
EP0476973A1 (en) Noise shaping circuit
US4620158A (en) PCM signal demodulating circuit
JP3334413B2 (ja) ディジタル信号処理方法及び装置
WO2001065732A3 (en) Application of digital processing scheme for enhanced cable television network performance
US7266152B2 (en) Digital signal processing device and digital signal processing method
KR19980021417A (ko) 아날로그 디지탈(a d)변환장치
JP3858785B2 (ja) ディジタル信号処理装置及びディジタル信号処理方法
CN1112777C (zh) 信号处理方法和装置
EP1130786B1 (en) A digital signal processing device and a method and a delta-sigma modulator using the same method
US5990818A (en) Method and apparatus for processing sigma-delta modulated signals
JPH09307447A (ja) 高次δς変調器とδς変調型コンバータ
JPS63314916A (ja) ゲイントラッキングが改善された、アナログ信号をpcm変換するための回路
JP3794420B2 (ja) デルタシグマ変調装置
JPH04331517A (ja) 信号加算装置および信号加算方法
JP3193499B2 (ja) 信号処理装置
JPH04160822A (ja) D/a変換装置
JPH01202038A (ja) ビット・リダクション方式
JPH04331516A (ja) 信号乗算装置および信号乗算方法
JPS62110329A (ja) A/d変換装置
JPH05160735A (ja) オーバサンプリングa/d変換器用σδ変調器
JP2003179496A (ja) D/aコンバータ回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080813

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee