JPH10335372A - 改良されたパッケージングのための集積回路チップ構造 - Google Patents

改良されたパッケージングのための集積回路チップ構造

Info

Publication number
JPH10335372A
JPH10335372A JP10137237A JP13723798A JPH10335372A JP H10335372 A JPH10335372 A JP H10335372A JP 10137237 A JP10137237 A JP 10137237A JP 13723798 A JP13723798 A JP 13723798A JP H10335372 A JPH10335372 A JP H10335372A
Authority
JP
Japan
Prior art keywords
bonding pad
chip
bonding
pad
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10137237A
Other languages
English (en)
Inventor
Donald R Preslar
アール．プレスラー ドナルド
John C Hale
シー．ヘイル ジョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JPH10335372A publication Critical patent/JPH10335372A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/039—Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0392—Methods of manufacturing bonding areas involving a specific sequence of method steps specifically adapted to include a probing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【解決手段】 集積回路チップは、電気的にそれぞれワ
イヤボンディングパッドおよび該ボンディングパッドよ
り寸法の小さいプローブ接触領域に接続された第一およ
び第二電気的部品を包含する。 【効果】 そのパッドおよび接触領域は電気的に分離さ
れているので、両部品を別々にテストプローブにより電
気的に試験することが出来る。部品を試験した後、ボン
ディングパッドおよびプローブ接触領域は、第一および
第二部品を電気的に接続するために共に電気的に接続さ
れる。電気的接続は、ターミナルワイヤをボンディング
パッドに、同様にそのボンディングパッド内のスペース
を実質的に充填する接触領域からの延長部で、かつター
ミナルワイヤおよびボンディングパッド間に形成される
接続部を下方に横たえるものに対しボンディングするこ
とによって行われる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体デバイスに関し、
特にデバイスのパッケージングに関連する集積回路デバ
イスの半導体チップについての構造に関する。
【０００２】
【従来の技術】数多くのタイプの半導体集積回路（Ｉ
Ｃ）デバイスは１個またはそれ以上の半導体チップを含
んで成り、その各々は互いに、そしてチップ上および内
に相互接続された夥しい電子部品を包含している。構成
部品の様々なものはチップ上の各ボンディングパッドに
電気的に接続されており、このチップにはチップ部品間
ならびに部品およびチップ外部の回路間に電気的接続を
提供するためにターミナルワイヤーが固定されている。
ボンディングパッドは相対的に大きく、そしてチップの
表面積の可成りの部分を占めている可能性がある。或る
場合には、必要とされるボンディングパッドの数がチッ
プのデザインおよび有用性に対し望ましくない制限を強
いている。たとえば、或る種の電源制御アプリケーショ
ンにおいては比較的大きなトランジスタが、チップ外部
のデバイスへの、およびデバイスからの比較的大きな電
流の流れを制御するために、チップ上に設けられてい
る。電流のためのパスは、チップボンディングパッドに
結合された小直径（たとえば、直径２ミル）のターミナ
ルワイヤを経由し、そしてそこから外部の端子に至って
いる。必要とされる大電流の故に、数本のターミナルワ
イヤを並列にして使用せねばならない。一つの応用例に
おいて、たとえば６本のターミナルワイヤが用いられ、
３本のワイヤはトランジスタのソース領域に接続され、
そして３本のワイヤがトランジスタのドレイン領域に接
続される。各ワイヤは、チップ上の導電パスによってト
ランジスタのそれぞれのソースまたはドレイン領域に順
次接続されたそれぞれのボンディングパッドに接続され
る。このような訳で、６個のボンディングパッドがたっ
た１個のトランジスタのために必要とされる。更に、ボ
ンディングパッドはターミナルワイヤへの電流パス内に
直接存在するので、それらはターミナルワイヤに対し低
い抵抗接続を提供するために、適切な寸法を有さねばな
らない。このようにして、６個のボンディングパッドは
チップに関し比較的大量の空間を占め、そして他の電機
部品用の空間の量を減少させる。パワートランジスタに
必要とされる比較的多い数の、比較的大きい寸法のボン
ディングパッドによってもたらされる問題を増加させる
のは、或る場合には、別の電気的端末を必要としないの
で無ければ、部品の独立した試験を行わせるために余分
なボンディングパッドを要することである。
【０００３】図１は、多数の端子リード１０を備えるデ
バイスパッケージ８内に配置された知られたＩＣチップ
６の一部を部分的には構成的に、また部分的には模式図
的に示すものである。このチップは、ソレノイド１２で
あって、パッケージターミナルリード１０に、そしてこ
こから、チップ上のボンディングパッド３０にボンディ
ングされたターミナルワイヤ３２を介してトランジスタ
のドレイン電極２６に接続されるものを経由する電流を
制御するためのパワートランジスタＴ１６を包含してい
る。３個のボンディングパッド３０は、全てトランジス
タのドレイン電極に接続されて、示されている。トラン
ジスタのソース電極２７に接続された他のボンディング
パッドは図示しない。トランジスタＴ１６をターンオン
して制御回路１８の制御下で導電性にすると、たとえば
スイッチを閉じるために電流がソレノイド１２を介して
流れる。トランジスタＴ１６をターンオフすると、ソレ
ノイド１２を流れる電流は停止する。しかしながら、問
題は、ソレノイド電流のターンオフの速度に依存してソ
レノイドコイル内に蓄えられたエネルギーがスパイク電
圧を生成し、これはトランジスタＴ１６の電圧破壊およ
びそれ自体の破壊を生ずるのに充分な振幅を有している
可能性がある。
【０００４】トランジスタＴ１６を保護するために、ツ
ェナダイオード２０およびブロッキングダイオード２４
をチップ上に形成し、そしてそれらはＴ１６のドレイン
電極２６およびゲート電極２２間に直列に接続される。
ツェナダイオードはツェナ電圧（Ｖｚ）であって、トラ
ンジスタＴ１６の破壊電圧（ＢＶ）より可成り低い電圧
で破壊するように設計される。たとえば、ツェナダイオ
ード２０のＶｚは８０ボルトであればよく、またＴ１６
のＢＶは１２０ボルトであればよい。端子１０における
スパイク電圧がツェナダイオード２０の破壊電圧に達
し、および／または超えると、ツェナダイオード２０は
破壊する（が、安全かつ反復可能に）、そしてＶｚおよ
びダイオード２４の順方向電圧（Ｖｆ）により減少され
たスパイク電圧が丁度ターンオフされたトランジスタＴ
１６のゲート電極２２に印加される。次いで、トランジ
スタＴ１６は再びターンオンされるが、トランジスタＴ
１６を接地するためのソース−ドレインパスを介するソ
レノイド誘導電流を消散させるのには将に充分に長い。
チップ製造の間に、ツェナダイオード２０の破壊電圧、
たとえば８０ボルトを試験し、かつトランジスタＴ１６
が若干より高い電圧、たとえば１００ボルトに耐え得る
ことを確証することは望ましい。しかしながら、問題
は、もし、ツェナダイオード２０がチップ上でトランジ
スタ１６のドレイン領域２６に直接接続されていれば、
ドレイン領域２６に対し１００ボルトの試験電圧を印加
することは不可能なことである。それはＴ１６の破壊電
圧の測定を阻止する８０ボルト未満でツェナダイオード
２０が破壊するからである。
【０００５】この問題に対する解決は、図１に示される
ように、ツェナダイオード２０を、ボンディングパッド
３０であって、ドレイン電極２６が接続されているもの
から分離されたボンディングパッド３１に接続すること
である。このようにして、別個のテストプローブ（図示
せず）を、別個および／または独立したトランジスタＴ
１６のＢＶおよびツェナダイオード２０のＶｚの試験の
ために各パッド３０および３１に対し適用出来る。次い
で、試験の後、チップ６をパッケージ８に装着し、かつ
ターミナルワイヤ３２を各ボンディングパッド３０およ
び３１に結合し、そして共通パッケージ端子３４上に終
結させる。図１は、ツェナダイオード２０およびドレイ
ン電極２６を電気的に相互接続するために、ソレノイド
１２について単一の外部接続のみが必要とされるのに対
し、チップに関して最小２個のボンディングパッド３０
および３１が必要とされることを除けば、非常に満足す
べきものである。図１に示すように、比較的大量の電流
をトランジスタＴ１６へ、また該トランジスタから安全
に導くためにはマルチプル・ボンディングパッドおよび
ターミナルワイヤ３２が必要とされる。図１において、
各種のボンディングパッド３０およびツェナダイオード
ボンディングパッド３１からの全てのターミナルワイヤ
３２は同一のパッケージ端子３４に結合されて示されて
いる。しかしながら、問題は、端子３４の寸法制限の故
で、制限された数のターミナルワイヤ３２のみをそれに
対して結合し得るに過ぎず、従って、独立した試験目的
のための別個のボンディングパッド３１に関する必要性
が更に、余分のパッケージ端子であって、これに対し余
分のボンディングパッド３１が接続される可能性のある
ものの使用を要する可能性があることである。
【０００６】
【課題を解決するための手段】本発明は第一および第二
の部品を選択的に接続するための半導体チップ構造を包
含するものであり、これは前記第一の部品と電気的に接
続されたチップ上に形成されるボンディングパッドと、
前記ボンディングパッドよりも小さな寸法のチップ上に
形成された接触領域とを含んで成り、前記接触領域は前
記第二部品に電気的に接続されており、前記接触領域は
前記ボンディングパッドとは別個であり、かつそれから
絶縁されているので、前記部品の各１個を独立に試験す
ることが出来、そして前記接触領域と前記ボンディング
パッドとを電気的に相互接続するために、ボンドワイヤ
を前記接触領域および前記ボンディングパッド双方上に
オーバーラップさせることが出来るように、前記接触領
域が前記ボンディングパッドにごく接近して配置された
部分を有することを特徴としている。
【０００７】本発明は更に、半導体集積回路を製造する
方法を包含しており、これはチップ上に第一および第二
の電気的回路部品を形成する工程と、第一の電気的に導
電性の領域と第二の電気的に導電性の領域にそれぞれ接
続された部品を独立に電気的に試験するためのテストプ
ローブによって前記第一および第二領域の各々を接触さ
せる工程と、次いで前記第一および第二領域を電気的に
相互接続させ、かつターミナルワイヤを前記第一領域に
ボンディングすることによってそれらのための共通端子
を提供する工程とを含んで成り、前記第一部品は前記チ
ップ上の前記第一領域に電気的に接続され、また前記第
二部品は前記第一領域よりも小さい寸法の前記チップ上
の前記第二領域に電気的に接続され、かつ前記第一領域
から電気的に隔離されていることを特徴としている。
【０００８】本発明は一つには、テストプローブによる
電気的接触のためにチップ上に必要とされる面積が、ワ
イヤボンディングパッドのために必要とされるそれより
も狭くてよいという認識中に存在している。従って、従
来技術による構造とは対照的に、本発明で使用するチッ
プ上に、１個のボンディングパッドを１個の部品に対し
提供し、かつ接続すること、またボンディングパッドか
ら電気的に絶縁されている別個であり、かつより小さな
プローブ接触「テスト」領域を、２個の部品の他方に対
し提供し、かつ接続することによって、２個の部品につ
いて別個の試験を行うことが可能となる。従って、両部
品を別々におよび／または独立に試験することが出来
る。部品が試験された後、試験領域およびボンディング
パッドは共に直接チップに対し電気的に接続され、そし
て単一のターミナルワイヤのみが両部品のために共通の
外部接続を提供するために使用される。
【０００９】好ましい実施態様において、プローブ接触
領域およびボンディングパッドは、ターミナルワイヤお
よびボンディングパッド間に形成されたジョイントがプ
ローブ接触領域の一部上に横たわり、かつそれと接触す
るように物理的に配置されているので、それによって二
つの領域は電気的に相互接続される。一実施態様におい
て、ギャップはボンディングパッドの２個所の部分間に
設けられ、そしてプローブ接触テスト領域の一部（また
はテスト領域それ自体）は二つのボンディングパッド部
分に近接するが、離間した関係においてギャップ内に延
びている。部品の試験後、ターミナルワイヤは試験領域
およびボンディングパッドに接続される。事実上、試験
領域またはその延長部は複合ボンディングパッドであっ
て、そのあらゆる部分がターミナルワイヤによって覆わ
れ、かつ電気的に相互連結されたものの一部を形成す
る。この複合ボンディングパッドは、二つのオーバーラ
ップした金属層であって、絶縁材料から成る層によって
部分的に分離されたものから形成すればよい。絶縁層は
複合ボンディングパッドの分離された部分間のギャップ
の下に横たわり、そしてギャップを介して露出していな
ければ、底部金属層の部分上に横たわっている。
【００１０】
【実施の形態】本発明を模式図的で、同様な構成要素を
同様な参照符号で示す添付図面を参照しながら実施例に
より以下に説明するものとする。本発明の一つの特徴に
ついての説明は先ず、図２Ａおよび２Ｂを参照すること
によってもたらされるであろう。図２Ａは本発明による
好ましいアレンジメントを示している。図２Ａにおい
て、トランジスタＴ１６のドレイン電極２６は知られた
タイプの２個のボンディングパッド３０に接続されてい
るが、本発明によって、ドレイン電極２６はまた、「複
合」ボンディングパッド３６に接続されており、このパ
ッドは２個の離間した部分、すなわちドレイン電極２６
に接続された大きい部分４０および該部分４０により実
質的に包囲されているが、小さなギャップ６６によりそ
れから電気的に分離されたより小さな部分を包含してい
る。この小部分４２は「テスト」パッド４６に電気的に
接続されており、これは順次ツェナダイオード２０に接
続される。複合パッド部４０および４２は互いに電気的
に絶縁されているので、別個のテストプローブ（図示せ
ず）であって、それぞれボンディングパッドの大きい部
分４０およびテストパッド４６と接触状態になっている
ものによって、ダイオード２０およびトランジスタＴ１
６の別々の電気的試験が可能である。
【００１１】試験後、チップは図示しないパッケージ内
に装着され、そしてターミナルワイヤはテストパッド４
６ではなくて、各ボンディングパッド３０および３６に
結合される。ボンディングワイヤ（図２においてダッシ
ュ線の円５２により示される）は複合ボンディングパッ
ド３６の両部分４０および４２とオーバーラップし、そ
して接触している結果、二つの部分（従って、ツェナダ
イオード２０およびドレイン電極２６）をチップ上で直
接、かつ図１の従来技術におけるように、余分の第４の
ターミナルワイヤまたは余分のボンディングパッド３０
を用いることなく、電気的に相互接続するものである。
上に述べ、また更に以下で論述するように、テストプロ
ーブはボンディングパッドにおけるよりも遙かに小さな
接触面積を要し、テストパッド４６は典型的なボンディ
ングパッドよりも遙かに小さいものであり、それで非常
に狭い部分、そうでなければチップ表面の不使用部分に
配置することが出来る。図２Ａに例示された発明は出願
人が直面した特定の問題を解決するものであるが、進歩
性のある概念は他の状況においてもまた、利用出来る。
【００１２】図１に関連して説明されたパワートランジ
スタの応用において、主要な問題はチップトランジスタ
Ｔ１６からターミナルワイヤ３２への電流のために低抵
抗パスを提供することである。このことは、先に言及し
たように、ボンディングパッドが少なくともターミナル
ワイヤおよびボンディングパッド間の接続に比較し得る
寸法を有することを要する。図２Ａに示す解決に際し
て、ツェナダイオード接続部４２と比較してボンディン
グパッド３６のドレイン接続部４０が相対的に大きい寸
法であること、ならびに大きな部分４０が小さな部分４
２を実質的に取り囲んでいる（これによって、パッド接
続部に対してワイヤの全周辺領域が実質的に接触してい
る）という事実によって、ドレイン接続ボンディングパ
ッド状態に対する必要な低抵抗ワイヤが成就される。
【００１３】しかし、単に小さなパワー電気信号を伴う
という状態において、図２Ｂに示すアレンジメントを使
用することが出来る。図２Ｂにおいて、たとえばツェナ
ダイオード２０のために別のテストパッドは使用され
ず、それどころかツェナダイオード２０（それ自体、ま
たは何か同様な「第二の」部品）は２個の部分４３およ
び４５であって、等しいか、または異なった寸法であっ
てよいものを含んで構成される複合ボンディングパッド
３７の一部４３に直接接続されている。ボンディングパ
ッド部４５はドレイン電極２６（それ自体、または同様
な「第一の」部品）に接続されている。２個の部分４３
および４５はそれぞれプローブ接触部位として使用する
には十分大きく、そして（第一および第二）部品の試験
の後、それらは、該両部分とオーバーラップし、かつ接
触するターミナルワイヤによって相互接続することが可
能である。しかしながら、ヘビー電流搬送能力は図２Ｂ
のアレンジメントにおいては充分に遂行されない。それ
はトランジスタのドレイン領域をターミナルワイヤに接
続するために、ボンディングパッドの半分４５のみを用
いていることに起因する。
【００１４】本発明の好ましい実施態様の、より詳細な
説明を提供するものとする。図３および図４は、その上
に本発明による構造が配置されている集積回路（ＩＣ）
半導体チップ６ａの小部分を示している。チップの電気
的機能に依存して、図３および図４に示す構造はチップ
の他の部分に沿って折り返すことが可能である。チップ
の他の詳細、たとえば、様々な電子的構成要素およびデ
バイスならびにそれらから調製される回路は知られた半
導体ＩＣテクノロジーに依ればよい。また、図３および
図４に示す構造の製作は以下で説明するが、あらゆる知
られた処理テクノロジーおよび材料を使用することが可
能である。図３および図４に示される構造中に包含され
るのは、複合ボンディングパッド３６、たとえば図２Ａ
中に示されるパッド３６である。パッド３６は、それが
サイト（site）またはランディング（landing ）として
利用でき、それに対して知られたターミナルワイヤが、
知られたボンディング技法たとえば、熱圧縮または超音
波ボンディングを用いて堅固にボンドし得るという点で
知られたボンディングパッドと全く同じように機能す
る。しかし、パッド３６は、２個の離間し、かつ電気的
に分離された部分４０および４２を含むという点で、知
られたボンディングパッドとは異なっている。部分４０
は導電パス４４によってチップ６ａの「第一」部品、た
とえば図２Ａに示すトランジスタＴ１６に接続される。
複合パッド３６は、それに対するターミナルワイヤのボ
ンディング用の従来技術によるボンディングパッドと比
較し得る寸法を有している。更に、チップ部上に配置さ
れているのは、「テストパッド」４６であって、複合ボ
ンディングパッド３６よりも幾分小さく、かつパス４８
を介して「第二」部品（たとえば、図１に示すツェナダ
イオード２０）に電気的に接続されている。複合ボンデ
ィングパッド３６の部分４２は（導電パス５６を介し
て）テストパッド４６に電気的に接続されているが、上
に述べたように、パッド３６の部分４０には接続されて
いない。
【００１５】テストパッド４６は、ボンディングパッド
３６の部分４０から電気的に絶縁されているので、ボン
ディングパッド４０およびテストパッド４６に接続され
た２個の部品のそれぞれは、１本以上のテストプローブ
によって互いに独立して電気的に試験することが出来
る。重要なのは、知られた針状の、テーパーを付したプ
ローブ（たとえば、そのプローブの接触端部における直
径約１．０ミリインチを有するもの）が接触するために
要するスペースの量は、典型的な２．０ミリインチ直径
のターミナルワイヤ（たとえば、図１に示すワイヤ３
２）のボンディングに必要とされる領域よりも遙かに小
さいことである。この寸法における相違は図３中で、試
験手順の間にテストプローブによって接触される２個の
パッド４０および４６上で等しい寸法の領域を示すダッ
シュ線の円５０を用いて表示されており、またダッシュ
線による円５２は部品の試験の後、ターミナルワイヤに
よって接触されるべき複合ボンディングパッド３６の領
域を示している。（典型的に、ワイヤ端部のボンディン
グ圧による拡張に起因してボンディングされたワイヤに
よって調製された接続部はそのワイヤの直径より大き
い。）たとえば、２ミリインチ直径のワイヤは４ミリイ
ンチ直径の接続部を形成することが可能である。ボンデ
ィングパッドは寸法いおいて少なくとも比較可能であ
り、そして好ましくは８ミリインチの並んだ四角なパッ
ドに対して幾分大きいものである。
【００１６】図３中に示すように、パッド４６は複合ボ
ンディングパッド３６のそれよりも非常に小さい寸法を
有することが可能である。それはターミナルワイヤはテ
ストパッド４６にボンディングされる必要がないからで
ある。図１に示す従来技術によるアレンジメントとは対
照的に、本発明により調製されたＩＣによるそれにおい
て、複合ボンディングパッド３６およびテストパッド４
６よって占められる全領域は２個のボンディングパッド
（たとえば、図１の３０および３１）であって、それぞ
れの寸法が図３に示す複合ボンディングパッド３６に等
しいものにより占められる領域よりも遙かに小さい。試
験の後、チップ６ａは次に、たとえばＩＣパッケージ内
に配置され、そして標準のプラクチスに従って、ターミ
ナルワイヤはチップ上のボンディングパッドにボンディ
ングされる。ターミナルワイヤはまた、図３および図４
に示される複合ボンディングパッド３６にもボンディン
グされる。ダッシュラインの円５２によって図３中に示
されるように、ボンディングされたターミナルワイヤは
複合ボンディングパッド３６の両部分４０および４２に
オーバーラップし、かつこれらと接触する。従って、複
合ボンディングパッド３６に対する単一のターミナルワ
イヤのボンディングの際に、該ボンディングパッド３６
のテストパッド４６および部分４０にそれぞれ接続され
た第一および第二部品は共にチップに対し直接電気的に
接続される。
【００１７】図４は複合ボンディングパッド３６が好ま
しくは金属の２層から形成されることを例示している。
たとえば、シリコンから成る典型的な半導体チップはチ
ップ内の様々なドープされた領域ならびにチップの表面
に横たわっている様々な材料から成る層のスタックを含
んでいる。基本的にチップの表面は１以上の封止層によ
って密封包装されており、そして金属から成る様々なパ
スが封止層の表面に配置されている。それぞれドープさ
れた領域の上に横たわるチップ表面の離間領域を接触さ
せるために、金属パスが封止層をハーメチックに通過し
ている。代表的なボンディングパッドは、１以上のチッ
プ封止層の上に横たわるそれぞれの金属パスの端部にお
いて、金属の拡大された領域（たとえば、図１に示す領
域３０）を含んで成る。ボンディングパッドが形成され
た後、チップ加工部材の全表面は比較的厚く、そして比
較的不浸透性のパッシベーション層によって完全にオー
バーコートされる。このチップは最終試験において、更
にプローブされねばならず、そしてチップは結局パッケ
ージ内に装着されるが、その時点でターミナルワイヤは
ボンディングパッドにボンディングされるべきである。
これらの目的のために、ウィンドウが、ボンディングパ
ッドの部分を露出するパッシベーション層を経由して設
けられている。これらのパッシベーション層ウィンドウ
は、溶蝕すべきパッシベーション層のそれらの部分を露
出するために、該パッシベーション層を覆って設けられ
ているエッチング液マスクを経由する対応するウィンド
ウによって形成される。重要なのは、エッチング液マス
クウィンドウがエッチングされたウィンドウによってボ
ンディングパッドエッジの露出を阻止するために、その
ボンディングパッドのエッジの上には横たわらないこと
である。この理由は、ボンディングパッドの金属は用い
られるエッチング工程に対して抵抗性を有しており、そ
れで、パッシベーション層を介して溶蝕されるウィンド
ウがボンディングパッドに達すると、所望するように、
それらを露出させ、この工程は自動的に停止するからで
ある。逆に、もし溶蝕したウィンドウが金属パッドのエ
ッジを越えてオーバーラップすると、エッチングは、そ
れに対してボンディングパッドが配置されている封止層
を経由して継続されることになる。これはチップ表面の
ハーメチックなシールを破壊する可能性がある。
【００１８】さて、図３に示す複合ボンディングパッド
３６に戻ると、ギャップ６６を２個の部分４０および４
２間に慎重に設けて、オーバーラップしているターミナ
ルワイヤによって共に接続されるまで、これら二つの部
分が電気的に互いに分離されることを維持する。もし、
パッド３６の全体が金属の単一層（この種の単一層は典
型的なボンディングパッドにおいて用いられる）から成
る離間部分から簡単に形成され、そしてもし、この種の
単一層がチップの封止層上に横たえられれば、２個のパ
ッド部分４０および４２間のギャップを経由して露出さ
れた封止層のその部分がパッシベーション層エッチング
工程に対して露出されることになるであろう。このよう
な訳で、ギャップ６６の下方に横たわる封止層は損傷さ
れる可能性がある。これは、二つのオーバーラップした
金属層６０および６２（図４）において複合ボンディン
グパッド３６の二つの部分４０および４２を略同一に形
成することによって回避される。図４に示すように、ト
ップ金属層６０における二つの部分４０および４２間の
ギャップ６６は、下層６２における二つの部分４０ａお
よび４２ａ間のギャップ６６ａからオフセットしてい
る。この結果は、上方金属層６０内のギャップ６６がチ
ップ封止層上に横たわるのではなく、下方金属層６２の
連続的部分上に横たわり、これは次いで、パッシベーシ
ョン層エッチング工程に対して保護マスクとして役立つ
ことになる。
【００１９】複合ボンディングパッドについての二つの
金属層形状は図４から明らかである。図３および図４に
示す構造を作成する方法において、金属の第一（下方）
層６２はチップ封止層７２、たとえば二酸化珪素の表面
７０上に堆積される。次いで、第一金属層６２はパター
ニングして基本的に図３に示すように、構造を、但し下
方金属層６２ついてのみ提供する。（図３は実線におい
て上部金属層６０によりもたらされる構造を示してい
る。下方金属層６２によりもたらされるボンディングパ
ッド３６の部分はダッシュ線において示されている。こ
のようにして、テストパッド４６は、延長パス４８およ
び５６、ならびにパス５６の端部における部分４２ａを
含んで形成される。また、第一金属層６２から形成され
るのは、部分４２ａを取り囲むが、ギャップ６６ａによ
りそれから分離されている部分４０ａである。次に、絶
縁材料、たとえば二酸化珪素の薄層７６が図４に示さ
れ、かつ図３中に部分的に示されるように、チップ加工
部材を覆って堆積され、そしてパターニングされる。パ
ターニングされた層７６は、下方金属層６２から形成さ
れた二つの部分４０ａおよび４２ａ間のギャップ６６ａ
を完全にオーバーコートし、そして下方金属層から形成
された部分４０ａおよび４２ａの上面の全てではなく、
若干をオーバーコートする。絶縁層７６は図３におい
て、僅かに部分的に可視であるが、ギャップ６６に隣接
するパッド３６のその部分においてのみ存在する。次
に、金属の第二層６０がチップ加工部材上に堆積され、
そして図３および図４に示す形状にパターニングされ
る。
【００２０】二つのパッド部分４０および４２は上方金
属層６０内に存在し、そしてギャップ６６によって分離
される。しかし、ギャップ６６は、第一層６２内に存在
するギャップ６６ａからオフセットし、かつその上には
横たわらない。更に、図示のように、ギャップ６６は絶
縁層７６の部分上に横たわる。上方層６０をエッチング
して二つの部分４０および４２を分離するギャップ６６
を提供する際、下方層６２を経由するエッチングを阻止
することは重大である。図３および図４に示す状態のチ
ップに関して、チップ加工部材の全体は先に記載したパ
ッシベーション層によってカバーされ、そしてウィンド
ウがパッシベーション層を介してエッチングされて、複
合ボンディングパッド３６ならびにテストパッド４６を
露出する。パッシベーション層の利用およびそのパター
ニング双方は知られているので、この種のパッシベーシ
ョン層は例示しない。ウィンドウをエッチングする際、
自己完結性であるパッシベーション層のエッチングはテ
ストパッド４６の金属層およびボンディングパッド３６
に達する。上方金属層６０の部分４０および４２間のギ
ャップ６６の下に直接横たわっている絶縁層７６の部分
は、パッシベーション層エッチング工程の間におそらく
溶蝕されることになり、ギャップ６６の下に横たわって
いる金属層部分６２はエッチングプロセスを終結し、そ
して下に横たわる封止層７２を保護する。
【００２１】図４において、それから二つの部分４０お
よび４２が形成される上方金属層６０は垂直方向に幾分
不均一に見える。しかし、垂直スケールは甚だしく誇張
されており、そして実際には複合ボンディングパッド３
６の上部表面は、ターミナルワイヤによる適切な接触お
よびそれに対するボンディングのために全く平坦であ
る。更に、ターミナルワイヤおよびパッド３６間の完全
に中実かつ信頼性あるボンドのために、ターミナルワイ
ヤへの実質的に連続的な金属表面として、パッド３６の
上部表面が出現する程、好ましくは、ギャップ６６は小
さい（たとえば、幅６ミクロン）ものとする。
【００２２】
【発明の効果】図３はテストパッド４６に接続されたパ
ッドの部分４２がＴ字形を有することを示している。水
平バーは、テストプローブ（円５０）による接触用の部
分上方の上部４０の寸法を減少させることなく、ターミ
ナルワイヤによる接触のために部分４２の領域を増加さ
せる。集積回路のチップは、それぞれ電気的にワイヤボ
ンディングパッドおよびそのボンディングパッドより小
さな寸法のプローブ接触領域に接続された第一および第
二の電気的構成部品を含んでいる。パッドおよび接触領
域は電気的に分離されているので、両部品を別々にテス
トプローブにより電気的に試験することが出来る。部品
を試験した後、ボンディングパッドおよびプローブ接触
領域は、第一および第二部品を電気的に接続するために
共に電気的に接続される。電気的接続は、ターミナルワ
イヤをボンディングパッドに、同様にそのボンディング
パッド内のスペースを実質的に充填する接触領域からの
延長部で、かつターミナルワイヤおよびボンディングパ
ッド間に形成される接続を下方に横たえるものに対しボ
ンディングすることによって行われる。
【図面の簡単な説明】
【図１】チップ上の２個の部品をチップ外部の端子に電
気的に相互接続するための従来技術によるアレンジメン
トを示す図。
【図２】ＡおよびＢはチップの部分を示し、かつそれぞ
れ第一および第二の構造を示す図。
【図３】図２Ａに示したような構造を含む集積回路の半
導体チップの一部を示す平面図。
【図４】図３の４−４線に沿う横断面図。
【符号の説明】
６ａ ＩＣ半導体チップ ３６ 複合ボンディングパッド ４０、４２ 複合パッド部 ４０ａ、４２ａ 部分 ４４ 導電パス ４６ テストパッド ４８ 延長パス ５０、５２ 円 ５６ 導電パス ６０、６２ 金属層 ６６、６６ａ ギャップ ７６ 二酸化珪素の薄層

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 第一の部品と電気的に接続されたチップ
    上に形成されるボンディングパッドと、 前記ボンディングパッドよりも小さな寸法のチップ上に
    形成された接触領域とを含んで成り、 前記接触領域は
    第二部品に電気的に接続されており、前記接触領域は前
    記ボンディングパッドとは別個であり、かつそれから絶
    縁されているので、前記部品の各１個を独立に試験する
    ことが出来、そして前記接触領域と前記ボンディングパ
    ッドとを電気的に相互接続するために、ボンドワイヤを
    前記接触領域および前記ボンディングパッド双方上にオ
    ーバーラップさせることが出来るように、前記接触領域
    が前記ボンディングパッドにごく接近して配置された部
    分を有することを特徴とする前記第一および前記第二の
    部品を選択的に接続するための半導体チップ構造。
  2. 【請求項２】 前記第一部品が、導電パスの端部を限定
    するゲート電極ならびにソースおよびドレイン電極を有
    するパワートランジスタであり、そして前記第二部品が
    ツェナダイオードを包含し、そして第二部品が接触領域
    およびパワートランジスタのゲート電極間に接続され、
    ここにおいて前記ボンディングパッドが前記接触領域の
    可成りの部分を取り囲んでいる請求項１記載の構造。
  3. 【請求項３】 前記部品の独立の電気的試験のためにチ
    ップ上で互いに電気的に分離されている第一および第二
    電気部品を包含し、前記部品を選択的に電気的相互接続
    し、前記ボンディングパッドは、互いに電気的に分離さ
    れ、かつそれぞれ前記第一および第二部品に対し電気的
    に相互接続される第一および第二の部分を含んで成り、
    そして前記部分は、前記二つの部分を電気的に相互接続
    するための両前記部分へのターミナルワイヤのオーバー
    ラップするボンディングのために互いに隣接しており、
    ここにおいて前記ボンディングパッドの前記第一部分
    が、ターミナルワイヤおよび前記ボンディングパッド間
    に形成された接続部の主要部分を接触させるための前記
    第二部分より大きく、そして前記第一部品は、前記ボン
    ディングパッドの前記第二部分を経由し前記部品を介し
    て導電された電流よりも大きい電流を、前記ボンディン
    グパッドの前記第一部分を経由し該第一部品を介して導
    電することを特徴とする半導体チップ。
  4. 【請求項４】 前記ボンディングパッドの第一部分が略
    完全に前記ボンディングパッドの第二部分を包囲し、こ
    こにおいて好ましくは、前記ボンディングパッドの第一
    部分が前記第一部品の電気的試験用のプローブによる直
    接接触のための寸法を有する非遮断表面積を包含し、そ
    して前記ボンディングパッドの第二部分は、前記第一部
    分の前記非遮断表面積に対する面積において比較し得る
    テストパッドに対し電気的に接続されている請求項３記
    載のチップ。
  5. 【請求項５】 前記ボンディングパッドが、前記ボンデ
    ィングパッドの第一および第二部分を提供するための第
    一ギャップによって区分される金属の第一層を含んで成
    り、前記ギャップは前記二つの部分の一方から電気的に
    分離される金属の第二層の上に横たわり、ここにおいて
    前記ギャップは前記ボンディングパッドの第一および第
    二部分の対面する端縁により形成され、前記第二金属層
    は前記対面する端縁を下方に横たえており、そして第二
    金属および前記対面端縁間に配置された絶縁材料の層を
    包含する請求項３または４記載のチップ。
  6. 【請求項６】 前記第二金属層が第二ギャップによって
    第三および第四部分内に区分され、各部分は前記第一お
    よび第二部分を下方に横たえ、そして前記第一および第
    二部分に対しそれぞれ電気的に接続され、そして前記ギ
    ャップが前記第一ギャップから横方向に離間している請
    求項５記載のチップ。
  7. 【請求項７】 複数個のボンディングパッドに電気的に
    接続される第一部品であって、各ボンディングパッドに
    接続されたターミナルワイヤを経由して電流を前記第一
    部品へ導電するためのものを包含し、前記ボンディング
    パッドの若干のものは、それに対して接続されるターミ
    ナルワイヤのボンディングに関して、金属の非遮断領域
    を構成し、そして隔離された第一および第二部分に区分
    される金属の領域を包含する前記ボンディングパッドの
    １個は、オーバーラップ関係において前記両部分に接続
    されたターミナルワイヤによって電気的に接続され、そ
    して前記第一電気部品は前記ターミナルワイヤの不存在
    において、前記ボンディングパッドの前記第一部分のみ
    に電気的に接続され、その前記第二部分は前記ターミナ
    ルワイヤの不存在において、前記ボンディングパッドの
    第二部分に対し電気的に隔離されている第二部品に電気
    的に接続されることを特徴とする半導体チップ。
  8. 【請求項８】 チップ上に第一および第二の電気的回路
    部品を形成する工程と、第一の電気的に導電性の領域と
    第二の電気的に導電性の領域にそれぞれ接続された部品
    を独立に電気的に試験するためのテストプローブによっ
    て前記第一および第二領域の各々を接触させる工程と、
    次いで前記第一および第二領域を電気的に相互接続さ
    せ、かつターミナルワイヤを前記第一領域にボンディン
    グすることによってそれらのための共通端子を提供する
    工程とを含んで成り、前記第一部品は前記チップ上の前
    記第一領域に電気的に接続され、また前記第二部品は前
    記第一領域よりも小さい寸法の前記チップ上の前記第二
    領域に電気的に接続され、かつ前記第一領域から電気的
    に隔離されていることを特徴とする半導体集積回路を製
    造する方法。
  9. 【請求項９】 共通端子を提供する工程が、前記第一領
    域と、前記第二領域であって、前記第一領域に隣接する
    ものからの延長部とにオーバーラップし、かつ電気的に
    相互接続する接続部によって前記ターミナルワイヤを前
    記チップに対しボンディングする工程と、前記第二領域
    の延長部を形成して前記第一領域の離間した区分間のギ
    ャップ内に延在させ、かつそれを実質的に充填する工程
    とを包含して構成され、前記延長部は前記第一領域と共
    に前記ターミナルワイヤのそれに対しボンディングさせ
    るための実質的に連続するボンディングパッド層を形成
    する請求項８記載の方法。
  10. 【請求項１０】 少なくとも第一および第二電極を備え
    る第一および第二電気回路部品と、 第一および第二部
    品の第一電極を第一の接続点に接続する手段と、第一部
    品の第二電極をボンディングパッドに対し接続する手段
    と、第一部品の第二電極をテストパッドに接続する手段
    とを有し、前記テストパッドは、前記第一部品とは独立
    に第二部品を試験することを可能とするために、前記ボ
    ンディングパッドから電気的に隔離されており、前記テ
    ストパッドは前記ボンディングパッドよりは小さいが、
    それらはごく接近しており、そして前記ボンディングパ
    ッドは、ワイヤ接続してそれらの間の空間を充填するこ
    とによりテストパッドとボンディングパッドを接触可能
    とするために、前記テストパッドの少なくとも一部を取
    り囲んでいることを特徴とする半導体集積回路チップ。
  11. 【請求項１１】 端子リードと、ターミナルワイヤによ
    って前記端子リードに電気的に接続された半導体チップ
    とを含んで成り、前記ターミナルワイヤは前記チップに
    ボンディングされ、そして他の点では別個であり、かつ
    電気的に絶縁される第一および第二ボンディングパッド
    部分間に電気的な相互接続を提供し、これらのボンディ
    ングパッド部分に対しては前記チップ上の第一および第
    二部品が、前記ターミナルワイヤであって、前記２個
    の、他の点では電気的にボンディングパッド部分を絶縁
    するものに亘り、かつ電気的に相互接続させる接続部に
    よってボンディングされた前記ターミナルワイヤと共に
    それぞれ接続されており、各前記部分は前記部品の各一
    方に対して電気的に接続され、ここにおいて前記ボンデ
    ィングパッド部分の第一のものは前記ボンディングパッ
    ドの第二のものより大きく、そしてそれを実質的に包囲
    していることを特徴とする半導体装置。
JP10137237A 1997-05-19 1998-05-19 改良されたパッケージングのための集積回路チップ構造 Pending JPH10335372A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/858,845 US5900643A (en) 1997-05-19 1997-05-19 Integrated circuit chip structure for improved packaging
US08/858845 1997-05-19

Publications (1)

Publication Number Publication Date
JPH10335372A true JPH10335372A (ja) 1998-12-18

Family

ID=25329350

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10137237A Pending JPH10335372A (ja) 1997-05-19 1998-05-19 改良されたパッケージングのための集積回路チップ構造

Country Status (4)

Country Link
US (1) US5900643A (ja)
EP (1) EP0880171A3 (ja)
JP (1) JPH10335372A (ja)
KR (1) KR19980087130A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9922763D0 (en) * 1999-09-28 1999-11-24 Koninkl Philips Electronics Nv Semiconductor devices
US6573584B1 (en) * 1999-10-29 2003-06-03 Kyocera Corporation Thin film electronic device and circuit board mounting the same
US6512289B1 (en) * 2000-05-09 2003-01-28 Xilinx, Inc. Direct current regulation on integrated circuits under high current design conditions
US6624500B2 (en) * 2000-11-30 2003-09-23 Kyocera Corporation Thin-film electronic component and motherboard
US7064447B2 (en) * 2001-08-10 2006-06-20 Micron Technology, Inc. Bond pad structure comprising multiple bond pads with metal overlap
CN1745477A (zh) * 2002-12-20 2006-03-08 先进模拟科技公司 可测试静电放电保护电路
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
US7468543B2 (en) * 2003-09-19 2008-12-23 Kabushiki Kaisha Toshiba Semiconductor device, communication device, and semiconductor device inspecting method
JP4803966B2 (ja) * 2004-03-31 2011-10-26 ルネサスエレクトロニクス株式会社 半導体装置
US7411135B2 (en) * 2004-10-12 2008-08-12 International Business Machines Corporation Contour structures to highlight inspection regions
WO2007114057A1 (ja) * 2006-04-04 2007-10-11 Panasonic Corporation 半導体集積回路装置およびｐｄｐドライバおよびプラズマディスプレイパネル
US8427799B2 (en) 2011-02-04 2013-04-23 Intersil Americas Inc. ESD clamp for multi-bonded pins
JP5730062B2 (ja) * 2011-02-21 2015-06-03 株式会社ジャパンディスプレイ 表示装置
US9224688B2 (en) 2013-01-04 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Metal routing architecture for integrated circuits
CN104538060B (zh) * 2014-12-27 2017-12-26 西安紫光国芯半导体有限公司 一种dram芯片的晶圆级测试结构和测试方法
US10256227B2 (en) * 2016-04-12 2019-04-09 Vishay-Siliconix Semiconductor device having multiple gate pads
EP3285294B1 (en) 2016-08-17 2019-04-10 EM Microelectronic-Marin SA Integrated circuit die having a split solder pad
US11217541B2 (en) 2019-05-08 2022-01-04 Vishay-Siliconix, LLC Transistors with electrically active chip seal ring and methods of manufacture
US11218144B2 (en) 2019-09-12 2022-01-04 Vishay-Siliconix, LLC Semiconductor device with multiple independent gates

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444881A (en) * 1977-09-16 1979-04-09 Nec Corp Electrode wiring structure of integrated circuit
JPS58103147A (ja) * 1981-12-15 1983-06-20 Nec Corp 半導体装置
EP0166112B1 (en) * 1984-04-28 1990-07-04 Sony Corporation Semiconductor device with bonding pads surrounded by source and/or drain regions
JPS62299052A (ja) * 1986-06-18 1987-12-26 Fujitsu Ltd 半導体装置
JPS63283040A (ja) * 1987-05-15 1988-11-18 Toshiba Corp 半導体装置
JPH01217976A (ja) * 1988-02-25 1989-08-31 Nec Corp 縦型電界効果トランジスタおよびその選別・組立方法
JPH01319956A (ja) * 1988-06-21 1989-12-26 Nec Corp 半導体集積回路
JPH05235085A (ja) * 1992-02-26 1993-09-10 Nec Corp 半導体装置
US5381105A (en) * 1993-02-12 1995-01-10 Motorola, Inc. Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit

Also Published As

Publication number Publication date
KR19980087130A (ko) 1998-12-05
EP0880171A3 (en) 1999-06-02
US5900643A (en) 1999-05-04
EP0880171A2 (en) 1998-11-25

Similar Documents

Publication Publication Date Title
JPH10335372A (ja) 改良されたパッケージングのための集積回路チップ構造
KR101203220B1 (ko) 신호 전도를 허용하면서 인터커넥트 패드에 대한 구조적서포트를 제공하기 위한 방법 및 장치
JP4308671B2 (ja) ワイヤボンドパッドを有する半導体装置とその製作方法
US6300146B1 (en) Hybrid package including a power MOSFET die and a control and protection circuit die with a smaller sense MOSFET
US6921979B2 (en) Semiconductor device having a bond pad and method therefor
US20060250139A1 (en) Bond pad structure comprising multiple bond pads with metal overlap
EP0645811B1 (en) Semiconductor device having semiconductor chip with backside electrode
JPS6134967A (ja) Ｖｌｓｉ集積回路装置用の入力保護構成体
JPH09321220A (ja) 薄膜型の静電放電保護構造を有するマイクロエレクトロニクス・デバイス
US5117280A (en) Plastic package semiconductor device with thermal stress resistant structure
US6605873B1 (en) Integrated electronic device comprising a mechanical stress protection structure
JPH02184054A (ja) ハイブリッド型樹脂封止半導体装置
CN101673723B (zh) 使用分立导电层重新选择键合线路径的半导体器件封装
US5923048A (en) Semiconductor integrated circuit device with test element
JP6894544B2 (ja) 半導体装置の製造方法
JP4179491B2 (ja) 半導体装置及びその製造方法、ならびにその特性評価方法
US6724093B2 (en) Semiconductor devices and their manufacture
JPS62183134A (ja) 半導体装置
US5892283A (en) Connection of active circuitry via wire bonding procedure
JP2001284394A (ja) 半導体素子
JP2924107B2 (ja) 半導体装置
US6180964B1 (en) Low leakage wire bond pad structure for integrated circuits
JPS6298633A (ja) 半導体装置
JPH0338052A (ja) 半導体集積回路装置及びその製造方法
JPS62111439A (ja) 半導体装置