JP2924107B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2924107B2 JP2924107B2 JP2173051A JP17305190A JP2924107B2 JP 2924107 B2 JP2924107 B2 JP 2924107B2 JP 2173051 A JP2173051 A JP 2173051A JP 17305190 A JP17305190 A JP 17305190A JP 2924107 B2 JP2924107 B2 JP 2924107B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- semiconductor
- source
- bonding wire
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05556—Shape in side view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体素子チップに
形成する金属電極を改善した半導体装置に関する。
形成する金属電極を改善した半導体装置に関する。
従来の半導体装置では、半導体素子チップに形成した
金属電極と外部リード端子をボンディングワイヤを用い
て電気的に接続する際、電流容量の確保あるいはボンデ
ィングワイヤの抵抗低減を目的として、両者を2本以上
のボンディングワイヤで接続する場合がある。
金属電極と外部リード端子をボンディングワイヤを用い
て電気的に接続する際、電流容量の確保あるいはボンデ
ィングワイヤの抵抗低減を目的として、両者を2本以上
のボンディングワイヤで接続する場合がある。
第5図ないし第7図は、従来の半導体装置、特に縦型
MOSFETの一例であり、第5図は平面図、第6図はそのB
−B線に沿う拡大断面図、第7図は搭載状態の平面図で
ある。これらの図において、N型シリコン基板1にはP
型拡散層2,ゲート酸化膜3,ゲート4,N+型拡散層5からな
る縦型MOSFET素子が配列形成され、その表面の層間絶縁
膜6上にはゲート4につながるゲート電極7と、N+型拡
散層5につながるソース電極8が配設され、裏面にはド
レイン領域としてのN型シリコン基板1につながるドレ
イン電極9が形成されている。
MOSFETの一例であり、第5図は平面図、第6図はそのB
−B線に沿う拡大断面図、第7図は搭載状態の平面図で
ある。これらの図において、N型シリコン基板1にはP
型拡散層2,ゲート酸化膜3,ゲート4,N+型拡散層5からな
る縦型MOSFET素子が配列形成され、その表面の層間絶縁
膜6上にはゲート4につながるゲート電極7と、N+型拡
散層5につながるソース電極8が配設され、裏面にはド
レイン領域としてのN型シリコン基板1につながるドレ
イン電極9が形成されている。
そして、この半導体素子チップCは、金属性リードフ
レーム11のドレイン端子Dと一体の素子搭載部12上に上
に固定され、かつゲート電極7とゲート端子Gとを、ま
たソース電極8とソース端子Sとをそれぞれアルミニウ
ム製のボンディングワイヤ13で接続している。このと
き、ソース電極8とソース端子Sとは2本のボンディン
グワイヤ13で接続している。示す平面図である。
レーム11のドレイン端子Dと一体の素子搭載部12上に上
に固定され、かつゲート電極7とゲート端子Gとを、ま
たソース電極8とソース端子Sとをそれぞれアルミニウ
ム製のボンディングワイヤ13で接続している。このと
き、ソース電極8とソース端子Sとは2本のボンディン
グワイヤ13で接続している。示す平面図である。
上述した従来の縦型MOSFETの場合、ボンディングワイ
ヤ13の電流容量としてφ300μm線を2本使用して、DC5
0Aを確保することができる。
ヤ13の電流容量としてφ300μm線を2本使用して、DC5
0Aを確保することができる。
このような従来の半導体装置では、ソース電極8とソ
ース端子Sとを接続する2本のボンディングワイヤ13の
一方が切断された状態となると、ボンディングワイヤ13
における電流容量が不足することになる。このため、定
格内の条件で電流を流し続けていてもボンディングワイ
ヤ13ないしソース電極8が溶融され、半導体装置がソー
スオープン状態の故障となる場合がある。
ース端子Sとを接続する2本のボンディングワイヤ13の
一方が切断された状態となると、ボンディングワイヤ13
における電流容量が不足することになる。このため、定
格内の条件で電流を流し続けていてもボンディングワイ
ヤ13ないしソース電極8が溶融され、半導体装置がソー
スオープン状態の故障となる場合がある。
特に、前記したφ300μmのアルミニウム製のボンデ
ィングワイヤでは、その最大定格は2本では直流にて50
Aとなるが、1本の場合には直流にて35〜40A程度であ
る。
ィングワイヤでは、その最大定格は2本では直流にて50
Aとなるが、1本の場合には直流にて35〜40A程度であ
る。
このため、2本のボンディングワイヤ13が正しく接続
されいるか否かを検査する必要があり、従来では、自動
特性測定機を用いてドレイン・ソース間のオン抵抗を利
用して検査する方法が提案されている。すなわち、ボン
ディングワイヤ13が1本の場合と2本の場合とのオン抵
抗の差を利用してボンディングワイヤの断線を検出しよ
うとするものである。
されいるか否かを検査する必要があり、従来では、自動
特性測定機を用いてドレイン・ソース間のオン抵抗を利
用して検査する方法が提案されている。すなわち、ボン
ディングワイヤ13が1本の場合と2本の場合とのオン抵
抗の差を利用してボンディングワイヤの断線を検出しよ
うとするものである。
しかしながら、前記したφ300μmのアルミニウム製
のボンディングワイヤの抵抗は1mΩ程度と極めて少な
く、しかも縦型MOSFETのドレイン・ソース間オン抵抗は
少ないものでも20mΩ程度あるので、仮に1本のボンデ
ィングワイヤが断線されたような場合でも、半導体装置
のドレイン・ソース間オン抵抗値の個体差等のため、明
確に判別することは不可能であった。
のボンディングワイヤの抵抗は1mΩ程度と極めて少な
く、しかも縦型MOSFETのドレイン・ソース間オン抵抗は
少ないものでも20mΩ程度あるので、仮に1本のボンデ
ィングワイヤが断線されたような場合でも、半導体装置
のドレイン・ソース間オン抵抗値の個体差等のため、明
確に判別することは不可能であった。
また、エポキシ樹脂等で樹脂封止する構造を有する半
導体装置では、樹脂封止後には外観でボンディングワイ
ヤを確認することができないため、前記した電気的な方
法で検査せざるを得ず、実際にはその検査は不可能に近
いものとなっている。
導体装置では、樹脂封止後には外観でボンディングワイ
ヤを確認することができないため、前記した電気的な方
法で検査せざるを得ず、実際にはその検査は不可能に近
いものとなっている。
本発明の目的は、電気的な方法でボンディングワイヤ
の段線を検査することを可能にした半導体装置を提供す
ることにある。
の段線を検査することを可能にした半導体装置を提供す
ることにある。
本発明の半導体装置は、1つの半導体素子チップに形
成された複数個の半導体素子を複数個の素子毎に複数の
グループに分割し、かつ各グループ毎にグループ内の前
記複数個の半導体素子に接続される電極を形成し、前記
各グループの前記電極をそれぞれ1本のボンディングワ
イヤを用いて同一外部端子に電気接続している。
成された複数個の半導体素子を複数個の素子毎に複数の
グループに分割し、かつ各グループ毎にグループ内の前
記複数個の半導体素子に接続される電極を形成し、前記
各グループの前記電極をそれぞれ1本のボンディングワ
イヤを用いて同一外部端子に電気接続している。
本発明によれば、複数個の半導体素子を分割してそれ
ぞれ独立したボンディングワイヤで接続することで、一
部のボンディングワイヤが断線したときに生じる半導体
装置の特性の変動を利用してボンディングワイヤの断線
状態を検査することが可能となる。
ぞれ独立したボンディングワイヤで接続することで、一
部のボンディングワイヤが断線したときに生じる半導体
装置の特性の変動を利用してボンディングワイヤの断線
状態を検査することが可能となる。
次に、本発明を図面を参照して説明する。
第1図および第2図は本発明の第1実施例を示し、第
1図は半導体素子チップの平面図、第2図はそのA−A
線に沿う拡大断面図である。
1図は半導体素子チップの平面図、第2図はそのA−A
線に沿う拡大断面図である。
この実施例は縦型MOSFETで構成しておりN型シリコン
基板1の能動領域に規則的に配列されたP型拡散層2を
形成し、各P型拡散層2にユニットセルを構成してい
る。この上にゲート酸化膜3を形成し、さらにこの上に
多結晶シリコンを所要パターンに形成してゲート4を形
成する。このゲート4は前記P型拡散層2を囲み、かつ
各ユニットセル間を格子状に連結した形状に形成され
る。
基板1の能動領域に規則的に配列されたP型拡散層2を
形成し、各P型拡散層2にユニットセルを構成してい
る。この上にゲート酸化膜3を形成し、さらにこの上に
多結晶シリコンを所要パターンに形成してゲート4を形
成する。このゲート4は前記P型拡散層2を囲み、かつ
各ユニットセル間を格子状に連結した形状に形成され
る。
また、ゲート4をマスクとしてチャネル領域となるP
型拡散層2を最終形成し、同様にゲート4をマスクとし
てN+型ソース拡散層5を形成する。さらに、CVD法によ
り層間絶縁膜6を成長し、この層間絶縁膜6にはゲート
4、ソース拡散層5にそれぞれ対応する窓を開設し、こ
の窓を含む半導体基板1の上面にアルミニウムを蒸着
し、かつこれをパターン形成することで、ゲート電極7
とソース電極8を形成する。このとき、ソース電極8
は、任意の数のユニットセル毎にグループ分けし、かつ
グループ毎にそれぞれ独立して設けている。この実施例
では、ユニットセルを2分し、第1のソース電極8Aと第
2のソース電極8Bとに分けて構成している。
型拡散層2を最終形成し、同様にゲート4をマスクとし
てN+型ソース拡散層5を形成する。さらに、CVD法によ
り層間絶縁膜6を成長し、この層間絶縁膜6にはゲート
4、ソース拡散層5にそれぞれ対応する窓を開設し、こ
の窓を含む半導体基板1の上面にアルミニウムを蒸着
し、かつこれをパターン形成することで、ゲート電極7
とソース電極8を形成する。このとき、ソース電極8
は、任意の数のユニットセル毎にグループ分けし、かつ
グループ毎にそれぞれ独立して設けている。この実施例
では、ユニットセルを2分し、第1のソース電極8Aと第
2のソース電極8Bとに分けて構成している。
また、半導体基板1の裏面にはドレイン電極9を形成
している。
している。
このように構成された半導体素子チップCは、第3図
に示すように、リードフレーム11のドレイン端子Dと一
体に設けた素子搭載部12上に搭載するとともに、ゲート
電極7とゲート端子Gとの間、第1および第2のソース
電極8A,8Bとソース端子Sとの間をそれぞれアルミニウ
ム製のボンディングワイヤ13で電気接続する。
に示すように、リードフレーム11のドレイン端子Dと一
体に設けた素子搭載部12上に搭載するとともに、ゲート
電極7とゲート端子Gとの間、第1および第2のソース
電極8A,8Bとソース端子Sとの間をそれぞれアルミニウ
ム製のボンディングワイヤ13で電気接続する。
したがって、この構成によれば、縦型MOSFETを動作さ
せた場合、第1および第2のソース電極8A,8Bに対応し
て分割されたユニットセルを流れる電流は、各々の電極
8A,8Bに接続されたボンディングワイヤ13に流れること
になり電流も分割される。
せた場合、第1および第2のソース電極8A,8Bに対応し
て分割されたユニットセルを流れる電流は、各々の電極
8A,8Bに接続されたボンディングワイヤ13に流れること
になり電流も分割される。
このため、ソース電極8A,8Bの一方のボンディングワ
イヤ13が脱落あるいは切断されたような場合には、動作
するユニットセルが制限されるため、電気的な特性が大
きく変動され、この変動は自動特性測定機によって容易
に検出することができる。この実施例では、ユニットセ
ルは1/2に分割されて第1および第2のソース電極8A,8B
に接続されているため、一方のボンディングワイヤ13に
不具合が生じたときには、ドレイン・ソース間の抵抗が
通常の約2倍となる。
イヤ13が脱落あるいは切断されたような場合には、動作
するユニットセルが制限されるため、電気的な特性が大
きく変動され、この変動は自動特性測定機によって容易
に検出することができる。この実施例では、ユニットセ
ルは1/2に分割されて第1および第2のソース電極8A,8B
に接続されているため、一方のボンディングワイヤ13に
不具合が生じたときには、ドレイン・ソース間の抵抗が
通常の約2倍となる。
これにより、樹脂封止型半導体装置のように、外部か
らボンディングワイヤを確認できない半導体装置におい
ても、正確にボンディングワイヤの断線状態を検査する
ことが可能となる。
らボンディングワイヤを確認できない半導体装置におい
ても、正確にボンディングワイヤの断線状態を検査する
ことが可能となる。
第4図は本発明の第2実施例を示す平面図であり、こ
こでは論理回路部と電流制御を行うMOSFETを同一半導体
基板上に配置したパワーICを示している。すなわち、第
4図において、半導体素子チップは、論理回路部21の入
出力用端子として複数個のアルミニウム電極22を有して
いる。また、電流制御を行う縦型MOSFET部は5分割した
アルミニウム電極23A〜23Eを有している。
こでは論理回路部と電流制御を行うMOSFETを同一半導体
基板上に配置したパワーICを示している。すなわち、第
4図において、半導体素子チップは、論理回路部21の入
出力用端子として複数個のアルミニウム電極22を有して
いる。また、電流制御を行う縦型MOSFET部は5分割した
アルミニウム電極23A〜23Eを有している。
この実施例のパワーICの例では、論理回路部は一般的
にφ25〜30μmの金線を用いて、外部リード端子と接続
される。これは、通常のIC組立設備の仕様上、あるいは
アルミニウム電極の面積効率上も優れるからである。
にφ25〜30μmの金線を用いて、外部リード端子と接続
される。これは、通常のIC組立設備の仕様上、あるいは
アルミニウム電極の面積効率上も優れるからである。
一方、電流制御用の縦型MOSFET部も同一線径の金線を
ボンディングワイヤとして使用し、各アルミニウム電極
23A〜23Eに対してそれぞれ接続する。この場合、25〜30
μm径の金線はモールド樹脂の封入工程で切断してしま
う場合があり、本発明を摘要することで、万一発生した
不良品を選別除去する方法が有効となる。
ボンディングワイヤとして使用し、各アルミニウム電極
23A〜23Eに対してそれぞれ接続する。この場合、25〜30
μm径の金線はモールド樹脂の封入工程で切断してしま
う場合があり、本発明を摘要することで、万一発生した
不良品を選別除去する方法が有効となる。
なお、本発明は縦型MOSFETのソース側電極に限られた
ものではないことは言うまでもない。また、使用するボ
ンディングワイヤについても金線,アルミニウム線以外
においても全く同様である。
ものではないことは言うまでもない。また、使用するボ
ンディングワイヤについても金線,アルミニウム線以外
においても全く同様である。
さらに、半導体チップ表面の金属電極の分割方法につ
いてもボンディングワイヤの配置等を考慮すれば種々の
ものが考えられる。
いてもボンディングワイヤの配置等を考慮すれば種々の
ものが考えられる。
以上説明したように本発明は、複数個の半導体素子を
分割してそれぞれ独立した1本のボンディングワイヤで
接続しているので、一部のボンディングワイヤが断線し
たときには動作する素子数が限定されることになり、こ
れによって半導体装置の特性が大きく変動され、この特
性を特性測定機等で検出することで、ボンディングワイ
ヤの断線状態を電気的に容易に検査することが可能とな
る。
分割してそれぞれ独立した1本のボンディングワイヤで
接続しているので、一部のボンディングワイヤが断線し
たときには動作する素子数が限定されることになり、こ
れによって半導体装置の特性が大きく変動され、この特
性を特性測定機等で検出することで、ボンディングワイ
ヤの断線状態を電気的に容易に検査することが可能とな
る。
第1図は本発明の第1実施例の半導体素子チップの平面
図、第2図は第1図のA−A線に沿う拡大断面図、第3
図は第1図の半導体素子チップの搭載状態を示す平面
図、第4図は本発明の第2実施例の平面図、第5図は従
来の半導体素子チップの平面図、第6図は第5図のB−
B線に沿う断面図、第7図は第5図の半導体素子チップ
の搭載状態を示す平面図である。 1……N型シリコン基板、2……P型拡散層、3……ゲ
ート酸化膜、4……ゲート、5……N+型拡散層、6……
層間絶縁膜、7……ゲート電極、8……ソース電極、8A
……第1ソース電極、8B……第2ソース電極、9……ド
レイン電極、11……リードフレーム、12……素子搭載
部、13……ボンディングワイヤ、21……論理回路部、22
……アルミニウム電極、23A〜23E……アルミニウム電
極。
図、第2図は第1図のA−A線に沿う拡大断面図、第3
図は第1図の半導体素子チップの搭載状態を示す平面
図、第4図は本発明の第2実施例の平面図、第5図は従
来の半導体素子チップの平面図、第6図は第5図のB−
B線に沿う断面図、第7図は第5図の半導体素子チップ
の搭載状態を示す平面図である。 1……N型シリコン基板、2……P型拡散層、3……ゲ
ート酸化膜、4……ゲート、5……N+型拡散層、6……
層間絶縁膜、7……ゲート電極、8……ソース電極、8A
……第1ソース電極、8B……第2ソース電極、9……ド
レイン電極、11……リードフレーム、12……素子搭載
部、13……ボンディングワイヤ、21……論理回路部、22
……アルミニウム電極、23A〜23E……アルミニウム電
極。
Claims (2)
- 【請求項1】1つの半導体素子チップに、並列接続され
得る複数個の半導体素子を形成してなる半導体装置にお
いて、前記複数個の半導体素子を複数個の素子毎に複数
のグループに分割し、かつ各グループ毎にグループ内の
前記複数個の半導体素子に接続される電極を形成し、前
記各グループの前記電極をそれぞれ1本のボンディング
ワイヤを用いて同一外部端子に電気接続したことを特徴
とする半導体装置。 - 【請求項2】MOSFETチップに形成した複数個の縦型MOSF
ET素子のソース電極を複数個の素子毎に分割し、各ソー
ス電極をそれぞれ1本のボンディングワイヤによりリー
ドフレームの同一ソース端子に電気接続してなる特許請
求の範囲第1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2173051A JP2924107B2 (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2173051A JP2924107B2 (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0462943A JPH0462943A (ja) | 1992-02-27 |
JP2924107B2 true JP2924107B2 (ja) | 1999-07-26 |
Family
ID=15953307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2173051A Expired - Fee Related JP2924107B2 (ja) | 1990-06-30 | 1990-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2924107B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3311935B2 (ja) * | 1996-08-12 | 2002-08-05 | 株式会社東芝 | 半導体装置およびその計測方法 |
JP4814770B2 (ja) * | 2006-12-01 | 2011-11-16 | パナソニック株式会社 | 半導体集積回路 |
-
1990
- 1990-06-30 JP JP2173051A patent/JP2924107B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0462943A (ja) | 1992-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100731270B1 (ko) | 테스트 가능한 정전기 방전 보호 회로 | |
US9761663B2 (en) | Semiconductor device | |
US8564112B2 (en) | Semiconductor device | |
CN205986805U (zh) | 电路和封装电子器件 | |
US5889308A (en) | Semiconductor device having an electrostatic discharging protection circuit using a non-ohmic material | |
JP2005520342A (ja) | ワイヤボンドパッドを有する半導体装置とその製作方法 | |
JP2019114727A (ja) | パワーモジュールおよび電力変換装置 | |
JPH10335372A (ja) | 改良されたパッケージングのための集積回路チップ構造 | |
US6320241B1 (en) | Circuitry and method of forming the same | |
JP3369391B2 (ja) | 誘電体分離型半導体装置 | |
US11211373B1 (en) | Double-sided chip stack assembly | |
JP2924107B2 (ja) | 半導体装置 | |
JP2014056968A (ja) | 半導体装置とワイヤオープン不良の検出方法 | |
JP2791067B2 (ja) | モノリシック過電圧保護集合体 | |
JP6894544B2 (ja) | 半導体装置の製造方法 | |
JP4179491B2 (ja) | 半導体装置及びその製造方法、ならびにその特性評価方法 | |
JPH08191145A (ja) | 絶縁ゲート型半導体素子およびその製造方法 | |
US5892283A (en) | Connection of active circuitry via wire bonding procedure | |
US4998160A (en) | Substrate power supply contact for power integrated circuits | |
CN113410209B (zh) | 一种修调电路 | |
JP2022044998A (ja) | 半導体装置および半導体装置の検査方法 | |
JPH0338052A (ja) | 半導体集積回路装置及びその製造方法 | |
US6180964B1 (en) | Low leakage wire bond pad structure for integrated circuits | |
CN117059602A (zh) | 半导体器件 | |
JPH11154746A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090507 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |