JPS62299052A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS62299052A
JPS62299052A JP61142536A JP14253686A JPS62299052A JP S62299052 A JPS62299052 A JP S62299052A JP 61142536 A JP61142536 A JP 61142536A JP 14253686 A JP14253686 A JP 14253686A JP S62299052 A JPS62299052 A JP S62299052A
Authority
JP
Japan
Prior art keywords
pad
pattern
resin layer
insulating film
cover film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61142536A
Other languages
English (en)
Inventor
Hidehiko Shiraiwa
英彦 白岩
Masahiro Chijiiwa
千々岩 雅弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61142536A priority Critical patent/JPS62299052A/ja
Publication of JPS62299052A publication Critical patent/JPS62299052A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165Reinforcing structures
    • H01L2224/02166Collar structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 (IR要) 本発明は特に樹脂封止された半導体装置において、 配線パターンのパッド部間のカバー膜表面にリーク電流
が流れて電気的特性を損う問題点を解決するため、 パッド部間にカバー膜を一部施さないパターンを設ける
ことにより、 このパターンにて表面リーク電流が流れるのを阻止する
ようにしたものである。
〔産業上の利用分野〕
本発明は半導体装置、特に、樹脂封止された半導体装置
に関する。半導体装置は今後型に種々の方面で多く用い
られる傾向にあるが、この場合、電気的特性の優れた信
頼性の高い半導体装置が必要とされる。
〔従来の技術〕
第2図は従来の半導体装置の一例の断面図を示す。同図
中、1a、1bはA2配線パターンのパッド部で、PS
G等の層間絶縁膜2の表面に比較的近接して設けられて
いる。3a、3bはボンディングワイヤである。4は例
えばSiN等のカバー膜で、パッド部1a、1bの一部
及び層間絶縁WA2をカバーする。5は樹脂層で、チッ
プ全体を封止する。
〔発明が解決しようとする問題点 ここで、カバー膜4と樹脂層5とは月利の性質上完全に
密着することは少なく、一般に、両者の間には僅かな間
隙が存在すると考えられている。
そこで、一般に、半導体装置メーカ側において耐湿試験
を行なうことがあるが、この場合、この間隙に水分(一
般にイオンを含む)が入り込むと、カバー膜4の表面に
リーク電流が流れる可能性がある。この場合、パッド部
1a、1bはA之であるのでカバー膜4よりは樹脂層5
との密着性が良好であり、この部分は上記のような間隙
を生じることなく、従って、水分が入り込むことはなく
、リーク電流が流れる可能性がない。然るに、ボンディ
ングワイヤ3a、3bとパッド部1a、1bとの接続部
分の面積が大きく、パッド部1a。
1bと樹脂層5との当接部分の面積が少ない場合、上記
間隙を生じない部分が少なくなり、この結果、パッド部
1 a (1b)からカバー膜4の表面を介してパッド
部1b(1a)に微小なリーク電流が流れることになる
このように、従来装置はパッド部1a、lb間にリーク
電流が流れる可能性があり、これにより、電気的特性を
損うことになり、信頼性に欠ける問題点があった。
〔問題点を解決するための手段〕
第1図において、絶縁膜2上でパッド部1aの外側に、
パッド部1aと離間して、表面の一部分6′カバー膜7
を施こさないでその一部分6′にMA脂層5を密着させ
てパターン6を設()てなる。
(作用) パッド部1aの外側にパターン6を設けたため、パター
ン6は樹脂層5と完全に密着することからパターン6と
樹脂層5との間に間隙を生じることはなく、この部分に
水分が入り込むことはなく、パッド部1aとパッド部1
bとの間にリーク電流を生じることはない。
(実施例) 第1図(A)は本発明装置の一実施例の平面図〈樹脂層
5及びボンディングワイヤ3a、3bを省略)、同図(
B)はその断面図を示し、同図中、第2図と同一構成部
分には同一番号を付す。同図中、6はA2等のパッド部
リングパターンで、居間絶縁膜2の表面に例えばパッド
部1aの廻りを包囲するように平面図上略コ字形状に設
けられており、本発明の要部をなす。
7は例えばSiN等のカバー膜で、パッド部1aylb
においてボンディングワイヤ3a。
3bを接続する部分、及び、パッド部リングパターン6
の艮手刀向に沿った中央部分6′のみカバーしないよう
に設けられている。同図(△)中、斜線を施した部分が
、カバー膜7を施こされずに下のパターンが露出してい
る部分である。
樹脂層5はこの斜線部分(下のパターンが露出している
部分)に直接密着する。この場合、A2と樹脂との密着
性はSiO2系膜と樹脂との密着性よりも高いので、パ
ッド部リングパターン6と樹脂層5とは強固に密着する
。また、パッド部リングパターン6の作成はパッド部1
a、1bの作成と同じ工程で行ない得るので、工程数は
従来のものと変りはない。
このように、パッド部1a、lb間にカバー膜7を一部
施さないパッド部リングパターン6を設けたため、第2
図に示す従来のものに比してパッド部1a、ib間にお
いてΔをと樹脂とが密着4る部分(即ら、水分が入り込
まない部分)が1品1所多くなる(露出部分6′)。従
って、たとえ、ボンディングワイヤ3a、3bとパッド
部1a。
1bとの接続部分の面積が大きく、パッド部1a。
1bと樹脂層5との当接部分の面積が少ない場合でも、
第2図に示す従来のものに比してパッド部1a(1b)
からパッド部1b(1a)にかけてリーク電流が流れる
ことはない。
なお、パッド部リングパターン6は必ずしも平面図上略
コ字状である必要はなく、パッド部1aからパッド部1
bへ至る経路上に中に直線状に設けてもよい。
又、パッド部リングパターン6は必ずしもA2である必
要はなく、例えば導電性のないものでもよく、SiO2
系膜以上に樹脂層5と密着性の良好なものであればよい
〔発明の効果〕
本発明によれば、パッド部の外側に樹脂と密着させてパ
ターンを設けたため、この部分に水分が存在することは
なく、従って、パッド部とパッド部との間にリーク電流
が流れることはなく、信頼性の高い装置を得ることがで
きる等の特長を有する。
【図面の簡単な説明】
第1図は本発明装置の一実施例の平面図及びその断面図
、 第2図は従来装置の一例の断面図である。 第1図において、 1a、1bはパッド部、 2は層間絶縁膜、 3a、3bはボンディングワイヤ、 5は樹脂層、 6はパッド部リングパターン、 6′はパッド部リングパターン6の中央部分(露出部分
)、 7はカバー膜である。

Claims (1)

    【特許請求の範囲】
  1. 絶縁膜(2)上にパッド部(1a)を設けて樹脂(5)
    で封止した半導体装置において、該絶縁膜(2)上で該
    パッド部(1a)の外側に、該パッド部(1a)と離間
    して、表面の一部分(6′)カバー膜(7)を施さない
    で該一部分(6′)に上記樹脂(5)を密着させてパタ
    ーン(6)を設けてなることを特徴とする半導体装置。
JP61142536A 1986-06-18 1986-06-18 半導体装置 Pending JPS62299052A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61142536A JPS62299052A (ja) 1986-06-18 1986-06-18 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61142536A JPS62299052A (ja) 1986-06-18 1986-06-18 半導体装置

Publications (1)

Publication Number Publication Date
JPS62299052A true JPS62299052A (ja) 1987-12-26

Family

ID=15317637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61142536A Pending JPS62299052A (ja) 1986-06-18 1986-06-18 半導体装置

Country Status (1)

Country Link
JP (1) JPS62299052A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900643A (en) * 1997-05-19 1999-05-04 Harris Corporation Integrated circuit chip structure for improved packaging
US6034439A (en) * 1998-02-07 2000-03-07 Winbond Electronics Corporation Method and structure for preventing bonding pads from peeling caused by plug process
US7273804B2 (en) * 2003-04-03 2007-09-25 International Business Machines Corporation Internally reinforced bond pads

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900643A (en) * 1997-05-19 1999-05-04 Harris Corporation Integrated circuit chip structure for improved packaging
US6034439A (en) * 1998-02-07 2000-03-07 Winbond Electronics Corporation Method and structure for preventing bonding pads from peeling caused by plug process
US7273804B2 (en) * 2003-04-03 2007-09-25 International Business Machines Corporation Internally reinforced bond pads

Similar Documents

Publication Publication Date Title
US6310421B2 (en) Surface acoustic wave device and method for fabricating the same
KR970063695A (ko) 전자 패키지 및 그의 제조 방법과 정보 처리 시스템
KR970030728A (ko) 수지패키지를 갖는 장치 및 그 제조방법
KR920000128A (ko) 수지 봉지형 반도체장치 및 그 리이드 프레임
KR970077146A (ko) 집적회로 에어 브리지 구조 및 그것을 형성하기 위한 방법
TW360958B (en) Resin sealing type semiconductor device and manufacturing method thereof
JPS62299052A (ja) 半導体装置
CN116190324A (zh) 基于涂层技术的应力消减层
JPS62260343A (ja) 半導体装置
US20200051898A1 (en) Leadframe, Semiconductor Package and Method
JPH0487354A (ja) 半導体装置
JPS5923550A (ja) 樹脂封止半導体装置
JPS62296541A (ja) 樹脂封止型半導体装置
JPH065647A (ja) 半導体装置
JPH02235350A (ja) 半導体装置
JPS63244747A (ja) 樹脂封止型集積回路装置及びその製造方法
JPH02105557A (ja) 樹脂封止型半導体装置
JPS6158248A (ja) 薄型半導体装置
JP2781688B2 (ja) 半導体装置
JPH01128441A (ja) ボンディング用ワイヤ及びワイヤボンディング方法
JPH04151842A (ja) 半導体装置
KR20180011747A (ko) 플렉시블 플랫 케이블
JPS59172756A (ja) 半導体装置
JPH03198356A (ja) 樹脂封止型半導体装置
JPS62111439A (ja) 半導体装置