JPH10289904A - 半導体素子の隔離構造の製造方法 - Google Patents
半導体素子の隔離構造の製造方法Info
- Publication number
- JPH10289904A JPH10289904A JP10066376A JP6637698A JPH10289904A JP H10289904 A JPH10289904 A JP H10289904A JP 10066376 A JP10066376 A JP 10066376A JP 6637698 A JP6637698 A JP 6637698A JP H10289904 A JPH10289904 A JP H10289904A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- nitride
- forming
- nitride film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 238000009413 insulation Methods 0.000 title abstract 2
- 150000004767 nitrides Chemical class 0.000 claims abstract description 69
- 238000000034 method Methods 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 230000004888 barrier function Effects 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 31
- 230000001681 protective effect Effects 0.000 claims description 16
- 230000003647 oxidation Effects 0.000 claims description 12
- 238000007254 oxidation reaction Methods 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000000059 patterning Methods 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 5
- 238000009279 wet oxidation reaction Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 241000293849 Cordylanthus Species 0.000 abstract description 6
- 230000000903 blocking effect Effects 0.000 abstract 1
- 239000010408 film Substances 0.000 description 184
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 210000003323 beak Anatomy 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 208000003443 Unconsciousness Diseases 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000003963 antioxidant agent Substances 0.000 description 1
- 230000003078 antioxidant effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 フィールド酸化膜の成長を効果的にブロッキ
ングしてバーズビークの形成を防止し、かつストレスの
増加を防止し得る半導体素子の隔離構造の製造方法を提
供する。 【解決手段】 半導体基板２１の上面に形成する酸化膜
又は酸窒化膜の代りに、フィールド酸化膜２７を形成す
るための酸化工程を行うとき、該フィールド酸化膜の成
長をブロッキングすべき部分は酸窒化膜２５にて形成
し、その他の部分は酸化膜２２にて形成して、バーズビ
ークの発生及びストレスを減らし得る半導体素子の隔離
構造の製造方法である。
ングしてバーズビークの形成を防止し、かつストレスの
増加を防止し得る半導体素子の隔離構造の製造方法を提
供する。 【解決手段】 半導体基板２１の上面に形成する酸化膜
又は酸窒化膜の代りに、フィールド酸化膜２７を形成す
るための酸化工程を行うとき、該フィールド酸化膜の成
長をブロッキングすべき部分は酸窒化膜２５にて形成
し、その他の部分は酸化膜２２にて形成して、バーズビ
ークの発生及びストレスを減らし得る半導体素子の隔離
構造の製造方法である。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の隔離構
造の製造方法に係るもので、詳しくは、局部シリコン酸
化（Local Oxidation of Silicon；以下、ＬＯＣＯＳと
略称す）隔離構造の半導体素子を形成する時に発生する
バーズビーク（bird's beak)を減らし、ストレスを減少
し得る半導体素子の隔離構造の製造方法に関する。
造の製造方法に係るもので、詳しくは、局部シリコン酸
化（Local Oxidation of Silicon；以下、ＬＯＣＯＳと
略称す）隔離構造の半導体素子を形成する時に発生する
バーズビーク（bird's beak)を減らし、ストレスを減少
し得る半導体素子の隔離構造の製造方法に関する。
【０００２】
【従来の技術】一般に、ＬＯＣＯＳ隔離構造を有する半
導体素子においては、半導体素子のソースとドレイン間
にチャンネルを形成するとき、しきい電圧以上の電圧を
印加しなくてはならず、そのしきい電圧の大きさはゲー
ト酸化膜の厚さに比例するため、フィールド酸化膜の厚
さがゲート酸化膜の厚さよりも約１０倍程度厚い場合、
フィールド酸化膜上に形成したトランジスタをターンオ
ン（turn on)するためには、作用領域上のトランジスタ
をターンオンするための電圧よりも約１０倍の電圧をゲ
ートに印加しなければならない。したがって、作用領域
上のトランジスタをターンオンする電圧をフィールド酸
化膜上のトランジスタのゲートに印加してもトランジス
タはターンオンしないため、半導体素子のセルとセル間
を電気的に隔離することができる。
導体素子においては、半導体素子のソースとドレイン間
にチャンネルを形成するとき、しきい電圧以上の電圧を
印加しなくてはならず、そのしきい電圧の大きさはゲー
ト酸化膜の厚さに比例するため、フィールド酸化膜の厚
さがゲート酸化膜の厚さよりも約１０倍程度厚い場合、
フィールド酸化膜上に形成したトランジスタをターンオ
ン（turn on)するためには、作用領域上のトランジスタ
をターンオンするための電圧よりも約１０倍の電圧をゲ
ートに印加しなければならない。したがって、作用領域
上のトランジスタをターンオンする電圧をフィールド酸
化膜上のトランジスタのゲートに印加してもトランジス
タはターンオンしないため、半導体素子のセルとセル間
を電気的に隔離することができる。
【０００３】以下、このようなＬＯＣＯＳ隔離構造の半
導体素子を製造する従来の方法について図３を用いて説
明する。先ず、図３（Ａ）に示すように、ケイ素基板１
１を酸化させパッド酸化膜１２を約３５nmの厚さに形成
した後、該パッド酸化膜１２上に酸化防止膜である窒化
膜１３を約１００nmの厚さに蒸着形成する。次いで、図
３（Ｂ）に示すように、窒化膜１３上に感光膜１４を形
成し、該感光膜１４をパターニングした後、該感光膜パ
ターン１４を用いて窒化膜１３とパッド酸化膜１２とを
パターニングする。次いで、図３（Ｃ）に示すように、
感光膜１４を除去して、基板１１上の全構造物の表面を
湿式酸化法で酸化すると、窒化膜１３に覆われている部
位の半導体基板１１は酸化せず、覆われずに露出してい
る部位の半導体基板１１表面のみが酸化して、厚さ約８
０nmのフィールド酸化膜１５が成長するので、フィール
ド酸化膜１５により半導体のセルとセル間の隔離構造を
構成する。
導体素子を製造する従来の方法について図３を用いて説
明する。先ず、図３（Ａ）に示すように、ケイ素基板１
１を酸化させパッド酸化膜１２を約３５nmの厚さに形成
した後、該パッド酸化膜１２上に酸化防止膜である窒化
膜１３を約１００nmの厚さに蒸着形成する。次いで、図
３（Ｂ）に示すように、窒化膜１３上に感光膜１４を形
成し、該感光膜１４をパターニングした後、該感光膜パ
ターン１４を用いて窒化膜１３とパッド酸化膜１２とを
パターニングする。次いで、図３（Ｃ）に示すように、
感光膜１４を除去して、基板１１上の全構造物の表面を
湿式酸化法で酸化すると、窒化膜１３に覆われている部
位の半導体基板１１は酸化せず、覆われずに露出してい
る部位の半導体基板１１表面のみが酸化して、厚さ約８
０nmのフィールド酸化膜１５が成長するので、フィール
ド酸化膜１５により半導体のセルとセル間の隔離構造を
構成する。
【０００４】ただし、このような従来の半導体素子のＬ
ＯＣＯＳ隔離構造においては、フィールド膜１５を形成
するため酸化工程を施すとき、図３（Ｃ）に示すよう
に、パッド酸化膜１２はフィールド酸化膜１５の成長を
効果的にブロッキングすることができず、フィールド酸
化膜１５の両端部がパッド酸化膜１２の下部まで浸透し
て、バースビークが形成されるという欠点があった。
ＯＣＯＳ隔離構造においては、フィールド膜１５を形成
するため酸化工程を施すとき、図３（Ｃ）に示すよう
に、パッド酸化膜１２はフィールド酸化膜１５の成長を
効果的にブロッキングすることができず、フィールド酸
化膜１５の両端部がパッド酸化膜１２の下部まで浸透し
て、バースビークが形成されるという欠点があった。
【０００５】したがって、近来、パッド酸化膜１２を酸
窒化膜に代替形成してバースビークを減らす方法は、Y.
Sambonsugi et al., SSDM '95, p.139, Oxynitride Pa
d LOCOS (ON-LOCOS) Isolation Technology for Gigabi
t DRAMs に記載されており、その方法について説明する
と次のとおりである。
窒化膜に代替形成してバースビークを減らす方法は、Y.
Sambonsugi et al., SSDM '95, p.139, Oxynitride Pa
d LOCOS (ON-LOCOS) Isolation Technology for Gigabi
t DRAMs に記載されており、その方法について説明する
と次のとおりである。
【０００６】先ず、ケイ素基板を５００〜９００℃の温
度で１０分の間、ＮＨ3 ／Ａｒのガスにより窒化した
後、９００℃の温度で３０分の間乾式酸化すると、該基
板上に約３nmの酸窒化膜が成長し、該酸窒化膜の窒素の
濃度は窒化時の温度を調整して変化することができる。
度で１０分の間、ＮＨ3 ／Ａｒのガスにより窒化した
後、９００℃の温度で３０分の間乾式酸化すると、該基
板上に約３nmの酸窒化膜が成長し、該酸窒化膜の窒素の
濃度は窒化時の温度を調整して変化することができる。
【０００７】次いで、該酸窒化膜を成長させた後、窒化
膜を蒸着形成し、該窒化膜をパターニングして乾式食刻
を施した後、上記の酸窒化膜をフッ化水素を用いて食刻
し、その後の工程は、図３に示した従来のＬＯＣＯＳ隔
離構造の製造方法と同様に行う。
膜を蒸着形成し、該窒化膜をパターニングして乾式食刻
を施した後、上記の酸窒化膜をフッ化水素を用いて食刻
し、その後の工程は、図３に示した従来のＬＯＣＯＳ隔
離構造の製造方法と同様に行う。
【０００８】このように酸化膜の代りに酸窒化膜を用い
ると、フィールド酸化膜を形成するため酸化工程を施す
とき、該酸窒化膜に包含した窒素成分によりオキシダン
トの拡散を防止し、該酸窒化膜がフィールド酸化膜の成
長を効果的にブロッキングするため、バースビークを減
らすことができる。
ると、フィールド酸化膜を形成するため酸化工程を施す
とき、該酸窒化膜に包含した窒素成分によりオキシダン
トの拡散を防止し、該酸窒化膜がフィールド酸化膜の成
長を効果的にブロッキングするため、バースビークを減
らすことができる。
【０００９】然るに、このような酸窒化膜を使用する場
合、酸化膜を使用する場合よりはバーズビークを減らす
ことができるが、フィールド酸化膜の形成過程で酸化工
程を施す時、酸化膜を使用したときよりもストレスが増
加し、漏洩電流が増加するという不都合な点があった。
このようにストレスが増加する主な原因は、酸窒化膜の
熱膨張係数が酸化膜の熱膨張係数より大きいためであ
る。
合、酸化膜を使用する場合よりはバーズビークを減らす
ことができるが、フィールド酸化膜の形成過程で酸化工
程を施す時、酸化膜を使用したときよりもストレスが増
加し、漏洩電流が増加するという不都合な点があった。
このようにストレスが増加する主な原因は、酸窒化膜の
熱膨張係数が酸化膜の熱膨張係数より大きいためであ
る。
【００１０】
【発明が解決しようとする課題】本発明の目的は、ＬＯ
ＣＯＳ隔離構造の半導体素子を製造するとき発生するバ
ーズビーク及びストレスを減少し得る半導体素子の隔離
構造の製造方法を提供することである。
ＣＯＳ隔離構造の半導体素子を製造するとき発生するバ
ーズビーク及びストレスを減少し得る半導体素子の隔離
構造の製造方法を提供することである。
【００１１】
【課題を解決するための手段】そして、このような目的
を達成するため、本発明に係る半導体素子の隔離構造の
製造方法は、半導体基板の上面に形成する酸化膜及び酸
窒化膜の代りに、フィールド酸化膜を形成するために酸
化工程を行うとき、上記のフィールド酸化膜の成長をブ
ロッキングすべき部分は酸窒化膜にて形成し、その他の
部分は酸化膜にて形成する。したがって、酸窒化膜の窒
素成分によりフィールド酸化膜の成長を効果的にブロッ
キングしてバーズビークの形成を防止し、その他の部分
は酸化膜にて形成するため、従来の酸窒化膜形成により
発生するストレスの増加を防止する。
を達成するため、本発明に係る半導体素子の隔離構造の
製造方法は、半導体基板の上面に形成する酸化膜及び酸
窒化膜の代りに、フィールド酸化膜を形成するために酸
化工程を行うとき、上記のフィールド酸化膜の成長をブ
ロッキングすべき部分は酸窒化膜にて形成し、その他の
部分は酸化膜にて形成する。したがって、酸窒化膜の窒
素成分によりフィールド酸化膜の成長を効果的にブロッ
キングしてバーズビークの形成を防止し、その他の部分
は酸化膜にて形成するため、従来の酸窒化膜形成により
発生するストレスの増加を防止する。
【００１２】すなわち、半導体素子の隔離構造の製造方
法であって、半導体基板上に第１のバリアー膜を形成す
る工程と、該第１のバリアー膜上に保護膜を形成する工
程と、フィールド酸化膜の形成領域及び第２のバリアー
膜の形成領域に相当する区域を該第１のバリアー膜及び
該保護膜から除去する工程と、該フィールド酸化膜形成
領域及び該第１のバリアー膜の間に該第２のバリアー膜
を設ける工程と、該フィールド酸化膜を形成する工程
と、半導体基板の上面の第１のバリアー膜、保護膜及び
第２のバリアー膜をそれぞれ除去する工程と、を順次行
うことを特徴とする半導体素子の隔離構造の製造方法で
ある。
法であって、半導体基板上に第１のバリアー膜を形成す
る工程と、該第１のバリアー膜上に保護膜を形成する工
程と、フィールド酸化膜の形成領域及び第２のバリアー
膜の形成領域に相当する区域を該第１のバリアー膜及び
該保護膜から除去する工程と、該フィールド酸化膜形成
領域及び該第１のバリアー膜の間に該第２のバリアー膜
を設ける工程と、該フィールド酸化膜を形成する工程
と、半導体基板の上面の第１のバリアー膜、保護膜及び
第２のバリアー膜をそれぞれ除去する工程と、を順次行
うことを特徴とする半導体素子の隔離構造の製造方法で
ある。
【００１３】さらに、該第２のバリアー膜の上面と該保
護膜の側面に囲まれた位置に第２の保護膜を設ける工程
を含むことを特徴とする半導体素子の隔離構造の製造方
法である。
護膜の側面に囲まれた位置に第２の保護膜を設ける工程
を含むことを特徴とする半導体素子の隔離構造の製造方
法である。
【００１４】第１のバリアー膜は、パッド酸化膜であ
る。保護膜は、窒化膜である。第２のバリアー膜は、酸
窒化膜である。
る。保護膜は、窒化膜である。第２のバリアー膜は、酸
窒化膜である。
【００１５】本発明の一の例は、半導体素子の隔離構造
の製造方法であって、半導体基板（２１）上にパッド酸
化膜（２２）を形成する工程と、該パッド酸化膜（２
２）上に第１窒化膜（２３）を形成する工程と、それら
の第１窒化膜（２３）及びパッド酸化膜（２２）をそれ
ぞれパターニングする工程と、該パターニング工程によ
り露出した半導体基板（２１）の上部表面に酸窒化膜
（２５）を形成する工程と、第１窒化膜（２３）の側面
に第２窒化膜（２６）からなる側壁を形成する工程と、
半導体基板（２１）上面の前記酸窒化膜（２５）表面の
露出部位を除去する工程と、露出した半導体基板（２
１）の表面にフィールド酸化膜（２７）を形成する工程
と、半導体基板（２１）の上面の前記パッド酸化膜（２
２）、第１窒化膜（２３）、第２窒化膜（２６）及び酸
窒化膜（２５）をそれぞれ除去する工程と、を順次行う
ことを特徴とする半導体素子の隔離構造の製造方法であ
る。
の製造方法であって、半導体基板（２１）上にパッド酸
化膜（２２）を形成する工程と、該パッド酸化膜（２
２）上に第１窒化膜（２３）を形成する工程と、それら
の第１窒化膜（２３）及びパッド酸化膜（２２）をそれ
ぞれパターニングする工程と、該パターニング工程によ
り露出した半導体基板（２１）の上部表面に酸窒化膜
（２５）を形成する工程と、第１窒化膜（２３）の側面
に第２窒化膜（２６）からなる側壁を形成する工程と、
半導体基板（２１）上面の前記酸窒化膜（２５）表面の
露出部位を除去する工程と、露出した半導体基板（２
１）の表面にフィールド酸化膜（２７）を形成する工程
と、半導体基板（２１）の上面の前記パッド酸化膜（２
２）、第１窒化膜（２３）、第２窒化膜（２６）及び酸
窒化膜（２５）をそれぞれ除去する工程と、を順次行う
ことを特徴とする半導体素子の隔離構造の製造方法であ
る。
【００１６】また、本発明の他の例は、半導体基板（３
１）上にパッド酸化膜（３２）を形成する工程と、該パ
ッド酸化膜（３２）上に窒化膜（３３）を形成する工程
と、該窒化膜（３３）をパターニングする工程と、半導
体基板（３１）の上面の前記パッド酸化膜（３２）表面
の露出部位をアンダーカット状に食刻して除去する工程
と、半導体基板（３１）の露出した上部表面に酸窒化膜
（３５）を形成する工程と、該酸窒化膜（３５）表面が
露出した半導体基板（３１）の上面部位を除去する工程
と、該露出した半導体基板（３１）の表面にフィールド
酸化膜（３６）を形成する工程と、半導体基板（３１）
の上面の前記パッド酸化膜（３２）、窒化膜（３３）及
び酸窒化膜（３５）をそれぞれ除去する工程とを順次行
うことを特徴とする、半導体素子の隔離構造の製造方法
である。
１）上にパッド酸化膜（３２）を形成する工程と、該パ
ッド酸化膜（３２）上に窒化膜（３３）を形成する工程
と、該窒化膜（３３）をパターニングする工程と、半導
体基板（３１）の上面の前記パッド酸化膜（３２）表面
の露出部位をアンダーカット状に食刻して除去する工程
と、半導体基板（３１）の露出した上部表面に酸窒化膜
（３５）を形成する工程と、該酸窒化膜（３５）表面が
露出した半導体基板（３１）の上面部位を除去する工程
と、該露出した半導体基板（３１）の表面にフィールド
酸化膜（３６）を形成する工程と、半導体基板（３１）
の上面の前記パッド酸化膜（３２）、窒化膜（３３）及
び酸窒化膜（３５）をそれぞれ除去する工程とを順次行
うことを特徴とする、半導体素子の隔離構造の製造方法
である。
【００１７】バリアー膜とは、半導体素子のＬＯＣＯＳ
隔離構造の製造方法に関し、所望の場所に隔離領域を形
成する工程において、バーズピーク等の形成を防ぐバリ
アーとして働く２種以上の膜を意味する。酸化膜と酸窒
化膜との組み合わせが好ましい。
隔離構造の製造方法に関し、所望の場所に隔離領域を形
成する工程において、バーズピーク等の形成を防ぐバリ
アーとして働く２種以上の膜を意味する。酸化膜と酸窒
化膜との組み合わせが好ましい。
【００１８】パッド酸化膜（２２）及びパッド酸化膜
（３２）は熱酸化を施すことにより形成することができ
る。また、その膜厚を、約５０〜５００Åに形成するこ
とが好ましい。その材料の一例として、二酸化ケイ素
（ＳｉＯ2)が挙げられる。
（３２）は熱酸化を施すことにより形成することができ
る。また、その膜厚を、約５０〜５００Åに形成するこ
とが好ましい。その材料の一例として、二酸化ケイ素
（ＳｉＯ2)が挙げられる。
【００１９】第１窒化膜（２３）及び窒化膜（３３）
は、通常の薄膜形成法で形成することができるが、化学
的気相蒸着法（ＣＶＤ法）を用いて形成することが好ま
しい。その膜厚は、約５００〜３，０００Åに形成する
ことが好ましい。その材料の一例として、窒化ケイ素
（Ｓｉ3 Ｎ4)が挙げられる。
は、通常の薄膜形成法で形成することができるが、化学
的気相蒸着法（ＣＶＤ法）を用いて形成することが好ま
しい。その膜厚は、約５００〜３，０００Åに形成する
ことが好ましい。その材料の一例として、窒化ケイ素
（Ｓｉ3 Ｎ4)が挙げられる。
【００２０】酸窒化膜（２５）及び酸窒化膜（３５）
は、半導体基板（２１）及び半導体基板（３１）の露出
表面を窒化し、酸化、特に乾式酸化して形成することが
好ましい。その膜厚は、約５０〜５００Åに形成するこ
とが好ましい。その材料の一例として、酸窒化ケイ素
（ＳｉＯX ＮY)が挙げられる。
は、半導体基板（２１）及び半導体基板（３１）の露出
表面を窒化し、酸化、特に乾式酸化して形成することが
好ましい。その膜厚は、約５０〜５００Åに形成するこ
とが好ましい。その材料の一例として、酸窒化ケイ素
（ＳｉＯX ＮY)が挙げられる。
【００２１】側壁は、第２窒化膜（２６）を蒸着した
後、それをエッチバックすることにより形成することが
できる。第２窒化膜を蒸着する厚さは、約３００〜１，
０００Åが好ましい。その材料の一例として、窒化ケイ
素（Ｓｉ3 Ｎ4)が挙げられる。
後、それをエッチバックすることにより形成することが
できる。第２窒化膜を蒸着する厚さは、約３００〜１，
０００Åが好ましい。その材料の一例として、窒化ケイ
素（Ｓｉ3 Ｎ4)が挙げられる。
【００２２】酸窒化膜（２５）は、フッ化水素を用い、
また、食刻法を施して除去する。また、酸窒化膜（３
５）は、窒化膜（３３）をマスクとして用い、湿式、又
は乾式食刻法で除去する。
また、食刻法を施して除去する。また、酸窒化膜（３
５）は、窒化膜（３３）をマスクとして用い、湿式、又
は乾式食刻法で除去する。
【００２３】フィールド酸化膜（２７）及びフィールド
酸化膜（３６）は、湿式酸化法で形成する。その材料の
一例として、二酸化ケイ素（ＳｉＯ2)が挙げられる。
酸化膜（３６）は、湿式酸化法で形成する。その材料の
一例として、二酸化ケイ素（ＳｉＯ2)が挙げられる。
【００２４】
【発明の実施の形態】以下、本発明の実施形態の例に基
づき、本発明を詳細に説明する。本発明に係る半導体素
子のＬＯＣＯＳ隔離構造の製造方法の第１の実施形態に
対し、図１（Ａ）〜（Ｈ）を用いて、以下に詳細に説明
する。先ず、図１（Ａ）に示すように、半導体基板２１
上にパッド酸化膜２２と第１窒化膜２３とを順次形成
し、該第１窒化膜２３上に感光膜２４を形成した後パタ
ーニングする。パッド酸化膜２２は熱酸化を施して約５
０〜５００Åの厚さに形成し、第１窒化膜２３はＣＶＤ
法を用いて約５００〜３，０００Åの厚さに形成する。
次いで、図１（Ｂ）に示すように、感光膜のパターン２
４を利用しそれらの第１窒化膜２３及びパッド酸化膜２
２を反応性イオンエッチング（ＲＩＥ）により乾式食刻
して、それらの第１窒化膜２３及びパッド酸化膜２２の
パターンを形成する。次いで、図１（Ｃ）に示すよう
に、感光膜２４を除去した後、それらの第１窒化膜２３
及びパッド酸化膜２２を食刻して露出した半導体基板２
１の上部表面に酸窒化膜２５を形成する。該酸窒化膜２
５は露出した半導体基板２１の表面を窒化し乾式酸化を
施して形成するが、その厚さはパッド酸化膜２２の厚さ
と同様であることが望ましい。次いで、図１（Ｄ）に示
すように、図１（Ｃ）に示した半導体基板２１上の全構
造物の上面に第２窒化膜２６を３００〜１，０００Åの
厚さに蒸着して形成する。次いで、図１（Ｅ）に示すよ
うに、第２窒化膜２６を食刻して第１窒化膜２３の側面
に側壁を形成した後、図１（Ｆ）に示すように、フッ化
水素等を利用し、酸窒化膜２５表面の露出部位を食刻し
て除去し、側壁２５’を形成する。次いで、図１（Ｇ）
に示すように、半導体基板２１上の全構造物の上面を湿
式酸化法で酸化させ、フィールド酸化膜２７を形成した
後、最終的に図１（Ｈ）に示すように、パッド酸化膜２
２、第１窒化膜２３、第２窒化膜２６及び酸窒化膜２５
を除去し、半導体素子のＬＯＣＯＳ隔離構造の製造工程
を終了する。
づき、本発明を詳細に説明する。本発明に係る半導体素
子のＬＯＣＯＳ隔離構造の製造方法の第１の実施形態に
対し、図１（Ａ）〜（Ｈ）を用いて、以下に詳細に説明
する。先ず、図１（Ａ）に示すように、半導体基板２１
上にパッド酸化膜２２と第１窒化膜２３とを順次形成
し、該第１窒化膜２３上に感光膜２４を形成した後パタ
ーニングする。パッド酸化膜２２は熱酸化を施して約５
０〜５００Åの厚さに形成し、第１窒化膜２３はＣＶＤ
法を用いて約５００〜３，０００Åの厚さに形成する。
次いで、図１（Ｂ）に示すように、感光膜のパターン２
４を利用しそれらの第１窒化膜２３及びパッド酸化膜２
２を反応性イオンエッチング（ＲＩＥ）により乾式食刻
して、それらの第１窒化膜２３及びパッド酸化膜２２の
パターンを形成する。次いで、図１（Ｃ）に示すよう
に、感光膜２４を除去した後、それらの第１窒化膜２３
及びパッド酸化膜２２を食刻して露出した半導体基板２
１の上部表面に酸窒化膜２５を形成する。該酸窒化膜２
５は露出した半導体基板２１の表面を窒化し乾式酸化を
施して形成するが、その厚さはパッド酸化膜２２の厚さ
と同様であることが望ましい。次いで、図１（Ｄ）に示
すように、図１（Ｃ）に示した半導体基板２１上の全構
造物の上面に第２窒化膜２６を３００〜１，０００Åの
厚さに蒸着して形成する。次いで、図１（Ｅ）に示すよ
うに、第２窒化膜２６を食刻して第１窒化膜２３の側面
に側壁を形成した後、図１（Ｆ）に示すように、フッ化
水素等を利用し、酸窒化膜２５表面の露出部位を食刻し
て除去し、側壁２５’を形成する。次いで、図１（Ｇ）
に示すように、半導体基板２１上の全構造物の上面を湿
式酸化法で酸化させ、フィールド酸化膜２７を形成した
後、最終的に図１（Ｈ）に示すように、パッド酸化膜２
２、第１窒化膜２３、第２窒化膜２６及び酸窒化膜２５
を除去し、半導体素子のＬＯＣＯＳ隔離構造の製造工程
を終了する。
【００２５】そして、本発明に係る半導体素子のＬＯＣ
ＯＳ隔離構造の製造方法の他の実施形態によれば、先
ず、図２（Ａ）に示すように、半導体基板３１上にパッ
ド酸化膜３２と窒化膜３３とを順次形成し、該窒化膜３
３上に感光膜３４を形成した後、パターニングする。パ
ッド酸化膜３２は熱酸化を施して約５０〜５００Åの厚
さに形成し、窒化膜３３はＣＶＤ法を用いて約５００〜
３，０００Åの厚さに形成する。次いで、図２（Ｂ）に
示すように、感光膜のパターン３４を用いて窒化膜３３
を食刻して、該窒化膜３３のパターンを形成し、パッド
酸化膜３２は湿式食刻、又は乾式食刻を用いてアンダー
カット状に食刻する。次いで、図２（Ｃ）に示すよう
に、感光膜３４を除去した後、それらの窒化膜３３及び
パッド酸化膜３２を食刻し、露出した半導体基板３１の
上部表面に酸窒化膜３５を形成する。該酸窒化膜３５
は、露出した基板３１の表面を窒化し、乾式酸化を施し
て形成するが、その厚さはパッド酸化膜３２の厚さと同
様にして形成することが望ましい。次いで、図２（Ｄ）
に示すように、窒化膜３３をマスクとして酸窒化膜３５
を食刻し、図２（Ｅ）に示すように、基板３１上の全構
造物の上面を湿式酸化法で酸化させて、フィールド酸化
膜３６を形成した後、最終的に、図２（Ｆ）に示すよう
に、パッド酸化膜３２、窒化膜３３及び酸窒化膜３５を
除去し、半導体素子のＬＯＣＯＳ隔離構造の製造工程を
終了する。
ＯＳ隔離構造の製造方法の他の実施形態によれば、先
ず、図２（Ａ）に示すように、半導体基板３１上にパッ
ド酸化膜３２と窒化膜３３とを順次形成し、該窒化膜３
３上に感光膜３４を形成した後、パターニングする。パ
ッド酸化膜３２は熱酸化を施して約５０〜５００Åの厚
さに形成し、窒化膜３３はＣＶＤ法を用いて約５００〜
３，０００Åの厚さに形成する。次いで、図２（Ｂ）に
示すように、感光膜のパターン３４を用いて窒化膜３３
を食刻して、該窒化膜３３のパターンを形成し、パッド
酸化膜３２は湿式食刻、又は乾式食刻を用いてアンダー
カット状に食刻する。次いで、図２（Ｃ）に示すよう
に、感光膜３４を除去した後、それらの窒化膜３３及び
パッド酸化膜３２を食刻し、露出した半導体基板３１の
上部表面に酸窒化膜３５を形成する。該酸窒化膜３５
は、露出した基板３１の表面を窒化し、乾式酸化を施し
て形成するが、その厚さはパッド酸化膜３２の厚さと同
様にして形成することが望ましい。次いで、図２（Ｄ）
に示すように、窒化膜３３をマスクとして酸窒化膜３５
を食刻し、図２（Ｅ）に示すように、基板３１上の全構
造物の上面を湿式酸化法で酸化させて、フィールド酸化
膜３６を形成した後、最終的に、図２（Ｆ）に示すよう
に、パッド酸化膜３２、窒化膜３３及び酸窒化膜３５を
除去し、半導体素子のＬＯＣＯＳ隔離構造の製造工程を
終了する。
【００２６】
【発明の効果】上記のように、本発明に係る半導体素子
のＬＯＣＯＳ隔離構造の製造方法においては、パッド酸
化膜又は酸窒化膜の単身の代りに、酸化膜と酸窒化膜な
どという異なる種類の膜を同時に形成して、バリアーと
して用いることにより、隔離構造を構成するようになっ
ているため、バーズビークの発生を減らし、且つ、酸窒
化膜により発生するストレスを最小に減らし得るという
効果がある。
のＬＯＣＯＳ隔離構造の製造方法においては、パッド酸
化膜又は酸窒化膜の単身の代りに、酸化膜と酸窒化膜な
どという異なる種類の膜を同時に形成して、バリアーと
して用いることにより、隔離構造を構成するようになっ
ているため、バーズビークの発生を減らし、且つ、酸窒
化膜により発生するストレスを最小に減らし得るという
効果がある。
【図１】（Ａ）〜（Ｈ）は、本発明に係る半導体素子の
ＬＯＣＯＳ隔離構造の製造方法の第１実施形態を示す工
程縦断面図である。
ＬＯＣＯＳ隔離構造の製造方法の第１実施形態を示す工
程縦断面図である。
【図２】（Ａ）〜（Ｆ）は、本発明に係る半導体素子の
ＬＯＣＯＳ隔離構造の製造方法の第２実施形態を示す工
程縦断面図である。
ＬＯＣＯＳ隔離構造の製造方法の第２実施形態を示す工
程縦断面図である。
【図３】（Ａ）〜（Ｃ）は、従来の半導体素子のＬＯＣ
ＯＳ隔離構造の製造方法を示す工程縦断面図である。
ＯＳ隔離構造の製造方法を示す工程縦断面図である。
１１：基板 １２：パッド酸化膜 １３：窒化膜 １４：感光膜 １５：フィールド酸化膜 ２１：基板 ２２：パッド酸化膜 ２３：第１窒化膜 ２４：感光膜 ２５：酸窒化膜 ２６：第２窒化膜 ２７：フィールド酸化膜 ３１：基板 ３２：パッド酸化膜 ３３：窒化膜 ３４：感光膜 ３５：酸窒化膜 ３６：フィールド酸化膜
Claims (19)
- 【請求項１】 半導体素子の隔離構造の製造方法であっ
て、 半導体基板上に第１のバリアー膜を形成する工程と、 該第１のバリアー膜上に保護膜を形成する工程と、 フィールド酸化膜の形成領域及び第２のバリアー膜の形
成領域に相当する区域を該第１のバリアー膜及び該保護
膜から除去する工程と、 該フィールド酸化膜形成領域及び該第１のバリアー膜の
間に該第２のバリアー膜を設ける工程と、 該フィールド酸化膜を形成する工程と、 半導体基板の上面の第１のバリアー膜、保護膜及び第２
のバリアー膜をそれぞれ除去する工程と、を順次行うこ
とを特徴とする半導体素子の隔離構造の製造方法。 - 【請求項２】 半導体素子の隔離構造の製造方法であっ
て、以下の工程：半導体基板上に第１のバリアー膜を形
成する工程と、 該第１のバリアー膜上に保護膜を形成する工程と、 フィールド酸化膜の形成領及び第２のバリアー膜の形成
領域に相当する区域を該第１のバリアー膜及び該保護膜
から除去する工程と、 該フィールド酸化膜形成領域及び該第１のバリアー膜の
間に該第２のバリアー膜を設ける工程と、 該フィールド酸化膜を形成する工程と、 半導体基板の上面の第１のバリアー膜、保護膜及び第２
のバリアー膜をそれぞれ除去する工程と、を順次行い、
さらに以下の工程：該第２のバリアー膜の上面と該保護
膜の側面に囲まれた位置に第２の保護膜を設ける工程を
含むことを特徴とする半導体素子の隔離構造の製造方
法。 - 【請求項３】 第１のバリアー膜が、パッド酸化膜であ
る、請求項１又は２記載の方法。 - 【請求項４】 保護膜が、窒化膜である、請求項１又は
２記載の方法。 - 【請求項５】 第２のバリアー膜が、酸窒化膜である、
請求項１又は２記載の方法。 - 【請求項６】 第２の保護膜が、窒化膜である、請求項
２記載の方法。 - 【請求項７】 半導体素子の隔離構造の製造方法であっ
て、 第１窒化膜（２３）及びパッド酸化膜（２２）をそれぞ
れパターニングする工程と、 該パターニング工程により露出した半導体基板（２１）
の上部表面に酸窒化膜（２５）を形成する工程と、 第１窒化膜（２３）の側面に第２窒化膜（２６）からな
る側壁（２６’）を形成する工程と、 半導体基板（２１）上面の酸窒化膜（２５）表面の露出
部位を除去する工程と、を含むことを特徴とする、請求
項２記載の方法。 - 【請求項８】 該窒化膜（３３）をパターニングする工
程と、 半導体基板（３１）上面の前記パッド酸化膜（３２）表
面の露出部位をアンダーカット状に食刻して除去する工
程と、 半導体基板（３１）の露出した上部表面に酸窒化膜（３
５）を形成する工程と、 該酸窒化膜（３５）を該窒化膜（３３）をパターンとし
て除去する工程と、を含むことを特徴とする、請求項２
記載の方法。 - 【請求項９】 パッド酸化膜（２２）及びパッド酸化膜
（３２）を、熱酸化を施して形成することを特徴とす
る、請求項７又は８記載の方法。 - 【請求項１０】 パッド酸化膜（２２）及びパッド酸化
膜（３２）の膜厚を、約５０〜５００Åに形成すること
を特徴とする、請求項９記載の方法。 - 【請求項１１】 第１窒化膜（２３）及び窒化膜（３
３）は、化学的気相蒸着法を用いて形成することを特徴
とする、請求項７又は８記載の方法。 - 【請求項１２】 第１窒化膜（２３）及び窒化膜（３
３）の膜厚を、約５００〜３，０００Åに形成すること
を特徴とする、請求項１１記載の方法。 - 【請求項１３】 第１窒化膜（２３）及びパッド酸化膜
（２２）のパターンは、反応性イオンエッチングを施し
て形成することを特徴とする、請求項７記載の方法。 - 【請求項１４】 酸窒化膜（２５）及び酸窒化膜（３
５）は、半導体基板（２１）及び半導体基板（３１）の
露出表面を窒化し、乾式酸化して形成することを特徴と
する、請求項７又は８記載の方法。 - 【請求項１５】 酸窒化膜（２５）及び（酸窒化膜３
５）の膜厚を、約５０〜５００Åに形成することを特徴
とする、請求項１４記載の方法。 - 【請求項１６】側壁は、第２窒化膜（２６）を約３００
〜１，０００Åの厚さに蒸着した後、それをエッチバッ
クして形成することを特徴とする、請求項１３記載の方
法。 - 【請求項１７】 酸窒化膜（２５）は、フッ化水素を用
い、食刻法を施して除去することを特徴とする、請求項
７記載の方法。 - 【請求項１８】 酸窒化膜（３５）は、窒化膜（３３）
をマスクとして用い、湿式、又は乾式食刻法で除去する
ことを特徴とする、請求項８記載の方法。 - 【請求項１９】 フィールド酸化膜（２７）及びフィー
ルド酸化膜（３６）は、湿式酸化法で形成することを特
徴とする、請求項７又は８記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970010084A KR100237630B1 (ko) | 1997-03-24 | 1997-03-24 | 반도체 소자의 격리 구조 제조 방법 |
| KR10084/1997 | 1997-03-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10289904A true JPH10289904A (ja) | 1998-10-27 |
Family
ID=19500584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10066376A Pending JPH10289904A (ja) | 1997-03-24 | 1998-03-17 | 半導体素子の隔離構造の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6225682B1 (ja) |
| JP (1) | JPH10289904A (ja) |
| KR (1) | KR100237630B1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100464939B1 (ko) * | 1997-06-26 | 2005-05-17 | 주식회사 하이닉스반도체 | 반도체장치의소자분리막형성방법 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011861B1 (ko) * | 1993-06-10 | 1996-09-03 | 삼성전자 주식회사 | 반도체장치의 소자 분리 방법 |
| US5482878A (en) * | 1994-04-04 | 1996-01-09 | Motorola, Inc. | Method for fabricating insulated gate field effect transistor having subthreshold swing |
| JP3304621B2 (ja) * | 1994-07-29 | 2002-07-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| KR0172730B1 (ko) * | 1995-12-30 | 1999-03-30 | 김주용 | 반도체 소자의 아이솔레이션 방법 |
| US5756390A (en) * | 1996-02-27 | 1998-05-26 | Micron Technology, Inc. | Modified LOCOS process for sub-half-micron technology |
| US5658822A (en) * | 1996-03-29 | 1997-08-19 | Vanguard International Semiconductor Corporation | Locos method with double polysilicon/silicon nitride spacer |
| JPH09293842A (ja) * | 1996-04-26 | 1997-11-11 | Ricoh Co Ltd | 半導体記憶装置の製造方法 |
| US5824594A (en) * | 1996-04-29 | 1998-10-20 | Samsung Electronics Co., Ltd. | Integrated circuit device isolating methods including silicon spacers and oxidation barrier films |
| KR100219043B1 (ko) * | 1996-12-20 | 1999-09-01 | 김영환 | 반도체 장치의 소자분리막 형성 방법 |
| US5763316A (en) * | 1997-02-19 | 1998-06-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate isolation process to minimize junction leakage |
| US6033991A (en) * | 1997-09-29 | 2000-03-07 | Cypress Semiconductor Corporation | Isolation scheme based on recessed locos using a sloped Si etch and dry field oxidation |
-
1997
- 1997-03-24 KR KR1019970010084A patent/KR100237630B1/ko not_active IP Right Cessation
-
1998
- 1998-03-17 JP JP10066376A patent/JPH10289904A/ja active Pending
- 1998-03-24 US US09/046,631 patent/US6225682B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100237630B1 (ko) | 2000-01-15 |
| US6225682B1 (en) | 2001-05-01 |
| KR19980074324A (ko) | 1998-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005553B1 (ko) | 필드산화막 형성 방법 | |
| JPH03171731A (ja) | 半導体装置における厚い酸化物領域を形成する方法 | |
| US5236862A (en) | Method of forming oxide isolation | |
| JPS6340337A (ja) | 集積回路分離法 | |
| US20020053709A1 (en) | Semiconductor device and fabrication method thereof | |
| US5629230A (en) | Semiconductor processing method of forming field oxide regions on a semiconductor substrate utilizing a laterally outward projecting foot portion | |
| JPH0748491B2 (ja) | 集積回路半導体デバイスの製造方法 | |
| US5972777A (en) | Method of forming isolation by nitrogen implant to reduce bird's beak | |
| US5422300A (en) | Method for forming electrical isolation in an integrated circuit | |
| US5397732A (en) | PBLOCOS with sandwiched thin silicon nitride layer | |
| JP3171810B2 (ja) | 素子分離酸化膜の製造方法 | |
| JPH10289904A (ja) | 半導体素子の隔離構造の製造方法 | |
| JPH0817813A (ja) | 半導体装置の製造方法 | |
| JP2000022153A (ja) | 半導体装置および半導体装置の製造方法 | |
| US5726091A (en) | Method of reducing bird's beak of field oxide using reoxidized nitrided pad oxide layer | |
| US6204547B1 (en) | Modified poly-buffered isolation | |
| JPH07302791A (ja) | 半導体素子のフィールド酸化膜の形成方法 | |
| JP2707901B2 (ja) | 半導体装置の製造方法 | |
| JPH1154499A (ja) | 半導体装置の製造方法 | |
| JPS62216343A (ja) | 半導体装置の製造方法 | |
| JP2002100670A (ja) | 半導体装置及びその製造方法 | |
| KR970000701B1 (ko) | 필드산화막 형성 방법 | |
| JPH0267728A (ja) | 素子分離用酸化膜の形成方法 | |
| KR960010461B1 (ko) | 반도체 소자의 필드산화막 형성방법 | |
| KR940009578B1 (ko) | 반도체 장치 및 그 제조방법 |