JPH1027480A - 強誘電体キャパシタを利用するブートストラッピング回路 - Google Patents
強誘電体キャパシタを利用するブートストラッピング回路Info
- Publication number
- JPH1027480A JPH1027480A JP9078514A JP7851497A JPH1027480A JP H1027480 A JPH1027480 A JP H1027480A JP 9078514 A JP9078514 A JP 9078514A JP 7851497 A JP7851497 A JP 7851497A JP H1027480 A JPH1027480 A JP H1027480A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- node
- ferroelectric
- voltage
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【課題】 強誘電体プロセスを利用する集積回路強誘電
体メモリアレイあるいは他の集積回路において、内部ノ
ード、ワード線、ワード線のセグメント若しくはこれら
同類ものの電圧レベルを押し上げるための密集した回路
配置を提供する。 【解決手段】 強誘電体メモリアレイは、強誘電体メモ
リセル（１６Ａ〜１６Ｄ）の横列に接続されたワード線
と、ワード線に電源の全供給電圧をもたらすワード線ド
ライバ回路１４とを含む。ブートストラッピング回路４
２は、ワード線とブースト信号を受けるブースト線との
間に接続されている。ブートストラッピング回路４２
は、強誘電体のキャパシタと、ワード線のピーク電圧が
電源の供給電圧より大きくなるように第１の動作モード
においてブースト線とワード線との間に強誘電体のキャ
パシタを結合し、且つ第２の動作モードにおいてブース
ト線から強誘電体のキャパシタを分離するための結合回
路の構成部分とを含む。
体メモリアレイあるいは他の集積回路において、内部ノ
ード、ワード線、ワード線のセグメント若しくはこれら
同類ものの電圧レベルを押し上げるための密集した回路
配置を提供する。 【解決手段】 強誘電体メモリアレイは、強誘電体メモ
リセル（１６Ａ〜１６Ｄ）の横列に接続されたワード線
と、ワード線に電源の全供給電圧をもたらすワード線ド
ライバ回路１４とを含む。ブートストラッピング回路４
２は、ワード線とブースト信号を受けるブースト線との
間に接続されている。ブートストラッピング回路４２
は、強誘電体のキャパシタと、ワード線のピーク電圧が
電源の供給電圧より大きくなるように第１の動作モード
においてブースト線とワード線との間に強誘電体のキャ
パシタを結合し、且つ第２の動作モードにおいてブース
ト線から強誘電体のキャパシタを分離するための結合回
路の構成部分とを含む。
Description
【０００１】
【発明の属する技術分野】この発明は、一般的には集積
回路メモリに関し、特に強誘電体プロセスを利用する強
誘電体の不揮発性ランダムアクセスメモリおよび内部ブ
ースト電圧を必要とする集積回路に関する。
回路メモリに関し、特に強誘電体プロセスを利用する強
誘電体の不揮発性ランダムアクセスメモリおよび内部ブ
ースト電圧を必要とする集積回路に関する。
【０００２】
【従来の技術】強誘電体の不揮発性ランダムアクセスメ
モリアレイ１０の部分が図１に示され、そのアレイはワ
ード線のブートストラッピング（bootstrapping）回路
を含んでいる。そのワード線のブートストラッピング回
路は、ＶＤＤ電源の全供給電圧が強誘電体キャパシタ間
またはアクセスされた強誘電体メモリセル内の強誘電体
キャパシタ間に加えられるように、ＶＤＤ電源の供給電
圧より大きい押し上げられた電圧をワード線に供給する
ために使用される。メモリアレイ１０は、ワード線ドラ
イバ回路１４の縦列（column）にワード線エネイブル
（enable）信号を供給するワード線デコーダ１２を含
む。４個のワード線ドライバ回路１４が示され、ワード
線エネイブル信号であるＷＬＥＮ１、ＷＬＥＮ２、ＷＬ
ＥＮ３およびＷＬＥＮＮを受けている。典型的なメモリ
アレイでは、Ｎ本の行（rows）があり、通常はＮは２の
べき乗である。ワード線ドライバ回路１４は、ワード線
あるいはワード線のセグメント（segment）であるＷＬ
１、ＷＬ２、ＷＬ３およびＷＬＮへ順にＶＤＤ電源の全
供給電圧（典型的には、５、３．３あるいは３［Ｖ］）
を供給する。４個の代表的な強誘電体メモリセル１６Ａ
〜１６Ｄが示され、それぞれのワード線と接続されてい
る。メモリセル１６Ａ〜１６Ｄに接続されるビット線お
よびプレート線は図１に示されていない。メモリセル１
６Ａ〜１６Ｄは、１個のトランジスタと１個のキャパシ
タからなるセル、２個のトランジスタと２個のキャパシ
タからなるセル、またはワード線との結合があるすべて
の他の形式の強誘電体メモリセルの場合が可能である。
ワード線のそれぞれは、ＭＯＳキャパシタ１８を通して
単一の押し上げブートドライブ（BootDrive）線２０に
結合されている。それぞれのキャパシタ１８は、実際に
は、ＮチャネルＭＯＳトランジスタである。ここで、ワ
ード線に結合されるゲートがキャパシタ電極の一方を形
成し、ブートドライブ線２０に接続され、且つ相互に接
続されているソースとドレインとが他方の電極を形成す
る。達成されるかなり高いキャパシタンス値を生じるチ
ャネルが形成されるように、少なくともＶTN（Ｎチャネ
ルトランジスタのしきい値電圧）の電圧が、キャパシタ
１８にわたり加えられなければならない。
モリアレイ１０の部分が図１に示され、そのアレイはワ
ード線のブートストラッピング（bootstrapping）回路
を含んでいる。そのワード線のブートストラッピング回
路は、ＶＤＤ電源の全供給電圧が強誘電体キャパシタ間
またはアクセスされた強誘電体メモリセル内の強誘電体
キャパシタ間に加えられるように、ＶＤＤ電源の供給電
圧より大きい押し上げられた電圧をワード線に供給する
ために使用される。メモリアレイ１０は、ワード線ドラ
イバ回路１４の縦列（column）にワード線エネイブル
（enable）信号を供給するワード線デコーダ１２を含
む。４個のワード線ドライバ回路１４が示され、ワード
線エネイブル信号であるＷＬＥＮ１、ＷＬＥＮ２、ＷＬ
ＥＮ３およびＷＬＥＮＮを受けている。典型的なメモリ
アレイでは、Ｎ本の行（rows）があり、通常はＮは２の
べき乗である。ワード線ドライバ回路１４は、ワード線
あるいはワード線のセグメント（segment）であるＷＬ
１、ＷＬ２、ＷＬ３およびＷＬＮへ順にＶＤＤ電源の全
供給電圧（典型的には、５、３．３あるいは３［Ｖ］）
を供給する。４個の代表的な強誘電体メモリセル１６Ａ
〜１６Ｄが示され、それぞれのワード線と接続されてい
る。メモリセル１６Ａ〜１６Ｄに接続されるビット線お
よびプレート線は図１に示されていない。メモリセル１
６Ａ〜１６Ｄは、１個のトランジスタと１個のキャパシ
タからなるセル、２個のトランジスタと２個のキャパシ
タからなるセル、またはワード線との結合があるすべて
の他の形式の強誘電体メモリセルの場合が可能である。
ワード線のそれぞれは、ＭＯＳキャパシタ１８を通して
単一の押し上げブートドライブ（BootDrive）線２０に
結合されている。それぞれのキャパシタ１８は、実際に
は、ＮチャネルＭＯＳトランジスタである。ここで、ワ
ード線に結合されるゲートがキャパシタ電極の一方を形
成し、ブートドライブ線２０に接続され、且つ相互に接
続されているソースとドレインとが他方の電極を形成す
る。達成されるかなり高いキャパシタンス値を生じるチ
ャネルが形成されるように、少なくともＶTN（Ｎチャネ
ルトランジスタのしきい値電圧）の電圧が、キャパシタ
１８にわたり加えられなければならない。
【０００３】それぞれのＭＯＳキャパシタ１８は、対応
するワード線が選択された場合のみ、ブートドライブ線
２０に対して最大のキャパシタ性負荷を生じる。非選択
のワード線の低い電圧はチャネルを形成しないので、非
選択のワード線に結合されるＭＯＳキャパシタ１８はは
るかに少ないキャパシタ性負荷となる。しかしながら、
ＭＯＳキャパシタ１８がピッチに合った位置（in pitc
h）、すなわちメモリセル１６Ａ〜１６Ｄの一の横列（r
ow）の寸法にうまく合っていなくてはならないので、メ
モリセル１６Ａ〜１６Ｄが小さくなるにつれて、ＭＯＳ
キャパシタ１８の面積の消費が全ダイ（die）の大きさ
に対して不適当な程に高い割合となる。これは、ＭＯＳ
キャパシタセルに対して、２０：１と同じぐらい高い縦
横比を生じる。したがって、ＭＯＳキャパシタ１８は、
全ダイ面積に対してかなりの部分となる。
するワード線が選択された場合のみ、ブートドライブ線
２０に対して最大のキャパシタ性負荷を生じる。非選択
のワード線の低い電圧はチャネルを形成しないので、非
選択のワード線に結合されるＭＯＳキャパシタ１８はは
るかに少ないキャパシタ性負荷となる。しかしながら、
ＭＯＳキャパシタ１８がピッチに合った位置（in pitc
h）、すなわちメモリセル１６Ａ〜１６Ｄの一の横列（r
ow）の寸法にうまく合っていなくてはならないので、メ
モリセル１６Ａ〜１６Ｄが小さくなるにつれて、ＭＯＳ
キャパシタ１８の面積の消費が全ダイ（die）の大きさ
に対して不適当な程に高い割合となる。これは、ＭＯＳ
キャパシタセルに対して、２０：１と同じぐらい高い縦
横比を生じる。したがって、ＭＯＳキャパシタ１８は、
全ダイ面積に対してかなりの部分となる。
【０００４】図２を参照すると、概略の回路図がドライ
バ回路１４のために示されている。ワード線ドライバ回
路１４は、ノード２２でワード線エネイブル信号ＷＬＥ
Ｎに結合される第１の電流ノードを持つ第１ＮＭＯＳト
ランジスタ２６を含む。ＷＬＥＮ信号は、非選択されな
かった横列に対しては接地電位となり、また選択された
横列に対してはＶＤＤとなる制御信号である。また、ト
ランジスタ２６は、供給電圧（VDD rail voltage）の源
に結合されているゲートと、ノード３０でＷＬ’と命名
された第２電流ノードとを含む。第２ＭＯＳトランジス
タ２８は、ワード線ＷＬにノード２４で結合される第１
電流ノードと、ワードクロック線ＷＬＣＬＫにノード３
２で結合される第２電流ノードと、第１ＮＭＯＳトラン
ジスタ２６の第２電流ノードＷＬ’にノード３０で結合
されるゲートとを含む。ＷＬＥＮがＶＤＤに駆動された
後に、ＷＬＣＬＫがハイ（high）に駆動されて、押し上
げられた電圧をＷＬノード３０に結合し、トランジスタ
２８がＷＬノード２４を全ＶＤＤ電位に駆動することを
可能にしている。
バ回路１４のために示されている。ワード線ドライバ回
路１４は、ノード２２でワード線エネイブル信号ＷＬＥ
Ｎに結合される第１の電流ノードを持つ第１ＮＭＯＳト
ランジスタ２６を含む。ＷＬＥＮ信号は、非選択されな
かった横列に対しては接地電位となり、また選択された
横列に対してはＶＤＤとなる制御信号である。また、ト
ランジスタ２６は、供給電圧（VDD rail voltage）の源
に結合されているゲートと、ノード３０でＷＬ’と命名
された第２電流ノードとを含む。第２ＭＯＳトランジス
タ２８は、ワード線ＷＬにノード２４で結合される第１
電流ノードと、ワードクロック線ＷＬＣＬＫにノード３
２で結合される第２電流ノードと、第１ＮＭＯＳトラン
ジスタ２６の第２電流ノードＷＬ’にノード３０で結合
されるゲートとを含む。ＷＬＥＮがＶＤＤに駆動された
後に、ＷＬＣＬＫがハイ（high）に駆動されて、押し上
げられた電圧をＷＬノード３０に結合し、トランジスタ
２８がＷＬノード２４を全ＶＤＤ電位に駆動することを
可能にしている。
【０００５】図３を参照すると、レイアウト図が、図１
および図２と関連して描かれた先行技術のメモリアレイ
のために示されている。レイアウト１０’は、４個の横
列、言い換えるとＷＬ１からＷＬＮと名付けられたワー
ド線のセグメントを含む。それぞれの横列は、ワード線
デコード＋ワード線ドライバ、とを名付けられたワード
線をデコードし、そしてワード線を駆動する電気回路の
構成部分（circuitry）１２と１４とを含む。この回路
の構成部分の縦横比は、約２０：１である。また、それ
ぞれの横列はワード線の電圧レベルを押し上げるための
ＭＯＳキャパシタ１８を含み、ＭＯＳキャパシタ１８に
ついては、ＢＯＯＴ ＣＡＰと名付けて、更に詳細に下
記に記述する。このキャパシタの縦横比は、約２０：１
になり得る。また、それぞれの横列は、ワード線あるい
はワード線のセグメントと関連づけられるメモリセル１
６を含む。図３で、８個のこのようなセルが、それぞれ
のワード線あるいはセグメントに、それぞれのセルが約
１：１の縦横比をもって、関連づけられている。
および図２と関連して描かれた先行技術のメモリアレイ
のために示されている。レイアウト１０’は、４個の横
列、言い換えるとＷＬ１からＷＬＮと名付けられたワー
ド線のセグメントを含む。それぞれの横列は、ワード線
デコード＋ワード線ドライバ、とを名付けられたワード
線をデコードし、そしてワード線を駆動する電気回路の
構成部分（circuitry）１２と１４とを含む。この回路
の構成部分の縦横比は、約２０：１である。また、それ
ぞれの横列はワード線の電圧レベルを押し上げるための
ＭＯＳキャパシタ１８を含み、ＭＯＳキャパシタ１８に
ついては、ＢＯＯＴ ＣＡＰと名付けて、更に詳細に下
記に記述する。このキャパシタの縦横比は、約２０：１
になり得る。また、それぞれの横列は、ワード線あるい
はワード線のセグメントと関連づけられるメモリセル１
６を含む。図３で、８個のこのようなセルが、それぞれ
のワード線あるいはセグメントに、それぞれのセルが約
１：１の縦横比をもって、関連づけられている。
【０００６】先行技術におけるワード線を押し上げる仕
組みの動作過程が、図４のタイミング図に明らかにされ
ている。ある初期時ｔ０で、ワード線あるいはセグメン
トとブートドライブ線２０とは、共に接地電位である。
時間ｔ０と時間ｔ１との間で、ＷＬＥＮ信号がハイに至
る。ワード線ドライバ回路１４の動作によって、時間ｔ
１で、そのワード線は全ＶＤＤ電位に遷移する。ワード
線ドライバ回路１４は、ＷＬＥＮ、そして順にＷＬ’信
号をロウ（low）に至らせることにより、時間ｔ２で
は、三値状態（tri-stated）になって、ワード線あるい
はセグメントであるＷＬ１からＷＬＮをワード線デコー
ダ１２から分離する。時間ｔ３では、信号線２０上ブー
トドライブ信号はハイに至り、ブートドライブ信号はワ
ード線のレベルをＶＤＤ電源の供給電圧より上に、理想
的には少なくともＶＤＤ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］
のレベルに押し上げる。マージン電圧、ＶＭＡＲＧＩＮ
は、典型的には０．５［Ｖ］であるが、プロセスの変動
や他の設計上の考慮事項によって必要なときに変えられ
る。高められた電圧は、強誘電体メモリセルの内部のア
クセストランジスタにわたる電圧降下がないことを確実
にする。したがって、ＶＤＤの全電圧は、セルにある強
誘電体キャパシタを分極させるのに利用できる。
組みの動作過程が、図４のタイミング図に明らかにされ
ている。ある初期時ｔ０で、ワード線あるいはセグメン
トとブートドライブ線２０とは、共に接地電位である。
時間ｔ０と時間ｔ１との間で、ＷＬＥＮ信号がハイに至
る。ワード線ドライバ回路１４の動作によって、時間ｔ
１で、そのワード線は全ＶＤＤ電位に遷移する。ワード
線ドライバ回路１４は、ＷＬＥＮ、そして順にＷＬ’信
号をロウ（low）に至らせることにより、時間ｔ２で
は、三値状態（tri-stated）になって、ワード線あるい
はセグメントであるＷＬ１からＷＬＮをワード線デコー
ダ１２から分離する。時間ｔ３では、信号線２０上ブー
トドライブ信号はハイに至り、ブートドライブ信号はワ
ード線のレベルをＶＤＤ電源の供給電圧より上に、理想
的には少なくともＶＤＤ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］
のレベルに押し上げる。マージン電圧、ＶＭＡＲＧＩＮ
は、典型的には０．５［Ｖ］であるが、プロセスの変動
や他の設計上の考慮事項によって必要なときに変えられ
る。高められた電圧は、強誘電体メモリセルの内部のア
クセストランジスタにわたる電圧降下がないことを確実
にする。したがって、ＶＤＤの全電圧は、セルにある強
誘電体キャパシタを分極させるのに利用できる。
【０００７】先行技術のメモリアレイ１０は、ワード線
の押し上げによる優れた成果を達成できるが、ダイが大
きくなってしまう。それぞれのワード線あるいはワード
線のセグメントはキャパシタを含まなければならないか
ら、図３に示されているキャパシタ１８に充てられる面
積は重要である。高い縦横比は、ワード線あるいはワー
ド線のセグメントを押し上げるために必要とされる大き
なキャパシタ１８と、相対的に低い二酸化シリコンの誘
電率との結果であり、そして二酸化シリコンはＭＯＳキ
ャパシタ１８のための誘電材料である。
の押し上げによる優れた成果を達成できるが、ダイが大
きくなってしまう。それぞれのワード線あるいはワード
線のセグメントはキャパシタを含まなければならないか
ら、図３に示されているキャパシタ１８に充てられる面
積は重要である。高い縦横比は、ワード線あるいはワー
ド線のセグメントを押し上げるために必要とされる大き
なキャパシタ１８と、相対的に低い二酸化シリコンの誘
電率との結果であり、そして二酸化シリコンはＭＯＳキ
ャパシタ１８のための誘電材料である。
【０００８】別の先行技術であるメモリアレイ４０が図
５に示され、メモリアレイ４０ではＭＯＳキャパシタ１
８およびブートドライブ線２０を除外し、ワード線の電
圧レベルを増加するためのチャージポンプ法を含んでい
る。メモリアレイ４０は、ワード線エネイブル信号をワ
ード線ドライバ回路３４の縦列に供給するためにワード
線デコーダ１２を含む。４個のワード線ドライバ回路３
４が示され、ワード線エネイブル信号ＷＬＥＮ１，ＷＬ
ＥＮ２，ＷＬＥＮ３およびＷＬＥＮＮを受けている。ま
た、ワード線ドライバ回路３４は、押し上げられた電圧
をチャージポンプ３６から受けるための入力を含む。ワ
ード線ドライバ回路３４は、ワード線あるいはワード線
のセグメントＷＬ１、ＷＬ２、ＷＬ３およびＷＬＮへ順
に押し上げられた電圧を供給する。４個の代表的な強誘
電体メモリセル１６Ａ〜１６Ｄが示され、それぞれのワ
ード線に結合している。
５に示され、メモリアレイ４０ではＭＯＳキャパシタ１
８およびブートドライブ線２０を除外し、ワード線の電
圧レベルを増加するためのチャージポンプ法を含んでい
る。メモリアレイ４０は、ワード線エネイブル信号をワ
ード線ドライバ回路３４の縦列に供給するためにワード
線デコーダ１２を含む。４個のワード線ドライバ回路３
４が示され、ワード線エネイブル信号ＷＬＥＮ１，ＷＬ
ＥＮ２，ＷＬＥＮ３およびＷＬＥＮＮを受けている。ま
た、ワード線ドライバ回路３４は、押し上げられた電圧
をチャージポンプ３６から受けるための入力を含む。ワ
ード線ドライバ回路３４は、ワード線あるいはワード線
のセグメントＷＬ１、ＷＬ２、ＷＬ３およびＷＬＮへ順
に押し上げられた電圧を供給する。４個の代表的な強誘
電体メモリセル１６Ａ〜１６Ｄが示され、それぞれのワ
ード線に結合している。
【０００９】図６を参照すると、概略の回路図がワード
線ドライバ回路３４のために示されている。ワード線ド
ライバ回路３４は、低い電圧のワード線エネイブル信号
ＷＬＥＮへノード２２で結合されている第１電流ノード
をもつ第１のＮＭＯＳトランジスタ２６を含む。また、
トランジスタ２６は、供給電圧（VDD rail voltage）の
源へ結合されているゲートと、ノード３０でＷＬ’と命
名された第２電流ノードとを含む。第２のＮＭＯＳトラ
ンジスタ２８は、ワード線ＷＬにノード２４で結合され
ている第１電流ノードと、押し上げられたワードクロッ
ク線ＷＬＣＬＫへノード３８で結合されている第２電流
ノードと、第１ＮＭＯＳトランジスタ２６の第２電流ノ
ードＷＬ’へノード３０で結合されたゲートとを有して
いる。ＷＬＣＬＫ信号に対するピーク電圧の値は、理想
的には少なくともＶＤＤ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］
である。動作において、ＷＬＥＮは最初にＶＤＤ電源の
供給電圧に駆動される。これは、ＷＬ’をＶＤＤ−ＶＴ
Ｎに駆動する。続いて、ＷＬＣＬＫ信号は押し上げられ
た電圧レベルに駆動される。ＷＬＣＬＫ信号のこの遷移
はＷＬ’ノード３０と結合し、これをＷＬＣＬＫの押し
上げられたレベルよりもさらに高い電圧に押し上げて、
トランジスタ２８をわたり電圧降下がないという結果を
もたらすので、期待された上昇電位にワード線を駆動す
る。
線ドライバ回路３４のために示されている。ワード線ド
ライバ回路３４は、低い電圧のワード線エネイブル信号
ＷＬＥＮへノード２２で結合されている第１電流ノード
をもつ第１のＮＭＯＳトランジスタ２６を含む。また、
トランジスタ２６は、供給電圧（VDD rail voltage）の
源へ結合されているゲートと、ノード３０でＷＬ’と命
名された第２電流ノードとを含む。第２のＮＭＯＳトラ
ンジスタ２８は、ワード線ＷＬにノード２４で結合され
ている第１電流ノードと、押し上げられたワードクロッ
ク線ＷＬＣＬＫへノード３８で結合されている第２電流
ノードと、第１ＮＭＯＳトランジスタ２６の第２電流ノ
ードＷＬ’へノード３０で結合されたゲートとを有して
いる。ＷＬＣＬＫ信号に対するピーク電圧の値は、理想
的には少なくともＶＤＤ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］
である。動作において、ＷＬＥＮは最初にＶＤＤ電源の
供給電圧に駆動される。これは、ＷＬ’をＶＤＤ−ＶＴ
Ｎに駆動する。続いて、ＷＬＣＬＫ信号は押し上げられ
た電圧レベルに駆動される。ＷＬＣＬＫ信号のこの遷移
はＷＬ’ノード３０と結合し、これをＷＬＣＬＫの押し
上げられたレベルよりもさらに高い電圧に押し上げて、
トランジスタ２８をわたり電圧降下がないという結果を
もたらすので、期待された上昇電位にワード線を駆動す
る。
【００１０】
【発明が解決しようとする課題】先行技術のメモリアレ
イ４０は、ワード線の押し上げによる優れた成果を達成
できる一方で、様々な不利な点も持っている。チャージ
ポンプ法の不利な点は、チャージポンプに伴う蓄積キャ
パシタと付加される制御回路の構成部分とに対して必要
とされる領域の消費と、チャージポンプ、電力消費、チ
ャージポンプに関連した望まれない漏れ電流を制御する
信号に対する調整されたタイミングと、電源上昇の時に
チャージポンプの初期化による追加されるオーバーヘッ
ド時間と、上昇された電位を全体へ配線することから生
じる装置のブレイクダウン（breakdown）とである。
イ４０は、ワード線の押し上げによる優れた成果を達成
できる一方で、様々な不利な点も持っている。チャージ
ポンプ法の不利な点は、チャージポンプに伴う蓄積キャ
パシタと付加される制御回路の構成部分とに対して必要
とされる領域の消費と、チャージポンプ、電力消費、チ
ャージポンプに関連した望まれない漏れ電流を制御する
信号に対する調整されたタイミングと、電源上昇の時に
チャージポンプの初期化による追加されるオーバーヘッ
ド時間と、上昇された電位を全体へ配線することから生
じる装置のブレイクダウン（breakdown）とである。
【００１１】望まれていることは、ＭＯＳキャパシタや
チャージポンプという先行技術の手法の不利な点を克服
した強誘電体プロセスを利用する集積回路強誘電体メモ
リアレイあるいは他の集積回路において、内部ノード、
ワード線、ワード線のセグメント若しくはこれら同類も
のの電圧レベルを押し上げるための密集した回路配置で
ある。
チャージポンプという先行技術の手法の不利な点を克服
した強誘電体プロセスを利用する集積回路強誘電体メモ
リアレイあるいは他の集積回路において、内部ノード、
ワード線、ワード線のセグメント若しくはこれら同類も
のの電圧レベルを押し上げるための密集した回路配置で
ある。
【００１２】したがって、本発明の主要な目的は、押し
上げられた内部電圧を必要とし、且つ強誘電体プロセス
を利用するどんな集積回路に対しても、密集したブート
ストラッピング回路を提供することにある。
上げられた内部電圧を必要とし、且つ強誘電体プロセス
を利用するどんな集積回路に対しても、密集したブート
ストラッピング回路を提供することにある。
【００１３】本発明の更なる目的は、利用できる外部の
ＶＤＤ電源の供給電圧より高い持ち上げられた電圧へメ
モリアレイ内のワード線を駆動するための密集したブー
トストラッピング回路を提供することにある。
ＶＤＤ電源の供給電圧より高い持ち上げられた電圧へメ
モリアレイ内のワード線を駆動するための密集したブー
トストラッピング回路を提供することにある。
【００１４】本発明のブートストラッピング回路が強誘
電体メモリセルの横列とほぼ同じレイアウトの位置に設
計され得ることは、本発明の有利な点である。
電体メモリセルの横列とほぼ同じレイアウトの位置に設
計され得ることは、本発明の有利な点である。
【００１５】ブートストラッピング回路が集積メモリ回
路のダイの大きさを本質的に増加させないことは、本発
明の別の有利な点である。
路のダイの大きさを本質的に増加させないことは、本発
明の別の有利な点である。
【００１６】ブートストラッピング回路がＰチャネルト
ランジスタあるいは相補的な（complementary）ワード
線を使用しないことは、本発明の別の有利な点である。
ランジスタあるいは相補的な（complementary）ワード
線を使用しないことは、本発明の別の有利な点である。
【００１７】ＶＤＤ電源の供給電圧より高い電圧へワー
ド線を押し上げるために、付加される外部電圧あるいは
チャージポンプを必要としないことは、本発明の別の有
利な点である。
ド線を押し上げるために、付加される外部電圧あるいは
チャージポンプを必要としないことは、本発明の別の有
利な点である。
【００１８】
【課題を解決するための手段】本発明によれば、強誘電
体メモリアレイは複数の強誘電体メモリセルと結合され
たワード線と、電源の全供給電圧をワード線上にもたら
す（establish）ためのワード線ドライバ回路とを含
む。ブートストラッピング回路は、ブースト信号を受け
るためにワード線とブースト線との間に結合されてい
る。ブートストラッピング回路は、強誘電体キャパシタ
と、ワード線のピーク電圧が電源の供給電圧より高くな
るように第１の動作モードにおいてブースト線とワード
線との間に強誘電体キャパシタを結合し、第２の動作モ
ードにおいてブースト線から強誘電体キャパシタを分離
するための回路の構成部分とを含む。
体メモリアレイは複数の強誘電体メモリセルと結合され
たワード線と、電源の全供給電圧をワード線上にもたら
す（establish）ためのワード線ドライバ回路とを含
む。ブートストラッピング回路は、ブースト信号を受け
るためにワード線とブースト線との間に結合されてい
る。ブートストラッピング回路は、強誘電体キャパシタ
と、ワード線のピーク電圧が電源の供給電圧より高くな
るように第１の動作モードにおいてブースト線とワード
線との間に強誘電体キャパシタを結合し、第２の動作モ
ードにおいてブースト線から強誘電体キャパシタを分離
するための回路の構成部分とを含む。
【００１９】ブートストラッピング回路の第１の実施例
では、強誘電体キャパシタの一の電極は、ワード線へ直
接に結合されている。第１のトランジスタは中間ノード
とワード線との間に結合され、そしてゲートはＶＤＤ電
源供給源に結合されている。第２のトランジスタは、ブ
ースト線と強誘電体キャパシタの他の電極との間に結合
され、そしてゲートは中間ノードに結合されている。
では、強誘電体キャパシタの一の電極は、ワード線へ直
接に結合されている。第１のトランジスタは中間ノード
とワード線との間に結合され、そしてゲートはＶＤＤ電
源供給源に結合されている。第２のトランジスタは、ブ
ースト線と強誘電体キャパシタの他の電極との間に結合
され、そしてゲートは中間ノードに結合されている。
【００２０】ブートストラッピング回路の第２の実施例
では、強誘電体キャパシタの一の電極（plate）は、直
接にワード線に結合されている。第１のトランジスタは
中間ノードとワード線との間に結合され、そしてゲート
はワード線電圧の波形を作り出すための制御信号を受け
る。第２のトランジスタは、ブースト線と強誘電体キャ
パシタの他の電極との間に結合され、そしてゲートは中
間ノードに結合されている。
では、強誘電体キャパシタの一の電極（plate）は、直
接にワード線に結合されている。第１のトランジスタは
中間ノードとワード線との間に結合され、そしてゲート
はワード線電圧の波形を作り出すための制御信号を受け
る。第２のトランジスタは、ブースト線と強誘電体キャ
パシタの他の電極との間に結合され、そしてゲートは中
間ノードに結合されている。
【００２１】動作において、選択されたワード線がＶＤ
Ｄ電源の全供給電圧までプリチャージされ、選択された
ワード線と関連づけられている強誘電体キャパシタがブ
ースト線に結合され、選択されていないワード線と関連
づけられている強誘電体キャパシタはブースト線から電
気的に分離され、そして選択されたワード線の電圧がＶ
ＤＤ電源の供給電圧より大きい電圧まで押し上げられる
ようにブースト線は０［Ｖ］からＶＤＤに遷移する。
Ｄ電源の全供給電圧までプリチャージされ、選択された
ワード線と関連づけられている強誘電体キャパシタがブ
ースト線に結合され、選択されていないワード線と関連
づけられている強誘電体キャパシタはブースト線から電
気的に分離され、そして選択されたワード線の電圧がＶ
ＤＤ電源の供給電圧より大きい電圧まで押し上げられる
ようにブースト線は０［Ｖ］からＶＤＤに遷移する。
【００２２】この発明に関する上述のあるいは他の目
的、特徴および有利な点は、添付された図面を参照して
行われる次に述べる好ましい具体例の詳細な説明からも
っと容易に明らかになるであろう。
的、特徴および有利な点は、添付された図面を参照して
行われる次に述べる好ましい具体例の詳細な説明からも
っと容易に明らかになるであろう。
【００２３】
【発明の実施の形態】強誘電体の不揮発性ランダムアク
セスメモリアレイ５０の部分が図７に示され、それは本
発明に従ってワード線のブートストラッピング回路を含
んでいる。メモリアレイ５０は、ＭＯＳキャパシタ１８
が強誘電体のブートストラッピング回路４２と置き換え
られているということを除いて、図１と関連して説明さ
れた先行技術のメモリアレイ１０と一致しており、回路
４２については以下に詳細に説明する。したがって、メ
モリアレイ５０は、ワード線ドライバ（driver）回路１
４の縦列にワード線エネイブル信号を供給するためのワ
ード線デコーダ１２を含む。ドライバ回路１４は、図２
に関連して示されたドライバ回路と同じである。４個の
ワードドライバ回路１４が示され、それらはワード線エ
ネイブル信号ＷＬＥＮ１、ＷＬＥＮ２、ＷＬＥＮ３およ
びＷＬＥＮＮを受ける。ワード線ドライバ回路１４は、
ワード線ＷＬ１，ＷＬ２，ＷＬ３およびＷＬＮにＶＤＤ
電源の全供給電圧を供給する。４個の代表的な強誘電体
メモリセル１６Ａ〜１６Ｄが示され、それらはそれぞれ
のワード線に結合されている。ワード線のそれぞれは、
強誘電体のブートストラッピング回路４２を通して単一
のブートドライブ線２０に結合されている。それぞれの
ブートストラッピング回路４２は、１個の強誘電体キャ
パシタと２個のＮＭＯＳトランジスタとを含む。
セスメモリアレイ５０の部分が図７に示され、それは本
発明に従ってワード線のブートストラッピング回路を含
んでいる。メモリアレイ５０は、ＭＯＳキャパシタ１８
が強誘電体のブートストラッピング回路４２と置き換え
られているということを除いて、図１と関連して説明さ
れた先行技術のメモリアレイ１０と一致しており、回路
４２については以下に詳細に説明する。したがって、メ
モリアレイ５０は、ワード線ドライバ（driver）回路１
４の縦列にワード線エネイブル信号を供給するためのワ
ード線デコーダ１２を含む。ドライバ回路１４は、図２
に関連して示されたドライバ回路と同じである。４個の
ワードドライバ回路１４が示され、それらはワード線エ
ネイブル信号ＷＬＥＮ１、ＷＬＥＮ２、ＷＬＥＮ３およ
びＷＬＥＮＮを受ける。ワード線ドライバ回路１４は、
ワード線ＷＬ１，ＷＬ２，ＷＬ３およびＷＬＮにＶＤＤ
電源の全供給電圧を供給する。４個の代表的な強誘電体
メモリセル１６Ａ〜１６Ｄが示され、それらはそれぞれ
のワード線に結合されている。ワード線のそれぞれは、
強誘電体のブートストラッピング回路４２を通して単一
のブートドライブ線２０に結合されている。それぞれの
ブートストラッピング回路４２は、１個の強誘電体キャ
パシタと２個のＮＭＯＳトランジスタとを含む。
【００２４】それぞれのブートストラッピング回路４２
は、対応するワード線が選択される場合のみ、最大のキ
ャパシタ性負荷をブートドライブ線２０に与えるという
点でＭＯＳキャパシタ１８に似ている。加えて、ブート
ストラッピング回路４２は、選択されていないワード線
には結合が起こらないように設計されている。
は、対応するワード線が選択される場合のみ、最大のキ
ャパシタ性負荷をブートドライブ線２０に与えるという
点でＭＯＳキャパシタ１８に似ている。加えて、ブート
ストラッピング回路４２は、選択されていないワード線
には結合が起こらないように設計されている。
【００２５】図８を参照すると、ブートストラッピング
回路４２の第１の実施例４２Ａのために、概略の回路図
が示されている。ブートストラッピング回路４２Ａは、
ノード２４でワード線に結合された電極をもつ強誘電体
キャパシタ４４を含む。強誘電体キャパシタ４４は、鉛
・ジルコン酸・チタン酸塩（lead zirconate titanate:
PZT）、ストロンチウム・ビスマス・タンタル酸塩（str
ontium bismuth tantalate:SBT）あるいは他の知られた
強誘電体の誘電層を含むことができる。更に、ブートス
トラッピング回路４２Ａは、ノード２４でワード線ＷＬ
へ結合される第１の電流ノード（ドレイン／ソース ノ
ード）を有する第１のＮＭＯＳトランジスタ２６を含
む。さらに、トランジスタ２６は、供給電圧の源（VDD
rail voltage）に結合されるゲートと、中間ノード３０
でＷＬ’と命名される第２の電流ノード（ドレイン／ソ
ース ノード）とを含む。第２のＮＭＯＳトランジスタ
２８は、ブートドライブノード２０と強誘電体キャパシ
タ４４の他の電極との間でＢＥに指定されたノード４６
に結合される第１の電流ノード（ドレイン／ソースノー
ド）を有する。また、トランジスタ２８は、中間ノード
３０に結合されるゲートを含む。図８に示されているブ
ートストラッピング回路４２Ａに対して、トランジスタ
２６のＷ／Ｌ（ゲート長に対するゲート幅）比は、トラ
ンジスタ２８のＷ／Ｌ比の約５分の１（２０％）である
べきである。強誘電体キャパシタ４４のキャパシタンス
は、下記において更に詳細に説明されるように、ワード
線のキャパシタンスと同一の値であるべきである。
回路４２の第１の実施例４２Ａのために、概略の回路図
が示されている。ブートストラッピング回路４２Ａは、
ノード２４でワード線に結合された電極をもつ強誘電体
キャパシタ４４を含む。強誘電体キャパシタ４４は、鉛
・ジルコン酸・チタン酸塩（lead zirconate titanate:
PZT）、ストロンチウム・ビスマス・タンタル酸塩（str
ontium bismuth tantalate:SBT）あるいは他の知られた
強誘電体の誘電層を含むことができる。更に、ブートス
トラッピング回路４２Ａは、ノード２４でワード線ＷＬ
へ結合される第１の電流ノード（ドレイン／ソース ノ
ード）を有する第１のＮＭＯＳトランジスタ２６を含
む。さらに、トランジスタ２６は、供給電圧の源（VDD
rail voltage）に結合されるゲートと、中間ノード３０
でＷＬ’と命名される第２の電流ノード（ドレイン／ソ
ース ノード）とを含む。第２のＮＭＯＳトランジスタ
２８は、ブートドライブノード２０と強誘電体キャパシ
タ４４の他の電極との間でＢＥに指定されたノード４６
に結合される第１の電流ノード（ドレイン／ソースノー
ド）を有する。また、トランジスタ２８は、中間ノード
３０に結合されるゲートを含む。図８に示されているブ
ートストラッピング回路４２Ａに対して、トランジスタ
２６のＷ／Ｌ（ゲート長に対するゲート幅）比は、トラ
ンジスタ２８のＷ／Ｌ比の約５分の１（２０％）である
べきである。強誘電体キャパシタ４４のキャパシタンス
は、下記において更に詳細に説明されるように、ワード
線のキャパシタンスと同一の値であるべきである。
【００２６】図９を参照すると、ブートストラッピング
回路４２の第２の実施例４２Ｂのために概略の回路図が
示されている。ブートストラッピング回路４２Ｂは、ノ
ード２４でワード線に結合される電極をもつ強誘電体キ
ャパシタ４４を含む。更に、ブートストラッピング回路
４２Ｂは、ノード２４でワード線ＷＬへ結合される第１
の電流ノード（ドレイン／ソース ノード）を有する第
１のＮＭＯＳトランジスタ２６を含む。また、トランジ
スタ２６は、制御信号Ｂｇａｔｅをノード４８で受ける
ためのゲートと、中間ノード３０でＷＬ’と命名される
第２の電流ノード（ドレイン／ソース ノード）とを含
む。第２のＮＭＯＳトランジスタ２８は、ブートドライ
ブノード２０と強誘電体キャパシタ４４の他の電極との
間にあってＢＥに指定されたノード４６に結合される第
１の電流ノード（ドレイン／ソース ノード）を有す
る。また、トランジスタ２８は、中間ノード３０の結合
されるゲートを含む。図９に示されるブートストラッピ
ング回路４２Ｂに対して、トランジスタ２６のＷ／Ｌ
（ゲート長に対するゲート幅）比は、トランジスタ２８
のＷ／Ｌ比の約５分の１であるべきである。強誘電体キ
ャパシタ４４ののキャパシタンスは、ワード線のキャパ
シタンスと同一の値であるべきである。
回路４２の第２の実施例４２Ｂのために概略の回路図が
示されている。ブートストラッピング回路４２Ｂは、ノ
ード２４でワード線に結合される電極をもつ強誘電体キ
ャパシタ４４を含む。更に、ブートストラッピング回路
４２Ｂは、ノード２４でワード線ＷＬへ結合される第１
の電流ノード（ドレイン／ソース ノード）を有する第
１のＮＭＯＳトランジスタ２６を含む。また、トランジ
スタ２６は、制御信号Ｂｇａｔｅをノード４８で受ける
ためのゲートと、中間ノード３０でＷＬ’と命名される
第２の電流ノード（ドレイン／ソース ノード）とを含
む。第２のＮＭＯＳトランジスタ２８は、ブートドライ
ブノード２０と強誘電体キャパシタ４４の他の電極との
間にあってＢＥに指定されたノード４６に結合される第
１の電流ノード（ドレイン／ソース ノード）を有す
る。また、トランジスタ２８は、中間ノード３０の結合
されるゲートを含む。図９に示されるブートストラッピ
ング回路４２Ｂに対して、トランジスタ２６のＷ／Ｌ
（ゲート長に対するゲート幅）比は、トランジスタ２８
のＷ／Ｌ比の約５分の１であるべきである。強誘電体キ
ャパシタ４４ののキャパシタンスは、ワード線のキャパ
シタンスと同一の値であるべきである。
【００２７】ワード線を押し上げる仕組みの第１の実施
例の動作過程が、図１０のタイミング図によって示され
ている。具体的には、このタイミング図は、ブートスト
ラッピング回路４２Ａを含むメモリアレイ５０の動作を
例示している。ある初期時間ｔ０において、ワード線あ
るいはセグメント、ブートドライブ線２０およびＢＥノ
ードは、すべて接地電位にある。時間ｔ１において、ワ
ード線はＶＤＤの全電位に向けて遷移が始まる。ＢＥノ
ード４６が”フローティング（floating）”なので、そ
の電位は一時的に上昇し始めるであろう。時間ｔ２にお
いて、ワード線信号ＷＬはＶＤＤの全電位に達し、そし
てＷＬ’信号はＶＤＤ−ＶTNの電圧に達する。その為、
トランジスタ２８は導通して、ＢＥノード４６を接地電
位まで引き戻す。時間ｔ３において、信号線２０上のブ
ートドライブ信号がハイに至り、理想的には少なくとも
ＶＤＤ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］のレベルであっ
て、ＶＤＤ電源の供給電圧よりも高い電圧にワード線の
レベルを押し上げる。上昇された電圧は、強誘電体メモ
リセル内側のアクセストランジスタを横切って全く電圧
降下のないことを確実にする。その為、セル内の強誘電
体キャパシタを分極させるために、ＶＤＤの全電圧が利
用できる。ワード線を押し上げる仕組みの第１の実施例
の動作過程中では、強誘電体キャパシタ４４において，
分極は入れ換えられる（switch）べきではない。時間ｔ
３の後、ＢＥノード４６上の電圧がワード線の電圧を越
えない限り、初期の条件は安全に元に戻る（restore
d）。この条件を達成するために、ブートドライブ信号
は、ＷＬ信号がロウに至る前に、ブートドライブ信号が
ロウに至るようにすべきである。一旦、これらの信号が
説明された方法によりロウに至ると、そのとき、別のサ
イクルが始まる。
例の動作過程が、図１０のタイミング図によって示され
ている。具体的には、このタイミング図は、ブートスト
ラッピング回路４２Ａを含むメモリアレイ５０の動作を
例示している。ある初期時間ｔ０において、ワード線あ
るいはセグメント、ブートドライブ線２０およびＢＥノ
ードは、すべて接地電位にある。時間ｔ１において、ワ
ード線はＶＤＤの全電位に向けて遷移が始まる。ＢＥノ
ード４６が”フローティング（floating）”なので、そ
の電位は一時的に上昇し始めるであろう。時間ｔ２にお
いて、ワード線信号ＷＬはＶＤＤの全電位に達し、そし
てＷＬ’信号はＶＤＤ−ＶTNの電圧に達する。その為、
トランジスタ２８は導通して、ＢＥノード４６を接地電
位まで引き戻す。時間ｔ３において、信号線２０上のブ
ートドライブ信号がハイに至り、理想的には少なくとも
ＶＤＤ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］のレベルであっ
て、ＶＤＤ電源の供給電圧よりも高い電圧にワード線の
レベルを押し上げる。上昇された電圧は、強誘電体メモ
リセル内側のアクセストランジスタを横切って全く電圧
降下のないことを確実にする。その為、セル内の強誘電
体キャパシタを分極させるために、ＶＤＤの全電圧が利
用できる。ワード線を押し上げる仕組みの第１の実施例
の動作過程中では、強誘電体キャパシタ４４において，
分極は入れ換えられる（switch）べきではない。時間ｔ
３の後、ＢＥノード４６上の電圧がワード線の電圧を越
えない限り、初期の条件は安全に元に戻る（restore
d）。この条件を達成するために、ブートドライブ信号
は、ＷＬ信号がロウに至る前に、ブートドライブ信号が
ロウに至るようにすべきである。一旦、これらの信号が
説明された方法によりロウに至ると、そのとき、別のサ
イクルが始まる。
【００２８】選択されていないワード線が接地電位にあ
るということに注目すると、その動作条件は、初期時間
ｔ０における前述した条件と同じである。こうして、強
誘電体キャパシタ４４は非導通のトランジスタ２８によ
ってブートドライブ線２０から電気的に分離される。更
に、トランジスタ２６が十分に導通しているので、ノー
ドＷＬ’に対するあらゆる結合は急激に放電される。
るということに注目すると、その動作条件は、初期時間
ｔ０における前述した条件と同じである。こうして、強
誘電体キャパシタ４４は非導通のトランジスタ２８によ
ってブートドライブ線２０から電気的に分離される。更
に、トランジスタ２６が十分に導通しているので、ノー
ドＷＬ’に対するあらゆる結合は急激に放電される。
【００２９】ワード線を押し上げる仕組みの第２の実施
例の動作過程が、図１１のタイミング図により示されて
いる。具体的には、このタイミング図は、ブートストラ
ッピング回路４２Ｂを含むメモリアレイ５０の動作を例
示している。ある初期時間ｔ０において、ワード線ある
いはセグメント、ブートドライブ線２０およびＢＥノー
ドは、すべて接地電位にある。Ｂｇａｔｅノード４８は
ＶＤＤにあり、ＷＬ’がロウであることを保証してい
る。時間ｔ０と時間ｔ１と間において、Ｂｇａｔｅがロ
ウとなり、できるだけ短い時間だけＷＬ’ノードが浮遊
する（float）。時間ｔ１において、ワード線は全ＶＤ
Ｄ電位へ遷移する。Ｂｇａｔｅノード４８がロウなの
で、トランジスタ２６と２８とが非導通になり、そして
ＢＥノード４６がフローティングになる。したがって、
ＢＥノード４６はワード線電圧に従って変化する。時間
ｔ２において、Ｂｇａｔｅ電圧は全ＶＤＤ電位へ遷移す
る。時間ｔ２において、トランジスタ２８が導通する
と、ＢＥノード４６を接地電位に引き落として、ワード
線の電位をノード２４で一時的に小さくする。時間ｔ３
において、ワード線ドライバはＶＤＤの全電圧まで強誘
電体キャパシタを完全に充電し、一方ではＢＥノードは
ロウのままである。時間ｔ４において、信号線２０上の
ブートドライブ信号はハイに至り、トランジスタ２８の
自己ブートストラッピングによって、ＢＥノードをＶＤ
Ｄに遷移させる。ワード線のレベルは、理想的にはＶＤ
Ｄ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］レベルであって、ＶＤ
Ｄ電源の供給電圧よりも高い電圧に押し上げられる。ワ
ード線を押し上げる仕組みの第２の実施例の動作過程中
に、強誘電体キャパシタ４４において，分極は入れ換え
られるべきではない。時間ｔ４の後に、ＢＥノード４６
上の電圧がワード線の電圧を越えない限り、初期の条件
は安全に元に戻る。この条件を達成するために、ブート
ドライブ信号は、ＷＬ信号がロウに至る前に、ブートド
ライブ信号がロウに至るようにすべきである。
例の動作過程が、図１１のタイミング図により示されて
いる。具体的には、このタイミング図は、ブートストラ
ッピング回路４２Ｂを含むメモリアレイ５０の動作を例
示している。ある初期時間ｔ０において、ワード線ある
いはセグメント、ブートドライブ線２０およびＢＥノー
ドは、すべて接地電位にある。Ｂｇａｔｅノード４８は
ＶＤＤにあり、ＷＬ’がロウであることを保証してい
る。時間ｔ０と時間ｔ１と間において、Ｂｇａｔｅがロ
ウとなり、できるだけ短い時間だけＷＬ’ノードが浮遊
する（float）。時間ｔ１において、ワード線は全ＶＤ
Ｄ電位へ遷移する。Ｂｇａｔｅノード４８がロウなの
で、トランジスタ２６と２８とが非導通になり、そして
ＢＥノード４６がフローティングになる。したがって、
ＢＥノード４６はワード線電圧に従って変化する。時間
ｔ２において、Ｂｇａｔｅ電圧は全ＶＤＤ電位へ遷移す
る。時間ｔ２において、トランジスタ２８が導通する
と、ＢＥノード４６を接地電位に引き落として、ワード
線の電位をノード２４で一時的に小さくする。時間ｔ３
において、ワード線ドライバはＶＤＤの全電圧まで強誘
電体キャパシタを完全に充電し、一方ではＢＥノードは
ロウのままである。時間ｔ４において、信号線２０上の
ブートドライブ信号はハイに至り、トランジスタ２８の
自己ブートストラッピングによって、ＢＥノードをＶＤ
Ｄに遷移させる。ワード線のレベルは、理想的にはＶＤ
Ｄ＋ＶTN＋ＶＭＡＲＧＩＮ［Ｖ］レベルであって、ＶＤ
Ｄ電源の供給電圧よりも高い電圧に押し上げられる。ワ
ード線を押し上げる仕組みの第２の実施例の動作過程中
に、強誘電体キャパシタ４４において，分極は入れ換え
られるべきではない。時間ｔ４の後に、ＢＥノード４６
上の電圧がワード線の電圧を越えない限り、初期の条件
は安全に元に戻る。この条件を達成するために、ブート
ドライブ信号は、ＷＬ信号がロウに至る前に、ブートド
ライブ信号がロウに至るようにすべきである。
【００３０】Ｂｇａｔｅ信号を追加しまた図１１に示し
た別のタイミングとした理由は、一時的なワード線電圧
の変動が依然として生じるけれども、（図１０内の時間
ｔ１の代わりに）時間ｔ２の後に直ちに生じるというこ
とにある。時間ｔ２で電圧の変動が起こることは、メモ
リのアクセス時間を増加しない。なぜなら、メモリセル
を読むことは、典型的には時間ｔ１とｔ２の間で行われ
るからである。ビット線にＶＤＤの全移動を必要とする
欠くことのできないデータの状態の回復が、時間ｔ４の
後に生じ、それは押し上げられたワード線電圧が典型的
に必要とされる唯一の時間である。
た別のタイミングとした理由は、一時的なワード線電圧
の変動が依然として生じるけれども、（図１０内の時間
ｔ１の代わりに）時間ｔ２の後に直ちに生じるというこ
とにある。時間ｔ２で電圧の変動が起こることは、メモ
リのアクセス時間を増加しない。なぜなら、メモリセル
を読むことは、典型的には時間ｔ１とｔ２の間で行われ
るからである。ビット線にＶＤＤの全移動を必要とする
欠くことのできないデータの状態の回復が、時間ｔ４の
後に生じ、それは押し上げられたワード線電圧が典型的
に必要とされる唯一の時間である。
【００３１】再び、図１１を参照すると、選択されなか
ったワード線電圧が接地電位にあることを注目すると、
その動作条件は、時間ｔ０における前述した動作条件と
同じである。こうして、強誘電体キャパシタ４４は電気
的に非導通のトランジスタ２８によってブートドライブ
線２０から分離される。
ったワード線電圧が接地電位にあることを注目すると、
その動作条件は、時間ｔ０における前述した動作条件と
同じである。こうして、強誘電体キャパシタ４４は電気
的に非導通のトランジスタ２８によってブートドライブ
線２０から分離される。
【００３２】図１２を参照すると、図７に示されたメモ
リアレイ５０のためにレイアウト図が示されている。レ
イアウト５０’は４本の横列、言い換えればＷＬ１から
ＷＬＮと命名されたワード線のセグメントを含む。それ
ぞれの横列は、ワード線デコード＋ワード線ドライバ、
と命名されるワード線デコードと、ワード線ドライバ回
路の構成部分１２、１４とを含む。この回路の構成部分
の縦横比は、約２０：１である。また、おのおのの横列
は、ワード線の電圧レベルを押し上げるブートストラッ
プ回路４４を含む。ブートストラップ回路の縦横比は約
４：１またはこれより小さい。更に、おのおのの横列
は、ワード線あるいはワード線のセグメントと関連づけ
られるメモリセル１６を含む。８個のこのようなセル
は、各々が約１：１の縦横比をもつセルを用い、図１２
において、それぞれのワード線あるいはセグメントと関
連づけられている。したがって、ワード線ドライバとブ
ートストラッピング回路の全体の縦横比は、４０：１か
ら２４：１に縮小され、集積回路において著しい面積の
節約になる。
リアレイ５０のためにレイアウト図が示されている。レ
イアウト５０’は４本の横列、言い換えればＷＬ１から
ＷＬＮと命名されたワード線のセグメントを含む。それ
ぞれの横列は、ワード線デコード＋ワード線ドライバ、
と命名されるワード線デコードと、ワード線ドライバ回
路の構成部分１２、１４とを含む。この回路の構成部分
の縦横比は、約２０：１である。また、おのおのの横列
は、ワード線の電圧レベルを押し上げるブートストラッ
プ回路４４を含む。ブートストラップ回路の縦横比は約
４：１またはこれより小さい。更に、おのおのの横列
は、ワード線あるいはワード線のセグメントと関連づけ
られるメモリセル１６を含む。８個のこのようなセル
は、各々が約１：１の縦横比をもつセルを用い、図１２
において、それぞれのワード線あるいはセグメントと関
連づけられている。したがって、ワード線ドライバとブ
ートストラッピング回路の全体の縦横比は、４０：１か
ら２４：１に縮小され、集積回路において著しい面積の
節約になる。
【００３３】好ましい実施例に発明の原理を例示し、記
述したけれども、この分野の技術を有する者によって、
このような原理から逸脱することなく本発明が配列にお
いて、あるいは細かく改良され得ることは、十分に考え
られる。例えば、本発明のブートストラッピング回路
は、強誘電体メモリアレイのワード線電圧を押し上げる
ことに関して詳細に記述されたけれども、押し上げられ
た内部電圧を必要とし、且つ強誘電体プロセスを利用す
るあらゆる集積回路が代わりをすることができる。更
に、０．５［Ｖ］のマージン電圧は典型的に使用されて
いるが、プロセスの変動、電源供給の変動や他の設計上
の考慮事項により必要であれば変更できる。図１０と図
１１のタイミング図は、必要に応じて変更できる。図１
２のレイアウト図は、本発明によって意図された面積の
節約を実現するため提案されたレイアウトの一例である
が、他のレイアウト案も使用できる。
述したけれども、この分野の技術を有する者によって、
このような原理から逸脱することなく本発明が配列にお
いて、あるいは細かく改良され得ることは、十分に考え
られる。例えば、本発明のブートストラッピング回路
は、強誘電体メモリアレイのワード線電圧を押し上げる
ことに関して詳細に記述されたけれども、押し上げられ
た内部電圧を必要とし、且つ強誘電体プロセスを利用す
るあらゆる集積回路が代わりをすることができる。更
に、０．５［Ｖ］のマージン電圧は典型的に使用されて
いるが、プロセスの変動、電源供給の変動や他の設計上
の考慮事項により必要であれば変更できる。図１０と図
１１のタイミング図は、必要に応じて変更できる。図１
２のレイアウト図は、本発明によって意図された面積の
節約を実現するため提案されたレイアウトの一例である
が、他のレイアウト案も使用できる。
【００３４】
【効果】以上説明したように、本発明によって、押し上
げられた内部電圧を必要とし、且つ強誘電体プロセスを
利用するどんな集積回路に対しても、密集したブートス
トラッピング回路を提供できる。
げられた内部電圧を必要とし、且つ強誘電体プロセスを
利用するどんな集積回路に対しても、密集したブートス
トラッピング回路を提供できる。
【図１】図１は、ＭＯＳキャパシタをもつ先行技術のワ
ード線押し上げ回路を含む強誘電体メモリアレイの一部
を示す回路とブロックを組み合わせた図である。
ード線押し上げ回路を含む強誘電体メモリアレイの一部
を示す回路とブロックを組み合わせた図である。
【図２】図２は、図１に示されたワード線ドライバ回路
ブロックの回路図である。
ブロックの回路図である。
【図３】図３は、強誘電体メモリセルの横列のピッチに
適合するが、その結果、望ましくない低いアレイ効率と
なる、ＭＯＳキャパシタと関連回路の構成部分とを示す
レイアウト図である。
適合するが、その結果、望ましくない低いアレイ効率と
なる、ＭＯＳキャパシタと関連回路の構成部分とを示す
レイアウト図である。
【図４】図４は、図１のメモリ回路と関連づけられたタ
イミング図である。
イミング図である。
【図５】図５は、先行技術のチャージポンプワード線押
し上げ回路を含む強誘電体メモリアレイの一部のブロッ
ク図である。
し上げ回路を含む強誘電体メモリアレイの一部のブロッ
ク図である。
【図６】図６は、図５に示されたワード線ドライバ回路
ブロックの回路図である。
ブロックの回路図である。
【図７】図７は、本発明に関する強誘電体ワード線押し
上げ回路を含む強誘電体メモリアレイの一部の回路図で
ある。
上げ回路を含む強誘電体メモリアレイの一部の回路図で
ある。
【図８】図８は、図７に示されたブートストラッピング
回路ブロックの第１の実施例の回路図である。
回路ブロックの第１の実施例の回路図である。
【図９】図９は、図７に示されたブートストラッピング
回路ブロックの第２の実施例の回路図である。
回路ブロックの第２の実施例の回路図である。
【図１０】図１０は、図８のブートストラッピング回路
を含む図７のメモリ回路に関連づけられるタイミング図
である。
を含む図７のメモリ回路に関連づけられるタイミング図
である。
【図１１】図１１は、図９のブートストラッピング回路
を含む図７のメモリ回路に関連づけられるタイミング図
である。
を含む図７のメモリ回路に関連づけられるタイミング図
である。
【図１２】図１２は、強誘電体メモリセルの横列の位置
に適合している本発明のブートストラッピング回路と、
結果として生じる望ましい高いアレイ効率とを示すレイ
アウト図である。
に適合している本発明のブートストラッピング回路と、
結果として生じる望ましい高いアレイ効率とを示すレイ
アウト図である。
【符号の説明】 １０…メモリアレイ、１２…ワード線デコーダ回路、１
４…ワード線ドライバ回路、１６、１６Ａ〜１６Ｄ…強
誘電体メモリセル、１８…ＭＯＳキャパシタ、２０…ブ
ートドライブ線、２４、４６、４８…ノード、２６…第
１のＮＭＯＳトランジスタ、２８…第２のＮＭＯＳトラ
ンジスタ、３０…中間ノード、４２、４２Ａ、４２Ｂ…
ブートストラッピング回路、４４…強誘電体キャパシ
タ、５０…強誘電体の不揮発性ランダムアクセスメモリ
アレイ ５０’…強誘電体の不揮発性ランダムアクセスメモリア
レイのレイアウト
４…ワード線ドライバ回路、１６、１６Ａ〜１６Ｄ…強
誘電体メモリセル、１８…ＭＯＳキャパシタ、２０…ブ
ートドライブ線、２４、４６、４８…ノード、２６…第
１のＮＭＯＳトランジスタ、２８…第２のＮＭＯＳトラ
ンジスタ、３０…中間ノード、４２、４２Ａ、４２Ｂ…
ブートストラッピング回路、４４…強誘電体キャパシ
タ、５０…強誘電体の不揮発性ランダムアクセスメモリ
アレイ ５０’…強誘電体の不揮発性ランダムアクセスメモリア
レイのレイアウト
───────────────────────────────────────────────────── フロントページの続き (72)発明者 デニス アール． ウィルソン アメリカ合衆国， コロラド州， コロラ ド スプリングス， ヴァルキリー ウェ イ 3830
Claims (20)
- 【請求項１】 入力信号を受ける入力ノードと、 出力信号を供給する出力ノードと、 強誘電体キャパシタと、 前記入力信号のピーク電圧よりも前記出力信号のピーク
電圧が高くなるように第１の動作モードにおいて前記入
力ノードと前記出力ノードとの間に強誘電体キャパシタ
を結合し、且つ第２の動作モードにおいて前記入力ノー
ドから前記強誘電体キャパシタを分離するための結合手
段と、を備えるブートストラップ回路。 - 【請求項２】 前記強誘電体キャパシタは、前記出力ノ
ードに結合される第１の電極（plate）と、第２の電極
とを含み、前記結合手段は、 中間ノードと前記出力ノードとの間に結合される電流通
路、電源の供給電圧の源に結合される制御ノードを有す
る第１のトランジスタと、 前記入力ノードと強誘電体キャパシタの前記第２の電極
との間に結合される電流通路、前記中間ノードに結合さ
れる制御ノードを有する第２のトランジスタと、を備え
る請求項１に記載されたブートストラップ回路。 - 【請求項３】 前記第１および前記第２のトランジスタ
は、それぞれＮチャネルＭＯＳトランジスタで構成され
ている請求項２に記載されたブートストラップ回路。 - 【請求項４】 前記強誘電体キャパシタは、前記出力ノ
ードに結合される第１の電極と、第２の電極とを含み、
前記結合手段は、 中間ノードと前記出力ノードとの間に結合される電流通
路、制御信号を受ける制御ノードとを有する第１のトラ
ンジスタと、 前記入力ノードと強誘電体キャパシタの前記第２の電極
との間に結合される電流通路、前記中間ノードに結合さ
れる制御ノードを有する第２のトランジスタと、を備え
る請求項１に記載されたブートストラップ回路。 - 【請求項５】 前記第１および前記第２のトランジスタ
は、それぞれＮチャネルＭＯＳトランジスタで構成され
ている請求項４に記載されたブートストラップ回路。 - 【請求項６】 複数の強誘電体のメモリセルに結合され
るワード線と、 前記ワード線に電源の全供給電圧をもたらす（establis
hing）ワード線ドライバ回路と、 強誘電体キャパシタと、 ブースト信号を受けるブースト線と、 前記ワード線のピーク電圧が電源の供給電圧よりも高く
なるように第１の動作モードにおいて前記ブースト線と
前記ワード線との間に前記強誘電体キャパシタを結合
し、且つ第２の動作モードにおいて前記ブースト線から
前記強誘電体キャパシタを分離するための結合手段と、
を備える強誘電体メモリのアレイ。 - 【請求項７】 前記強誘電体キャパシタは、前記ワード
線に結合される第１の電極と、第２の電極とを含み、前
記結合手段は、 中間ノードと前記ワード線との間に結合される電流通
路、電源の供給電圧の源に結合される制御ノードを有す
る第１のトランジスタと、 前記ブースト線と強誘電体キャパシタの前記第２の電極
との間に結合される電流通路、前記中間ノードに結合さ
れる制御ノードを有する第２のトランジスタと、を備え
る請求項６に記載の強誘電体メモリのアレイ。 - 【請求項８】 前記第１および前記第２のトランジスタ
は、それぞれＮチャネルＭＯＳトランジスタで構成され
ている請求項７に記載の強誘電体メモリのアレイ。 - 【請求項９】 前記強誘電体キャパシタは、前記ワード
線に結合される第１の電極と、第２の電極とを含み、前
記結合手段は、 中間ノードと前記ワード線との間に結合される電流通
路、制御信号を受ける制御ノードを有する第１のトラン
ジスタと、 前記ブースト線と強誘電体キャパシタの前記第２の電極
との間に結合される電流通路、前記中間ノードに結合さ
れる制御ノードを有する第２のトランジスタと、を備え
る請求項６に記載の強誘電体メモリのアレイ。 - 【請求項１０】 前記第１および前記第２のトランジス
タは、それぞれＮチャネルＭＯＳトランジスタで構成さ
れている請求項９に記載の強誘電体メモリのアレイ。 - 【請求項１１】 前記ワード線ドライバ回路は、前記ワ
ード線から前記ワード線ドライバ回路を電気的に分離す
る手段を更に有している請求項６に記載の強誘電体メモ
リのアレイ。 - 【請求項１２】 前記強誘電体メモリセルは、１個のト
ランジスタと１個のキャパシタとを備える請求項６に記
載の強誘電体メモリのアレイ。 - 【請求項１３】 前記強誘電体メモリセルは、２個のト
ランジスタと２個のキャパシタとを備える請求項６に記
載の強誘電体メモリのアレイ。 - 【請求項１４】 前記強誘電体メモリセルと前記強誘電
体キャパシタとに使用されている強誘電体材料は同一で
ある請求項６に記載の強誘電体メモリのアレイ。 - 【請求項１５】 前記強誘電体材料は、ＰＺＴ(lead zi
rconate titanate)を含有する請求項１４に記載の強誘
電体メモリのアレイ。 - 【請求項１６】 前記強誘電体材料は、ＳＢＴ(stronti
um bismuth tantalate)を含有する請求項１４に記載の
強誘電体メモリのアレイ。 - 【請求項１７】 それぞれが強誘電体キャパシタに結合
される複数のワード線を含む強誘電体メモリアレイの動
作方法であって、 選択されたワード線をＶＤＤ電源の全供給電圧までプリ
チャージするステップと、 前記選択されたワード線と関連づけられる前記強誘電体
キャパシタをブースト線に結合するステップと、 非選択ワード線と関連づけられる前記強誘電体キャパシ
タを前記ブースト線から電気的に分離するステップと、 前記選択されたワード線の電圧がＶＤＤ電源の供給電圧
よりも高い電圧に押し上げられように前記ブースト線を
電圧上昇する（voltage stepping）ステップと、を備え
る強誘電体メモリアレイの動作方法。 - 【請求項１８】 前記電圧上昇ステップは、前記選択さ
れたワード線の電圧がＶＤＤ＋ＶTN＋０．５［Ｖ］より
も高い電圧に押し上げられるように前記ブースト線を電
圧上昇するステップを備える請求項１７に記載の強誘電
体メモリアレイの動作方法。 - 【請求項１９】 前記電圧上昇ステップは、ＶＤＤ
［Ｖ］の増加電圧を有する電圧段階（step)で前記ブー
スト線を電圧上昇するステップを備える請求項１７に記
載の強誘電体メモリアレイの動作方法。 - 【請求項２０】 前記プリチャージするステップに続い
て、前記強誘電体メモリアレイから前記選択されたワー
ド線を電気的に分離するステップを更に備える請求項１
７に記載の強誘電体メモリアレイの動作方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/620799 | 1996-03-28 | ||
| US08/620,799 US5774392A (en) | 1996-03-28 | 1996-03-28 | Bootstrapping circuit utilizing a ferroelectric capacitor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027480A true JPH1027480A (ja) | 1998-01-27 |
Family
ID=24487446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9078514A Pending JPH1027480A (ja) | 1996-03-28 | 1997-03-28 | 強誘電体キャパシタを利用するブートストラッピング回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5774392A (ja) |
| EP (1) | EP0798736A3 (ja) |
| JP (1) | JPH1027480A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477814B1 (ko) * | 1998-06-29 | 2005-08-29 | 주식회사 하이닉스반도체 | 반도체메모리장치의 워드라인 부트스트랩회로 |
| JP2006004592A (ja) * | 2004-06-18 | 2006-01-05 | Samsung Electronics Co Ltd | ワードラインドライバ回路及びその駆動方法 |
| JP2011187950A (ja) * | 2010-02-12 | 2011-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
| JP2014194839A (ja) * | 2014-04-18 | 2014-10-09 | Fujitsu Semiconductor Ltd | 論理回路とそれを使用するメモリ |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5890199A (en) * | 1996-10-21 | 1999-03-30 | Ramtron International Corporation | Data processor incorporating a ferroelectric memory array selectably configurable as read/write and read only memory |
| JP2000090674A (ja) * | 1998-09-11 | 2000-03-31 | Toshiba Corp | 半導体記憶装置並びにその書き込み方法及び読み出し方法 |
| US6377494B1 (en) * | 1999-07-07 | 2002-04-23 | Seiko Epson Corporation | Semiconductor device and electronic apparatus |
| JP2001043694A (ja) * | 1999-07-30 | 2001-02-16 | Oki Electric Ind Co Ltd | 半導体記憶素子 |
| JP2001093286A (ja) * | 1999-09-21 | 2001-04-06 | Nec Corp | 強誘電体記憶装置及びその製造方法 |
| TW480483B (en) * | 2000-10-24 | 2002-03-21 | Macronix Int Co Ltd | Non-volatile ferroelectric capacitor memory and the sensing method thereof |
| US6275425B1 (en) | 2000-11-16 | 2001-08-14 | Ramtron International Corporation | Ferroelectric voltage boost circuits |
| US6535446B2 (en) | 2001-05-24 | 2003-03-18 | Ramtron International Corporation | Two stage low voltage ferroelectric boost circuit |
| US6430093B1 (en) | 2001-05-24 | 2002-08-06 | Ramtron International Corporation | CMOS boosting circuit utilizing ferroelectric capacitors |
| KR100425160B1 (ko) * | 2001-05-28 | 2004-03-30 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리 장치의 승압전압 발생회로 및그 발생방법 |
| US20030048656A1 (en) * | 2001-08-28 | 2003-03-13 | Leonard Forbes | Four terminal memory cell, a two-transistor sram cell, a sram array, a computer system, a process for forming a sram cell, a process for turning a sram cell off, a process for writing a sram cell and a process for reading data from a sram cell |
| US6510073B1 (en) * | 2002-01-31 | 2003-01-21 | Sharp Laboratories Of America, Inc. | Two transistor ferroelectric non-volatile memory |
| KR100597629B1 (ko) * | 2003-12-22 | 2006-07-07 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그에 따른 구동방법 |
| KR100732277B1 (ko) * | 2005-05-30 | 2007-06-25 | 주식회사 하이닉스반도체 | 불휘발성 강유전체 메모리를 포함하는 ｒｆｉｄ에서의 변/복조 장치 |
| JP2007091025A (ja) * | 2005-09-28 | 2007-04-12 | Fuji Heavy Ind Ltd | 車両の前方監視装置 |
| US7515457B2 (en) * | 2006-02-24 | 2009-04-07 | Grandis, Inc. | Current driven memory cells having enhanced current and enhanced current symmetry |
| US8014226B2 (en) * | 2009-12-22 | 2011-09-06 | Arm Limited | Integrated circuit memory with word line driving helper circuits |
| CN102789808B (zh) * | 2011-05-20 | 2018-03-06 | 株式会社半导体能源研究所 | 存储器装置和用于驱动存储器装置的方法 |
| US8705289B2 (en) * | 2011-08-01 | 2014-04-22 | Ememory Technology Inc. | Flash memory apparatus with programming voltage control generators |
| US9153327B2 (en) | 2011-08-01 | 2015-10-06 | Ememory Technology Inc. | Flash memory apparatus with voltage boost circuit |
| CN102915763B (zh) * | 2011-08-01 | 2015-09-02 | 力旺电子股份有限公司 | 闪存装置 |
| TWI485711B (zh) * | 2012-03-20 | 2015-05-21 | Ememory Technology Inc | 快閃記憶體裝置 |
| TWI528367B (zh) * | 2014-02-14 | 2016-04-01 | 力旺電子股份有限公司 | 快閃記憶體裝置 |
| US9257165B2 (en) | 2014-03-10 | 2016-02-09 | Everspin Technologies, Inc. | Assisted local source line |
| JP6337635B2 (ja) * | 2014-06-17 | 2018-06-06 | 富士通セミコンダクター株式会社 | 昇圧回路及びメモリデバイス |
| US11527277B1 (en) | 2021-06-04 | 2022-12-13 | Kepler Computing Inc. | High-density low voltage ferroelectric memory bit-cell |
| US11729995B1 (en) | 2021-11-01 | 2023-08-15 | Kepler Computing Inc. | Common mode compensation for non-linear polar material 1TnC memory bit-cell |
| US11482270B1 (en) | 2021-11-17 | 2022-10-25 | Kepler Computing Inc. | Pulsing scheme for a ferroelectric memory bit-cell to minimize read or write disturb effect and refresh logic |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4291393A (en) * | 1980-02-11 | 1981-09-22 | Mostek Corporation | Active refresh circuit for dynamic MOS circuits |
| US4397003A (en) * | 1980-06-02 | 1983-08-02 | Mostek Corporation | Dynamic random access memory |
| JPH0715792B2 (ja) * | 1982-08-02 | 1995-02-22 | 株式会社日立製作所 | ブートストラップ回路 |
| JPS63244396A (ja) * | 1987-03-30 | 1988-10-11 | Mitsubishi Electric Corp | ダイナミツクｒａｍのワ−ド線駆動回路 |
| US5146299A (en) * | 1990-03-02 | 1992-09-08 | Westinghouse Electric Corp. | Ferroelectric thin film material, method of deposition, and devices using same |
| US5128563A (en) * | 1990-11-28 | 1992-07-07 | Micron Technology, Inc. | CMOS bootstrapped output driver method and circuit |
| US5303182A (en) * | 1991-11-08 | 1994-04-12 | Rohm Co., Ltd. | Nonvolatile semiconductor memory utilizing a ferroelectric film |
| JPH05182461A (ja) * | 1992-01-07 | 1993-07-23 | Nec Corp | 半導体メモリ装置 |
| JP2737661B2 (ja) * | 1994-09-21 | 1998-04-08 | 日本電気株式会社 | Ｓａｒ測定方法およびｓａｒ測定装置 |
| JPH08329686A (ja) * | 1995-03-27 | 1996-12-13 | Sony Corp | 強誘電体記憶装置 |
| JPH08273374A (ja) * | 1995-03-30 | 1996-10-18 | Sony Corp | 強誘電体記憶装置 |
-
1996
- 1996-03-28 US US08/620,799 patent/US5774392A/en not_active Expired - Fee Related
-
1997
- 1997-03-13 EP EP97301710A patent/EP0798736A3/en not_active Withdrawn
- 1997-03-28 JP JP9078514A patent/JPH1027480A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477814B1 (ko) * | 1998-06-29 | 2005-08-29 | 주식회사 하이닉스반도체 | 반도체메모리장치의 워드라인 부트스트랩회로 |
| JP2006004592A (ja) * | 2004-06-18 | 2006-01-05 | Samsung Electronics Co Ltd | ワードラインドライバ回路及びその駆動方法 |
| JP4730513B2 (ja) * | 2004-06-18 | 2011-07-20 | 三星電子株式会社 | ワードラインドライバ回路 |
| JP2011187950A (ja) * | 2010-02-12 | 2011-09-22 | Semiconductor Energy Lab Co Ltd | 半導体装置および半導体装置の駆動方法 |
| JP2014194839A (ja) * | 2014-04-18 | 2014-10-09 | Fujitsu Semiconductor Ltd | 論理回路とそれを使用するメモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US5774392A (en) | 1998-06-30 |
| EP0798736A2 (en) | 1997-10-01 |
| EP0798736A3 (en) | 1999-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1027480A (ja) | 強誘電体キャパシタを利用するブートストラッピング回路 | |
| US6804150B2 (en) | Non-volatile semiconductor memory device with improved program inhibition characteristics and method of programming the same | |
| JP4061121B2 (ja) | ワードライン放電方法及び半導体メモリ装置 | |
| KR100252476B1 (ko) | 플레이트 셀 구조의 전기적으로 소거 및 프로그램 가능한 셀들을 구비한 불 휘발성 반도체 메모리 장치및 그것의 프로그램 방법 | |
| US7042276B2 (en) | Charge pump with improved regulation | |
| US5553030A (en) | Method and apparatus for controlling the output voltage provided by a charge pump circuit | |
| KR100223990B1 (ko) | 반도체 기억장치 | |
| US6493251B2 (en) | Ferroelectric memory device | |
| US6456541B2 (en) | Booster circuit for raising voltage by sequentially transferring charges from input terminals of booster units to output terminals thereof in response to clock signals having different phases | |
| US7706194B2 (en) | Charge pump circuit, semiconductor memory device, and method for driving the same | |
| JP2007323808A (ja) | 半導体記憶装置用ｘデコーダ | |
| US5282171A (en) | Semiconductor memory device having a word driver | |
| US7466605B2 (en) | Semiconductor device and control method therefor | |
| TW541544B (en) | Word line decoding architecture in a flash memory | |
| US7016216B2 (en) | Ferroelectric memory device having ferroelectric capacitor and method of reading out data therefrom | |
| EP1278202A2 (en) | Nonvolatile semiconductor storage device | |
| US6949952B2 (en) | Programming circuit and method having extended duration programming capabilities | |
| US10923173B2 (en) | Voltage generating circuit, semiconductor memory device, and voltage generating method | |
| JPH0935476A (ja) | 可変プレート電圧発生回路を具備する半導体メモリ装置 | |
| US6603681B2 (en) | Method of pulse programming, in particular for high-parallelism memory devices, and a memory device implementing the method | |
| JP3204799B2 (ja) | 半導体メモリ装置 | |
| EP0928003B1 (en) | Row decoder circuit for an electronic memory device, particularly for low voltage applications | |
| JP2679381B2 (ja) | 半導体記憶集積回路 | |
| JP3300447B2 (ja) | 不揮発性半導体メモリ | |
| JPH04192196A (ja) | 不揮発性半導体記憶装置 |