JPH10270500A - 半導体装置の製造方法及びフィルムキャリアテープ - Google Patents

半導体装置の製造方法及びフィルムキャリアテープ

Info

Publication number
JPH10270500A
JPH10270500A JP9087444A JP8744497A JPH10270500A JP H10270500 A JPH10270500 A JP H10270500A JP 9087444 A JP9087444 A JP 9087444A JP 8744497 A JP8744497 A JP 8744497A JP H10270500 A JPH10270500 A JP H10270500A
Authority
JP
Japan
Prior art keywords
pseudo
wiring pattern
semiconductor device
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9087444A
Other languages
English (en)
Other versions
JP3801300B2 (ja
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP08744497A priority Critical patent/JP3801300B2/ja
Priority to TW087103827A priority patent/TW385510B/zh
Priority to CN98800326A priority patent/CN1105398C/zh
Priority to KR1019980709103A priority patent/KR20000010954A/ko
Priority to PCT/JP1998/001154 priority patent/WO1998043290A1/ja
Priority to AU64190/98A priority patent/AU6419098A/en
Priority to US09/180,896 priority patent/US6096577A/en
Publication of JPH10270500A publication Critical patent/JPH10270500A/ja
Priority to CN02132188A priority patent/CN1419283A/zh
Application granted granted Critical
Publication of JP3801300B2 publication Critical patent/JP3801300B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 汎用のギャングボンディング方式のボンダを
利用して、歩留まりを向上させてＣＳＰ型の半導体装置
を製造する方法及びこの方法で使用されるフィルムキャ
リアテープを提供することにある。 【解決手段】 フィルムキャリアテープ３０に半導体チ
ップ１２の電極１３との接合部１６ａを有する配線パタ
ーン１６を形成する工程と、接合部１６ａと同一の疑似
接合部２６ａを有し配線パターン１６と同一形状をなす
疑似パターン２６と、疑似接合部２６ａに対応する領域
に形成される穴２２とを有する疑似フィルムキャリアテ
ープ２０を形成する工程と、疑似接合部２６ａと電極１
３とが対面する方向を向くように疑似フィルムキャリア
テープ２０と半導体チッ１２プとを配置する工程と、穴
２２から観察して疑似接合部２６ａと電極１３との位置
合わせを行う工程と、疑似フィルムキャリアテープ２０
を取り除いて同一位置にフィルムキャリアテープ３０を
配置する工程と、接合部１６ａと電極１３とを接合する
工程と、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＣＳＰ（chip sca
le/size package）型の半導体装置の製造方法及びフィ
ルムキャリアテープに関する。
【０００２】
【発明の背景】半導体装置の高密度実装を追求すると、
ベアチップ実装が理想的である。しかしながら、ベアチ
ップは、品質の保証及び取り扱いが難しい。そこで、Ｃ
ＳＰ（chip scale/size package）が開発されている。
ＣＳＰについては正式な定義はないが、一般に、パッケ
ージサイズがＩＣチップと同じか、ＩＣチップよりわず
かに大きいＩＣパッケージと解されている。高密度実装
を推進するためには、ＣＳＰ技術の開発が重要である。
ＣＳＰに関する従来例を開示する刊行物として、特表平
８−５０４０６３号公報がある。これによれば、リード
フレーム支持体（専用治具）上にリードフレームを載層
し、特殊なツールによりリードを個別（一本毎）切断す
ると同時に切断されたリードを下側に折り曲げ、ＩＣチ
ップのボンディングパッドに接続するという方式が採用
されている。この方法では、特殊な治具や機械設備が必
要であり、また、リードを切断しながらＩＣチップへボ
ンディングする時に、リード曲がりが生じやすいので歩
留まりが悪いという問題があった。
【０００３】そこで、絶縁フィルムに配線パターンを形
成し、この配線パターンと半導体チップの能動面とを対
面させて、配線パターンの一部と半導体チップの電極と
を直接ボンディングすることが提案されている。これに
よれば、上記問題は解消されるが、配線パターンと電極
とが対面するので、上から見ながら位置合わせをするこ
とができない。そして、位置合わせをするには、対面す
る配線パターンと電極とを光学系を介して見ることので
きるフリップチップボンディング用の装置が必要とな
り、汎用のギャングボンディング方式のボンダを使用で
きないという問題が生じた。
【０００４】本発明は、従来の基板構造とは異なる構造
（デバイスホールのない構造）をとるがゆえに位置認識
を行う際に従来の一方向からの認識手段のみでは対応が
とれないことに鑑みてなされたものである。そして、そ
の目的は、一方向から（絶縁フィルム側から）の認識手
段にて位置合わせできる（言い換えると、製造装置側に
複雑な構造をとることなく、従来の一方向からの認識手
段を利用する）半導体装置の製造方法及びこの方法で使
用されるフィルムキャリアテープを提供することにあ
る。
【０００５】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、絶縁フィルムに形成される配線パターン
における半導体チップの電極との接合部と同一の疑似接
合部を有し前記配線パターンと同一形状をなす疑似パタ
ーンと、前記疑似接合部に対応する領域に形成される光
透過部と、を有する疑似フィルムを用意する工程と、前
記疑似接合部と前記電極とが対面する方向を向くよう
に、前記疑似フィルムと前記半導体チップとを配置する
工程と、前記光透過部から観察して、前記疑似接合部と
前記電極との位置合わせを行う工程と、前記疑似フィル
ムを取り除いて、同一位置に前記絶縁フィルムを配置す
る工程と、前記接合部と電極とを接合する工程と、を含
む。
【０００６】本発明によれば、まず、疑似フィルムを用
いて、半導体チップの電極と、疑似パターンの疑似接合
部と、を位置合わせする。この疑似フィルムには、疑似
接合部に対応する位置に光透過部が形成されているの
で、この光透過部から観察しながら、疑似接合部と電極
との位置合わせを簡単に行うことができる。こうして、
疑似接合部と電極とが対応するように、疑似フィルムと
半導体チップとを配置する。次に、疑似フィルムを取り
除き、同一位置に絶縁フィルムを配置する。絶縁フィル
ムは、疑似パターンと同一の配線パターン及び疑似接合
部と同一の接合部を有するので、疑似フィルムと同一位
置に配置されると、接合部が電極に対応する位置に配置
される。そして、接合部と電極とを接合して、必要があ
ればその後の工程を行うことで半導体装置を製造するこ
とができる。
【０００７】本発明によれば、絶縁フィルムは、疑似フ
ィルムと交換するだけで位置合わせがなされる。したが
って、接合部が見えなくても電極との接合を正確に行う
ことができる。
【０００８】なお、本発明において、疑似フィルムを用
意する工程とは、疑似フィルムを入手して位置合わせが
できるように準備することを指すが、その前に、疑似フ
ィルムを形成する工程自体を含んでもよい。
【０００９】本発明において、前記光透過部は、穴であ
ってもよい。光透過部は穴であるために、絶縁フィルム
の材料にはこだわらなくともよい。例え基材が光透過性
の悪い材質のものであっても利用することができる。
【００１０】また、前記疑似フィルムは全体が光透過性
を有する材質からなるものであってもよい。この場合に
は、疑似フィルム自体が光を透過することで光透過部が
形成される。
【００１１】本発明に係る半導体装置の製造方法は、絶
縁フィルムに、半導体素子の電極との接合部を有する配
線パターンと、位置決めマークと、を形成する工程と、
前記位置決めマークと前記接合部との相対的位置を記憶
する工程と、前記接合部と前記電極とが対面する方向を
向くように、前記絶縁フィルムと前記半導体素子とを配
置する工程と、前記位置決めマークの位置を検出して、
前記接合部の位置を算出する工程と、算出された前記接
合部の位置情報を基にして、前記接合部と前記電極との
位置合わせを行う工程と、前記接合部と電極とを接合す
る工程と、を含む。
【００１２】本発明によれば、絶縁フィルムに形成され
る位置決めマークと、半導体素子の電極への接合用の接
合部と、の相対的位置が記憶されているので、位置決め
マークを検出すれば接合部の位置も算出することができ
る。そして、算出された接合部の位置情報に基づいて、
接合部と電極とを位置合わせして、両者は接合される。
【００１３】本発明に係る半導体装置の製造方法は、前
記絶縁フィルムに位置決めマークを形成する工程と、前
記位置決めマークと前記接合部との相対的位置を記憶す
る工程と、を含み、前記疑似フィルムを取り除いて同一
位置に前記絶縁フィルムを配置する工程の後に、前記位
置決めマークの位置を検出し、前記接合部の位置を算出
し、算出された前記接合部の位置情報を基にして、前記
接合部と前記電極との位置合わせを行ってから、前記接
合部と電極とを接合する。
【００１４】要するに、本発明は、疑似フィルムを用い
て絶縁フィルムの位置合わせをした後、位置マークによ
って絶縁フィルムの微調整を行う方法である。この方法
によれば、位置精度を一層高めることができる。
【００１５】前記位置決めマークは、前記配線パターン
と同じ面に形成される金属箔に、エッチングによって形
成される小孔であり、この小孔は、前記絶縁フィルムに
形成される穴を介して、前記配線パターンの形成される
面とは反対側から認識可能の構成としてもよい。
【００１６】ここで、位置決めマークとしての小孔は、
配線パターンと同じ面に形成される金属箔をエッチング
して形成されるので、配線パターンと同時に形成するこ
とができる。しかも、エッチングによって形成されるの
で、小孔の位置精度は高いものとなる。
【００１７】前記位置決めマークは、前記配線パターン
と同じ面に少なくとも１本の線状に形成され、かつ、前
記絶縁フィルムに形成される穴を介して、前記配線パタ
ーンの形成される面とは反対側から認識可能の構成とし
てもよい。
【００１８】この場合には、前記位置決めマークは、直
交する方向に複数形成されることが好ましい。
【００１９】位置決めマークを直交する方向に複数形成
することで、それぞれの位置決めマークが、平面座標に
おけるＸ軸又はＹ軸に直交し、座標の特定が容易にな
る。
【００２０】本発明に係るフィルムキャリアテープは、
半導体素子の電極との接合部を有する配線パターンと、
位置決めマークと、が設けられ、前記位置決めマーク
は、前記配線パターンと同じ面に形成される金属箔に、
エッチングによって形成される小孔であり、この小孔
は、穴を介して、前記配線パターンの形成される面とは
反対側から認識可能の構成となっている。
【００２１】このフィルムキャリアテープを用いて、上
述した方法により、半導体装置を製造することができ
る。
【００２２】前記位置決めマークは、前記配線パターン
と同じ面に少なくとも１本の線状に形成され、かつ、穴
を介して、前記配線パターンの形成される面とは反対側
から認識可能の構成としてもよい。
【００２３】さらに、前記位置決めマークは、直交する
方向に複数形成されてもよい。
【００２４】
【発明の実施の形態】以下、本発明の好適な実施の形態
について図面を参照して説明する。
【００２５】（第１実施形態）図１（Ａ）〜図１（Ｃ）
は、第１実施形態に係る半導体装置の製造方法を説明す
る図である。図１（Ｃ）に示すように、完成した半導体
装置１０は、半導体チップ１２及びフィルム片１４を含
み、フィルム片１４の一方の面には配線パターン１６が
形成されている。配線パターン１６には、凸状の接合部
１６ａが形成されており、異方性導電膜１８を介して、
接合部１６ａと半導体チップ１２の電極１３とが接合さ
れている。なお、接合部１６ａの形状は、凸状でなく平
坦であってもよい。また、配線パターン１６には、外部
端子１７が形成されている。
【００２６】本実施形態では、汎用のギャングボンディ
ング方式のボンダを用いて、半導体装置１０が次のよう
にして製造される。
【００２７】まず、図１（Ａ）に示すように、電極１３
を上にして半導体チップ１２を配置し、その上方に、疑
似フィルムキャリアテープ２０を配置する。疑似フィル
ムキャリアテープ２０は、半導体装置１０のフィルム片
１４を構成するためのフィルムキャリアテープ３０（図
１（Ｂ）参照）から形成される。
【００２８】ここで、フィルムキャリアテープ３０は、
周知のＴＡＢ（Tape Automated Bonding）技術において
用いられるもので、絶縁性のテープである。図２は、フ
ィルムキャリアテープ３０を示す図である。同図に示す
ように、フィルムキャリアテープ３０には、スプロケッ
トホール３２が形成され、複数の配線パターン１６が連
続的に形成されている。なお、同図は、配線パターン１
６側から見た状態を示している。
【００２９】そして、疑似フィルムキャリアテープ２０
は、図２に示すフィルムキャリアテープ３０をさらに加
工して形成される。詳しくは、疑似フィルムキャリアテ
ープ２０は、一方の面に疑似パターン２６を有し、疑似
パターン２６は、凸状の疑似接合部２６ａを有する。ま
た、疑似フィルムキャリアテープ２０には、疑似接合部
２６ａに対応する領域に、光が透過するように穴２２が
形成されている。この穴２２が形成されていることで、
疑似パターン２６の形成面とは反対側からも、疑似接合
部２６ａを観察することができる。なお、疑似フィルム
キャリアテープ２０には、穴２４も形成されているが、
この穴２４は、フィルムキャリアテープ３０に形成され
る穴３４が残存しているに過ぎず使用されないので、な
くてもよい。
【００３０】疑似フィルムキャリアテープ２０は、詳し
くは、疑似パターン２６と電極１３とが対面する方向を
向くように配置され、穴２２から観察しながら、疑似接
合部２６ａが電極１３の真上に配置されるように、位置
合わせをする。
【００３１】ここで、疑似接合部２６ａと電極１３との
位置合わせは、上方に設けられるカメラ１００によって
観察しながら行う。このようなカメラ１００は、汎用の
ボンダに備えられている。
【００３２】こうして、疑似フィルムキャリアテープ２
０が適切な位置に配置されると、これを取り外し、実際
に使用されるフィルムキャリアテープ３０を、疑似フィ
ルムキャリアテープ２０と全く同じ位置に配置する。
【００３３】フィルムキャリアテープ３０は、一方の面
に配線パターン１６が形成され、配線パターン１６に
は、凸状の接合部１６ａが形成されている。接合部１６
ａは、半導体チップ１２の電極１３との接合のために使
用される。また、フィルムキャリアテープ３０には、配
線パターン１６の一部に対応して穴３４が形成されてい
る。穴３４は、図１（Ｃ）に示す外部端子１７を形成す
るために使用される。
【００３４】さらに、フィルムキャリアテープ３０に
は、異方性導電膜１８が貼り付けられている。異方性導
電膜１８は、樹脂中の金属微粒子を分散させてシート状
にしたものである。
【００３５】フィルムキャリアテープ３０は、疑似フィ
ルムキャリアテープ２０と全く同じ位置に配置されるの
で、位置合わせを再び行わなくても、接合部１６ａが電
極１３の真上に位置する。
【００３６】次に、図１（Ｂ）に示すように、ボンディ
ングツール２００によって、フィルムキャリアテープ３
０を、半導体チップ１２の方向に押圧する。
【００３７】なお、図１（Ａ）に示すように、最初に１
ユニットとしての半導体装置について位置合わせを一回
行い、必要に応じて２つ目以降の半導体装置についても
位置決めを行ってから、連続的に図１（Ｂ）に示す工程
を行うことが好ましい。
【００３８】こうして、図１（Ｂ）に示す工程におい
て、異方性導電膜１８は、電極１３と接合部１６ａとの
間で押しつぶされ、金属微粒子も押しつぶされて、両者
間を電気的に導通させるようになる。また、異方性導電
膜１８を使用すると、金属微粒子が押しつぶされる方向
にのみ電気的に導通し、それ以外の方向には導通しな
い。したがって、複数の接合部１６ａ上一面に異方性導
電膜１８を貼り付けても、隣り同士の接合部１６ａ間は
電気的に導通しない。
【００３９】こうして、接合部１６ａと電極１３とが接
合されると、図１（Ｃ）に示すように、穴３４を介し
て、配線パターン１６の上にボール状にハンダを設けて
外部端子１７を形成する。そして、フィルムキャリアテ
ープ３０を、半導体チップ１２の外形に沿って打ち抜
き、フィルム片１４を備える半導体装置１０を得る。フ
ィルムキャリアテープ３０が絶縁性であるから、フィル
ム片１４も絶縁性を有する。
【００４０】このように、本実施形態によれば、汎用の
ボンダを使用して、対面する方向を向く接合部１６ａ及
び電極１３を、簡単に接合することができる。
【００４１】なお、本実施形態では、フィルムキャリア
テープ３０をさらに加工して疑似フィルムキャリアテー
プ２０を形成したが、別個に疑似フィルムキャリアテー
プを製造してもよい。その場合、接合部を観察するため
の光透過部として、穴の代わりに透明部を設けても良い
し、疑似フィルムキャリアテープ自体を透明にして、全
体的に光が透過するようにしてもよい。また、フィルム
キャリアテープ３０及び疑似フィルムキャリアテープ２
０を用いる代わりに、最初から、上記フィルム片１４
と、このフィルム片１４と同じ大きさで上記疑似フィル
ムキャリアテープ２０と同様の機能を果たす疑似フィル
ム片と、を使用してもよい。
【００４２】なお、上記実施形態においても、接合部と
電極との接合方法として、Ｂ−ＴＡＢ型以外に、周知の
いずれの技術を適用してもよい。
【００４３】（第２実施形態）図３（Ａ）及び図３
（Ｂ）は、第２実施形態に係る半導体装置の製造方法を
説明する図である。本実施形態によれば、図１（Ｃ）に
示す半導体装置１０と同様に、半導体チップ４２及びフ
ィルム片４４を含む半導体装置が製造される。フィルム
片４４は、配線パターン４６が形成されたフィルムキャ
リアテープ５０を、配線パターン４６とともに打ち抜い
て形成される。配線パターン４６には、凸状の接合部４
６ａが形成されており、異方性導電膜４８を介して、接
合部４６ａと半導体チップ４２の電極４３とが接合され
ている。なお、配線パターン４６には、その後の工程
で、図１（Ｃ）に示す外部端子１７と同様の外部端子が
形成される。そのために、フィルム片４４に穴４７が形
成されている。
【００４４】本実施形態では、フィルムキャリアテープ
５０に、位置決めマークとしての小孔５２ａが露出する
ようになっている。詳しくは、フィルムキャリアテープ
５０における配線パターン４６と同じ面に形成される金
属箔５２に、この金属箔５２をドライエッチングして、
小孔５２ａは形成されている。図３（Ｂ）は、小孔５２
ａの平面図である。そして、フィルムキャリアテープ５
０には、小孔５２ａを内側に位置させるように、穴５４
が形成されている。こうして、小孔５２ａは、配線パタ
ーン４６の形成面とは反対側からも見えるようになって
いる。
【００４５】そして、本実施形態では、次のようにし
て、配線パターン４６の接合部４６ａと半導体チップ４
２の電極４３とを接続する。
【００４６】まず、予め、小孔５２ａと接合部４６ａと
の相対的位置関係を記憶手段に記憶させる。ここで、小
孔５２ａは、ドライエッチングにて形成されるので、正
確な位置に形成することが可能である。したがって、小
孔５２ａは、設計通りの位置に形成されるので、接合部
４６ａとの設計上の相対的位置関係が、そのまま実際の
相対的位置関係となる。
【００４７】そして、半導体チップ４２の電極４３を上
に向け、この電極４３の上方に、フィルムキャリアテー
プ５０を配線パターン４６を下に向けて配置する。次
に、カメラ１００にて、小孔５２ａの位置を撮像して、
その位置を検出する。そして、検出された小孔５２ａの
位置情報から、接合部４６ａの位置を算出する。具体的
には、予め記憶された小孔５２ａと接合部４６ａとの相
対的位置関係を基にして、小孔５２ａの位置情報から接
合部４６ａの位置を算出する。
【００４８】そして、接合部４６ａを、電極４３の真上
に位置させるように、フィルムキャリアテープ５０及び
半導体チップ４２を、相対的に移動させる。
【００４９】こうして、接合部４６ａと電極４３との位
置合わせを行って、ボンディングツール２００によって
両者を接合する。
【００５０】以上説明したように、本実施形態によれ
ば、汎用のボンダを用いて、接合部４６ａと電極４３と
の接合を行うことができる。なお、本実施形態におい
て、位置決めマークとしての小孔５２ａは、少なくとも
２つ形成することが好ましい。そうすることで、小孔５
２ａと接合部４６ａとの二次元的な相対的位置関係を、
正確に把握することができる。
【００５１】なお、上記実施形態においても、接合部と
電極との接合方法として、Ｂ−ＴＡＢ型以外に、周知の
いずれの技術を適用してもよい。
【００５２】（第３実施形態）図４（Ａ）及び図４
（Ｂ）は、第３実施形態に係る半導体装置の製造方法を
説明する図である。本実施形態によれば、図１（Ｃ）に
示す半導体装置１０と同様に、半導体チップ６２及びフ
ィルム片６４を含む半導体装置が製造される。フィルム
片６４は、配線パターン６６が形成されたフィルムキャ
リアテープ７０を、配線パターン６６とともに打ち抜い
て形成される。配線パターン６６には、凸状の接合部６
６ａが形成されており、異方性導電膜６８を介して、接
合部６６ａと半導体チップ６２の電極６３とが接合され
ている。なお、配線パターン６６には、その後の工程
で、図１（Ｃ）に示す外部端子１７と同様の外部端子が
形成される。そのために、フィルム片６４に穴６７が形
成されている。
【００５３】本実施形態では、フィルムキャリアテープ
７０に、位置決めパターン７２ａ、７２ｂが形成されて
いる。詳しくは、フィルムキャリアテープ７０における
配線パターン７６と同じ面に形成される金属箔７２を、
通常は配線パターン７２ａと同時にエッチングして、位
置決めパターン７２ａ、７２ｂは形成されている。図４
（Ｂ）は、位置決めパターン７２ａ、７２ｂの平面図で
ある。同図に示すように、位置決めパターン７２ａ、７
２ｂは、それぞれ１本の線状をなして、相互に直交する
方向に形成されている。そして、フィルムキャリアテー
プ７０には、位置決めパターン７２ａ、７２ｂの先端部
を内側に位置させるように、穴７４が形成されている。
こうして、位置決めパターン７２ａ、７２ｂは、配線パ
ターン６６の形成面とは反対側からも見えるようになっ
ている。
【００５４】また、位置決めパターン７２ａと位置決め
パターン７２ｂとは、直交する方向に設けられている。
したがって、位置決めパターン７２ａ、７２ｂのそれぞ
れを、平面座標におけるＸ軸又はＹ軸のそれぞれに直交
させるように、フィルムキャリアテープ７０を配置すれ
ば、少なくとも１箇所に設けられた位置決めパターン７
２ａ、７２ｂだけで、平面座標を特定することができ
る。
【００５５】そして、本実施形態においても、上記第２
実施形態と同様に、位置決めパターン７２ａ、７２ｂの
位置をカメラ１００によって撮像して、その位置を検出
して、検出された情報と、接合部６６ａと電極６３との
予め記憶された相対的位置関係と、接合部６６ａと電極
６３とを位置合わせして、ボンディングツール２００に
よって両者を接合する。
【００５６】本実施形態によっても、汎用のボンダを用
いて、接合部６６ａと電極６３との接合を行うことがで
きる。
【００５７】なお、上記実施形態は、半導体装置に本発
明を適用した例であるが、半導体装置と同様に多数の外
部端子を必要とする面実装用の電子部品であれば、能動
部品か受動部品かを問わず、本発明を適用することがで
きる。電子部品として、例えば、抵抗器、コンデンサ、
コイル、発振器、フィルタ、温度センサ、サーミスタ、
バリスタ、ボリューム又はヒューズなどがある。
【００５８】また、上記実施形態においても、接合部と
電極との接合方法として、Ｂ−ＴＡＢ型以外に、周知の
いずれの技術を適用してもよい。
【００５９】
【図面の簡単な説明】
【図１】図１（Ａ）〜図１（Ｃ）は、第１実施形態に係
る半導体装置の製造方法を説明する図である。
【図２】図２は、フィルムキャリアテープを示す図であ
る。
【図３】図３（Ａ）及び図３（Ｂ）は、第２実施形態に
係る半導体装置の製造方法を説明する図である。
【図４】図４（Ａ）及び図４（Ｂ）は、第３実施形態に
係る半導体装置の製造方法を説明する図である。
【符号の説明】
１０ 半導体装置 １２ 半導体チップ １３ 電極 １４ フィルム片（絶縁フィルム） １６ 配線パターン ２０ 疑似フィルムキャリアテープ ２２ 穴（光透過部） ２６ 疑似パターン ２６ａ 疑似接合部 ３０ フィルムキャリアテープ（絶縁フィルム） ５２ 金属箔 ５２ａ 小孔（位置決めマーク） ７２ 金属箔 ７２ａ、７２ｂ 位置決めパターン（位置決めマーク）

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 絶縁フィルムに形成される配線パターン
    における半導体チップの電極との接合部と同一の疑似接
    合部を有し前記配線パターンと同一形状をなす疑似パタ
    ーンと、前記疑似接合部に対応する領域に形成される光
    透過部と、を有する疑似フィルムを用意する工程と、 前記疑似接合部と前記電極とが対面する方向を向くよう
    に、前記疑似フィルムと前記半導体チップとを配置する
    工程と、 前記光透過部から観察して、前記疑似接合部と前記電極
    との位置合わせを行う工程と、 前記疑似フィルムを取り除いて、同一位置に前記絶縁フ
    ィルムを配置する工程と、 前記接合部と電極とを接合する工程と、 を含む半導体装置の製造方法。
  2. 【請求項２】 請求項１記載の半導体装置の製造方法に
    おいて、 前記光透過部は、穴である半導体装置の製造方法。
  3. 【請求項３】 請求項１記載の半導体装置の製造方法に
    おいて、 前記疑似フィルムは全体が光透過性を有する材質からな
    る半導体装置の製造方法。
  4. 【請求項４】 絶縁フィルムに、半導体チップの電極と
    の接合部を有する配線パターンと、位置決めマークと、
    を形成する工程と、 前記位置決めマークと前記接合部との相対的位置を記憶
    する工程と、 前記接合部と前記電極とが対面する方向を向くように、
    前記絶縁フィルムと前記半導体チップとを配置する工程
    と、 前記位置決めマークの位置を検出して、前記接合部の位
    置を算出する工程と、 算出された前記接合部の位置情報を基にして、前記接合
    部と前記電極との位置合わせを行う工程と、 前記接合部と電極とを接合する工程と、 を含む半導体装置の製造方法。
  5. 【請求項５】 請求項１から請求項３のいずれかに記載
    の半導体装置の製造方法において、 前記絶縁フィルムに位置決めマークを形成する工程と、 前記位置決めマークと前記接合部との相対的位置を記憶
    する工程と、 を含み、 前記疑似フィルムを取り除いて同一位置に前記絶縁フィ
    ルムを配置する工程の後に、前記位置決めマークの位置
    を検出し、前記接合部の位置を算出し、算出された前記
    接合部の位置情報を基にして、前記接合部と前記電極と
    の位置合わせを行ってから、前記接合部と電極とを接合
    する半導体装置の製造方法。
  6. 【請求項６】 請求項４記載の半導体装置の製造方法に
    おいて、 前記位置決めマークは、前記配線パターンと同じ面に形
    成される金属箔に、エッチングによって形成される小孔
    であり、この小孔は、前記絶縁フィルムに形成される穴
    を介して、前記配線パターンの形成される面とは反対側
    から認識可能である半導体装置の製造方法。
  7. 【請求項７】 請求項４記載の半導体装置の製造方法に
    おいて、 前記位置決めマークは、前記配線パターンと同じ面に少
    なくとも１本の線状に形成され、かつ、前記絶縁フィル
    ムに形成される穴を介して、前記配線パターンの形成さ
    れる面とは反対側から認識可能である半導体装置の製造
    方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法に
    おいて、 前記位置決めマークは、直交する方向に複数形成される
    半導体装置の製造方法。
  9. 【請求項９】 半導体チップの電極との接合部を有する
    配線パターンと、位置決めマークと、を有し、 前記位置決めマークは、前記配線パターンと同じ面に形
    成される金属箔に、エッチングによって形成される小孔
    であり、この小孔は、穴を介して、前記配線パターンの
    形成される面とは反対側から認識可能であるフィルムキ
    ャリアテープ。
  10. 【請求項１０】 請求項９記載のフィルムキャリアテー
    プにおいて、 前記位置決めマークは、前記配線パターンと同じ面に少
    なくとも１本の線状に形成され、かつ、穴を介して、前
    記配線パターンの形成される面とは反対側から認識可能
    であるフィルムキャリアテープ。
  11. 【請求項１１】 請求項１０記載のフィルムキャリアテ
    ープにおいて、 前記位置決めマークは、直交する方向に複数形成される
    フィルムキャリアテープ。
JP08744497A 1997-03-21 1997-03-21 半導体装置の製造方法 Expired - Fee Related JP3801300B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP08744497A JP3801300B2 (ja) 1997-03-21 1997-03-21 半導体装置の製造方法
TW087103827A TW385510B (en) 1997-03-21 1998-03-16 Manufacturing method of semiconductor device and film carrier tape
KR1019980709103A KR20000010954A (ko) 1997-03-21 1998-03-18 반도체 장치의 제조방법 및 필름 캐리어 테이프
PCT/JP1998/001154 WO1998043290A1 (fr) 1997-03-21 1998-03-18 Procede servant a fabriquer un composant a semi-conducteur et bande de support de couche
CN98800326A CN1105398C (zh) 1997-03-21 1998-03-18 半导体装置的制造方法
AU64190/98A AU6419098A (en) 1997-03-21 1998-03-18 Method for manufacturing semiconductor apparatus, and film carrier tape
US09/180,896 US6096577A (en) 1997-03-21 1998-03-18 Method of making semiconductor device, and film carrier tape
CN02132188A CN1419283A (zh) 1997-03-21 2002-08-27 膜载带

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP08744497A JP3801300B2 (ja) 1997-03-21 1997-03-21 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005090413A Division JP2005191603A (ja) 2005-03-28 2005-03-28 半導体装置の製造方法及びフィルムキャリアテープ

Publications (2)

Publication Number Publication Date
JPH10270500A true JPH10270500A (ja) 1998-10-09
JP3801300B2 JP3801300B2 (ja) 2006-07-26

Family

ID=13915042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08744497A Expired - Fee Related JP3801300B2 (ja) 1997-03-21 1997-03-21 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US6096577A (ja)
JP (1) JP3801300B2 (ja)
KR (1) KR20000010954A (ja)
CN (2) CN1105398C (ja)
AU (1) AU6419098A (ja)
TW (1) TW385510B (ja)
WO (1) WO1998043290A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313072A (ja) * 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3501281B2 (ja) * 1999-11-15 2004-03-02 沖電気工業株式会社 半導体装置
EP1109214A1 (de) * 1999-12-16 2001-06-20 Infineon Technologies AG Anordnung und Verfahren zur Kontaktierung von Schaltkreisen
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
CN100416807C (zh) * 2004-10-20 2008-09-03 力晶半导体股份有限公司 半导体封装结构及其制造方法
JP2008108849A (ja) * 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58142121A (ja) * 1982-02-17 1983-08-23 Matsushita Electric Ind Co Ltd 液体燃料燃焼器
JPS61140711A (ja) * 1984-12-12 1986-06-27 Kitazawa Sangyo Kk 伝熱管付マルチホ−ルバ−ナ
US4832255A (en) * 1988-07-25 1989-05-23 International Business Machines Corporation Precision solder transfer method and means
JPH06252216A (ja) * 1993-02-16 1994-09-09 Minnesota Mining & Mfg Co <3M> キャリアテープ
JP3269506B2 (ja) * 1993-02-25 2002-03-25 関西日本電気株式会社 半導体装置
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313072A (ja) * 1997-05-12 1998-11-24 Hitachi Cable Ltd 半導体素子搭載用基板および半導体装置

Also Published As

Publication number Publication date
US6096577A (en) 2000-08-01
TW385510B (en) 2000-03-21
CN1105398C (zh) 2003-04-09
AU6419098A (en) 1998-10-20
KR20000010954A (ko) 2000-02-25
CN1419283A (zh) 2003-05-21
JP3801300B2 (ja) 2006-07-26
CN1220775A (zh) 1999-06-23
WO1998043290A1 (fr) 1998-10-01

Similar Documents

Publication Publication Date Title
US6278193B1 (en) Optical sensing method to place flip chips
US6219912B1 (en) Method for manufacture electronic component device
JP3801300B2 (ja) 半導体装置の製造方法
US5138429A (en) Precisely aligned lead frame using registration traces and pads
US6717244B1 (en) Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips
JPH11312759A (ja) フェイスダウンボンディング用基板またはプリント配線板もしくはフレキシブル配線板またはその基板の形設方法
JP3919972B2 (ja) 半導体装置の製造方法
JP2833174B2 (ja) 半導体素子及びその実装方法
JP4083533B2 (ja) 半導体装置の製造方法
JP2005191603A (ja) 半導体装置の製造方法及びフィルムキャリアテープ
JPH10303151A (ja) 電子部品の製造方法
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JPS62194634A (ja) 半導体チツプのダイボンデイング位置確認方法
JPH06310569A (ja) 半導体素子のフェースダウンボンディング法
JPH1012661A (ja) 半導体装置及びその製造方法
JP2521693B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0964093A (ja) 電子部品
JP4038070B2 (ja) 固体撮像素子とその製造方法及び固定方法、及び撮像装置
JP2000077591A (ja) 半導体装置及びその組立方法
EP0901164A2 (en) Integrated circuit packaging method, packaging apparatus, and package
KR0147156B1 (ko) 필름 온 칩 패키지와 그 제조방법
JPH0818267A (ja) 電子回路モジュール
JP2004117699A (ja) 光通信用コネクタの組立用治具及びその組立方法
JPS6366942A (ja) 基板上への素子の実装方法
JPH04302442A (ja) 半導体装置

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060425

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110512

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120512

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130512

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees