JPH10189797A - セラミックリッド及びその製造方法 - Google Patents
セラミックリッド及びその製造方法Info
- Publication number
- JPH10189797A JPH10189797A JP8349440A JP34944096A JPH10189797A JP H10189797 A JPH10189797 A JP H10189797A JP 8349440 A JP8349440 A JP 8349440A JP 34944096 A JP34944096 A JP 34944096A JP H10189797 A JPH10189797 A JP H10189797A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- lid
- solder layer
- ceramic
- solder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/16315—Shape
Landscapes
- Ceramic Products (AREA)
Abstract
(57)【要約】
【課題】 放熱板を有する半導体装置（セラミックパッ
ケージ）が温度差の激しい環境におかれた場合、金属製
の放熱板とパッケージ基体を構成するセラミックの熱膨
張係数の差に起因して、パッケージ基体に撓みが生じ、
このため特に大型のセラミックパッケージでは半田層に
繰り返し大きな応力が作用する。これにより半田層に疲
労が蓄積され、ついにはクラックが発生して、セラミッ
クパッケージの気密信頼性が損なわれる。 【解決手段】 セラミックリッド１０を構成するセラミ
ック基板１１の外周部封着面１２ａ、外周側壁面１３、
及び露出面１４に形成された切り取り部１４ａに半田濡
れ性のある下地金属層１５を形成し、下地金属層１５の
表面に半田層１６を形成する。
ケージ）が温度差の激しい環境におかれた場合、金属製
の放熱板とパッケージ基体を構成するセラミックの熱膨
張係数の差に起因して、パッケージ基体に撓みが生じ、
このため特に大型のセラミックパッケージでは半田層に
繰り返し大きな応力が作用する。これにより半田層に疲
労が蓄積され、ついにはクラックが発生して、セラミッ
クパッケージの気密信頼性が損なわれる。 【解決手段】 セラミックリッド１０を構成するセラミ
ック基板１１の外周部封着面１２ａ、外周側壁面１３、
及び露出面１４に形成された切り取り部１４ａに半田濡
れ性のある下地金属層１５を形成し、下地金属層１５の
表面に半田層１６を形成する。
Description
【０００１】
【発明の属する技術分野】本発明はセラミックリッド及
びその製造方法に関し、より詳細にはセラミックパッケ
ージの封止に用いられるセラミックリッド及びその製造
方法に関する。
びその製造方法に関し、より詳細にはセラミックパッケ
ージの封止に用いられるセラミックリッド及びその製造
方法に関する。
【０００２】
【従来の技術】半導体装置を構成する集積回路等の半導
体素子は、通常、パッケージ基体に設けられたキャビテ
ィ部に収納され、該キャビティ部がリッドで気密に封止
され、実用に供されている。アルミナ等のセラミックは
耐熱性、耐久性、信頼性等に優れるため、このパッケー
ジ基体及びリッドの材料として好適であり、アルミナ等
からなるセラミック製のＩＣパッケージは現在盛んに使
用されている。
体素子は、通常、パッケージ基体に設けられたキャビテ
ィ部に収納され、該キャビティ部がリッドで気密に封止
され、実用に供されている。アルミナ等のセラミックは
耐熱性、耐久性、信頼性等に優れるため、このパッケー
ジ基体及びリッドの材料として好適であり、アルミナ等
からなるセラミック製のＩＣパッケージは現在盛んに使
用されている。
【０００３】セラミックパッケージ基体（以下、パッケ
ージ基体とも記す）の前記キャビティ部をセラミックリ
ッド（以下、リッドとも記す）で封止する際には、封止
材として低コストで、かつ低温封止が可能な半田が使用
される場合が多い。しかし、前記半田によりセラミック
同士を直接接合させるのは難しいため、通常、パッケー
ジ基体及びリッドの封止部には半田濡れ性のある下地金
属層が形成され、該下地金属層及び半田層を介して前記
パッケージ基体と前記リッドとは接合される。
ージ基体とも記す）の前記キャビティ部をセラミックリ
ッド（以下、リッドとも記す）で封止する際には、封止
材として低コストで、かつ低温封止が可能な半田が使用
される場合が多い。しかし、前記半田によりセラミック
同士を直接接合させるのは難しいため、通常、パッケー
ジ基体及びリッドの封止部には半田濡れ性のある下地金
属層が形成され、該下地金属層及び半田層を介して前記
パッケージ基体と前記リッドとは接合される。
【０００４】従来の半導体素子を搭載したセラミックパ
ッケージ（半導体装置）の構成及び作製方法を具体的に
説明する。以下においては、半導体装置のうち、半導体
素子及びワイヤ等を除いた部分をパッケージということ
にする。
ッケージ（半導体装置）の構成及び作製方法を具体的に
説明する。以下においては、半導体装置のうち、半導体
素子及びワイヤ等を除いた部分をパッケージということ
にする。
【０００５】図４（ａ）はセラミックパッケージを構成
するリッドを模式的に示した底面図であり、（ｂ）は
（ａ）に示したリッドの断面図であり、（ｃ）はこのリ
ッドが用いられた半導体装置を模式的に示した断面図で
ある。
するリッドを模式的に示した底面図であり、（ｂ）は
（ａ）に示したリッドの断面図であり、（ｃ）はこのリ
ッドが用いられた半導体装置を模式的に示した断面図で
ある。
【０００６】（ａ）及び（ｂ）に示したように、リッド
２０は、セラミック基板１１、外周部封着面１２ａと外
周側壁面１３とに形成された下地金属層２５、及びこの
下地金属層２５表面を覆う半田層２６により構成されて
いる。また、半田層２６が形成されていない面（以下、
露出面と記す）１４の外周部には、外周部の厚さを薄く
して、外周側壁面１３に形成された下地金属層２５の幅
を小さくするために、切り取り部（エッジレリーフ）１
４ａが形成されている。下地金属層２５は、例えばＡｇ
−Ｐｔ合金等より構成され、半田層２６は、例えばＰｂ
を主成分とし、この主成分にＳｎ等が添加された組成と
なっている。
２０は、セラミック基板１１、外周部封着面１２ａと外
周側壁面１３とに形成された下地金属層２５、及びこの
下地金属層２５表面を覆う半田層２６により構成されて
いる。また、半田層２６が形成されていない面（以下、
露出面と記す）１４の外周部には、外周部の厚さを薄く
して、外周側壁面１３に形成された下地金属層２５の幅
を小さくするために、切り取り部（エッジレリーフ）１
４ａが形成されている。下地金属層２５は、例えばＡｇ
−Ｐｔ合金等より構成され、半田層２６は、例えばＰｂ
を主成分とし、この主成分にＳｎ等が添加された組成と
なっている。
【０００７】一方、（ｃ）に示したように、上記構成の
リッド２０が用いられた半導体装置におけるパッケージ
基体３１の中央部にはキャビティ部３２が形成され、そ
の周囲にはリッド２０で封止する際に用いられる下地金
属層３３が形成され、さらに下地金属層３３の周囲には
図示しないマザーボードに接続するための外部接続ピン
３４が固着されている。キャビティ部３２内の階段部に
はパッド部３５が形成され、底面の半導体素子搭載部３
６には半導体素子３７が固着され、半導体素子３７に形
成されたパッド部（図示せず）とキャビティ部３２に形
成されたパッド部３５とが、ワイヤ３８を用いたワイヤ
ボンディングにより接続されている。そして、パッケー
ジ基体３１に形成された下地金属層３３とリッド２０に
形成された下地金属層２５とを介して半田層２６により
パッケージ基体３１とリッド２０とが接合され、半導体
素子３７が封止されている。また、パッケージ基体３１
の半導体素子３７が搭載されている面と対向する面に
は、半導体素子３７が動作する際に発生する熱を放熱す
るために金属製の放熱板３９が固着されている。
リッド２０が用いられた半導体装置におけるパッケージ
基体３１の中央部にはキャビティ部３２が形成され、そ
の周囲にはリッド２０で封止する際に用いられる下地金
属層３３が形成され、さらに下地金属層３３の周囲には
図示しないマザーボードに接続するための外部接続ピン
３４が固着されている。キャビティ部３２内の階段部に
はパッド部３５が形成され、底面の半導体素子搭載部３
６には半導体素子３７が固着され、半導体素子３７に形
成されたパッド部（図示せず）とキャビティ部３２に形
成されたパッド部３５とが、ワイヤ３８を用いたワイヤ
ボンディングにより接続されている。そして、パッケー
ジ基体３１に形成された下地金属層３３とリッド２０に
形成された下地金属層２５とを介して半田層２６により
パッケージ基体３１とリッド２０とが接合され、半導体
素子３７が封止されている。また、パッケージ基体３１
の半導体素子３７が搭載されている面と対向する面に
は、半導体素子３７が動作する際に発生する熱を放熱す
るために金属製の放熱板３９が固着されている。
【０００８】次に、キャビティ部３２の封止方法を説明
する。まず、リッド２０の半田層２６を半導体素子３７
を搭載したパッケージ基体３１の上面に形成されている
下地金属層３３に重ね合わせ、固定治具によってパッケ
ージ基体３１上にリッド２０を仮固定する。次に、加熱
炉内にリッド２０が仮固定されたパッケージ基体３１を
搬入し、半田層２６を溶融させてリッド２０とパッケー
ジ基体３１とを接合させ、その後冷却することによって
キャビティ部３２を封止する。
する。まず、リッド２０の半田層２６を半導体素子３７
を搭載したパッケージ基体３１の上面に形成されている
下地金属層３３に重ね合わせ、固定治具によってパッケ
ージ基体３１上にリッド２０を仮固定する。次に、加熱
炉内にリッド２０が仮固定されたパッケージ基体３１を
搬入し、半田層２６を溶融させてリッド２０とパッケー
ジ基体３１とを接合させ、その後冷却することによって
キャビティ部３２を封止する。
【０００９】
【発明が解決しようとする課題】上記方法により半導体
素子３７が封止された半導体装置は、電子機器に搭載さ
れるが、使用される用途によっては温度差の激しい環境
下におかれる場合もある。この場合、金属製の放熱板３
９とパッケージ基体３１を構成するセラミックとの熱膨
張係数に差に起因し、図５に示したようにパッケージ基
体３１に撓み（反り）が生じる。図５に示したような形
態の撓みは、高温下において金属製の放熱板３９の方が
大きく膨張するために生ずるが、低温下においては放熱
板３９の方が大きく収縮するため、図５に示した方向と
反対の方向に撓みが生じる。このように、パッケージ基
体３１に撓みが生ずると半田層２６に応力が作用し、温
度変化が発生するたびに、繰り返し半田層２６に上記し
た応力が作用するようになる。
素子３７が封止された半導体装置は、電子機器に搭載さ
れるが、使用される用途によっては温度差の激しい環境
下におかれる場合もある。この場合、金属製の放熱板３
９とパッケージ基体３１を構成するセラミックとの熱膨
張係数に差に起因し、図５に示したようにパッケージ基
体３１に撓み（反り）が生じる。図５に示したような形
態の撓みは、高温下において金属製の放熱板３９の方が
大きく膨張するために生ずるが、低温下においては放熱
板３９の方が大きく収縮するため、図５に示した方向と
反対の方向に撓みが生じる。このように、パッケージ基
体３１に撓みが生ずると半田層２６に応力が作用し、温
度変化が発生するたびに、繰り返し半田層２６に上記し
た応力が作用するようになる。
【００１０】特に、最近では半導体素子３７の高機能化
に伴い、パッケージサイズの大型化、放熱板３９の大型
化も進んでおり、このため半田層２６に作用する応力は
益々大きくなってきている。従って、上記した応力の作
用により半田層２６に疲労が蓄積され、ついには図６に
示すように、下地金属層３３近傍の半田層２６にクラッ
クが発生して、半導体装置の気密信頼性が損なわれると
いう課題があった。
に伴い、パッケージサイズの大型化、放熱板３９の大型
化も進んでおり、このため半田層２６に作用する応力は
益々大きくなってきている。従って、上記した応力の作
用により半田層２６に疲労が蓄積され、ついには図６に
示すように、下地金属層３３近傍の半田層２６にクラッ
クが発生して、半導体装置の気密信頼性が損なわれると
いう課題があった。
【００１１】上記課題を解決するための方法としては、
パッケージ基体３１に形成される下地金属層３３の面積
を大きくし、半田層２６とパッケージ基体３１表面との
接着面積を広げることにより応力を緩和する方法があ
る。しかし、パッケージサイズの制約から、下地金属層
３３の面積を現状のものよりも大きくとることは望まし
くない。
パッケージ基体３１に形成される下地金属層３３の面積
を大きくし、半田層２６とパッケージ基体３１表面との
接着面積を広げることにより応力を緩和する方法があ
る。しかし、パッケージサイズの制約から、下地金属層
３３の面積を現状のものよりも大きくとることは望まし
くない。
【００１２】本発明は上記課題に鑑みなされたものであ
り、温度差の激しい環境下においても半田層にクラック
等が発生せず、長期に渡ってパッケージの気密信頼性を
損なうことのないセラミックリッド及びその製造方法を
提供することを目的としている。
り、温度差の激しい環境下においても半田層にクラック
等が発生せず、長期に渡ってパッケージの気密信頼性を
損なうことのないセラミックリッド及びその製造方法を
提供することを目的としている。
【００１３】０
【課題を解決するための手段及びその効果】上記目的を
達成するために本発明に係るセラミックリッド（１）
は、セラミック基板の封着面に対向する面の外周部に切
り取り部が形成されたセラミックリッドにおいて、前記
セラミック基板の外周部封着面、外周側壁面、及び前記
切り取り部に半田濡れ性のある下地金属層が形成され、
該下地金属層の表面に半田層が形成されていることを特
徴としている。
達成するために本発明に係るセラミックリッド（１）
は、セラミック基板の封着面に対向する面の外周部に切
り取り部が形成されたセラミックリッドにおいて、前記
セラミック基板の外周部封着面、外周側壁面、及び前記
切り取り部に半田濡れ性のある下地金属層が形成され、
該下地金属層の表面に半田層が形成されていることを特
徴としている。
【００１４】また本発明に係るセラミックリッド（２）
は、上記セラミックリッド（１）において、前記切り取
り部の幅が０．５〜１．５ｍｍであることを特徴として
いる。
は、上記セラミックリッド（１）において、前記切り取
り部の幅が０．５〜１．５ｍｍであることを特徴として
いる。
【００１５】上記セラミックリッド（１）又は（２）に
よれば、前記セラミック基板の外周部封着面及び外周側
壁面のみでなく、前記切り取り部にも下地金属層が形成
され、これら下地金属層の表面に半田層が形成されてい
るので、前記セラミックリッドを用いてパッケージ基体
のキャビティ部を封止した場合、前記セラミックリッド
の前記切り取り部も半田層で覆われた構造が維持され、
従来の場合と比べて半田層全体の量が多くなるとともに
前記セラミック基板との接着面積も大きくなる。そのた
め、周囲に大きな温度変化が生じた場合においても、前
記セラミックリッドは前記半田層を介して前記パッケー
ジ基体の撓みを抑制することができる。従って、前記セ
ラミックリッドが用いられた半導体装置を温度変化の激
しい環境下で長期間にわたって使用しても、封止材であ
る前記半田層にクラックが発生しにくく、半導体装置の
長期にわたる気密信頼性を確保することができる。
よれば、前記セラミック基板の外周部封着面及び外周側
壁面のみでなく、前記切り取り部にも下地金属層が形成
され、これら下地金属層の表面に半田層が形成されてい
るので、前記セラミックリッドを用いてパッケージ基体
のキャビティ部を封止した場合、前記セラミックリッド
の前記切り取り部も半田層で覆われた構造が維持され、
従来の場合と比べて半田層全体の量が多くなるとともに
前記セラミック基板との接着面積も大きくなる。そのた
め、周囲に大きな温度変化が生じた場合においても、前
記セラミックリッドは前記半田層を介して前記パッケー
ジ基体の撓みを抑制することができる。従って、前記セ
ラミックリッドが用いられた半導体装置を温度変化の激
しい環境下で長期間にわたって使用しても、封止材であ
る前記半田層にクラックが発生しにくく、半導体装置の
長期にわたる気密信頼性を確保することができる。
【００１６】また、前記切り取り部の幅を０．５〜１．
５ｍｍに設定しておくことにより、前記半田層と前記下
地金属層との接触面積を十分大きなものとし、前記半田
層のクラック耐性を確保することができる。
５ｍｍに設定しておくことにより、前記半田層と前記下
地金属層との接触面積を十分大きなものとし、前記半田
層のクラック耐性を確保することができる。
【００１７】また本発明に係るセラミックリッドの製造
方法は、上記セラミックリッド（１）又は（２）の製造
方法であって、セラミック基板の外周側壁面に、導体ペ
ーストが付着した平板を圧接させることにより前記導体
ペーストを塗布し、加熱処理する下地金属層形成工程を
含んでいることを特徴としている。
方法は、上記セラミックリッド（１）又は（２）の製造
方法であって、セラミック基板の外周側壁面に、導体ペ
ーストが付着した平板を圧接させることにより前記導体
ペーストを塗布し、加熱処理する下地金属層形成工程を
含んでいることを特徴としている。
【００１８】上記セラミックリッドの製造方法によれ
ば、外周側壁面に導体ペーストが付着した前記平板を圧
接させることにより、セラミックリッドの前記外周側壁
面のみでなく、前記切り取り部や外周部封着面にも下地
金属層用の導体ペースト層を形成することができ、後の
加熱処理により容易に所望領域に下地金属層を形成する
ことができる。このため、製造コストを殆ど上昇させる
ことなく、安価に上記セラミックリッド（１）又は
（２）を製造することができる。
ば、外周側壁面に導体ペーストが付着した前記平板を圧
接させることにより、セラミックリッドの前記外周側壁
面のみでなく、前記切り取り部や外周部封着面にも下地
金属層用の導体ペースト層を形成することができ、後の
加熱処理により容易に所望領域に下地金属層を形成する
ことができる。このため、製造コストを殆ど上昇させる
ことなく、安価に上記セラミックリッド（１）又は
（２）を製造することができる。
【００１９】
【発明の実施の形態】以下、本発明に係るセラミックリ
ッド及びその製造方法の実施の形態を図面に基づいて説
明する。図１は、実施の形態に係るセラミックリッド
（以下、リッドと記す）における半田層の近傍を模式的
に示した部分拡大断面図である。
ッド及びその製造方法の実施の形態を図面に基づいて説
明する。図１は、実施の形態に係るセラミックリッド
（以下、リッドと記す）における半田層の近傍を模式的
に示した部分拡大断面図である。
【００２０】リッドを構成するセラミック基板１１の形
成材料は特に限定されるものではないが、その具体例と
しては、例えばアルミナ、窒化アルミニウム、ムライト
等が挙げられ、それらの中でもアルミナが好ましい。
成材料は特に限定されるものではないが、その具体例と
しては、例えばアルミナ、窒化アルミニウム、ムライト
等が挙げられ、それらの中でもアルミナが好ましい。
【００２１】上記材料よりなるセラミック基板１１に
は、外周部封着面１２ａ、外周側壁面１３、及び露出面
１４の外周部に形成された切り取り部１４ａに半田濡れ
性のある下地金属層１５が形成されており、この下地金
属層１５の表面に半田層１６が形成されている。
は、外周部封着面１２ａ、外周側壁面１３、及び露出面
１４の外周部に形成された切り取り部１４ａに半田濡れ
性のある下地金属層１５が形成されており、この下地金
属層１５の表面に半田層１６が形成されている。
【００２２】この下地金属層１５は、通常、Ａｇ−Ｐｔ
合金により構成されており、半田層１６は、Ｐｂを主成
分とし、その他にＳｎ、Ａｇ、Ｉｎ、Ｂｉ等を含む半田
により構成されている。
合金により構成されており、半田層１６は、Ｐｂを主成
分とし、その他にＳｎ、Ａｇ、Ｉｎ、Ｂｉ等を含む半田
により構成されている。
【００２３】切り取り部１４ａの幅（ｗ1 ＋ｗ2 ）は、
通常、０．５〜１．５ｍｍが好ましく、切り取り部１４
ａの封着面１２と平行な平面部分の幅（ｗ1 ）は０．１
〜０．４ｍｍが好ましい。セラミック基板１１の厚さ
（ｄ1 ＋ｄ2 ）は０．７〜１．５ｍｍが好ましく、外周
側壁面１３の高さ（ｄ1 ）は０．５〜１．０ｍｍが好ま
しい。下地金属層１５の厚さは１５〜５０μｍが好まし
い。
通常、０．５〜１．５ｍｍが好ましく、切り取り部１４
ａの封着面１２と平行な平面部分の幅（ｗ1 ）は０．１
〜０．４ｍｍが好ましい。セラミック基板１１の厚さ
（ｄ1 ＋ｄ2 ）は０．７〜１．５ｍｍが好ましく、外周
側壁面１３の高さ（ｄ1 ）は０．５〜１．０ｍｍが好ま
しい。下地金属層１５の厚さは１５〜５０μｍが好まし
い。
【００２４】次に、上記構成のリッドの製造方法につい
て説明する。リッド１０を構成するセラミック基板１１
は、通常の方法、すなわち原料粉末やバインダ等を含む
混合物を金型等により成形し、焼成することにより製造
される。このセラミック基板１１に、以下に説明するメ
タライズ装置を用いて下地金属層１５を形成する。
て説明する。リッド１０を構成するセラミック基板１１
は、通常の方法、すなわち原料粉末やバインダ等を含む
混合物を金型等により成形し、焼成することにより製造
される。このセラミック基板１１に、以下に説明するメ
タライズ装置を用いて下地金属層１５を形成する。
【００２５】図２は、下地金属層１５を形成するための
メタライズ装置を模式的に示した斜視図である。
メタライズ装置を模式的に示した斜視図である。
【００２６】このメタライズ装置４０は、メタライズ用
ペースト版４１、リッド保持部４２及び回転移動駆動部
４３を含んで構成されている。リッド保持部４２は吸着
板４４を備えており、この吸着板４４によりリッド１０
を保持する。また、このリッド保持部４２は回転移動駆
動部４３を構成する多軸マシン４６の先端部に配設され
た昇降棒４７に取り付けられている。吸着板４４に保持
されたリッド１０の外周側壁面１３を、下地金属層形成
用ペースト（導体ペースト）が塗布された版本体４８に
圧接し、多軸マシン４６を駆動させてリッド１０を回転
させながら移動させることにより、リッド１０の外周側
壁面１３に下地金属層形成用ペーストを塗布する。切り
取り部１４ａや外周部封着面１２ａに下地金属層形成用
ペーストを塗布するには、版本体４８に塗布しておく下
地金属層形成用ペーストの量を多くし、下地金属層形成
用ペーストの厚さを通常の場合よりも厚くしておけばよ
い。版本体４８に塗布しておく下地金属層形成用ペース
トの厚さは、下地金属層形成用ペーストを付着させたス
キージによる塗布の回数を調整することにより調節する
ことができる。
ペースト版４１、リッド保持部４２及び回転移動駆動部
４３を含んで構成されている。リッド保持部４２は吸着
板４４を備えており、この吸着板４４によりリッド１０
を保持する。また、このリッド保持部４２は回転移動駆
動部４３を構成する多軸マシン４６の先端部に配設され
た昇降棒４７に取り付けられている。吸着板４４に保持
されたリッド１０の外周側壁面１３を、下地金属層形成
用ペースト（導体ペースト）が塗布された版本体４８に
圧接し、多軸マシン４６を駆動させてリッド１０を回転
させながら移動させることにより、リッド１０の外周側
壁面１３に下地金属層形成用ペーストを塗布する。切り
取り部１４ａや外周部封着面１２ａに下地金属層形成用
ペーストを塗布するには、版本体４８に塗布しておく下
地金属層形成用ペーストの量を多くし、下地金属層形成
用ペーストの厚さを通常の場合よりも厚くしておけばよ
い。版本体４８に塗布しておく下地金属層形成用ペース
トの厚さは、下地金属層形成用ペーストを付着させたス
キージによる塗布の回数を調整することにより調節する
ことができる。
【００２７】また、外周部封着面１２ａに形成した下地
金属層形成用ペースト層の幅が足りない場合には、スク
リーン印刷等の通常の印刷方法により下地金属層形成用
ペースト層を形成することができる。半田ペーストの塗
布も上記の場合と同様にして行うことができる。
金属層形成用ペースト層の幅が足りない場合には、スク
リーン印刷等の通常の印刷方法により下地金属層形成用
ペースト層を形成することができる。半田ペーストの塗
布も上記の場合と同様にして行うことができる。
【００２８】上記方法により外周部封着面１２ａ、外周
側壁面１３、及び切り取り部１４ａに下地金属層形成用
ペースト層を形成した後、加熱処理を施すことにより下
地金属層形成用ペースト中のバインダや溶剤等を除去し
て下地金属を焼結させ、これにより下地金属層１５を形
成する。また、同様の方法により半田ペースト層を形成
した後、リフローさせることにより半田層１６を形成す
る。
側壁面１３、及び切り取り部１４ａに下地金属層形成用
ペースト層を形成した後、加熱処理を施すことにより下
地金属層形成用ペースト中のバインダや溶剤等を除去し
て下地金属を焼結させ、これにより下地金属層１５を形
成する。また、同様の方法により半田ペースト層を形成
した後、リフローさせることにより半田層１６を形成す
る。
【００２９】この後、「従来の技術」の項に記載した方
法により、パッケージ基体３１（図３）のキャビティ部
３２をリッド１０を用いて封止する。
法により、パッケージ基体３１（図３）のキャビティ部
３２をリッド１０を用いて封止する。
【００３０】図３は、パッケージ基体３１のキャビティ
部３２がリッド１０により封止された半導体装置の半田
層１６の近傍を模式的に示した部分拡大断面図である。
部３２がリッド１０により封止された半導体装置の半田
層１６の近傍を模式的に示した部分拡大断面図である。
【００３１】リッド１０を構成するセラミック基板１１
の外周部封着面１２ａ及び外周側壁面１３のみでなく、
切り取り部１４ａにも下地金属層１５が形成され、これ
ら下地金属層１５の表面に半田層１６が形成され、ま
た、この半田層１６はパッケージ基体３１の下地金属層
３３が形成された部分にも接着、固定されている。この
ように封止後も、リッド１０の切り取り部１４ａも半田
層１６で覆われた構造が維持され、従来の場合と比べて
半田層１６全体の量が多くなるとともにセラミック基板
１１との接着面積も大きくなっている。そのため、周囲
に大きな温度変化が生じた場合においても、セラミック
基板１１は半田層１６を介してパッケージ基体３１の撓
みを抑制することができる。従って、セラミックリッド
１０が用いられた半導体装置を温度変化の激しい環境下
で長期間にわたって使用しても、半田層１６にクラック
が発生しにくく、半導体装置の長期にわたる気密信頼性
を確保することができる。
の外周部封着面１２ａ及び外周側壁面１３のみでなく、
切り取り部１４ａにも下地金属層１５が形成され、これ
ら下地金属層１５の表面に半田層１６が形成され、ま
た、この半田層１６はパッケージ基体３１の下地金属層
３３が形成された部分にも接着、固定されている。この
ように封止後も、リッド１０の切り取り部１４ａも半田
層１６で覆われた構造が維持され、従来の場合と比べて
半田層１６全体の量が多くなるとともにセラミック基板
１１との接着面積も大きくなっている。そのため、周囲
に大きな温度変化が生じた場合においても、セラミック
基板１１は半田層１６を介してパッケージ基体３１の撓
みを抑制することができる。従って、セラミックリッド
１０が用いられた半導体装置を温度変化の激しい環境下
で長期間にわたって使用しても、半田層１６にクラック
が発生しにくく、半導体装置の長期にわたる気密信頼性
を確保することができる。
【００３２】
【実施例及び比較例】以下、本発明に係るセラミックリ
ッド及びその製造方法の実施例を説明する。以下の実施
例においては、作製したリッド１０を用いてパッケージ
基体３１のキャビティ部３２を封止し、パッケージ（図
３）を作製した。次に、熱サイクル試験を１０００回行
った後、パッケージの気密性についての測定を行い、パ
ッケージの寿命を評価した。また、有限要素法により半
田層１６の相当歪を求め、これに基づいて理論的な熱サ
イクル寿命を求めた。
ッド及びその製造方法の実施例を説明する。以下の実施
例においては、作製したリッド１０を用いてパッケージ
基体３１のキャビティ部３２を封止し、パッケージ（図
３）を作製した。次に、熱サイクル試験を１０００回行
った後、パッケージの気密性についての測定を行い、パ
ッケージの寿命を評価した。また、有限要素法により半
田層１６の相当歪を求め、これに基づいて理論的な熱サ
イクル寿命を求めた。
【００３３】また、比較例として図４に示したリッド２
０を用いて、実施例の場合と同様にパッケージを作製
し、パッケージの寿命を評価するとともに、半田層の相
当歪、理論的な熱サイクル寿命を求めた。以下にその条
件を記載する。
０を用いて、実施例の場合と同様にパッケージを作製
し、パッケージの寿命を評価するとともに、半田層の相
当歪、理論的な熱サイクル寿命を求めた。以下にその条
件を記載する。
【００３４】＜実施例＞ （１） リッド１０及びパッケージ基体３１（図１及び
図３）の寸法等 リッド１０ セラミック基板１１の形成材料：アルミナ 外形寸法：約５４ｍｍ×約３４ｍｍ×１．０ｍｍ 外周側壁面１３の高さ（ｄ1 ）：０．６５ｍｍ 切り取り部１４ａの寸法（ｗ1 ：０．２５ｍｍ、ｗ2 ：
０．６６ｍｍ、ｄ2 ：０．３５ｍｍ） パッケージ基体３１ パッケージ基体３１の形成材料：アルミナ 外形寸法：約６８ｍｍ×６２ｍｍ×３．０ｍｍ 放熱板３９の材料：タングステン（Ｗ）の焼結体に溶融
銅を含浸させたもの 放熱板３９の寸法：約５７ｍｍ×約３３ｍｍ×約１．０
ｍｍ （２） 下地金属層１５の形成 形成方法 メタライズ装置４０（図２）を使用して下地金属層形成
用ペースト（Ａｇ−Ｐｔ合金ペースト）を塗布後、熱処
理することにより形成 Ａｇ−Ｐｔ合金ペースト中の合金含有量：約７８ｗｔ％ Ａｇ−Ｐｔ合金ペーストの粘度：１０００〜１７００ｃ
Ｐ メタライズ装置１０に使用した版本体４８：２００Ｍ Ａｇ−Ｐｔ合金ペーストが付着したスキージによる版本
体４８への塗布回数：２回 熱処理条件 温度：９００℃ 雰囲気：大気雰囲気 下地金属層１５の厚さ：約２０μｍ （３） 半田層１６の形成 形成方法 半田ペーストの組成 フラックス：１０ｗｔ％、半田合金：９０ｗｔ％ 半田合金の組成 Ｓｎ：４．１ｗｔ％、Ａｇ：１．０ｗｔ％、Ｉｎ：１．
１ｗｔ％、Ｂｉ：８．２ｗｔ％、Ｐｂ：残部 塗布方法：メタライズ装置４０（図２）を使用 版本体４８：８０Ｍ 半田ペーストが付着したスキージによる版本体４８への
塗布回数：３回 リフローの条件 温度：３００℃ 雰囲気：酸素１００ｐｐｍ未満の窒素雰囲気 （４） リッド１０によるキャビティ部３２の封止 封止の温度：３０５℃ 封止の際の雰囲気：窒素を１０ｖｏｌ％含む窒素雰囲気 （５） 評価 熱サイクル試験 リッド１０によりキャビティ部３２が封止されたパッケ
ージ基体３１（パッケージ）を−６５℃で１０分間保持
した後、１５０℃で１０分間保持する温度サイクル試験
を１０００回繰り返した後、熱サイクル試験機より取り
出し、ＭＩＬ−ＳＴＤ−８８３、１０１４の方法により
気密性の評価を行った。
図３）の寸法等 リッド１０ セラミック基板１１の形成材料：アルミナ 外形寸法：約５４ｍｍ×約３４ｍｍ×１．０ｍｍ 外周側壁面１３の高さ（ｄ1 ）：０．６５ｍｍ 切り取り部１４ａの寸法（ｗ1 ：０．２５ｍｍ、ｗ2 ：
０．６６ｍｍ、ｄ2 ：０．３５ｍｍ） パッケージ基体３１ パッケージ基体３１の形成材料：アルミナ 外形寸法：約６８ｍｍ×６２ｍｍ×３．０ｍｍ 放熱板３９の材料：タングステン（Ｗ）の焼結体に溶融
銅を含浸させたもの 放熱板３９の寸法：約５７ｍｍ×約３３ｍｍ×約１．０
ｍｍ （２） 下地金属層１５の形成 形成方法 メタライズ装置４０（図２）を使用して下地金属層形成
用ペースト（Ａｇ−Ｐｔ合金ペースト）を塗布後、熱処
理することにより形成 Ａｇ−Ｐｔ合金ペースト中の合金含有量：約７８ｗｔ％ Ａｇ−Ｐｔ合金ペーストの粘度：１０００〜１７００ｃ
Ｐ メタライズ装置１０に使用した版本体４８：２００Ｍ Ａｇ−Ｐｔ合金ペーストが付着したスキージによる版本
体４８への塗布回数：２回 熱処理条件 温度：９００℃ 雰囲気：大気雰囲気 下地金属層１５の厚さ：約２０μｍ （３） 半田層１６の形成 形成方法 半田ペーストの組成 フラックス：１０ｗｔ％、半田合金：９０ｗｔ％ 半田合金の組成 Ｓｎ：４．１ｗｔ％、Ａｇ：１．０ｗｔ％、Ｉｎ：１．
１ｗｔ％、Ｂｉ：８．２ｗｔ％、Ｐｂ：残部 塗布方法：メタライズ装置４０（図２）を使用 版本体４８：８０Ｍ 半田ペーストが付着したスキージによる版本体４８への
塗布回数：３回 リフローの条件 温度：３００℃ 雰囲気：酸素１００ｐｐｍ未満の窒素雰囲気 （４） リッド１０によるキャビティ部３２の封止 封止の温度：３０５℃ 封止の際の雰囲気：窒素を１０ｖｏｌ％含む窒素雰囲気 （５） 評価 熱サイクル試験 リッド１０によりキャビティ部３２が封止されたパッケ
ージ基体３１（パッケージ）を−６５℃で１０分間保持
した後、１５０℃で１０分間保持する温度サイクル試験
を１０００回繰り返した後、熱サイクル試験機より取り
出し、ＭＩＬ−ＳＴＤ−８８３、１０１４の方法により
気密性の評価を行った。
【００３５】 熱サイクル試験における半田層１６の
相当歪の理論的導出、及び前記相当歪を用いた熱サイク
ル寿命の予測 ３次元モデルを用いた有限要素法により、前記パッケー
ジを熱サイクル試験にかけた場合に半田層１６にかかる
最大応力を相当歪として求め、これに基づき、理論的に
熱サイクル寿命を求めた。
相当歪の理論的導出、及び前記相当歪を用いた熱サイク
ル寿命の予測 ３次元モデルを用いた有限要素法により、前記パッケー
ジを熱サイクル試験にかけた場合に半田層１６にかかる
最大応力を相当歪として求め、これに基づき、理論的に
熱サイクル寿命を求めた。
【００３６】下記の数１式は、半田層１６の理論的な熱
サイクル寿命と相当歪との関係を示す一般的な式であ
り、εeqは半田層１６の相当歪、Ｎf はパッケージの熱
サイクル寿命、ａは実験的に定められる係数、Ａは半田
組成による特性値である。
サイクル寿命と相当歪との関係を示す一般的な式であ
り、εeqは半田層１６の相当歪、Ｎf はパッケージの熱
サイクル寿命、ａは実験的に定められる係数、Ａは半田
組成による特性値である。
【００３７】
【数１】εeq・Ｎf a ＝Ａ ａは、縦軸に今までに作製したパッケージの熱サイクル
寿命をとり、横軸に半田層１６の一定部位における最大
相当歪をとった場合の傾きとして表され、実施例に使用
されたタイプのパッケージでは０．４４７であることが
わかっている。また、Ａは特定組成の半田を疲労寿命測
定装置で試験した場合に得られる半田の特性値であり、
実施例の場合に使用した半田では３５．８１であること
がわかっている。
寿命をとり、横軸に半田層１６の一定部位における最大
相当歪をとった場合の傾きとして表され、実施例に使用
されたタイプのパッケージでは０．４４７であることが
わかっている。また、Ａは特定組成の半田を疲労寿命測
定装置で試験した場合に得られる半田の特性値であり、
実施例の場合に使用した半田では３５．８１であること
がわかっている。
【００３８】＜比較例＞下地金属層２５の形成工程、及
び半田層２６の形成工程において、下地金属層形成用ペ
ースト、又は半田ペーストが付着したスキージによる版
本体４８への塗布を１回として、外周側壁面１３の下地
金属層２５及び半田層２６を形成し、封着面１２の外周
部への下地金属層２５及び半田層２６の形成は、スクリ
ーン印刷により別途行った他は、上記実施例の場合と同
様にしてパッケージを作製し、評価を行った。
び半田層２６の形成工程において、下地金属層形成用ペ
ースト、又は半田ペーストが付着したスキージによる版
本体４８への塗布を１回として、外周側壁面１３の下地
金属層２５及び半田層２６を形成し、封着面１２の外周
部への下地金属層２５及び半田層２６の形成は、スクリ
ーン印刷により別途行った他は、上記実施例の場合と同
様にしてパッケージを作製し、評価を行った。
【００３９】（６） 評価結果 熱サイクル試験 実施例の場合、５０個のサンプルを評価したところ、熱
サイクル試験の後いずれも気密性が良好であったのに対
し、比較例の場合には、熱サイクル試験の後、５０個の
サンプルのうち１３個が気密性不良であることが判明
し、気密性が不良のものについて半田層２６を観察した
ところ半田層２６にクラックが生じていた。
サイクル試験の後いずれも気密性が良好であったのに対
し、比較例の場合には、熱サイクル試験の後、５０個の
サンプルのうち１３個が気密性不良であることが判明
し、気密性が不良のものについて半田層２６を観察した
ところ半田層２６にクラックが生じていた。
【００４０】以上のように、実施例に係るパッケージと
比較例に係るパッケージでは、熱サイクル寿命に大きな
差があり、実施例に係るリッド１０を使用したパッケー
ジの方が熱サイクル寿命が格段に長いことがわかった。
比較例に係るパッケージでは、熱サイクル寿命に大きな
差があり、実施例に係るリッド１０を使用したパッケー
ジの方が熱サイクル寿命が格段に長いことがわかった。
【００４１】 熱サイクル試験における半田層１６の
相当歪の理論的導出、及び前記相当歪を用いた熱サイク
ル寿命の予測 ３次元モデルを用いた有限要素法によると、実施例の場
合の相当歪は１．６％と小さかったのに対し、比較例の
場合の相当歪は２．０％と実施例の場合に比較して約２
５％大きかった。
相当歪の理論的導出、及び前記相当歪を用いた熱サイク
ル寿命の予測 ３次元モデルを用いた有限要素法によると、実施例の場
合の相当歪は１．６％と小さかったのに対し、比較例の
場合の相当歪は２．０％と実施例の場合に比較して約２
５％大きかった。
【００４２】上記した数値に基づき、上記数１式より熱
サイクル寿命を求めたところ、実施例の場合は１０４７
回、比較例の場合は６３５回であり、実際の熱サイクル
試験の結果と略一致した。
サイクル寿命を求めたところ、実施例の場合は１０４７
回、比較例の場合は６３５回であり、実際の熱サイクル
試験の結果と略一致した。
【図１】本発明の実施の形態に係るセラミックリッドに
おける半田層の近傍を模式的に示した部分拡大断面図で
ある。
おける半田層の近傍を模式的に示した部分拡大断面図で
ある。
【図２】実施の形態に係るセラミックリッドの製造方法
において、セラミックリッドに下地金属層を形成するた
めのメタライズ装置を模式的に示した斜視図である。
において、セラミックリッドに下地金属層を形成するた
めのメタライズ装置を模式的に示した斜視図である。
【図３】パッケージ基体のキャビティ部が実施の形態に
係るセラミックリッドにより封止された半導体装置にお
ける半田層の近傍を模式的に示した部分拡大断面図であ
る。
係るセラミックリッドにより封止された半導体装置にお
ける半田層の近傍を模式的に示した部分拡大断面図であ
る。
【図４】（ａ）は従来のセラミックパッケージを構成す
るセラミックリッドを模式的に示した底面図であり、
（ｂ）は（ａ）に示したセラミックリッドの断面図であ
り、（ｃ）はこのセラミックリッドが用いられた半導体
装置を模式的に示した断面図である。
るセラミックリッドを模式的に示した底面図であり、
（ｂ）は（ａ）に示したセラミックリッドの断面図であ
り、（ｃ）はこのセラミックリッドが用いられた半導体
装置を模式的に示した断面図である。
【図５】高温下において撓みが生じた半導体装置を模式
的に示した断面図である。
的に示した断面図である。
【図６】大きな温度変化の繰り返しにより半田層にクラ
ックが生じた半導体装置における半田層の近傍を模式的
に示した部分拡大断面図である。
ックが生じた半導体装置における半田層の近傍を模式的
に示した部分拡大断面図である。
１１ セラミック基板 １２ 封着面 １２ａ 外周部封着面 １３ 外周側壁面 １４ 露出面 １４ａ 切り取り部 １５ 下地金属層 １６ 半田層 ４１ メタライズ用ペースト版 ４８ 版本体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 23/08 Ｈ０１Ｌ 23/08 Ｃ
Claims (3)
- 【請求項１】 セラミック基板の封着面に対向する面の
外周部に切り取り部が形成されたセラミックリッドにお
いて、前記セラミック基板の外周部封着面、外周側壁
面、及び前記切り取り部に半田濡れ性のある下地金属層
が形成され、該下地金属層の表面に半田層が形成されて
いることを特徴とするセラミックリッド。 - 【請求項２】 前記切り取り部の幅が０．５〜１．５ｍ
ｍであることを特徴とする請求項１記載のセラミックリ
ッド。 - 【請求項３】 セラミック基板の外周側壁面に、導体ペ
ーストが付着した平板を圧接させることにより前記導体
ペーストを塗布し、加熱処理する下地金属層形成工程を
含んでいることを特徴とする請求項１又は請求項２記載
のセラミックリッドの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8349440A JPH10189797A (ja) | 1996-12-27 | 1996-12-27 | セラミックリッド及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8349440A JPH10189797A (ja) | 1996-12-27 | 1996-12-27 | セラミックリッド及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189797A true JPH10189797A (ja) | 1998-07-21 |
Family
ID=18403769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8349440A Pending JPH10189797A (ja) | 1996-12-27 | 1996-12-27 | セラミックリッド及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189797A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037365A1 (ja) * | 2005-09-29 | 2007-04-05 | Nippon Telegraph And Telephone Corporation | 光モジュール |
-
1996
- 1996-12-27 JP JP8349440A patent/JPH10189797A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007037365A1 (ja) * | 2005-09-29 | 2007-04-05 | Nippon Telegraph And Telephone Corporation | 光モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3336240B2 (ja) | 半導体素子実装基板 | |
| JPH10189797A (ja) | セラミックリッド及びその製造方法 | |
| JP2000252392A (ja) | 半導体素子搭載配線基板およびその実装構造 | |
| JP2668995B2 (ja) | 半導体装置 | |
| JP3814429B2 (ja) | 半導体素子収納用パッケージ | |
| JP2685083B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPH11340347A (ja) | 半導体素子収納用パッケージ | |
| JP3752447B2 (ja) | 半導体素子収納用パッケージ | |
| JP3692215B2 (ja) | 配線基板の実装構造 | |
| JP2003007885A (ja) | 半導体素子収納用パッケージ | |
| JP2792636B2 (ja) | 半導体素子収納用パッケージ | |
| JP4562319B2 (ja) | 半導体素子収納用パッケージ | |
| JPS638621B2 (ja) | ||
| JP3464143B2 (ja) | 電子部品収納用パッケージ | |
| JP2003124376A (ja) | 半導体素子収納用パッケージ | |
| JP3971592B2 (ja) | 半導体素子収納用パッケージ | |
| JP2781053B2 (ja) | セラミック配線基板 | |
| JPH08316353A (ja) | 半導体素子収納用パッケージ | |
| JPH09283647A (ja) | 半導体素子収納用パッケージ | |
| JP2003068904A (ja) | 半導体素子収納用パッケージ | |
| JPH0864713A (ja) | 半導体素子収納用パッケージ | |
| JP2000012719A (ja) | 固体撮像素子収納用パッケージ | |
| JP2003174109A (ja) | 半導体素子収納用パッケージ | |
| JP2003007886A (ja) | 半導体素子収納用パッケージ | |
| JP2003100935A (ja) | 半導体素子収納用パッケージ |