JPH10163425A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】半導体基板の占有面積を拡大することなく、抵
抗素子として形成される拡散抵抗素子の微調整を可能と
する半導体装置を提供する。 【解決手段】ｎ⁺ 型高濃度拡散層１上には、フローティ
ング状態の金属配線２および一方が電源に接続される金
属配線４に短絡される金属配線３が、少なくとも１本以
上配置されて、当該金属配線２と金属配線４とを接続す
るための金属配線３を新たに付加することにより、金属
配線２に電源電圧が印加され、ｎ⁺ 型高濃度拡散層１内
に空乏層が形成される。この空乏層により、ｎ⁺ 型高濃
度拡散層１を流れる電流量が制限されてその抵抗値が高
くなり、また金属配線２と金属配線４との間の金属配線
３による短絡部分を削除することにより、ｎ⁺ 型高濃度
拡散層１の抵抗値が低下する。従って、ｎ⁺ 型高濃度拡
散層１上に、複数本の金属配線を配置することにより、
段階的な抵抗値の微調整が可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置に関し、
特に拡散層を用いた抵抗素子を有する半導体装置に関す
る。

【０００２】

【従来の技術】従来の、この種の半導体装置において
は、拡散層を用いた抵抗素子（以下、拡散抵抗素子と云
う）の上部に金属配線を複数本配置する構成がとられて
おり、拡散抵抗素子の微調整を行う場合には、前記金属
配線と電源とを接続するための金属配線を追加し、また
は削除することにより、前記拡散抵素子の段階的な制御
が行われている。一般に半導体装置の抵抗素子を形成す
る材質としては、製造工程数を増やさないようにするた
めに、単位面積当たりの抵抗値が大きく、しかも抵抗値
の製造上における「バラツキ」が小さい上記の拡散抵抗
素子により形成することが多い。

【０００３】一般に、半導体装置の設計時において想定
された回路特性と、実際に半導体装置として製造された
後に測定された回路特性との間には、その特性間におい
て生じる「ズレ」により不具合が発生することが多い。
このような特性上の「ズレ」の発生が大きい場合には、
再度設計を行った後に、新たに半導体装置を製造し直す
ことになるが、大幅な修正が必要となればなる程、当該
半導体装置の設計期間および製造コストに与える悪影響
が増大することになるため、如何にして、より簡単に修
正を施すか否かが重要な課題となっている。上記の半導
体装置の特性の中においても、信号の遅延の調整または
基準電圧の調整などを要する場合には、電子回路を構成
している抵抗素子の抵抗値の調整を行うだけで処置が済
むことが多く、この場合には、アルミ配線の修正を行う
だけで不具合を回避することのできる技術、または予め
電気的特性を利用した抵抗値調整用の回路を備えておく
ことにより、不具合を回避するという技術などが幾つか
知られている。

【０００４】図４（ａ）および（ｂ）は、特開昭６０−
４３８５４号公報に示されている従来例（第１の従来例
と云う）の半導体装置の等価回路図および対応する半導
体装置の平面図である。図４（ａ）の回路図において
は、両端部Ｃ、Ｃ’に対応して、抵抗値の調整が必要と
される拡散抵抗素子Ｒ1 に対して、微調整用のアルミト
リミング部１２が直列に接続されており、このアルミト
リミング部１２は、直列接続された複数個の拡散抵抗素
子Ｒ2 、Ｒ3 、Ｒ4 、………、Ｒn に分割されて形成さ
れている。また、図４（ｂ）の半導体装置の平面図にお
いては、拡散抵抗素子Ｒ1 、拡散抵抗素子Ｒ2 、Ｒ3 、
Ｒ4 、………、Ｒn を含むｎ⁺ 型高濃度拡散層１、ｎ型
エピタキシャル領域８、アルミトリミング部１２、アル
ミリンク導体１３、コンタクト１４および両端部Ｃ、
Ｃ’の配置関係が示されている。

【０００５】図４（ａ）において、アルミトリミング部
１２において分割されている拡散抵抗素子Ｒ2 、Ｒ3 、
Ｒ4 、………、Ｒn の両端は、図４（ｂ）に示されるよ
うに、アルミリンク導体１３により短絡されており、こ
のアルミリンク導体１３を適宜に切断することにより、
拡散抵抗素子Ｒ1 の抵抗値を、両端部ＣＣ’間の抵抗値
として微調整することが可能であり、そのことが、本従
来例の特徴となっている。

【０００６】また、図５（ａ）および（ｂ）は、特開昭
６０−１８９４９号公報に示されている他の従来例（第
２の従来例と云う）の半導体装置の平面図および断面図
である。図５（ａ）においては、Ｐ型半導体基板９上に
おいて、半導体装置の１主要面に、１部においては平行
して対向し、他の部分においては連続しているｎ⁺ 型高
濃度拡散層１が形成されており、上記の対向するｎ⁺ 型
高濃度拡散層１の間の半導体装置表面には、酸化膜６を
介してゲート１５が形成されている。そして、当該ゲー
ト１５に対する印加電圧を可変とすることにより、電極
１６ａと電極１６ｂとの間の抵抗値を制御することが可
能であり、トランジスタ構造を持つことをその特徴とし
ている。なお、本従来例においては、ゲート１５に対す
る印加電圧を可変とするためには、例えば、図６に示さ
れるように、入力端子１７および１８と、出力端子２５
に対応して、ＮＡＮＤ回路１９、ＮＯＲ回路２０、Ｐ型
ＭＯＳトランジスタ２１および２４、Ｎ型ＭＯＳトラン
ジスタ２２および２３等を含む印加電圧発生回路が必要
構成要素として付加されることが不可欠となる。

【０００７】

【発明が解決しようとする課題】上述した従来の半導体
装置においては、前述のように、抵抗素子を形成する材
質としては、製造工程数を増やさないようにするため
に、半導体装置を構成する材質の中から選択されてお
り、その中でも、単位面積当たりの抵抗値が大きく、し
かも抵抗値の製造上における「バラツキ」が小さい拡散
層を抵抗素子の材質として形成することが多く用いられ
ている。通常、拡散抵抗素子の単位抵抗値は、低濃度の
場合には１〜２ｋΩ／μｍ² 程度であり、高濃度の場合
には１００〜２００Ω／μｍ² 程度である。

【０００８】前記第１の従来例においては、抵抗値の調
整を必要とする拡散抵抗素子Ｒ1 の他に、更に、抵抗値
微調整用として高濃度のｎ⁺ 型高濃度拡散層１が必要と
なる。例えば、図４において、拡散抵抗素子Ｒ1 の抵抗
値を１０ＫΩとし、＋１０％の微調整を可能とする場合
には、予め１００Ωの高濃度のｎ⁺ 型高濃度拡散層１を
用意しておくことが必要となる。この時に、微調整抵抗
素子としてのｎ⁺ 型高濃度拡散層１の幅を１０μｍ、単
位抵抗値を１００Ω／μｍ² 、コンタクト１４の長さを
片側５μｍとし、ｎ⁺ 型高濃度拡散層１の長さをＬ1 と
すると、Ｌ1 ＝（１００Ω÷１００Ω／μｍ² ）×１０
μｍ＋５μｍ×２＝２０μｍとなり、更に、ｎ⁺ 型高濃
度拡散層１の面積をＳ1 とすると、Ｓ1 ＝２０μｍ×１
０μｍ＝２００μｍ² となるが、このｎ⁺ 型高濃度拡散
層１の面積Ｓ1 の値は、微調整を行うために増加した抵
抗素子領域自体の面積を表わしており、これにより拡散
抵抗素子領域の面積が増大するという欠点がある。

【０００９】また、前記特開昭６０ー１８９４９号公報
に示される第２の従来例の場合には、ＭＯＳトランジス
タのオン抵抗を用いることにより、前述した特開昭６０
ー４３８５４号公報に対比して、抵抗素子領域の面積を
少なくすることはできるが、図５に示されるゲート１５
に印加する電圧を生成して制御するための印加電圧発生
回路が必要となり、この印加電圧の精度ををあげようと
する場合には回路規模が増大するか、または他の抵抗素
子を用いて構成することが求められるようになり、結
局、半導体装置全体の面積を増大させる結果になるとい
う欠点がある。

【００１０】本願発明の目的は、拡散抵抗素子を用いた
半導体装置において、抵抗値の制御調整用として、他の
抵抗素子または余分な制御用回路等を付加することによ
り占有面積を増大させることなく、抵抗値の微調整を可
能とする半導体装置を提供することにある。

【００１１】

【課題を解決するための手段】本発明の半導体装置は、
拡散層を用いた抵抗素子を有する半導体装置において、
前記拡散層を用いた抵抗素子の上部に配置される少なく
とも１本以上の金属配線を備え、当該金属配線の内の特
定の金属配線に電圧を印加するか否かにより、前記拡散
層を用いた抵抗素子の抵抗値を制御調整することを特徴
としている。

【００１２】なお、前記特定の電気配線に対して、所定
の電源電圧を印加するか否かにより、前記拡散層を用い
た抵抗素子の抵抗値を制御調整するようにしてもよく、
または、前記金属配線として複数の金属配線を前記拡散
層を用いた抵抗素子の上部に配置し、当該複数の金属配
線の内の電源に接続される金属配線の本数に応じて前記
拡散層を用いた抵抗素子の抵抗値を制御調整するように
してもよい。そして、更に、前記金属配線をアルミ配線
としてもよい。

【００１３】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。

【００１４】図１は本発明の１実施形態を示す平面図お
よび断面図であり、図１（ａ）は平面図を示し、図１
（ｂ）は、図１（ａ）の平面図におけるＡーＡ’矢視に
対応する断面図を示している。図１において、ｎ⁺ 型高
濃度拡散層１上には、フローティング状態の金属配線２
および一方が電源に接続されている金属配線４と短絡さ
れている金属配線３が、少なくとも１本以上配置されて
いる。ｎ⁺ 型高濃度拡散層１上に配置されている金属配
線２と、電源用の金属配線４とを接続するための金属配
線３を新たに付加することにより、ｎ⁺ 型高濃度拡散層
１上に配置されている金属配線２に電源電圧が印加さ
れ、ｎ⁺ 型高濃度拡散層１内に空乏層が形成される。そ
して、当該空乏層により、ｎ⁺ 型高濃度拡散層１を流れ
る電流量が制限されるために、ｎ⁺ 型高濃度拡散層１の
抵抗値が高くなるという作用がある。また、ｎ⁺ 型高濃
度拡散層１上に配置されている金属配線２と、金属配線
４との金属配線３による短絡部分を削除することによ
り、前記作用とは逆に、ｎ⁺ 型高濃度拡散層１の抵抗値
が低くなるという作用がある。この場合に、ｎ⁺ 型高濃
度拡散層１上に、複数本の金属配線を配置するようにす
れば、段階的な抵抗値の微調整が可能となり、最大約１
０％程度の抵抗値の増減を調整することが可能である。
即ち、本発明においては、ｎ⁺ 型高濃度拡散層１内に空
乏層が形成することにより、当該ｎ⁺ 型高濃度拡散層１
による拡散抵抗素子の抵抗値を増大させることが可能で
あり、また、ｎ⁺ 型高濃度拡散層１上に配置される金属
配線と、電源用の金属配線との間の短絡部分を削除する
ことにより、ｎ⁺ 型高濃度拡散層１による拡散抵抗素子
の抵抗値を低減させることが可能となり、適宜その抵抗
値を調整することができる。

【００１５】次に、本発明により実現される具体的回路
の第１の実施形態について説明する。図２は、本実施形
態による電圧増幅回路の回路図を示し、演算増幅器１０
と、電圧源１１と、拡散抵抗素子Ｒa およびＲb とを備
えて構成される。図２において、演算増幅器１０による
利得Ｇは次式により与えられる。

【００１６】 Ｇ＝１＋Ｒa ／Ｒb …………………………………………（１） 上式において、Ｒa ＝１ｋΩ、Ｒb ＝１０ｋΩとする
と、利得Ｇは、 Ｇ＝１＋Ｒa ／Ｒb ＝１＋１０／１ ＝１１ ……………………………………………………（２） となる。ここにおいて、本発明により、拡散抵抗素子Ｒ
a の抵抗値を＋１０％増に変更し、拡散抵抗素子Ｒb の
抵抗値をー１０％減に変更した場合には、上記（１）式
により、利得Ｇは、次式に示されるようになる。

【００１７】 Ｇ＝１＋９／１．１ ＝９．１８ ………………………………………………（３） また、拡散抵抗素子Ｒa の抵抗値をー１０％減に変更
し、拡散抵抗素子Ｒb の抵抗値を＋１０％増に変更した
場合には、同様に、上記（１）式により、利得Ｇは、次
式に示される。

【００１８】 Ｇ＝１＋１１／０．９ ＝１３．２２………………………………………………（４） 上記の（３）式および（４）式の結果より、本発明によ
り、拡散抵抗素子ＲaおよびＲb の抵抗値を、それぞれ
±１０％変更することにより、図２における演算増幅器
１０の利得は、９．１８から１３．２２の範囲において
調整することができる。

【００１９】次に、本発明により実現される具体的回路
の第２の実施形態について説明する。図３は、本実施形
態による定電圧回路の回路図を示し、所定の電源電圧Ｖ
_DDを分圧する拡散抵抗素子Ｒc およびＲd により構成さ
れる。図３において電源電圧Ｖ_DD＝６Ｖ、Ｒc ＝１０ｋ
Ω、Ｒd ＝５ｋΩとする場合には、出力電圧Ｖout は次
式にて与えられる。

【００２０】 Ｖout ＝Ｖ_DD・Ｒc ／（Ｒc ＋Ｒd ） ＝６×１０÷（１０ ＋５ ） ＝４（Ｖ）……………………………………………（５） ここにおいて、本発明の適用により、拡散抵抗素子Ｒc
の抵抗値を＋１０％増に変更し、拡散抵抗素子Ｒd の抵
抗値をー１０％減に変更した場合には、上記（５）式に
より、Ｖout は次式にて示されるようになる。

【００２１】 Ｖout ＝６×１１÷（１１ ＋４．５ ） ＝４．２６（Ｖ）……………………………………（６） また、拡散抵抗素子Ｒc の抵抗値をー１０％減円に変更
し、拡散抵抗素子Ｒdの抵抗値を＋１０％増に変更した
場合には、上記（５）式により、Ｖout は次式にて示さ
れるようになる。

【００２２】 Ｖout ＝Ｖ_DD・Ｒc ／（Ｒc ＋Ｒd ） ＝６×９÷（９ ＋５．５ ） ＝３．７２（Ｖ）……………………………………（７） 上記の（６）式および（７）式の結果より、本発明の適
用により、図３における出力電圧Ｖout の電圧値を３．
７２（Ｖ）から４．２６（Ｖ）に至る範囲において制御
調整することが可能となる。

【００２３】次に、図３の、当該第２の実施形態を引用
して、本発明の特徴とする効果について説明する。本発
明においては、抵抗値の調整を必要とする拡散抵抗素子
上に、金属配線を配置する構造が用いられているため
に、抵抗素子領域による占有面積は拡散抵抗素子自体の
面積そのものに等しい。従って、当該第２の実施形態に
おける抵抗素子領域の面積をＳ2 とした場合には、当該
面積Ｓ2 は、拡散抵抗素子Ｒc および拡散抵抗素子Ｒd
の面積の合計に等しい値となる。即ち、拡散抵抗素子Ｒ
c およびＲd の面積をそれそれＳrcおよびＳrdとすると
次式が成立つ。

【００２４】 Ｓ2 ＝Ｓrc＋Ｓrd …………………………………………（８） この場合に、例えば、面積Ｓrcおよび面積Ｓrdの双方と
もに、単位抵抗値を１ｋΩ／μｍ² 、幅を１０μｍ、コ
ンタクトの長さを片側５μｍとすれば、これらの面積Ｓ
rc、面積ＳrdおよびＳ2 は、それぞれ次式にて表わされ
る。

【００２５】 Ｓrc＝｛（１０／１）×１０＋５×２｝×１０ ＝１１００（μｍ² ） Ｓrd＝｛（１／１）×１０＋５×２｝×１０ ＝２００（μｍ² ） Ｓ2 ＝１１００＋２００ ＝１３００（μｍ² ） この第２の実施形態による定電圧回路を、前述の第１の
従来例により実現しようとする場合には、抵抗値の調整
を必要とする拡散抵抗素子Ｒc およびＲd の面積は等し
いが、新たに拡散抵抗素子Ｒc およびＲd に対する±１
０％の抵抗値調整用のｎ⁺ 型高濃度拡散層による拡散抵
抗素子が必要となる。この場合に、拡散抵抗素子Ｒc お
よびＲd の抵抗値調整用のｎ⁺ 型高濃度拡散層による拡
散抵抗素子を、それぞれＲccおよびＲddとすると、Ｒcc
＝１ｋΩおよびＲdd＝１００Ωとなり、それぞれの面積
をＳrcc およびＳrdd とすると、この場合における抵抗
素子領域の全体面積Ｓ2 ’は次式により示される。

【００２６】 Ｓ2 ’＝Ｓrc＋Ｓrd＋Ｓrcc ＋Ｓrdd ……………………（９） 従って、（９）式より、Ｓ2 ’＞Ｓ2 であることは明ら
かである。この場合において、例えば、拡散抵抗素子Ｒ
ccおよびＲddの単位抵抗値を１００Ω／μｍ²、幅を１
０μｍ、コンタクトの長さを片側５μｍとすると、Ｓrc
c 、Ｓrdd およびＳ2 ’は、それぞれ次式により表わさ
れる。

【００２７】 Ｓrcc ＝｛（１０００／１００）×１０＋５×２｝×１０ ＝１１００（μｍ² ） Ｓrdd ＝｛（１００／１００）×１０＋５×２｝×１０ ＝２００（μｍ² ） Ｓ2 ’＝Ｓ2 ＋１１００＋２００ ＝１３００＋１３００ ＝２６００（μｍ² ） 従って、本発明においては、第２の従来例による場合に
対比して、拡散抵抗素子領域の占有面積を半減させるこ
とが可能である。

【００２８】また、図３に示される第２の実施形態によ
る定電圧回路を、前述の第２の従来例により実現しよう
とする場合には、ＭＯＳトランジスタのオン抵抗を利用
することになるために、拡散抵抗素子Ｒc およびＲd に
よる占有面積は略々等しくなるが、ＭＯＳトランジスタ
のゲートに印加される電圧を発生して抵抗値を制御する
印加電圧発生回路として、例えば特開平２ー１２４６３
５４号公報に示される４値出力回路（図６参照）が必要
となる。このために、抵抗値制御精度を上げようとする
と、更に４値以上の出力が必要となり、半導体装置の回
路規模ならびに占有面積が徒らに増大する結果となり、
実用には適合しないものとなる。しかしながら、本発明
においては、拡散抵抗素子の抵抗値を調整するための印
加電圧発生回路が不要であり、その分回路規模が圧縮さ
れることは云うまでもない。

【００２９】

【発明の効果】以上説明したように、本発明は、拡散抵
抗素子上に、少なくも１本以上の金属配線を配置し、半
導体装置製造後における抵抗素子の抵抗値修正に際し
て、前記金属配線と電源とを接続する金属配線の追加／
削除により抵抗値制御を可能とすることにより、前記拡
抵抗素子の抵抗値調整用として、他の抵抗素子を付加す
ることを必要とせず、或はまた抵抗制御用としての余分
の制御回路を不要とし、これにより、半導体装置の所要
面積を大幅に縮小化することができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の１実施形態の平面図および断面図であ
る。

【図２】本発明適用の第１の実施形態を示す回路図であ
る。

【図３】本発明適用の第２の実施形態を示す回路図であ
る。

【図４】第１の従来例の回路図および平面図である。

【図５】第２の従来例の平面図および回路図である。

【図６】第２の従来例における印加電圧発生回路例を示
す回路図である。例をの平面図および回路図である。

【符号の説明】

１ ｎ⁺ 型高濃度拡散層 ２〜５ 金属配線 ６ 酸化膜 ７ ｎ⁺ 高濃度拡散層 ８ ｎ型エピタキシャル領域 ９ Ｐ型半導体基板 １０ 演算増幅器 １１ 電圧源 １２ アルミトリミング部 １３ アルミリンク導体 １４ コンタクト １５ ゲート １６ａ、１６ｂ 電極 １７、１８ 入力端子 １９ ＮＡＮＤ回路 ２０ ＮＯＲ回路 ２１、２４ Ｐ型ＭＯＳトランジスタ ２２、２３ Ｎ型ＭＯＳトランジスタ ２５ 出力端子

Claims (4)

【特許請求の範囲】
1. 【請求項１】 拡散層を用いた抵抗素子を有する半導体
   装置において、 前記拡散層を用いた抵抗素子の上部に配置される少なく
   とも１本以上の金属配線を備え、当該金属配線の内の特
   定の金属配線に電圧を印加するか否かにより、前記拡散
   層を用いた抵抗素子の抵抗値を制御調整することを特徴
   とする半導体装置。
2. 【請求項２】 前記特定の電気配線に対して、所定の電
   源電圧を印加するか否かにより、前記拡散層を用いた抵
   抗素子の抵抗値を制御調整することを特徴とする請求項
   １記載の半導体装置。
3. 【請求項３】 前記金属配線として複数の金属配線を前
   記拡散層を用いた抵抗素子の上部に配置し、当該複数の
   金属配線の内の電源に接続される金属配線の本数に応じ
   て前記拡散層を用いた抵抗素子の抵抗値を制御調整する
   ことを特徴とする請求項１または請求項２記載の半導体
   装置。
4. 【請求項４】 前記金属配線をアルミ配線とすることを
   特徴とする請求項１、請求項２または請求項３記載の半
   導体装置。