JP4723827B2

JP4723827B2 - 抵抗回路

Info

Publication number: JP4723827B2
Application number: JP2004228587A
Authority: JP
Inventors: 博文原田
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 2004-08-04
Filing date: 2004-08-04
Publication date: 2011-07-13
Anticipated expiration: 2024-08-04
Also published as: US7485933B2; US20060027894A1; JP2006049581A; CN100539145C; CN1734768A

Description

本発明は、多結晶シリコンからなる抵抗回路を含む半導体集積回路に関する。

半導体集積回路において用いられる抵抗には、単結晶シリコンに半導体基板と逆導電型の不純物を注入した拡散抵抗や、不純物を注入した多結晶シリコンからなる多結晶シリコン抵抗が用いられる。そのうち多結晶シリコン抵抗は、周囲を絶縁膜で囲まれているためにリーク電流が少ない事、グレイン境界に存在する欠陥により高い高抵抗値が得られる事などの利点があるため幅広く半導体集積回路に採用されている。

図２に従来の多結晶シリコン抵抗回路を示す。（例えば、特許文献１を参照。）図２（ａ）は前記抵抗回路の模式平面図及び図２（ｂ）は前記抵抗回路のＡ−Ａ’断面図を示す。多結晶シリコン抵抗は、絶縁膜上にLPCVD法などにより堆積した多結晶シリコン薄膜に、P型もしくはN型の不純物を注入し、その後フォトリソグラフィ技術にて抵抗形状に加工することで作成する。不純物の注入は多結晶シリコン抵抗の抵抗率を決定する為で、その所望の抵抗値に応じ、1×10¹⁷/cm³から1×10²⁰/cm³までの濃度のP型もしくはN型の不純物を注入する。

また、抵抗体の両側の端子はコンタクトホール及び金属配線をもって形成し、その電位を取り出すようにしているが、この部分での多結晶シリコンと金属配線との間で、良好なオーミックコンタクトを得る為に抵抗体の端子となる部分の多結晶シリコンには1×10²⁰/cm³以上となるように高濃度の不純物を注入している。

このため、多結晶シリコンを用いた抵抗体は、図３のような抵抗回路を構成する場合、図２（ａ）の模式平面図及び図２（ｂ）の模式断面図のように、半導体基板１上の絶縁膜２に形成した低濃度不純物領域４及び高濃度不純物領域５からなる多結晶シリコン３で構成され、高濃度不純物領域５上に設けられたコンタクトホール６を介して金属配線７により端子A（１０１）から端子D（１０４）の電位を取り出すようにしている。

さらに図２（ａ）においては、抵抗体の両端のコンタクトホールに接続される２つの金属配線のうち、片方の金属電極を多結晶シリコン３の低濃度不純物領域４を覆うような形で形成している。その理由は２つある。

それはまず第１に多結晶シリコン抵抗の安定性を得る為である。多結晶シリコンは半導体なので、その上に配線や電極が形成されると、その配線や電極の電位と多結晶シリコン抵抗の電位の相対関係により、多結晶シリコンの内部が空乏化したり蓄積したりする事により抵抗値が変化する。具体的にはP型の不純物を注入された多結晶シリコンにおいて、その直上に多結晶シリコン抵抗より高い電位をもった配線もしくは電極が存在すると、P型の多結晶シリコンが空乏化するため、抵抗値が高くなる。逆の電位関係の場合は蓄積のために抵抗値が低くなる。このような抵抗値変動を避ける為、多結晶シリコン上には多結晶シリコンの電位と近い配線を故意に形成することで、常に同じ抵抗値を保つ事ができる。その例の１つが図２ａの平面図であり、多結晶シリコン抵抗の片側の電極を抵抗体まで延ばして電位固定している。

このような現象は、多結晶シリコンの上側の配線のみならず、下側の状態にも当然依存する。すなわち、多結晶シリコン抵抗と、多結晶シリコン抵抗下の半導体基板の電位の相対関係により抵抗値が変動してしまう。このため図示はしないが、多結晶シリコン抵抗下にも先の金属配線と同様に故意に拡散領域などを形成し、電位を安定する施策が知られている。

第2の理由は半導体プロセスにおいて、多結晶シリコン抵抗値に影響を及ぼす水素の多結晶シリコンへの拡散を防止する為である。多結晶シリコンは、比較的結晶性の高いグレインと、結晶性の低い、すなわち準位密度の多い、グレイン間のグレイン境界から成る。多結晶シリコン抵抗の抵抗値は、このグレイン境界に多数存在する準位にキャリアである電子もしくはホールがトラップされる事で抵抗値のほとんどが決まる。しかるに半導体作製プロセスにおいて拡散係数の高い水素が発生すると、この水素は容易に多結晶シリコンまで到達し、準位にトラップされ抵抗値を変動させてしまう。

このような水素発生プロセスとしては、例えば金属電極形成後の水素雰囲気によるシンタリング工程や、アンモニアガスを用いるプラズマ窒化膜形成工程がある。

従って、図２に示したような抵抗回路では、多結晶シリコン抵抗上に金属配線を覆う事で、このような水素拡散による多結晶シリコンの抵抗値変動を抑制する事ができる。
特開平２００２−７６２８１号公報

ただこのような抵抗回路の多結晶シリコン抵抗値安定化のための方法には以下のような問題があった。すなわち、多結晶シリコン上に金属電極を配線する際、その金属配線と多結晶シリコンの合わせずれや、先に述べた水素拡散防止効果を考慮し、抵抗体を充分カバーするように金属配線を配置する必要がある。図２（ａ）のように抵抗体２０１、２０２および２０３は多結晶シリコンと金属配線のセットを複数並べる事になるが、この中で抵抗回路の面積を決めているのは、多結晶シリコン体の抵抗ピッチ／スペースではなく、それを所定のオーバーラップ量で覆う、多結晶シリコン抵抗体より加工寸法が大きい金属配線のピッチ／スペースにより決まってしまい、これが抵抗回路の面積縮小を阻害している。

本発明の目的は、抵抗値の変動が少なく、安定的で、所要面積が小さい多結晶シリコン抵抗体からなる抵抗回路を提供する事にある。

半導体基板と、半導体基板上に形成した第１の絶縁膜と、第１の絶縁膜上に形成し、低濃度不純物領域と高濃度不純物領域とを有する多結晶シリコンからなる同一形状の複数の抵抗体と、複数の抵抗体上に形成した第２の絶縁膜と、高濃度不純物領域上の第２の絶縁膜に形成したコンタクトホールと、コンタクトホールに接続し、かつ多結晶シリコンからなる複数の抵抗体を直列に接続する金属配線とを有し、直列接続された一方の端の金属配線が、前記複数の多結晶シリコンの抵抗体の低濃度不純物領域上を覆い、複数の多結晶シリコンの抵抗体の前記低濃度不純物領域及び高濃度不純物領域の長さがそれぞれ異なることを特徴とする抵抗回路とした。

また、先の多結晶シリコンの抵抗体における低濃度不純物領域の長さが、直列接続した一方の端の抵抗体において最も長く、他方の端の抵抗体において最も短く、その間の複数の抵抗体においては一方から他方に漸次長さが短くなっていくことを特徴とするような抵抗回路とした。

本発明によれば、抵抗値変動が少なく安定的で出力電圧精度が高く、所要面積が小さい多結晶シリコン抵抗体からなる抵抗回路を提供する事ができる。

以下にこの発明の実施の形態を図面に基づいて説明する。

図１は、図3の抵抗回路を実現する為の本発明の実施例である。抵抗体１（２０１）から抵抗体３（２０３）は従来と同様、半導体基板１上の絶縁膜２に形成した低濃度不純物領域４及び高濃度不純物領域５からなる多結晶シリコン３で構成され、高濃度不純物領域５上に設けられたコンタクトホール６を介して金属配線７により端子A(１０１)から端子D（１０４）の電位を取り出すようにしている。

ただし従来では抵抗体を覆う金属配線は、抵抗体１つに対しそれに接続される片方の端子の金属配線でそれぞれ覆う構成としていたが、本発明では抵抗回路に含まれる全ての抵抗体を覆う金属配線は１つで、その金属配線は抵抗回路における特定の端子に接続する。具体的には図１の例では、抵抗体の低濃度不純物領域及び高濃度不純物領域はボロンなどからなるP型の極性であり、抵抗回路を構成する抵抗体を覆う金属配線は、抵抗回路において最低電位となる端子D（１０４）に接続しているが、最高電位となる端子D（１０１）に接続しても、同様な効果が得られる。

また、本発明では抵抗体の端子電位をとるために設けられている高濃度不純物領域の長さを抵抗体によって変化させることで、低濃度不純物領域の長さ、すなわち抵抗の長さを変化させている。その変化のさせ方は図１の例では、最低電位に接続されている抵抗体から、最高電位に接続されている抵抗体に向かうに従い、抵抗の長さが長くなるように調節されている。

以上のような構成にすることで、各抵抗体に対しそれぞれ金属配線を抵抗体の大きさ以上に余裕を持って大きめに覆う必要がなくなり、抵抗体を最小間隔で配置することが可能となり、結果として従来よりも小さい面積の抵抗回路を形成することができる。この効果は抵抗回路を構成する抵抗体の本数が多いほど大きい。

また本発明の構成では、単一の金属配線で抵抗回路を構成する全ての抵抗体を覆うことになるので、抵抗体ごとに直上の金属配線との電位差が異なってくることになる。図１のような構成では、抵抗体３と直上の金属配線との電位差はほとんど無いと言えるが、抵抗体１については、直上の金属配線の電位が抵抗体１自身の電位よりもかなり低くなる。もし抵抗体３と抵抗体１が全く同じ形状である従来の構造であれば、抵抗体１の直上金属配線電位によるキャリア蓄積化のため、低い抵抗値を示すことになり抵抗回路の抵抗同士のバランスが崩れ、端子B、Cから出力される電位に設計値からの誤差を生じさせることになる。

そのような誤差を回避するために本発明では抵抗体それぞれの長さを予め変化させている。ただそのために多結晶シリコンパターンの長さや幅を変化させると、多結晶シリコンのパターニング時のマイクロローディング効果の違いなどにより所望のパターン形状が得られない場合がある。また低濃度不純物領域の不純物量など、抵抗率を変化させると、温度特性が変わってしまい、常温では出力電位誤差が無くても、高温・低温時に誤差が生じてくる。

そこで、先に述べたように本発明では、高濃度不純物領域のパターンを変化させることで抵抗体の長さを変え、金属配線電位と抵抗体電位の相互作用に起因する抵抗値変化を相殺させている。

本発明の採用により発生する金属配線電位と抵抗体電位の相互作用に起因する抵抗値変化量は、抵抗体の低濃度不純物濃度、抵抗体と金属配線の間の絶縁膜の厚さや誘電率などのプロセスパラメータや、抵抗回路の構成やその印加電圧などの設計パラメータで一義的に決まるものである。さらに厳密には多結晶シリコンのグレインサイズやグレイン境界密度によっても変化するものである。従って、高濃度不純物領域の長さの設定も、設定プロセスや設計情報が確定すればそれに従って決定することができる。

例えば、多結晶シリコン抵抗体の低濃度不純物がP型で1.5×10¹⁹/cm³の濃度であり、金属配線と抵抗体の間の絶縁膜が酸化膜で膜厚が0.5μmの場合、金属配線と抵抗体の間に１Vの電位差が存在すると、多結晶シリコン抵抗体はその電圧極性に従い、約0.25%程度の変化が見込まれる。もしその抵抗回路に１０Vの電圧を印加するのであれば、抵抗回路の最も電位が高くなる（約10V）抵抗体は2.5%小さくなることになる。そこで、例えば抵抗の長さの基本量を100μmと想定している場合は102.5μmとなるように、高濃度不純物領域の長さを、最低電位側の抵抗体に比べ2.5μm短く設定すればよい。その中間にある抵抗体はこの電圧と抵抗値の比に従い、逐次抵抗長さを変える必要がある。

また、先の例では説明の便宜上、多結晶シリコン抵抗体を覆う金属配線の電位を抵抗回路における最低電位となるようにしているが、これを最高電位となるように接続しても同様の効果が得られる。

また、図１の例は、多結晶シリコン抵抗体に注入する不純物をP型と想定した場合の例であるが、N型の場合も本発明を応用し適用することができる。N型においては抵抗体における高濃度不純物領域のレイアウトが逆になる。すなわち、P型とN型では電圧の相対関係に対する、空乏・蓄積化の現象が逆になるので、図１のように抵抗体を覆う金属配線の電位を抵抗回路の最低電位に接続した場合、最高電位側の抵抗体である抵抗体１は空乏化し高抵抗となるため、抵抗長さが短くなるように高濃度不純物領域の長さを長く設定することによって同様の効果を得ることができる。

また、これまでの例では多結晶シリコン抵抗体の上のみを金属配線が覆い、その電位を抵抗回路の一方の電位に固定していたが、同様の理由で多結晶シリコン体の下の半導体基板の電位をウェルなどの拡散を用いて固定し、その電位を抵抗回路の一方の電位に固定する方法でも同様の効果が得られる。

また、多結晶シリコンの上側を金属配線で、下側をウェルなどの拡散を用いて同時に電位固定しても同様の効果が得られることはいうまでもない。

本発明の多結晶シリコン抵抗回路の模式平面図である。ａは従来の多結晶シリコン抵抗回路の模式平面図である。ｂは従来の多結晶シリコン抵抗回路の模式断面図である。抵抗回路の回路図である。

符号の説明

１半導体基板
２第１の絶縁膜
３多結晶シリコン
４低濃度不純物領域
５高濃度不純物領域
６コンタクトホール
７金属配線
８高濃度不純物注入パターン
９第２の絶縁膜
１０１端子A
１０２端子B
１０３端子C
１０４端子D
２０１抵抗体１
２０２抵抗体２
２０３抵抗体３

Claims

半導体基板と、
前記半導体基板上に形成した第１の絶縁膜と、
前記第１の絶縁膜上に形成した、低濃度不純物領域とその両端にそれぞれ配置された高濃度不純物領域とを有し、前記低濃度不純物領域同士が隣り合うように一定幅かつ一定間隔で同じ方向を向いて隣接して並んでいる、同一長の多結晶シリコンからなる同一形状の複数の抵抗体と、
前記複数の抵抗体上に形成した第２の絶縁膜と、
前記高濃度不純物領域上の前記第２の絶縁膜に形成したコンタクトホールと、
前記コンタクトホールに接続し、かつ前記多結晶シリコンからなる複数の抵抗体を直列に接続する第１の金属配線と、
前記複数の多結晶シリコンの抵抗体のすべての低濃度不純物領域上を覆っている、前記直列接続された複数の抵抗体の一方の端に接続された一つの第２の金属配線と、
を有し、
前記複数の抵抗体がＰ型の場合には、最低の電位に接続されている抵抗体から最高の電位に接続されている抵抗体に向かうに従い、前記高濃度不純物領域の長さを短くすることで前記低濃度不純物領域の長さが長くなっており、前記複数の抵抗体がＮ型の場合には、最低の電位に接続されている抵抗体から最高の電位に接続されている抵抗体に向かうに従い、前記高濃度不純物領域の長さを長くすることで前記低濃度不純物領域の長さが短くなっていることを特徴とする抵抗回路。