CN1734768A - 电阻电路 - Google Patents

电阻电路 Download PDF

Info

Publication number
CN1734768A
CN1734768A CNA2005100885612A CN200510088561A CN1734768A CN 1734768 A CN1734768 A CN 1734768A CN A2005100885612 A CNA2005100885612 A CN A2005100885612A CN 200510088561 A CN200510088561 A CN 200510088561A CN 1734768 A CN1734768 A CN 1734768A
Authority
CN
China
Prior art keywords
resistor
metal line
polyresistor
resistance
resistance circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100885612A
Other languages
English (en)
Other versions
CN100539145C (zh
Inventor
原田博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN1734768A publication Critical patent/CN1734768A/zh
Application granted granted Critical
Publication of CN100539145C publication Critical patent/CN100539145C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802—Resistors only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell
    • Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

为了提供稳定的电阻电路，多晶硅电阻器覆盖有连接到电阻电路的其中一端的金属布线，并且由于金属布线和电阻器之间的合成电势差引起的电阻的变化通过逐渐改变组成电阻电路的各个电阻器的低浓度杂质区和高浓度杂质区的长度而被消除。

Description

电阻电路
技术领域
本发明涉及一种包括由多晶硅制成的电阻电路的半导体集成电路。
背景技术
在半导体集成电路中，主要使用以下两种电阻器：扩散型电阻器，其由单晶硅制成并且该单晶硅扩散有与半导体衬底的导电性相反的杂质，和多晶硅电阻器，其由扩散了杂质的多晶硅制成。在这两者当中，由于多晶硅电阻器的优势，例如，因为绝缘膜包围着电阻器因此漏电流小，以及由于在晶粒间界存在缺陷，因此可以获得高电阻，所以它广泛用于半导体集成电路。
图2A和2B示出了一种普通的多晶硅电阻电路。(例如，参考JP2002-76281A.)。图2A是电阻电路的平面示意图，以及图2B是沿图2A的A-A′线的截面图。多晶硅电阻器的形成包括：向利用LPCVD等方法淀积在绝缘膜上的多晶硅薄膜注入P-型或N-型杂质；以及采用光刻工艺将生成物处理成电阻器形状。为了确定多晶硅电阻器的电阻器率要进行杂质注入。根据所需的电阻，P-型或N-型杂质的浓度范围为1×1017/cm3～1×1020/cm3。
进一步，接触孔和金属布线设置在电阻器两侧的每个端子内以引出其中的电势。为获得多晶硅膜和端子处的金属布线之间的良好的欧姆接触，高浓度1×1020/cm3或更高浓度的杂质扩散到形成电阻器端子的多晶硅膜的一部分内。
因此，就构造一种图3所示的电阻电路来说，使用多晶硅的电阻器由形成在位于半导体衬底1上的绝缘膜2上的多晶硅膜3形成，并且该多晶硅膜由低浓度杂质区4和高浓度杂质区5组成，如图2A的平面示意图和图2B的截面示意图所示。端子D(104)的电势通过穿过位于高浓度杂质区5上的接触孔6的金属布线7从端子A(101)处被引出。
进一步，在图2A中，在连接到位于电阻器两侧上的各个接触孔上的两个金属布线之间，一个金属电极形成以便覆盖多晶硅膜3内的低浓度杂质区4。形成这样的结构有两个原因。
第一个原因是为了获得多晶硅电阻器的稳定性。因为多晶硅是一种半导体，当其上形成布线或电极时，由于布线或电极的电势和多晶硅电阻器的电势之间的相对关系，在多晶硅中会产生耗尽或积累，从而改变电阻器的电阻值。特别地，就扩散了P-型杂质的多晶硅来说，当与多晶硅电阻器相比具有更高的电势的布线或电极直接位于多晶硅之上时，P-型多晶硅会变成耗尽的，从而产生高电阻。在相反的电势关系下，由于积累的原因电阻降低。为了避免电阻的这种变化，有意地将具有与多晶硅的电势相接近的电势的布线形成在多晶硅上，从而保持恒定电阻。其中一个实例是图2A的平面图，其中多晶硅电阻器的其中一个电极延伸到电阻器以固定电势。
上述现象当然不仅取决于多晶硅上面的布线而且取决于其下的状态。即，电阻根据多晶硅电阻器和位于多晶硅电阻器下面的半导体衬底之间的电势的相对关系而变化。一种用于稳定电势的装置因此被获知，其中有意地将扩散区等以与上金属布线相同的方式形成在多晶硅电阻器的下面，尽管扩散区在图中未示出。
第二个原因是为了在半导体制造过程中防止氢扩散到多晶硅，该氢会影响多晶硅的电阻。多晶硅由具有比较高的结晶度的晶粒和在晶粒之间具有低结晶度即高陷阱能级的晶粒间界组成。多晶硅电阻器的电阻几乎由被存在于晶粒间界的大量能级所俘获的载流子，电子或空穴决定。当在半导体制造过程中产生具有高扩散系数的氢时，产生的氢很容易地到达多晶硅电阻器并且被能级俘获，从而改变电阻。
这种产生氢的过程的实例包括在形成金属电极之后在氢气环境中烧结的步骤和使用氨气形成等离子体氮化物膜的步骤。
因此，在如图2A和2B所示的电阻电路中，由于上述的氢扩散引起的多晶硅的电阻内的变化可以通过在多晶硅电阻器上覆盖金属布线而被抑制。
然而，用于稳定上述电阻电路的多晶硅的电阻的方法存在以下问题。问题在于：当金属电极设置在多晶硅电阻器上面时，考虑到金属布线和多晶硅电阻器之间的对准偏移以及防止上述的氢扩散的影响，金属布线应被布置成能充分覆盖电阻器。如图2A所示，为电阻器201，202和203设置的多个组，每个都包括多晶硅电阻器和金属布线。电阻电路的面积不是由多晶硅电阻器的间距/间隔决定的，而是由用预定的重叠量覆盖多晶硅电阻器并且与多晶硅电阻器相比具有更大的工艺尺寸的金属布线的间距/间隔决定的。这就阻碍了电阻电路的面积的缩小。
发明内容
本发明是鉴于上述问题提出的，因此其目的在于提供一种电阻电路，该电阻电路由多晶硅电阻器组成，每个多晶硅电阻器的电阻几乎不变化，该电阻电路是稳定的，并且需要的面积小。
为了实现上述目的，本发明提供一种电阻电路，包括：电阻电路，包括：半导体衬底；形成在半导体衬底上的第一绝缘膜；具有相同形状的多个电阻器，每个电阻器都形成在第一绝缘膜上并且由具有低浓度杂质区和高浓度杂质区的多晶硅膜形成；形成在该多个电阻器上的第二绝缘膜；形成在位于高浓度杂质区上的第二绝缘膜上的接触孔；第一金属布线，每个金属布线都连接到每个接触孔上并且与该多个电阻器串联连接；以及第二金属布线，该金属布线连接到位于串联连接的该多个电阻器的一端处的一电阻器上，并且覆盖该多个多晶硅电阻器的每个的低浓度杂质区，其中，该多个多晶硅电阻器中的低浓度杂质区和高浓度杂质区的长度互不相同。
进一步，本发明提供一种电阻电路，就每个多晶硅电阻器中的低浓度杂质区的长度来说，在串联连接的多个电阻器的一端最长，在另一端最短，并且从该端到另一端在其间的多个电阻器处逐渐变短。
根据本发明，提供的电阻电路由多晶硅电阻器组成，每个多晶硅电阻器的电阻几乎不变化，该电阻电路是稳定的，并且具有高输出电压精度和小面积。
附图说明
在附图中：
图1是根据本发明的多晶硅电阻电路的平面示意图；
图2A是普通的多晶硅电阻电路的平面示意图；
图2B是普通的多晶硅电阻电路的截面示意图；以及图3是电阻电路的电路图。
具体实施方式
下文将参考附图描述本发明的实施例。
图1示出了本发明的实施例，该实施例用于实现图3所示的电阻电路。电阻器1(201)～3(203)中的每一个电阻器都由多晶硅膜3形成，该多晶硅膜形成在位于衬底1上的绝缘膜2上，并且与现有技术中的一样由低浓度杂质区4和高浓度杂质区5组成。端子A(101)和端子D(104)的电势分别通过穿过位于高浓度杂质区5上的接触孔6的金属布线7引出。
然而，在现有技术中，就覆盖电阻器的金属布线来说，已被采用的结构是其中端子之一的金属布线覆盖与其连接的电阻器。然而，在本发明中，一个金属布线覆盖所有的包括在电阻电路中的电阻器，以及金属布线连接到电阻电路内的一个特定的端子上。特别地，在图1所示的实施例中，电阻器内的低浓度杂质区和高浓度杂质区由具有P-型极性的硼等制成，并且覆盖组成电阻电路的电阻器的金属布线连接到显示电阻电路的最小电势的端子D(104)上。如果金属布线连接到显示最大电势的端子A(101)上可以获得相同的结果。
进一步，根据本发明，提供用于获得电阻器的端电压的高浓度杂质区的长度在每个电阻器内改变，从而改变低浓度杂质区的长度，即，电阻器的长度。就图1中的长度改变的程度来说，从连接在最小电势上的电阻器到连接在最大电势上的电阻器，电阻器的长度可调节到更长。
借助上述结构，各个电阻器不需要覆盖比电阻器的尺寸更大的金属布线，这样，电阻器能以最小的间隔排列。固此，可以形成与普通电阻电路相比具有更小的面积的电阻电路。该结果随着组成电阻电路的电阻器的数目的增加而变明显。
在本发明的结构中，由于单个金属布线覆盖了所有的组成电阻电路的电阻器，因此各个电阻器和正好位于该电阻器上的金属布线之间的电势是不相同的。在图1所示的结构中，电阻器3和正位于其上的金属布线之间几乎没有电势差，然而，就电阻器1来说，正位于其上的金属布线的电势大大低于电阻器1本身的电势。在普通结构中，电阻器3和电阻器1具有完全相同的形状，由于正位于电阻器1上的金属布线的电势引起的载流子积累，电阻器1表现出更低的电阻。因此，电阻电路中的电阻器变得不平衡，这会在从端子B和C输出的各个电势的设计值中产生误差。
为了避免上述误差，在本发明中，每个电阻器的长度预先改变。然而，当多晶硅图案的长度或宽度改变时，由于例如在多晶硅构图时的微负载效应中的差异，可能不能获得所需的被构图的形状。进一步，当例如通过改变低浓度杂质区的杂质数量来改变电阻器率时，温度特性会改变并且在高温或低温会产生误差，即使在室温没有输出电势误差。
因此在本发明中通过改变高浓度杂质区的图案来改变电阻器的长度以消除电阻内的变化，该电阻的变化是由于金属布线的电势和电阻器的电势之间的相互作用产生的。
电阻的变化，其由金属布线的电势和电阻器的电势之间的相互作用产生的并且通过采用本发明而解决，由工艺参数和设计参数唯一确定，工艺参数例如电阻器的低杂质浓度区的浓度，在电阻器和金属布线之间的绝缘膜的厚度，和介电常数；设计参数例如电阻电路的结构和它的施加电压。更精确地，变化根据多晶硅的晶粒大小和晶粒间界的密度而改变。固此，当使用的工艺和设计信息固定时，高浓度杂质区的长度就可以确定了。
例如，多晶硅电阻器的低浓度杂质是P-型并且浓度为1.5×1019/cm3，以及在金属布线和电阻器之间的绝缘膜由氧化物膜组成并且厚度为0.5μm的情况下，当在金属布线和电阻器之间存在1V的电势差时，多晶硅电阻器内的变化按照电压极性大约为0.25％。如果将10V的电压施加到该电阻电路上，在电阻电路中具有最大电势(约10V)的电阻器的电阻应会变小2.5％。例如，假设电阻器的单元长度为100μm的情况下，高浓度杂质区应比最小电势端上的电阻器长2.5μm，从而达到102.5μm的长度。中间电阻器的长度应根据电压和电阻值之间的比例而改变。
在上述实例中，为了便于描述，将覆盖多晶硅电阻器的金属布线的电势设置成电阻电路中的最小电势。然而，即使当建立连接使金属布线的电势设置成最大电势时仍可以获得相同的结果。
图1示出了一个实例，在该实例中假设注入到多晶硅电阻器的杂质是P-型的，但是本发明也可以用于N-型的情况。在N-型的情况下，电阻器内的高浓度杂质区的布局是反向的。即，就电压中的相对关系来说，耗尽/积累的现象在P-型和N-型之间是相反的。这样，就像图1中的一样，在覆盖电阻器的金属布线的电势连接到电阻电路的最小电势上的情况下，位于最大电势端上的电阻器1被耗尽以表现出高电阻。因此高浓度杂质区被设置为较长以缩短低浓度杂质区的长度从而获得相同的结果。
在上述实例中，金属布线仅覆盖多晶硅电阻器上的一部分，并且金属布线电势固定到电阻电路的其中一个电势。出于上述同样的原因，位于多晶硅电阻器下的半导体衬底的电势通过利用例如阱的扩散区被固定并且电阻电路的其中一个电势被固定到该电势，采用这种方法可以获得相同的结果。
此外，不用说采用位于多晶硅电阻器的上端上的金属布线和位于其下端上的例如阱的扩散区将电势同时固定也可以获得相同的结果。

Claims (2)

1.一种电阻电路，包括：
半导体衬底；
形成在半导体衬底上的第一绝缘膜；
具有相同形状的多个电阻器，每个电阻器形成在第一绝缘膜上并且由具有低浓度杂质区和高浓度杂质区的多晶硅膜形成；
形成在该多个电阻器上的第二绝缘膜；
形成在位于高浓度杂质区上的第二绝缘膜上的接触孔；
第一金属布线，每个金属布线连接到每个接触孔并且将该多个电阻器串联连接；以及
第二金属布线，该金属布线连接到位于串联连接的该多个电阻器的一端处的一电阻器，并且覆盖该多个多晶硅电阻器的每个的低浓度杂质区，其中
该多个多晶硅电阻器中，低浓度杂质区和高浓度杂质区的长度互不相同。
2.根据权利要求1的电阻电路，其中，每个多晶硅电阻器中的低浓度杂质区的长度在串联连接的该多个电阻器的一端最长，在另一端最短，并且从该端到另一端在其间的多个电阻器处逐渐变短。
CNB2005100885612A 2004-08-04 2005-08-04 电阻电路 Expired - Fee Related CN100539145C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP228587/04 2004-08-04
JP2004228587A JP4723827B2 (ja) 2004-08-04 2004-08-04 抵抗回路

Publications (2)

Publication Number Publication Date
CN1734768A true CN1734768A (zh) 2006-02-15
CN100539145C CN100539145C (zh) 2009-09-09

Family

ID=35756603

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100885612A Expired - Fee Related CN100539145C (zh) 2004-08-04 2005-08-04 电阻电路

Country Status (3)

Country Link
US (1) US7485933B2 (zh)
JP (1) JP4723827B2 (zh)
CN (1) CN100539145C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074925A (zh) * 2016-05-24 2018-12-21 Koa株式会社 分流电阻器及分流电阻器的安装结构
CN117810223A (zh) * 2024-02-29 2024-04-02 成都本原聚能科技有限公司 一种多晶硅电阻电路、制备方法及音频差分电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6956277B1 (en) * 2004-03-23 2005-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Diode junction poly fuse
US7616089B2 (en) * 2007-09-28 2009-11-10 Cirrus Logic, Inc. Compensation of field effect on polycrystalline resistors
JP2010182954A (ja) * 2009-02-06 2010-08-19 Seiko Instruments Inc 半導体装置
US9825141B2 (en) * 2015-05-26 2017-11-21 Avago Technologies General Ip (Singapore) Pte. Ltd. Three dimensional monolithic LDMOS transistor
JP7361567B2 (ja) * 2019-10-25 2023-10-16 ローム株式会社 電子部品
KR20220075630A (ko) * 2020-11-30 2022-06-08 삼성전기주식회사 칩 저항기

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2864576B2 (ja) * 1988-11-22 1999-03-03 セイコーエプソン株式会社 半導体装置
JP2664793B2 (ja) * 1990-04-06 1997-10-22 株式会社東芝 半導体装置の製造方法
JPH0669427A (ja) * 1992-08-17 1994-03-11 Nec Corp 半導体集積装置
JPH06188371A (ja) * 1992-12-21 1994-07-08 Hitachi Ltd 半導体集積回路装置
JP3526701B2 (ja) * 1995-08-24 2004-05-17 セイコーインスツルメンツ株式会社 半導体装置
JPH09289290A (ja) * 1996-04-19 1997-11-04 S I I R D Center:Kk 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109074925A (zh) * 2016-05-24 2018-12-21 Koa株式会社 分流电阻器及分流电阻器的安装结构
CN109074925B (zh) * 2016-05-24 2020-11-10 Koa株式会社 分流电阻器及分流电阻器的安装结构
CN117810223A (zh) * 2024-02-29 2024-04-02 成都本原聚能科技有限公司 一种多晶硅电阻电路、制备方法及音频差分电路
CN117810223B (zh) * 2024-02-29 2024-05-10 成都本原聚能科技有限公司 一种多晶硅电阻电路、制备方法及音频差分电路

Also Published As

Publication number Publication date
US7485933B2 (en) 2009-02-03
US20060027894A1 (en) 2006-02-09
JP2006049581A (ja) 2006-02-16
JP4723827B2 (ja) 2011-07-13
CN100539145C (zh) 2009-09-09

Similar Documents

Publication Publication Date Title
CN1734768A (zh) 电阻电路
CN1905190B (zh) 半导体器件
CN101800221B (zh) 半导体器件
KR101464766B1 (ko) 반도체 장치
CN1855543A (zh) 改进性能的功率半导体器件及其方法
US20220011801A1 (en) Integrated Resistor Network and Method for Fabricating the Same
CN100543996C (zh) 半导体器件
CN1489213A (zh) 集成电路电容器
CN110400791B (zh) 一种多晶硅电阻
Dimos et al. Thin-film decoupling capacitors for multichip modules
CN1181511C (zh) C-v线性得以改善的压变电容器及其形成方法
CN104851883B (zh) 半导体装置
CN101673673B (zh) 外延片形成方法及使用该方法形成的外延片
DE19734985B4 (de) Transistorbauelement
Dimos et al. Thin-film decoupling capacitors for multi-chip modules
JP3160954B2 (ja) 半導体装置
CN1419279A (zh) 半导体器件及其制造方法
JPH05291310A (ja) 電荷転送装置
KR20070045722A (ko) 고전압용 ｍｉｍ 커패시터 및 그 제조 방법
SE500944C2 (sv) Halvledaranordning med begravd resistans och förfarande för dess tillverkning
EP0096686A4 (en) SEMICONDUCTOR TEDRODE.
CN1350332A (zh) 半导体装置及其制造方法
CN115831941A (zh) 一种薄膜电阻结构
GB2443677A (en) Capacitor with a doped semiconductor plate.
JPH08330516A (ja) 半導体装置及び安定化電源回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160317

Address after: Chiba County, Japan

Patentee after: SEIKO INSTR INC

Address before: Chiba County, Japan

Patentee before: Seiko Instruments Inc.

CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20200804