CN110400791B - 一种多晶硅电阻 - Google Patents

一种多晶硅电阻 Download PDF

Info

Publication number
CN110400791B
CN110400791B CN201810380599.4A CN201810380599A CN110400791B CN 110400791 B CN110400791 B CN 110400791B CN 201810380599 A CN201810380599 A CN 201810380599A CN 110400791 B CN110400791 B CN 110400791B
Authority
CN
China
Prior art keywords
polysilicon
voltage
node
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810380599.4A
Other languages
English (en)
Other versions
CN110400791A (zh
Inventor
李定
杜帅
储宜兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202111487430.7A priority Critical patent/CN114400216A/zh
Priority to CN201810380599.4A priority patent/CN110400791B/zh
Priority to PCT/CN2018/115137 priority patent/WO2019205585A1/zh
Publication of CN110400791A publication Critical patent/CN110400791A/zh
Priority to US17/077,329 priority patent/US11948967B2/en
Application granted granted Critical
Publication of CN110400791B publication Critical patent/CN110400791B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/01—Mounting; Supporting
    • H01C1/012—Mounting; Supporting the base extending along and imparting rigidity or reinforcement to the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/06—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base
    • H01C17/065—Apparatus or processes specially adapted for manufacturing resistors adapted for coating resistive material on a base by thick film techniques, e.g. serigraphy
    • H01C17/06506—Precursor compositions therefor, e.g. pastes, inks, glass frits
    • H01C17/06513—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component
    • H01C17/0656—Precursor compositions therefor, e.g. pastes, inks, glass frits characterised by the resistive component composed of silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/006—Thin film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请实施例公开了一种多晶硅电阻，用于降低多晶硅电阻的电压系数。其中，本申请实施例提供一种多晶硅电阻，包括：多晶硅层、电压模块和衬底层，所述电压模块，用于将所述多晶硅层上的电压传递给所述衬底层。

Description

一种多晶硅电阻
技术领域
本申请涉及半导体技术领域，尤其涉及一种多晶硅电阻。
背景技术
电阻是模拟电路以及混合信号系统中最基本的无源器件，随着工艺的演进，集成电路中常用的电阻从扩散电阻(diffused resistor)和注入电阻(implanted resistor)逐步演进为多晶硅(poly)电阻。
在一般的应用场景中，通常可以不考虑poly电阻的电压系数，即认为poly电阻的阻值不随加在其两端的电压变化而发生变化。但在一些对于线性度要求非常高的应用领域，如模拟数字转换(Analog to Digital Convert，DA)或数字模拟转换(Digital toAnalog Convert，DA)、音频驱动等领域，poly电阻的电压系数会造成输出信号的失真，极大影响系统的性能，如果此时仍不考虑poly电阻的电压系数对电阻值的影响，会导致半导体芯片的测试性能远低于仿真性能。
但目前少有对poly电阻的电压系数的研究，也没有调整poly电阻的电压系数的方法。
发明内容
本申请实施例提供了一种多晶硅电阻，用于降低多晶硅电阻的电压系数。
为解决上述技术问题，本申请实施例提供以下技术方案：
第一方面，本申请实施例提供一种多晶硅电阻，所述多晶硅电阻包括：多晶硅层、电压模块和衬底层，其中，所述电压模块，用于将所述多晶硅层上的电压传递给所述衬底层。
在本申请实施例中，多晶硅电阻包括：多晶硅层、电压模块和衬底层，其中，电压模块用于将多晶硅层上的电压传递给衬底层。本申请实施例中多晶硅电阻中包括有电压模块，该电压模块可以将多晶硅层的电压传递给衬底层，因此衬底层接通有多晶硅层的电压，当多晶硅层的正端电压与负端电压变化时，多晶硅层的电压可以传递至衬底层，因此使得衬底层的电压可以跟随多晶硅层的正端电压与负端电压变化进行调整，即该衬底层的电压值不再固定为零电位，通过衬底层的电压值的调整可以改变多晶硅电阻的耗尽分布，降低多晶硅电阻的衬底电压对阻值的调制作用，进而降低多晶硅电阻的电压系数。
在第一方面的一种可能设计中，所述衬底层包括：N阱和P型衬底，所述电压模块传递给所述衬底层的电压施加于所述N阱；或，所述衬底层包括：深N阱，P阱和P型衬底，所述电压模块传递给所述衬底层的电压施加于所述P阱。其中，P型衬底也可以称为半导体衬底。若衬底层为N阱，则通过该衬底层形成的多晶硅电阻为在N阱的多晶硅电阻，电压模块传递给衬底层的电压施加于N阱，例如电压模块连接多晶硅层和该N阱，从而可以将多晶硅层的电压传递给该N阱，该N阱上的衬底电位不能小于0。若衬底层为DNW和P阱，则通过该衬底层形成的多晶硅电阻为在P阱的多晶硅电阻，电压模块传递给衬底层的电压施加于P阱，例如电压模块连接多晶硅层和该P阱，从而可以将多晶硅层的电压传递给该P阱。
在第一方面的一种可能设计中，所述多晶硅层，包括：所述多晶硅层的正端电压对应的第一多晶硅节点、所述多晶硅层的负端电压对应的第二多晶硅节点；所述P型衬底、所述N阱、所述第一多晶硅节点、所述第二多晶硅节点在所述衬底层上形成欧姆接触；或，所述P型衬底、所述P阱、所述第一多晶硅节点、所述第二多晶硅节点在所述衬底层上形成欧姆接触。其中，多晶硅层上输入有正端电压和负端电压，在多晶硅层上输入正端电压的节点为第一多晶硅节点，在多晶硅层上输入负端电压的节点为第二多晶硅节点。以衬底层中包括有N阱和P型衬底为例，P型衬底、N阱、多晶硅层的正端电压对应的第一多晶硅节点、多晶硅层的负端电压对应的第二多晶硅节点与半导体芯片的半导体衬底在衬底层上形成欧姆接触。金属与半导体形成欧姆接触是指在金属和半导体接触的地方是一个纯电阻，而且该电阻越小越好，使得多晶硅电阻操作时，大部分的电压下降在活动区而不在接触面。因此，形成欧姆接触的多晶硅电阻的电流与电压特性是线性关系，斜率越大接触电阻越小，接触电阻的大小直接影响器件的性能指标。
在第一方面的一种可能设计中，所述电压模块的输入来自于所述多晶硅层的中间电压，所述中间电压是所述多晶硅层的正端电压与负端电压之间的电压值。其中，电压模块可以连接多晶硅层的中间电压对应的多晶硅节点，因此电压模块的输入来自于多晶硅层的中间电压，该电压模块还可以连接衬底层的衬底节点，因此衬底节点的输入来自于电压模块的输出。
在第一方面的一种可能设计中，所述电压模块的输入来自于所述多晶硅层的正端电压和负端电压的平均值。电压模块的输入来自于所述多晶硅层的正端电压和负端电压的平均值，从而衬底层的电压值可以等于多晶硅层的正端电压和负端电压的平均值。多晶硅电阻的电阻值在有效误差范围内保持恒定，多晶硅层的耗尽对多晶硅电阻的阻值的影响消除，因此可以降低多晶硅电阻的电压系数。
在第一方面的一种可能设计中，所述电压模块包括：第一导线、第二导线、缓冲器，其中，所述第一导线和所述第二导线都具有两端；所述缓冲器分别连接所述第一导线的一端、所述第二导线的一端；所述第一导线的另一端连接所述衬底层，所述第二导线的另一端连接所述多晶硅层。其中，电压模块中包括有缓冲器，该缓冲器的输出端连接第一导线，第一导线再连接衬底层，缓冲器的输入端连接第二导线，第二导线再连接多晶硅层，从而通过第一导线和第二导线以及缓冲器，可以将多晶硅层的电压传递给衬底层，使得衬底层可以输入有多晶硅层的电压。
在第一方面的一种可能设计中，所述电压模块，包括：第一电压单元和第二电压单元，其中，所述第一电压单元的两端分别连接所述衬底层的第一衬底节点、所述多晶硅层的正端电压对应的第一多晶硅节点；所述第二电压单元的两端分别连接所述衬底层的第二衬底节点、所述多晶硅层的负端电压对应的第二多晶硅节点；其中，所述第一衬底节点是所述衬底层中与所述第一多晶硅节点处于同一侧面上的节点，所述第二衬底节点是所述衬底层中与所述第二多晶硅节点处于同一侧面上的节点。具体的，衬底层的第一衬底节点通过第一电压单元连接到多晶硅层的正端电压对应的第一多晶硅节点，衬底层的第二衬底节点通过第二电压单元连接到多晶硅层的负端电压对应的第二多晶硅节点，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点。第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是左面，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是右面。
在第一方面的一种可能设计中，所述第一衬底节点和所述第二衬底节点关于所述衬底层的中心点对称。第一衬底节点通过第一电压单元可以输入多晶硅层的正端电压，第二衬底节点通过第二电压单元可以输入多晶硅层的负端电压，若第一衬底节点和第二衬底节点关于衬底层的中心点对称，而在衬底层上第一衬底节点和第二衬底节点上的电压可以进行平均，从而衬底层的电压值可以等于第一衬底节点和第二衬底节点上的电压平均值，可以实现对衬底层的电压值的动态调节，使得多晶硅电阻的电阻值在有效误差范围内保持恒定，进而降低多晶硅电阻的电压系数。
在第一方面的一种可能设计中，所述第一电压单元包括：第三导线、第四导线、第一缓冲器，其中，所述第三导线和所述第四导线都具有两端；所述第一缓冲器分别连接所述第三导线的一端、所述第四导线的一端；所述第三导线的另一端连接所述第一衬底节点，所述第四导线的另一端连接所述第一多晶硅节点。其中，第一电压单元中包括有第一缓冲器，该第一缓冲器的输出端连接第三导线，第三导线再连接衬底层，第一缓冲器的输入端连接第四导线，第四导线再连接多晶硅层，从而通过第三导线和第四导线以及第一缓冲器，可以将多晶硅层的正端电压传递给衬底层，使得衬底层可以输入有多晶硅层的电压。
在第一方面的一种可能设计中，所述第二电压单元包括：第五导线、第六导线、第二缓冲器，其中，所述第五导线和所述第六导线都具有两端；所述第二缓冲器分别连接所述第五导线的一端、所述第六导线的一端；所述第五导线的另一端连接所述第二衬底节点，所述第六导线的另一端连接所述第二多晶硅节点。其中，第二电压单元中包括有第二缓冲器，该第二缓冲器的输出端连接第五导线，第五导线再连接衬底层，第二缓冲器的输入端连接第六导线，第六导线再连接多晶硅层，从而通过第五导线和第六导线以及第二缓冲器，可以将多晶硅层的负端电压传递给衬底层，使得衬底层可以输入有多晶硅层的电压。
在第一方面的一种可能设计中，所述多晶硅电阻，还包括：隔离层，其中，所述多晶硅层位于所述隔离层的上表层区域；所述隔离层位于所述衬底层的上表层区域。
第二方面，本申请实施例还提供一种多晶硅电阻，所述多晶硅电阻包括：多晶硅层和衬底层，其中，所述多晶硅层上设有多晶硅节点；所述衬底层上设有衬底节点，所述衬底节点与所述多晶硅节点相连。
在第二方面的一种可能设计中，所述衬底节点为欧姆接触点。
在第二方面的一种可能设计中，所述衬底节点与所述多晶硅节点相连，包括：所述衬底节点与所述多晶硅节点之间通过缓冲器相连。
在第二方面的一种可能设计中，所述多晶硅节点设于所述多晶硅层的内部，所述衬底节点和所述多晶硅节点通过金属导线和过孔中的金属相连接。
在第二方面的一种可能设计中，当所述多晶硅层有电压输入时，所述多晶硅节点采集的是所述多晶硅层的中间电压，所述中间电压是所述多晶硅层的正端电压和负端电压之间的电压值。
在第二方面的一种可能设计中，所述多晶硅节点处于所述多晶硅层的中线所在的截面上。
在第二方面的一种可能设计中，所述衬底节点处于所述衬底层的中线所在的截面上。
在第二方面的一种可能设计中，所述多晶硅节点采集的是所述多晶硅层的正端电压和负端电压的平均值。
在第二方面的一种可能设计中，所述多晶硅层上设有的多晶硅节点包括：所述多晶硅层的正端电压对应的第一多晶硅节点、所述多晶硅层的负端电压对应的第二多晶硅节点。
在第二方面的一种可能设计中，所述衬底层上设有的衬底节点包括：第一衬底节点和第二衬底节点，其中，所述第一衬底节点连接到所述第一多晶硅节点，所述第二衬底节点连接到所述第二多晶硅节点；其中，所述第一衬底节点是所述衬底层中与所述第一多晶硅节点处于同一侧面上的节点，所述第二衬底节点是所述衬底层中与所述第二多晶硅节点处于同一侧面上的节点。
在第二方面的一种可能设计中，所述第一衬底节点和所述第二衬底节点关于所述衬底层的中心点对称。
第三方面，本申请实施例还提供一种半导体芯片的制造方法，包括：提供半导体衬底；在所述半导体衬底的上表层区域注入N阱，或者注入P阱和深N阱以形成衬底层；在所述衬底层的上表层区域生长出隔离层；在所述隔离层的上表层区域注入多晶硅层，所述多晶硅层、所述隔离层和所述衬底层形成多晶硅电阻；将所述多晶硅层上的电压传递给所述衬底层。
在第三方面的一种可能设计中，所述将所述多晶硅层上的电压传递给所述衬底层，包括：将所述衬底层的衬底节点连接到所述多晶硅层的中间电压对应的多晶硅节点，所述中间电压是所述多晶硅层的正端电压与负端电压之间的电压值。
在第三方面的一种可能设计中，所述将所述多晶硅层上的电压传递给所述衬底层，包括：将所述衬底层的第一衬底节点连接到所述多晶硅层的正端电压对应的第一多晶硅节点；以及，将所述衬底层的第二衬底节点连接到所述多晶硅层的负端电压对应的第二多晶硅节点；其中，所述第一衬底节点是所述衬底层中与所述第一多晶硅节点处于同一侧面上的衬底节点，所述第二衬底节点是所述衬底层中与所述第二多晶硅节点处于同一侧面上的衬底节点。
在第三方面的一种可能设计中，所述将所述多晶硅层上的电压传递给所述衬底层，包括：将所述衬底层的电压值调整为所述多晶硅层的正端电压和负端电压的平均值。
附图说明
图1为本申请实施例提供的一种多晶硅电阻的组成结构示意图；
图2为本申请实施例提供的另一种多晶硅电阻的组成结构示意图；
图3为本申请实施例提供的多晶硅电阻内形成的衬底端子的示意图；
图4为本申请实施例提供的一种多晶硅电阻的衬底电压的可调整结构示意图；
图5为本申请实施例提供的另一种多晶硅电阻的衬底电压的可调整结构示意图；
图6为本申请实施例提供的另一种多晶硅电阻的组成结构示意图；
图7为本申请实施例提供的另一种多晶硅电阻的组成结构示意图；
图8为本申请实施例提供的另一种多晶硅电阻的组成结构示意图；
图9为本申请实施例提供的一种半导体芯片的制造方法的流程方框示意图；
图10为本申请实施例中包括N阱的多晶硅电阻的半导体芯片的一种应用场景示意图；
图11为本申请实施例中包括P阱的多晶硅电阻的半导体芯片的一种应用场景示意图；
图12为本申请实施例提供的一种多晶硅电阻的阻值随衬底电压变化的示意图；
图13为本申请实施例提供的另一种多晶硅电阻的阻值随衬底电压变化的示意图；
图14为本申请实施例提供的多晶硅电阻的阻值随两端电压、衬底电压变化的曲线示意图；
图15为现有技术中多晶硅电阻的电压系数示意图；
图16为本申请实施例中多晶硅电阻的电压系数示意图；
图17为本申请实施例中通过多晶硅电阻提升功率放大器的线性度的示意图。
具体实施方式
本申请实施例提供了一种多晶硅电阻，用于降低多晶硅电阻的电压系数。
下面结合附图，对本申请的实施例进行描述。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，这仅仅是描述本申请的实施例中对相同属性的对象在描述时所采用的区分方式。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，以便包含一系列单元的过程、方法、系统、产品或设备不必限于那些单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它单元。
以下分别进行详细说明。
本申请实施例提供的多晶硅电阻也可以称为poly电阻，多晶硅电阻的电压系数是指在规定的电压范围内，电压每改变一伏，电阻值的相对变化。由于阻值随电压增高而下降，因此，电压系数通常用负数表示。举例说明如下，可以通过如下计算公式计算出电压系数：
α＝(R-R0)/R0(V-V0)*106(ppm/V)。
其中，R0表示多晶硅电阻的初始值，R表示多晶硅电阻在温度改变后的测量值，V0表示初始的电压，V表示改变后的电压。ppm表示百万分之一。
首先请参阅图1所示，本申请一个实施例提供的多晶硅电阻10，多晶硅电阻10包括：多晶硅层101、电压模块102和衬底层103，其中，
电压模块102，用于将多晶硅层101上的电压传递给衬底层103。
在本申请实施例中，电压模块是连接在多晶硅层和衬底层之间的导电模块，该电压模块可以将多晶硅层上的电压传递给衬底层，从而使得衬底层上可以输入有多晶硅层的电压。在实际应用场景下，该电压模块具有多种实现方式，只要能够实现从多晶硅层到衬底层的电压传递功能即可。例如该电压模块可以是一段导线，通过该导线将多晶硅层上的电压传递给衬底层。又如，该电压模块还可以是缓冲器以及导线，通过该导线将多晶硅层上的电压输入给缓冲器，经过缓冲器的缓冲之后再通过导线将电压输入给衬底层。
需要说明的是，前述的缓冲器是一种使输入等于输出的电路，可以用于增加驱动能力，由于直接连接可能对多晶硅电阻产生不良影响，增加缓冲器能避免产生这些影响。
通过前述对本申请实施例的举例说明可知，多晶硅电阻包括：多晶硅层、电压模块和衬底层，其中，电压模块用于将多晶硅层上的电压传递给衬底层。本申请实施例中多晶硅电阻中包括有电压模块，该电压模块可以将多晶硅层的电压传递给衬底层，因此衬底层接通有多晶硅层的电压，当多晶硅层的正端电压与负端电压变化时，多晶硅层的电压可以传递至衬底层，因此使得衬底层的电压可以跟随多晶硅层的正端电压与负端电压变化进行调整，即该衬底层的电压值不再固定为零电位，通过衬底层的电压值的调整可以改变多晶硅电阻的耗尽分布，降低多晶硅电阻的衬底电压对阻值的调制作用，进而降低多晶硅电阻的电压系数。
如图2所示，本申请实施例提供的多晶硅电阻10，包括：多晶硅层101、电压模块102衬底层103和隔离层104，其中，
电压模块102，用于将多晶硅层101上的电压传递给衬底层103；
多晶硅层101位于隔离层104的上表层区域；
隔离层104位于衬底层103的上表层区域。
其中，当多晶硅层101上有电压输入时，衬底层103可以接收到电压模块102传递给的多晶硅层101的电压，多晶硅层101的电压由多晶硅层101的正端电压与负端电压形成，因此当多晶硅层101的正端电压与负端电压的变化时，电压模块传递给衬底层的电压跟随多晶硅层101的正端电压与负端电压的变化而调整。例如，衬底层103的电压值可以是多晶硅层101的正端电压和负端电压的平均值，可以使得多晶硅电阻10的电阻值在有效误差范围内保持恒定，多晶硅电阻的有效误差范围可以根据实际场景下的多晶硅电阻的精度来确定，例如该有效误差范围可以十万分之一，即电阻值的浮动误差控制在该有效误差范围内时仍然可以确定多晶硅电阻的电阻值(即电阻率)保持恒定。
本申请实施例中该多晶硅电阻中具有衬底层，衬底层的电压值(即衬底电压或者衬底电位)可以在多晶硅层的正端电压与负端电压变化时进行调整。即该衬底层的电压值不再固定为零电位，通过衬底层的电压值的调整可以改变多晶硅电阻的耗尽分布，降低多晶硅电阻的衬底电压对阻值的调制作用，进而降低多晶硅电阻的电压系数。
需要说明的是，在本申请实施例中，多晶硅电阻的电阻率与掺杂离子的浓度成反比，掺杂离子浓度越大，多晶硅电阻的电阻率越小。而在同一次的离子注入工艺中，不同位置处的离子注入剂量相同，从而多晶硅层内的杂质离子浓度相同，同一次离子注入过程中，形成的多晶硅电阻的电阻率是相同的。
在本申请实施例中，多晶硅层的材料是硅，隔离层是用于隔离多晶硅层，隔离层104可以是浅沟槽隔离结构(Shallow Trench Isolation，STI)，也可以是场氧化层(FieldOxide，FOX)或者其他隔离结构。通过隔离层可以防止多晶硅层与其下的衬底层产生漏电。
在本申请的一些实施例中，衬底层包括：N阱和P型衬底，电压模块传递给衬底层的电压施加于N阱；或，衬底层包括：深N阱(Deep N Well，DNW)，P阱和P型衬底，电压模块传递给衬底层的电压施加于P阱。
其中，P型衬底也可以称为半导体衬底。若衬底层为N阱，则通过该衬底层形成的多晶硅电阻为在N阱的多晶硅电阻，电压模块传递给衬底层的电压施加于N阱，例如电压模块连接多晶硅层和该N阱，从而可以将多晶硅层的电压传递给该N阱，该N阱上的衬底电位不能小于0。若衬底层为DNW和P阱，则通过该衬底层形成的多晶硅电阻为在P阱的多晶硅电阻，电压模块传递给衬底层的电压施加于P阱，例如电压模块连接多晶硅层和该P阱，从而可以将多晶硅层的电压传递给该P阱。
可以理解的是，多晶硅电阻类型由注入离子类型决定，电阻的注入离子类型与衬底层无关。
在本申请的一些实施例中，衬底层的电压值由电压模块将多晶硅层上的电压传递给衬底层得到。在多晶硅电阻的正端电压与负端电压的变化时，衬底层的电压值可以跟随这种变化而调整，具体的调整方式可以有多种，例如采用电阻值与三端子电压关系的试验方法，可以采集多晶硅电阻的多组正端电压与负端电压，分别测试在衬底层的电压取值，调整衬底层的电压值。例如，可以将衬底层的电压值等于多晶硅层的正端电压和负端电压的平均值，其中，正端电压和负端电压的平均值是指对正端电压值和负端电压值进行平均值计算，计算出的平均值即为衬底层的电压值。例如衬底层的电压值为VSub，多晶硅电阻的正端电压为VPlus，多晶硅电阻的负端电压为VMinus，当VSub是VPlus和VMinus的一半时，多晶硅电阻的电阻值在有效误差范围内保持恒定，多晶硅层的耗尽对多晶硅电阻的阻值的影响消除，因此可以降低多晶硅电阻的电压系数。
在本申请的一些实施例中，多晶硅层，包括：多晶硅层的正端电压对应的第一多晶硅节点、多晶硅层的负端电压对应的第二多晶硅节点；
P型衬底、N阱、第一多晶硅节点、第二多晶硅节点在衬底层上形成欧姆接触；或，
P型衬底、P阱、第一多晶硅节点、第二多晶硅节点在衬底层上形成欧姆接触。
其中，多晶硅层上输入有正端电压和负端电压，在多晶硅层上输入正端电压的节点为第一多晶硅节点，在多晶硅层上输入负端电压的节点为第二多晶硅节点。以衬底层中包括有N阱和P型衬底为例，P型衬底、N阱、多晶硅层的正端电压对应的第一多晶硅节点、多晶硅层的负端电压对应的第二多晶硅节点与半导体芯片的半导体衬底在衬底层上形成欧姆接触。
如图3所示，为本申请实施例提供的多晶硅电阻内形成的衬底端子的示意图。可以将图1和图2所示的多晶硅电阻等效于如图3所示的三端器件，多晶硅电阻的两端节点分别是Plus和Minus，多晶硅电阻的衬底层上包括有衬底节点，该衬底节点即为图3中的衬底端子Rsub，例如该衬底节点可以是欧姆接触点。其中，欧姆接触是指金属和半导体接触形成较小的电阻，衬底端子是外部通过金属再和衬底层连接。金属与半导体形成欧姆接触是指在金属和半导体接触的地方是一个纯电阻，而且该电阻越小越好，使得多晶硅电阻操作时，大部分的电压下降在活动区(Active region)而不在接触面。因此，形成欧姆接触的多晶硅电阻的电流与电压(I-V)特性是线性关系，斜率越大接触电阻越小，接触电阻的大小直接影响器件的性能指标。
在本申请的一些实施例中，电压模块的输入来自于多晶硅层的中间电压，中间电压是所述多晶硅层的正端电压与负端电压之间的电压值。
其中，电压模块可以连接多晶硅层的中间电压对应的多晶硅节点，因此电压模块的输入来自于多晶硅层的中间电压，该电压模块还可以连接衬底层的衬底节点，因此衬底节点的输入来自于电压模块的输出。
衬底层中设有衬底节点，多晶硅层中设有多晶硅节点，当多晶硅层有电压输入时，多晶硅层在正端和负端分别产生正端电压与负端电压，多晶硅节点的电压值可以是多晶硅层的正端电压与负端电压之间的电压值，例如该多晶硅节点的电压值是正端电压与负端电压之间的某一个电压值，则衬底节点和多晶硅节点通过电压模块相连接，该电压模块可以是金属导线，该衬底节点也可以采集到与多晶硅节点的电压值相同的电压，即衬底层的电压值等于多晶硅层的正端电压和负端电压之间的电压值。可选的，当多晶硅层输入有电压时，该多晶硅节点的电压值是多晶硅层的正端电压与负端电压的正中间值，则电压模块的输入来自于所述多晶硅层的正端电压和负端电压的平均值，从而衬底层的电压值可以等于多晶硅层的正端电压和负端电压的平均值。
在本申请的一些实施例中，电压模块包括：第一导线、第二导线、缓冲器，其中，
第一导线和第二导线都具有两端；
缓冲器分别连接第一导线的一端、第二导线的一端；
第一导线的另一端连接衬底层，第二导线的另一端连接多晶硅层。
其中，电压模块中包括有缓冲器，该缓冲器的输出端连接第一导线，第一导线再连接衬底层，缓冲器的输入端连接第二导线，第二导线再连接多晶硅层，从而通过第一导线和第二导线以及缓冲器，可以将多晶硅层的电压传递给衬底层，使得衬底层可以输入有多晶硅层的电压。
举例说明如下，多晶硅电阻的衬底层、多晶硅层的正端电压对应的第一多晶硅节点、多晶硅层的负端电压对应的第二多晶硅节点与半导体芯片的半导体衬底在衬底层上形成欧姆接触，即在多晶硅电阻的衬底层上会形成多个欧姆接触点。如图4所示，为本申请实施例提供的一种多晶硅电阻的衬底电压的可调整结构示意图，从多晶硅电阻上确定出中间电压对应的多晶硅节点，将衬底层的衬底节点通过电压模块连接到中间电压对应的多晶硅节点，中间电压是多晶硅层的正端电压与负端电压之间的电压值，即可以将多晶硅电阻的衬底层通过电压模块接到多晶硅电阻的正端电压与负端电压之间的电压值，如通过电压模块对正端电压与负端电压取平均值，再将电压平均值通过电压模块传递到衬底层上，从而可以实现对衬底层的电压值的动态调节，使得多晶硅电阻的电阻值在有效误差范围内保持恒定，进而降低多晶硅电阻的电压系数。
需要说明的是，本申请实施例中，衬底层上的衬底节点可以是欧姆接触点，为了便于理解，本领域技术人员在面对本发明方案的情况下能够明白选用小电阻器件来实现衬底层和多晶硅层的连接，至于是否需要达到欧姆接触点的规格可以根据当时的工艺能力以及性能需求来确定。
进一步的，衬底层的衬底节点连接到中间电压对应的多晶硅节点时，该电压模块还包括：缓冲器，其中，衬底节点通过第一导线、缓冲器、第二导线和多晶硅节点相连接。如图4所示，例如衬底层的电压值为VSub，多晶硅电阻的正端电压为VPlus，多晶硅电阻的负端电压为VMinus，中间电压VMid是多晶硅层的正端电压与负端电压之间的电压值，为了降低poly电阻的电压系数，将poly电阻的衬底层通过电压模块连接到poly电阻的正端电压与负端电压之间的电压值，如对正端电压与负端电压取平均值，再将电压平均值通过一个缓冲器(buffer)连接到衬底层的衬底节点，缓冲器是一种使输入等于输出的电路，可以用于增加驱动能力，直接连接可能对Poly电阻产生不良影响，增加缓冲器能避免产生这些影响。
在本申请的另一些实施例中，电压模块，包括：第一电压单元和第二电压单元，其中，
第一电压单元的两端分别连接衬底层的第一衬底节点、多晶硅层的正端电压对应的第一多晶硅节点；
第二电压单元的两端分别连接衬底层的第二衬底节点、多晶硅层的负端电压对应的第二多晶硅节点；
其中，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的节点，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的节点。
具体的，衬底层的第一衬底节点通过第一电压单元连接到多晶硅层的正端电压对应的第一多晶硅节点，衬底层的第二衬底节点通过第二电压单元连接到多晶硅层的负端电压对应的第二多晶硅节点，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点。
需要说明的是，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是左面，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是右面。
在本申请的一些实施例中，第一衬底节点和第二衬底节点关于衬底层的中心点对称。其中衬底层的中心点可以是衬底层的中心，例如衬底层为长方形，则该中心点可以是两条对角线的交点，又如衬底层为圆形，则该中心点可以是圆心。第一衬底节点通过第一电压单元可以输入多晶硅层的正端电压，第二衬底节点通过第二电压单元可以输入多晶硅层的负端电压，若第一衬底节点和第二衬底节点关于衬底层的中心点对称，而在衬底层上第一衬底节点和第二衬底节点上的电压可以进行平均，从而衬底层的电压值可以等于第一衬底节点和第二衬底节点上的电压平均值，可以实现对衬底层的电压值的动态调节，使得多晶硅电阻的电阻值在有效误差范围内保持恒定，进而降低多晶硅电阻的电压系数。
在本申请的一些实施例中，第一电压单元包括：第三导线、第四导线、第一缓冲器，其中，
第三导线和第四导线都具有两端；
第一缓冲器分别连接第三导线的一端、第四导线的一端；
第三导线的另一端连接第一衬底节点，第四导线的另一端连接第一多晶硅节点。
其中，第一电压单元中包括有第一缓冲器，该第一缓冲器的输出端连接第三导线，第三导线再连接衬底层，第一缓冲器的输入端连接第四导线，第四导线再连接多晶硅层，从而通过第三导线和第四导线以及第一缓冲器，可以将多晶硅层的正端电压传递给衬底层，使得衬底层可以输入有多晶硅层的电压。
在本申请的一些实施例中，第二电压单元包括：第五导线、第六导线、第二缓冲器，其中，
第五导线和第六导线都具有两端；
第二缓冲器分别连接第五导线的一端、第六导线的一端；
第五导线的另一端连接第二衬底节点，第六导线的另一端连接第二多晶硅节点。
其中，第二电压单元中包括有第二缓冲器，该第二缓冲器的输出端连接第五导线，第五导线再连接衬底层，第二缓冲器的输入端连接第六导线，第六导线再连接多晶硅层，从而通过第五导线和第六导线以及第二缓冲器，可以将多晶硅层的负端电压传递给衬底层，使得衬底层可以输入有多晶硅层的电压。
举例说明如下，多晶硅电阻的衬底层、多晶硅层的正端电压对应的第一多晶硅节点、多晶硅层的负端电压对应的第二多晶硅节点与半导体芯片的半导体衬底在衬底层上形成欧姆接触，即在多晶硅电阻的衬底层上会形成多个欧姆接触点。如图5所示，本申请的前述实施例中还可以将一边的衬底电位接到电阻正端，另一边的衬底电位接到电阻负端，从而可以消除poly电阻的衬底电位对阻值的调制作用，进而降低poly电阻电压系数。
如图5所示，衬底层靠近正端电压的电压值为VSub+，衬底层靠近负端电压的电压值为VSub-，多晶硅电阻的正端电压为VPlus，多晶硅电阻的负端电压为VMinus，可以将正端电压连接到靠近正端的衬底层上的欧姆接触点，将负端电压连接到靠近负端的衬底层上的欧姆接触点，其中连接方式包括通过电压模块连接到衬底层，例如通过第一电压单元和第二电压单元，每个电压单元包括缓冲器(buffer)和导线，缓冲器是一种使输入等于输出的电路，可以用于增加驱动能力，直接连接可能对Poly电阻产生不良影响，增加缓冲器能避免产生这些影响。
需要说明的是，本申请实施例中衬底层的电压由电压模块将多晶硅层上的电压传递得到，例如该衬底层的电压可以等于多晶硅电阻的正端电压和负端电压的平均值，在图4所示中，多晶硅电阻的正端电压为VPlus，多晶硅电阻的负端电压为VMinus，中间电压为VMid，图4中左部分的电阻和右部分的电阻是两个完全相同的电阻，将中间电压VMid的多晶硅节点和衬底层通过电压模块连接到了一起，则衬底层的电压可以等于该中间电压VMid。在图5所示中，左部分的衬底层通过第一电压单元连接多晶硅层的正端电压对应的多晶硅节点，右部分的衬底层通过第二电压单元连接多晶硅层的负端电压对应的多晶硅节点，在衬底层上通过两端电压的综合，也等效于使衬底电位等于正端和负端的平均值。
通过前述实施例对本申请的举例说明可知，多晶硅层、电压模块和衬底层，其中，电压模块用于将多晶硅层上的电压传递给衬底层。本申请实施例中多晶硅电阻中包括有电压模块，该电压模块可以将多晶硅层的电压传递给衬底层，因此衬底层接通有多晶硅层的电压，当多晶硅层的正端电压与负端电压变化时，多晶硅层的电压可以传递至衬底层，因此使得衬底层的电压可以跟随多晶硅层的正端电压与负端电压变化进行调整，即该衬底层的电压值不再固定为零电位，通过衬底层的电压值的调整可以改变多晶硅电阻的耗尽分布，降低多晶硅电阻的衬底电压对阻值的调制作用，进而降低多晶硅电阻的电压系数。
请参阅图6所示，本申请实施例还提供一种多晶硅电阻10，多晶硅电阻10包括：多晶硅层101和衬底层103，其中，
多晶硅层101上设有多晶硅节点1011；
衬底层103上设有衬底节点1031，衬底节点1031与多晶硅节点1011相连。
其中，图6中以虚线连接衬底节点1031与多晶硅节点1011，以说明衬底节点1031与多晶硅节点1011相连，在实际的半导体芯片制造时，该虚线可以是金属导线，但是该金属导线的位置可以根据加工工艺和需求来调整，此处仅作示意说明，不作为对本申请实施例的限定。
本申请实施例中该多晶硅电阻中具有衬底层，衬底节点和多晶硅节点相连接，当多晶硅层有电压输入时，该多晶硅节点处于多晶硅层中也会采集到电压值，多晶硅节点的电压值会传导给衬底节点，因此衬底层也会产生电压，衬底层的电压值(即衬底电压或者衬底电位)可以在多晶硅层的正端电压与负端电压变化时进行调整。即该衬底层的电压值不再固定为零电位，通过衬底层的电压值的调整可以改变多晶硅电阻的耗尽分布，降低多晶硅电阻的衬底电压对阻值的调制作用，进而降低多晶硅电阻的电压系数。
如图7所示，本申请实施例还提供一种多晶硅电阻10，多晶硅电阻10包括：多晶硅层101、衬底层103和隔离层104，其中，
多晶硅层101位于隔离层104的上表层区域，多晶硅层101上设有多晶硅节点1011；
隔离层104位于衬底层103的上表层区域；
衬底层103上设有衬底节点1031，衬底节点1031与多晶硅节点1011相连。
在本申请的一些实施例中，衬底节点为欧姆接触点。
需要说明的是，衬底层上的衬底节点可以是欧姆接触点，为了便于理解，本领域技术人员在面对本发明方案的情况下能够明白选用小电阻器件来实现衬底层和多晶硅层的连接，至于是否需要达到欧姆接触点的规格可以根据当时的工艺能力以及性能需求来确定。
在本申请的一些实施例中，衬底节点与多晶硅节点相连，包括：
衬底节点与多晶硅节点之间通过缓冲器相连。
其中，衬底节点和多晶硅节点的连接可以包括如下两种情况，一种连接方式是直接通过导线相连接，另一种连接方式是通过缓冲器(buffer)相连。需要说明的是，前述的缓冲器是一种使输入等于输出的电路，可以用于增加驱动能力，由于直接连接可能对多晶硅电阻产生不良影响，增加缓冲器能避免产生这些影响。
在本申请的一些实施例中，多晶硅节点设于多晶硅层的内部，衬底节点和多晶硅节点通过金属导线和过孔中的金属相连接。
其中，如图6所示，从多晶硅层中的多晶硅节点向外延伸出金属导线，从衬底层中的衬底节点向外延伸出金属导线，两个金属导线再通过过孔中的金属相连接，从而可以实现衬底节点和多晶硅节点通过金属导线以及过孔中的金属相连接，当多晶硅层有电压输入时，该多晶硅节点处于多晶硅层中也会采集到电压值，多晶硅节点的电压值会传导给衬底节点，因此衬底层也会产生电压。
在本申请的一些实施例中，当多晶硅层有电压输入时，多晶硅节点采集的是多晶硅层的正端电压和负端电压之前的电压值。
其中，衬底层中设有衬底节点，多晶硅层中设有多晶硅节点，当多晶硅层有电压输入时，多晶硅层在正端和负端分别产生正端电压与负端电压，该多晶硅节点的电压值可以是多晶硅层的正端电压与负端电压之间的电压值，例如该多晶硅节点的电压值是正端电压与负端电压之间的某一个电压值，则衬底节点和多晶硅节点通过金属导线相连接，该衬底节点也可以采集到与多晶硅节点的电压值相同的电压，即衬底层的电压值等于多晶硅层的正端电压与负端电压之间的电压值。
可选的，当多晶硅层输入有电压时，该多晶硅节点的电压值是多晶硅层的正端电压与负端电压的正中间值，即衬底层的电压值等于多晶硅层的正端电压和负端电压的平均值。
在本申请的一些实施例中，多晶硅节点处于多晶硅层的中线所在的截面上。
例如，多晶硅层可以是规则形状的矩形或者正方形，多晶硅层的中线可以是矩形或者正方形的中心所在的直线，当多晶硅层为不规则形状时，多晶硅层的中线可以是多晶硅层的最左端节点与最右端节点之间的中点所在的直线。如图6或图7所示，多晶硅节点1011设置在多晶硅层101的中线所在的截面上，当多晶硅层有电压输入时，多晶硅层在正端和负端分别产生正端电压与负端电压，该多晶硅节点的电压值可以是多晶硅层的正端电压与负端电压之间的电压值。
在本申请的一些实施例中，衬底节点处于衬底层的中线所在的截面上。
例如，衬底层可以是规则形状的矩形或者正方形，衬底层的中线可以是矩形或者正方形的中心所在的直线，当衬底层为不规则形状时，衬底层的中线可以是衬底层的最左端节点与最右端节点之间的中点所在的直线。如图6或图7所示，多晶硅节点1011设置在多晶硅层101的中线所在的截面上，衬底节点1031设置在衬底层103的中线所在的截面上，当多晶硅层有电压输入时，多晶硅层在正端和负端分别产生正端电压与负端电压，该多晶硅节点的电压值可以是多晶硅层的正端电压与负端电压之间的电压值。多晶硅节点的电压值会传导给衬底节点，因此衬底层也会产生电压。
在本申请的一些实施例中，如图8所示，多晶硅层上设有的多晶硅节点包括：多晶硅层的正端电压对应的第一多晶硅节点1012、多晶硅层的负端电压对应的第二多晶硅节点1013。其中，第一多晶硅节点1012连接正端电压，第二多晶硅节点1013连接负端电压。
在本申请的一些实施例中，衬底层上设有的衬底节点包括：第一衬底节点1032和第二衬底节点1033，其中，
第一衬底节点1032连接到第一多晶硅节点1012，第二衬底节点1033连接到第二多晶硅节点1013，第一衬底节点1032是衬底层中与第一多晶硅节点1012处于同一侧面上的节点，第二衬底节点1033是衬底层中与第二多晶硅节点1013处于同一侧面上的节点。
需要说明的是，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是左面，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是右面。
在本申请的一些实施例中，第一衬底节点和第二衬底节点关于衬底层的中心点对称。其中衬底层的中心点可以是衬底层的中心，例如衬底层为长方形，则该中心点可以是两条对角线的交点，又如衬底层为圆形，则该中心点可以是圆心。第一衬底节点通过第一电压单元可以输入多晶硅层的正端电压，第二衬底节点通过第二电压单元可以输入多晶硅层的负端电压，若第一衬底节点和第二衬底节点关于衬底层的中心点对称，而在衬底层上第一衬底节点和第二衬底节点上的电压可以进行平均，从而衬底层的电压值可以等于第一衬底节点和第二衬底节点上的电压平均值，可以实现对衬底层的电压值的动态调节，使得多晶硅电阻的电阻值在有效误差范围内保持恒定，进而降低多晶硅电阻的电压系数。
前述实施例介绍了本申请实施例提供的半导体电阻，接下来介绍本申请实施例提供的一种半导体芯片的制造方法，如图9所述，本申请实施例提供的一种半导体芯片的制造方法，包括：
步骤901、提供半导体衬底。
其中，半导体衬底也可以称为P型衬底，半导体衬底的材料包括硅、锗、锗化硅、砷化嫁等半导体材料，可以根据半导体衬底上形成的半导体器件选择半导体衬底的类型。该半导体衬底可以是P型衬底。
步骤902、在半导体衬底的上表层区域注入N阱，或者注入P阱和深N阱，以形成衬底层。
其中，在已提供的半导体衬底上注入N阱可以形成衬底层，或者在已提供的半导体衬底上注入P阱和深N阱可以形成衬底层。该衬底层可以有多种，例如衬底层包括：N阱和P型衬底；或，衬底层包括：深N阱(Deep N Well，DNW)、P阱和P型衬底，深N阱位于P阱的下方外表面区域。其中，若衬底层为N阱，则通过该衬底层形成的多晶硅电阻为N型电阻，若衬底层为DNW和P阱，则通过该衬底层形成的多晶硅电阻为P型电阻。
步骤903、在衬底层的上表层区域生长出隔离层。
其中，隔离层是用于隔离多晶硅层，隔离层可以是STI，也可以是FOX或者其他隔离结构。通过隔离层可以防止多晶硅层与其下的衬底层产生漏电。
步骤904、在隔离层的上表层区域注入多晶硅层，多晶硅层、隔离层和衬底层形成多晶硅电阻。
其中，多晶硅层的材料是硅，则依次注入的多晶硅层、隔离层和衬底层可以形成前述实施例提供的多晶硅电阻。
在本申请的一些实施例中，当半导体芯片上设置有多个多晶硅电阻时，半导体芯片还包括：P阱注入层，其中，
P阱注入层将多个多晶硅电阻的衬底层隔离开。
其中，同一芯片上有很多独立的N阱时，每个N阱需要用P注入区域隔离开，形成N阱或者深N阱，采用P型注入形成反偏的PN结，使不同的N阱之间形成电气隔离。
步骤905、将多晶硅层上的电压传递给衬底层。
在本申请实施例中，在半导体衬底上形成多晶硅电阻后，该多晶硅电阻的衬底电压不是固定的0电位，而是可以根据多晶硅层的正端电压与负端电压的变化调整衬底层的电压值。
接下来对衬底电压的调整方式进行举例说明，步骤905将多晶硅层上的电压传递给衬底层，包括：
将衬底层的电压值调整为多晶硅层的正端电压和负端电压的平均值。
本申请实施例中，对于衬底层的电压值跟随多晶硅电阻的正端电压与负端电压的变化而调整的方式可以有多种，例如可以采集多晶硅电阻的多组正端电压与负端电压，分别测试在衬底层的电压取值，以使得多晶硅电阻的阻值保持恒定。
本申请的一些实施例中，步骤905将多晶硅层上的电压传递给衬底层，包括：
将衬底层的衬底节点连接到多晶硅层的中间电压对应的多晶硅节点，中间电压是多晶硅层的正端电压与负端电压之间的电压值。
例如，衬底层的电压值等于多晶硅层的正端电压与负端电压之间的电压值。例如，衬底层的电压值可以等于正端电压和负端电压的平均值，即可以对正端电压值和负端电压值进行平均值计算，计算出的平均值即为衬底层的电压值。例如衬底层的电压值为VSub，多晶硅电阻的正端电压为VPlus，多晶硅电阻的负端电压为VMinus，当VSub是VPlus和VMinus的一半时，多晶硅电阻的电阻值在有效误差范围内保持恒定，多晶硅层的耗尽对多晶硅电阻的阻值的影响消除，因此可以降低多晶硅电阻的电压系数。
在本申请的另一些实施例中，步骤905将多晶硅层上的电压传递给衬底层，包括：
将衬底层的第一衬底节点连接到多晶硅层的正端电压对应的第一多晶硅节点，衬底层的第二衬底节点连接到多晶硅层的负端电压对应的第二多晶硅节点，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点。
其中，衬底层的第一衬底节点连接到多晶硅层的正端电压对应的第一多晶硅节点，衬底层的第二衬底节点连接到多晶硅层的负端电压对应的第二多晶硅节点，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点。
如图5所示，本申请的前述实施例中还可以将一边的衬底电位接到电阻正端，另一边的衬底电位接到电阻负端，从而可以消除poly电阻的衬底电位对阻值的调制作用，进而降低poly电阻电压系数。需要说明的是，第一衬底节点是衬底层中与第一多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是左面，第二衬底节点是衬底层中与第二多晶硅节点处于同一侧面上的衬底节点，该同一侧面可以指的是右面。
通过前述实施例对本申请的举例说明可知，本申请实施例提供的方法中，该衬底层的电压值跟随多晶硅层的正端电压与负端电压的变化而调整，使得多晶硅电阻的电阻值在有效误差范围内保持恒定。本申请实施例中多晶硅电阻的衬底层的电压值(即衬底电压或者衬底电位)可以在多晶硅层的正端电压与负端电压变化时进行调整，即该衬底层的电压值不再固定为零电位，通过衬底层的电压值的调整可以改变多晶硅电阻的耗尽分布，降低多晶硅电阻的衬底电压对阻值的调制作用，进而降低多晶硅电阻的电压系数。
为便于更好的理解和实施本申请实施例的上述方案，下面举例相应的应用场景来进行具体说明。
本申请实施例提供的半导体芯片中，可以有效的降低poly电阻的电压系数，保证系统的线性度。本申请实施例公布了一种无需更改工艺，通过动态调节poly电阻的衬底电压，来降低poly电阻的电压系数的方法，这里的衬底电压是指poly电阻的衬底层的电压值。本申请实施例中可以将poly电阻的衬底电位接到电阻正负端电压的中间值，使衬底电压等于电阻正端电压值加上负端电压值的一半。本申请实施例中还可以将一边衬底电位接到电阻正端另一边衬底电位接到电阻负端，消除poly电阻的衬底电位对阻值的调制作用，进而降低poly电阻电压系数。
可调节衬底电位的poly电阻的结构类型可以分为两大类，P型和N型。本申请实施例提供的poly电阻的剖面结构进行说明，如图10和图11所示。如图10所示的N型Poly电阻包括P型衬底，以及在P型衬底(Psub)上的N型注入层，同一芯片上会有很多独立的N阱(Nwell)，每个N阱用P注入区域隔离开，形成图10所示的所示N阱。
在图10所示的Nwell中，先生长一层STI，防止poly与其下的Nwell产生漏电，Poly会淀积在STI上方区域内部，作为poly电阻的主体部分。大部分靠中间的poly，这个主体部分和边缘部分的后续处理方式不同，进而阻值有差异，最后是制造形成与Psub、poly电阻的衬底层(substrate，简写为sub)、poly电阻正端(plus)、负端(minus)的欧姆接触。Psub是芯片最下层的半导体衬底，poly电阻的衬底层是在Poly、STI下面且在Psub上面的区域。因此图10中poly电阻的衬底层是Nwell，该N型注入层构成所述N型poly电阻的衬底层，该衬底层用于调节降低poly电阻的电压系数，该可调的衬底电压接到此N型衬底上。
图11中所示的是N型Poly电阻，包括采用P型注入形成反偏的PN结，使不同的N阱之间形成电气隔离。在图11所示的DNW中，再进行一次P型注入，形成P阱(Pwell)，DNW和Pwell。在图11所示的Pwell中，先生长一层STI，防止poly与其下的Nwell或Pwell产生漏电，Poly会淀积在STI上方区域内部，作为poly电阻的主体部分。大部分靠中间的poly，这个主体部分和边缘部分的后续处理方式不同，进而阻值有差异，最后是制造形成与Psub、poly电阻的衬底层、poly电阻正端(plus)、负端(minus)的欧姆接触。Psub是芯片最下层的半导体衬底，poly电阻的衬底层是在Poly、STI下面但又在Psub上面的区域，图11中poly电阻中的衬底层是DNW中的Pwell。该Pwell构成所述P型poly电阻的衬底层，该衬底层用于调节降低poly电阻的电压系数，该可调的衬底电压接到此P型衬底上。
其中，Nwell中的N+是再注入一次浓度较大的N型杂质，使该点接触电阻变小，即形成欧姆接触，以便更好的控制Nwell的电位。又如，Pwell中的P+再注入一次浓度较大的P型杂质，使该点接触电阻变小，即形成欧姆接触，以便更好的控制Pwell的电位。以此同理，图10和图11中衬底层的电压值为VSub，多晶硅电阻的正端电压为VPlus，多晶硅电阻的负端电压为VMinus，P阱注入层的电压为Vpsub，DNW的电压为VDNW。
需要说明的是，Psub一般接0电位，所以N阱不能接小于0的电位，以防止PN结正偏、芯片出问题，所以图10中的Poly电阻的衬底电位不能小于0。但图11中的DNW接的是正电位，PN结永远不会正偏，DNW里面的Pwell可正可负，图11中的Poly电阻的衬底电位可正可负。poly(多晶硅)是一种常用材料，可以用于做MOS管、电阻等，用ploy制作的电阻被称为poly电阻。
如图12和图13所示，将poly电阻负端接0电位，在不同衬底电压(符号为vb)下，阻值与正端电压的变化关系，die1表示芯片1，die2表示芯片2，Rs表示poly电阻的阻值，单位为欧姆(ohm)，图12中6736至6750为实测的欧姆值，图13中6792至6808为实测的欧姆值，在两个不同的芯片上测试衬底电压，从图12和图13中两个不同芯片的结果可以看到，正负端压差相等时，衬底电压对电阻的阻值有着明显的影响。
在本申请实施例中，衬底电压会改变poly电阻上的耗尽分布(depletion)。耗尽主要与poly上电压与衬底电压差相关，即poly电阻正端耗尽与VPlus-VSub相关，poly电阻负端耗尽与VMinus-VSub相关。可粗略地认为阻值受poly整体耗尽影响的比例为α，于是有
Figure BDA0001640827750000161
化简为：
Figure BDA0001640827750000162
其中，R为poly电阻的阻值，R0为poly电阻正端、负端、衬底均为0V时的阻值。从式2可知，当VSub是VPlus和VMinus的一半时，poly耗尽对poly电阻阻值的影响消除，因此可以降低电压系数。α可以认为是poly电阻两端电压对poly电阻上电子分布的影响因数。
如下表1所示，为poly电阻阻值随两端电压、衬底电压变化关系表，在表1中对角线上的不同情况下，poly电阻阻值差异很小。
Figure BDA0001640827750000163
如图14所示，为poly电阻阻值随两端电压、衬底电压曲线关系，以衬底电压VSub的不同取值为例进行说明，图14给出了将poly电阻负端固定为0V，仿真得到的不同正端电压、衬底电压的阻值情况，图14中所示的数据即为表1中统计所得的数据。从图15中能看出，使衬底的电位跟随电阻正端、负端电压变化时，poly电阻基本恒定，这与式2相符。
如图15所示，为现有技术中不采用本申请实施例的方案即衬底层接固定的零电位时，归一化的poly电阻值随poly电阻两端电压的变化关系。图15中，W为电阻的宽度，L是电阻的长度，Seg是电阻并联段数，VBS就是poly电阻的衬底电位，固定为0。R(V)/R(-2)就是“归一化的poly电阻值”，是将两端加-2V时的阻值归一化为1，其他电阻值相对于此值的比例，R(V)/R(-2)-1为电阻的变化率。Si W/L/Seg是指硅测试数据，下面的Model是拟合的数据，Vin是加在Poly电阻两端的电压值，图15中以三条拟合曲线为例，W1＝4μm，W2＝8μm，W3＝12μm，经过测试，现有技术中poly电阻的阻值变化较大，±2V内电阻阻值变化幅度达到0.0200％。图16为采用本申请实施例提供的衬底层的电压进行调整方案，poly电阻的电压系数被明显降低。图16中，Vin是加在Poly电阻两端的电压值，VBS是poly电阻的衬底电位，VBS等于0.5乘以Vin，采用本申请实施例的方案后，poly电阻的阻值变化较小，±2V内电阻阻值变化幅度小于0.0100％，poly电阻的电压系数被明显降低。
如图17，为本申请实施例中通过多晶硅电阻提升功率放大器的线性度的示意图。其中，测试仪器为Audio Precision，THD+N Ratio是指总谐波和噪声失真比例，是用来衡量电路、器件等非线性的一种指标。FS表示full scale，满调幅。dBFS表征数字信号的幅度，最大为0，代表的就是16个二进制的1(16bit数字信号)，或24个1(24bit数字信号)。CH指的是channel，通道，这里测试的是两个通路的性能。采用现有技术方案时，某功率放大器(PowerAmplifier，PA)的总谐波失真(total harmonic distortion，简称THD)随输出幅度的关系为THD1和THD2，采用本申请实施例提供的衬底电压的调整方案后，某PA的THD随输出幅度的关系为THD3和THD4，可见该功率放大器的THD在输出幅度较大的情况下，本申请实施例提供的PA线性度得到了15dB以上的提升。
通过前述的举例说明可知，本申请实施例中，poly电阻的衬底电压跟随电阻两端的电压变化，消除poly的耗尽，进而降低poly电阻的电压系数。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本申请并不受所描述的动作顺序的限制，因为依据本申请，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定。
另外需说明的是，以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。另外，本申请提供的装置实施例附图中，模块之间的连接关系表示它们之间具有通信连接，具体可以实现为一条或多条通信总线或信号线。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本申请可借助通用硬件的方式来实现，当然也可以通过专用硬件包括专用集成电路、专用CPU、专用存储器、专用元器件等来实现。

Claims (20)

1.一种多晶硅电阻，其特征在于，所述多晶硅电阻包括：多晶硅层、电压模块和衬底层，其中，
所述电压模块，用于将所述多晶硅层上的电压传递给所述衬底层，所述电压模块包括缓冲器，所述缓冲器的输入被连接至所述多晶硅层，所述缓冲器的输出被连接至所述衬底层。
2.根据权利要求1所述的多晶硅电阻，其特征在于，所述衬底层包括：N阱和P型衬底，所述电压模块传递给所述衬底层的电压施加于所述N阱；或，
所述衬底层包括：深N阱，P阱和P型衬底，所述电压模块传递给所述衬底层的电压施加于所述P阱。
3.根据权利要求2所述的多晶硅电阻，其特征在于，所述多晶硅层，包括：所述多晶硅层的正端电压对应的第一多晶硅节点、所述多晶硅层的负端电压对应的第二多晶硅节点；
所述P型衬底、所述N阱、所述第一多晶硅节点、所述第二多晶硅节点在所述衬底层上形成欧姆接触；或，
所述P型衬底、所述P阱、所述第一多晶硅节点、所述第二多晶硅节点在所述衬底层上形成欧姆接触。
4.根据权利要求1至3中任一项所述的多晶硅电阻，其特征在于，所述电压模块的输入来自于所述多晶硅层的中间电压，所述中间电压是所述多晶硅层的正端电压与负端电压之间的电压值。
5.根据权利要求4所述的多晶硅电阻，其特征在于，所述电压模块的输入来自于所述多晶硅层的正端电压和负端电压的平均值。
6.根据权利要求1至3中任一项所述的多晶硅电阻，其特征在于，所述电压模块，包括：第一电压单元和第二电压单元，其中，
所述第一电压单元的两端分别连接所述衬底层的第一衬底节点、所述多晶硅层的正端电压对应的第一多晶硅节点；
所述第二电压单元的两端分别连接所述衬底层的第二衬底节点、所述多晶硅层的负端电压对应的第二多晶硅节点；
其中，所述第一衬底节点是所述衬底层中与所述第一多晶硅节点处于同一侧面上的节点，所述第二衬底节点是所述衬底层中与所述第二多晶硅节点处于同一侧面上的节点。
7.根据权利要求6所述的多晶硅电阻，其特征在于，所述第一衬底节点和所述第二衬底节点关于所述衬底层的中心点对称。
8.根据权利要求6所述的多晶硅电阻，其特征在于，所述第一电压单元包括：第三导线、第四导线、第一缓冲器，其中，
所述第三导线和所述第四导线都具有两端；
所述第一缓冲器分别连接所述第三导线的一端、所述第四导线的一端；
所述第三导线的另一端连接所述第一衬底节点，所述第四导线的另一端连接所述第一多晶硅节点。
9.根据权利要求6所述的多晶硅电阻，其特征在于，所述第二电压单元包括：第五导线、第六导线、第二缓冲器，其中，
所述第五导线和所述第六导线都具有两端；
所述第二缓冲器分别连接所述第五导线的一端、所述第六导线的一端；
所述第五导线的另一端连接所述第二衬底节点，所述第六导线的另一端连接所述第二多晶硅节点。
10.根据权利要求1所述的多晶硅电阻，其特征在于，所述多晶硅电阻，还包括：隔离层，其中，
所述多晶硅层位于所述隔离层的上表层区域；
所述隔离层位于所述衬底层的上表层区域。
11.一种多晶硅电阻，其特征在于，所述多晶硅电阻包括：多晶硅层、衬底层和缓冲器，其中，
所述多晶硅层上设有多晶硅节点；
所述衬底层上设有衬底节点，所述衬底节点通过所述缓冲器与所述多晶硅节点相连，所述缓冲器的输入被连接至所述多晶硅层，所述缓冲器的输出被连接至所述衬底层。
12.根据权利要求11所述的多晶硅电阻，其特征在于，所述衬底节点为欧姆接触点。
13.根据权利要求11或12所述的多晶硅电阻，其特征在于，所述多晶硅节点设于所述多晶硅层的内部，所述衬底节点和所述多晶硅节点通过金属导线和过孔中的金属相连接。
14.根据权利要求13所述的多晶硅电阻，其特征在于，当所述多晶硅层有电压输入时，所述多晶硅节点采集的是所述多晶硅层的中间电压，所述中间电压是所述多晶硅层的正端电压和负端电压之间的电压值。
15.根据权利要求14所述的多晶硅电阻，其特征在于，所述多晶硅节点处于所述多晶硅层的中线所在的截面上。
16.根据权利要求15所述的多晶硅电阻，其特征在于，所述衬底节点处于所述衬底层的中线所在的截面上。
17.根据权利要求14所述的多晶硅电阻，其特征在于，所述多晶硅节点采集的是所述多晶硅层的正端电压和负端电压的平均值。
18.根据权利要求11所述的多晶硅电阻，其特征在于，所述多晶硅层上设有的多晶硅节点包括：所述多晶硅层的正端电压对应的第一多晶硅节点、所述多晶硅层的负端电压对应的第二多晶硅节点。
19.根据权利要求18所述的多晶硅电阻，其特征在于，所述衬底层上设有的衬底节点包括：第一衬底节点和第二衬底节点，其中，
所述第一衬底节点连接到所述第一多晶硅节点，所述第二衬底节点连接到所述第二多晶硅节点；
其中，所述第一衬底节点是所述衬底层中与所述第一多晶硅节点处于同一侧面上的节点，所述第二衬底节点是所述衬底层中与所述第二多晶硅节点处于同一侧面上的节点。
20.根据权利要求19所述的多晶硅电阻，其特征在于，所述第一衬底节点和所述第二衬底节点关于所述衬底层的中心点对称。
CN201810380599.4A 2018-04-25 2018-04-25 一种多晶硅电阻 Active CN110400791B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202111487430.7A CN114400216A (zh) 2018-04-25 2018-04-25 一种多晶硅电阻
CN201810380599.4A CN110400791B (zh) 2018-04-25 2018-04-25 一种多晶硅电阻
PCT/CN2018/115137 WO2019205585A1 (zh) 2018-04-25 2018-11-13 一种多晶硅电阻
US17/077,329 US11948967B2 (en) 2018-04-25 2020-10-22 Polysilicon resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810380599.4A CN110400791B (zh) 2018-04-25 2018-04-25 一种多晶硅电阻

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111487430.7A Division CN114400216A (zh) 2018-04-25 2018-04-25 一种多晶硅电阻

Publications (2)

Publication Number Publication Date
CN110400791A CN110400791A (zh) 2019-11-01
CN110400791B true CN110400791B (zh) 2021-12-10

Family

ID=68293765

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810380599.4A Active CN110400791B (zh) 2018-04-25 2018-04-25 一种多晶硅电阻
CN202111487430.7A Pending CN114400216A (zh) 2018-04-25 2018-04-25 一种多晶硅电阻

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111487430.7A Pending CN114400216A (zh) 2018-04-25 2018-04-25 一种多晶硅电阻

Country Status (3)

Country Link
US (1) US11948967B2 (zh)
CN (2) CN110400791B (zh)
WO (1) WO2019205585A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113437217A (zh) * 2021-06-18 2021-09-24 重庆吉芯科技有限公司 多晶硅电阻及其制造方法、逐次逼近型模数转换器
CN117810223B (zh) * 2024-02-29 2024-05-10 成都本原聚能科技有限公司 一种多晶硅电阻电路、制备方法及音频差分电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180479B1 (en) * 1998-05-21 2001-01-30 Nec Corporation Method of etching to form high tolerance polysilicon resistors
JP2002353326A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置
CN101442051A (zh) * 2008-12-15 2009-05-27 深圳市联德合微电子有限公司 一种单晶型结型场效应管器件及其制备方法
CN107947757A (zh) * 2016-10-12 2018-04-20 联发科技股份有限公司 阻抗电路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2430092A1 (fr) 1978-06-29 1980-01-25 Ibm France Procede de correction du coefficient en tension de resistances semi-conductrices, diffusees ou implantees et resistances ainsi obtenues
US7642892B1 (en) * 2006-03-10 2010-01-05 Integrated Device Technology, Inc. Negative voltage coefficient resistor and method of manufacture
JP5827065B2 (ja) * 2011-08-08 2015-12-02 スパンション エルエルシー 半導体装置及び分圧回路
US8878334B1 (en) * 2012-03-23 2014-11-04 Altera Corporation Integrated circuit resistors with reduced parasitic capacitance
CN104749511B (zh) * 2013-12-31 2017-10-24 上海华虹宏力半导体制造有限公司 阱电阻的描述方法
US9553139B2 (en) * 2015-01-30 2017-01-24 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
CN105895622B (zh) * 2016-06-16 2018-10-26 上海华虹宏力半导体制造有限公司 多晶硅电阻及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180479B1 (en) * 1998-05-21 2001-01-30 Nec Corporation Method of etching to form high tolerance polysilicon resistors
JP2002353326A (ja) * 2001-05-29 2002-12-06 Mitsubishi Electric Corp 半導体装置
CN101442051A (zh) * 2008-12-15 2009-05-27 深圳市联德合微电子有限公司 一种单晶型结型场效应管器件及其制备方法
CN107947757A (zh) * 2016-10-12 2018-04-20 联发科技股份有限公司 阻抗电路

Also Published As

Publication number Publication date
CN114400216A (zh) 2022-04-26
CN110400791A (zh) 2019-11-01
WO2019205585A1 (zh) 2019-10-31
US20210043720A1 (en) 2021-02-11
US11948967B2 (en) 2024-04-02

Similar Documents

Publication Publication Date Title
US5448103A (en) Temperature independent resistor
US6303957B1 (en) Semiconductor capacitance device and semiconductor devices using the same
US20040070902A1 (en) Polycrystalline silicon diode string for ESD protection of different power supply connections
US8604589B2 (en) Semiconductor device of polycrystalline silicon resistors
KR20060050160A (ko) 반도체 집적 회로 장치
CN110400791B (zh) 一种多晶硅电阻
US4053915A (en) Temperature compensated constant current source device
US8878334B1 (en) Integrated circuit resistors with reduced parasitic capacitance
US6600205B2 (en) Method for making low voltage transistors with increased breakdown voltage to substrate having three different MOS transistors
US4399417A (en) Integrated CRC filter circuit
CN107564970A (zh) Mos电容器、半导体制造方法以及mos电容器电路
CN111295754B (zh) 用于减少共端子晶体管中的串扰的布局
US20170084599A1 (en) Electrostatic discharge protection devices and methods
US5416357A (en) Semiconductor integrated circuit device
CN114784116A (zh) 具有低夹断电压的半导体器件
EP0232378B1 (en) Integrated-circuit having two nmos depletion mode transistors for producing a stable dc voltage
US20190157299A1 (en) Battery managment chip circuit on the base of silicon on insulator (soi) process
CN108155187B (zh) 开关电源电路、半导体功率器件及其制备方法
CN112614824A (zh) 电阻单元及采用该电阻单元的高精度电阻和采样电路
US20190386098A1 (en) Structure for improved noise signal isolation
US6768139B2 (en) Transistor configuration for a bandgap circuit
US6291859B1 (en) Integrated circuits
CN113964118B (zh) 半导体器件
US4785279A (en) Integrated circuit resistor having balanced field plate
CN111863804B (zh) 触发电压可调双向esd保护器件、结构及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant