JP3160954B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3160954B2 JP3160954B2 JP24868291A JP24868291A JP3160954B2 JP 3160954 B2 JP3160954 B2 JP 3160954B2 JP 24868291 A JP24868291 A JP 24868291A JP 24868291 A JP24868291 A JP 24868291A JP 3160954 B2 JP3160954 B2 JP 3160954B2
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- diffusion layer
- resistor
- silicon
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
多結晶シリコンを抵抗体とした抵抗素子に関する。
多結晶シリコンを抵抗体とした抵抗素子に関する。
【０００２】
【従来の技術】従来の多結晶シリコンを抵抗体とした抵
抗素子について、図面を参照して説明する。図３は従来
の多結晶シリコン抵抗の平面図およびその破線Ｃ−Ｃ1
に沿った構造の断面図である。図３に示した様に、多結
晶シリコン抵抗は、シリコン基板１を熱酸化することに
より形成したフィールド酸化膜とよばれる、膜厚１〜２
μｍ程度の厚い酸化膜２上に形成される。
抗素子について、図面を参照して説明する。図３は従来
の多結晶シリコン抵抗の平面図およびその破線Ｃ−Ｃ1
に沿った構造の断面図である。図３に示した様に、多結
晶シリコン抵抗は、シリコン基板１を熱酸化することに
より形成したフィールド酸化膜とよばれる、膜厚１〜２
μｍ程度の厚い酸化膜２上に形成される。
【０００３】このフィールド酸化膜２上に形成すること
で、多結晶シリコン３と基板間に形成される寄生容量が
低減でき、高速動作が必要な半導体集積回路に適した抵
抗素子となる。多結晶シリコン３には、所望の抵抗率を
得るためリン，ヒ素などのＮ型不純物，又はホウ素など
のＰ型不純物をイオン注入法等により所定の量がドープ
されている。（一般には、低いものでも数１００Ω／□
の抵抗率となる様にドープされる。）この場合、多結晶
シリコン抵抗３とアルミニウム等の配線材料６との接触
部分である、抵抗の両端部のみは、配線材料６との接触
抵抗を下げるため、不純物を高濃度にドープして抵抗率
を低くしておくこともある。さらに多結晶シリコン抵抗
３上を他の導電性の物質が横切っても、それらの物質と
多結晶シリコン抵抗が短絡しない様に、多結晶シリコン
抵抗３全体を絶縁性の膜４で覆うことが必要である。シ
リコン酸化膜をＣＶＤ法により数１０００オングストロ
ーム成長させることでカバーすることができる。多結晶
シリコン抵抗３を覆う様に成長した絶縁性のカバー膜４
は、多結晶シリコン抵抗３よりも数μｍの余裕をもって
パターンニングし、多結晶シリコン抵抗と配線材料６と
のコンタクト孔５もこの時同時に形成する。
で、多結晶シリコン３と基板間に形成される寄生容量が
低減でき、高速動作が必要な半導体集積回路に適した抵
抗素子となる。多結晶シリコン３には、所望の抵抗率を
得るためリン，ヒ素などのＮ型不純物，又はホウ素など
のＰ型不純物をイオン注入法等により所定の量がドープ
されている。（一般には、低いものでも数１００Ω／□
の抵抗率となる様にドープされる。）この場合、多結晶
シリコン抵抗３とアルミニウム等の配線材料６との接触
部分である、抵抗の両端部のみは、配線材料６との接触
抵抗を下げるため、不純物を高濃度にドープして抵抗率
を低くしておくこともある。さらに多結晶シリコン抵抗
３上を他の導電性の物質が横切っても、それらの物質と
多結晶シリコン抵抗が短絡しない様に、多結晶シリコン
抵抗３全体を絶縁性の膜４で覆うことが必要である。シ
リコン酸化膜をＣＶＤ法により数１０００オングストロ
ーム成長させることでカバーすることができる。多結晶
シリコン抵抗３を覆う様に成長した絶縁性のカバー膜４
は、多結晶シリコン抵抗３よりも数μｍの余裕をもって
パターンニングし、多結晶シリコン抵抗と配線材料６と
のコンタクト孔５もこの時同時に形成する。
【０００４】
【発明が解決しようとする課題】上述した従来の多結晶
シリコンを抵抗体とした時に抵抗率１ｋΩ／□以上の負
荷抵抗素子では多結晶シリコンの物性的特性によって、
使用温度が上昇すると抵抗率が下がる方向で変動すると
いう問題があった。この問題は、一般に抵抗率の高い多
結晶シリコン抵抗で著しい。例えば、多結晶シリコン膜
厚（５００オングストロームで形成した、常温での低効
率が１０ｋΩ／□の抵抗において使用温度が５０℃上昇
すると、抵抗率が５０％降下する。以上の様に温度依存
性が大きいため半導体装置の設計余裕度が小さくなると
いう問題があった。
シリコンを抵抗体とした時に抵抗率１ｋΩ／□以上の負
荷抵抗素子では多結晶シリコンの物性的特性によって、
使用温度が上昇すると抵抗率が下がる方向で変動すると
いう問題があった。この問題は、一般に抵抗率の高い多
結晶シリコン抵抗で著しい。例えば、多結晶シリコン膜
厚（５００オングストロームで形成した、常温での低効
率が１０ｋΩ／□の抵抗において使用温度が５０℃上昇
すると、抵抗率が５０％降下する。以上の様に温度依存
性が大きいため半導体装置の設計余裕度が小さくなると
いう問題があった。
【０００５】本発明の目的は、多結晶シリコンを抵抗体
とした、特に抵抗率の高い負荷抵抗素子を有する半導体
装置において負荷抵抗素子の温度特性を改善することに
ある。
とした、特に抵抗率の高い負荷抵抗素子を有する半導体
装置において負荷抵抗素子の温度特性を改善することに
ある。
【０００６】
【課題を解決するための手段】本発明の多結晶シリコン
を抵抗体とした負荷抵抗素子は、その両端部を、多結晶
シリコンにドープされた不純物と同一導電型の不純物で
形成された拡散層に直接且つ並列に接続し、配線をこの
拡散層から引き出すことを特徴とする。
を抵抗体とした負荷抵抗素子は、その両端部を、多結晶
シリコンにドープされた不純物と同一導電型の不純物で
形成された拡散層に直接且つ並列に接続し、配線をこの
拡散層から引き出すことを特徴とする。
【０００７】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の関連技術の抵抗素子の平面図およ
びその破線Ａ−Ａ1 に沿った断面の構造図である。図１
に示す様に関連技術の抵抗素子は、抵抗体である多結晶
シリコン３は、半導体基板１表面に熱酸化により形成さ
れたフィールド酸化膜２上に形成されている。多結晶シ
リコン３には、所望の抵抗率を得るため、例えば、ヒ
素，リンなどのＮ型不純物を所定の量ドープしてある。
多結晶シリコン３の端部は、多結晶シリコン３にドープ
した不純物と同一導電型の不純物、例えば、リンなどを
拡散したシリコン基板１によって形成されるＮ型不純物
拡散層７に接続されている。このＮ型不純物拡散層７
は、同一基板上にＮＰＮ半導体装置が形成される場合、
コレクタコンタクト拡散層と、ＭＯＳ型半導体装置が形
成される場合、ソース，ドレイン拡散層と同時に形成し
ても良い。
る。図１は、本発明の関連技術の抵抗素子の平面図およ
びその破線Ａ−Ａ1 に沿った断面の構造図である。図１
に示す様に関連技術の抵抗素子は、抵抗体である多結晶
シリコン３は、半導体基板１表面に熱酸化により形成さ
れたフィールド酸化膜２上に形成されている。多結晶シ
リコン３には、所望の抵抗率を得るため、例えば、ヒ
素，リンなどのＮ型不純物を所定の量ドープしてある。
多結晶シリコン３の端部は、多結晶シリコン３にドープ
した不純物と同一導電型の不純物、例えば、リンなどを
拡散したシリコン基板１によって形成されるＮ型不純物
拡散層７に接続されている。このＮ型不純物拡散層７
は、同一基板上にＮＰＮ半導体装置が形成される場合、
コレクタコンタクト拡散層と、ＭＯＳ型半導体装置が形
成される場合、ソース，ドレイン拡散層と同時に形成し
ても良い。
【０００８】多結晶シリコン３にドープされた不純物が
Ｐ型不純物である場合、拡散層７もＰ型の不純物拡散層
にする必要がある。また、抵抗素子の抵抗値を決定する
多結晶シリコン３の抵抗値に対して拡散層７の抵抗値が
無視できる様にするためには、不純物拡散層７は、熱拡
散法によりできるだけ高濃度に形成する必要があるが、
イオン注入により、シリコン基板１に導入される不純物
量を制御することで、拡散層７にも所望の抵抗値を形成
し、抵抗素子としては、多結晶シリコン３と拡散層４が
直列抵抗をなす構造で使用することも可能である。
Ｐ型不純物である場合、拡散層７もＰ型の不純物拡散層
にする必要がある。また、抵抗素子の抵抗値を決定する
多結晶シリコン３の抵抗値に対して拡散層７の抵抗値が
無視できる様にするためには、不純物拡散層７は、熱拡
散法によりできるだけ高濃度に形成する必要があるが、
イオン注入により、シリコン基板１に導入される不純物
量を制御することで、拡散層７にも所望の抵抗値を形成
し、抵抗素子としては、多結晶シリコン３と拡散層４が
直列抵抗をなす構造で使用することも可能である。
【０００９】シリコン基板１内に形成された不純物拡散
層７は温度に対する抵抗率の変化は、温度の上昇により
抵抗率は高くなる特性を示し、多結晶シリコン３とは逆
の温度特性を示す。したがって多結晶シリコン３と不純
物拡散層７を接続して一つの抵抗素子を形成することで
温度に対して多結晶シリコン３と拡散層７が相補的な関
係にすることができる。
層７は温度に対する抵抗率の変化は、温度の上昇により
抵抗率は高くなる特性を示し、多結晶シリコン３とは逆
の温度特性を示す。したがって多結晶シリコン３と不純
物拡散層７を接続して一つの抵抗素子を形成することで
温度に対して多結晶シリコン３と拡散層７が相補的な関
係にすることができる。
【００１０】多結晶シリコン３には、多結晶シリコン３
全体を覆う絶縁性の膜４が数１０００オングストローム
の膜厚で形成される。膜４は、ＣＶＤ法により成長した
シリコン酸化膜でよい。また拡散層には、アルミニウム
などの配線材料６と接続をとるコンタクト孔５が形成さ
れる。
全体を覆う絶縁性の膜４が数１０００オングストローム
の膜厚で形成される。膜４は、ＣＶＤ法により成長した
シリコン酸化膜でよい。また拡散層には、アルミニウム
などの配線材料６と接続をとるコンタクト孔５が形成さ
れる。
【００１１】図２は本発明の一実施例における抵抗素子
の平面図およびその破線Ｂ−Ｂ1 に沿った断面図であ
る。関連技術においては、多結晶シリコン３と不純物拡
散層７を直列に接続した形で一つの抵抗素子を形成して
いるが、本実施例においては、多結晶シリコン３下に
は、多結晶シリコン３と同一導電型の不純物拡散層７が
形成され、多結晶シリコン３と不純物拡散層７が並列に
接続した形で一つの抵抗素子を形成する。
の平面図およびその破線Ｂ−Ｂ1 に沿った断面図であ
る。関連技術においては、多結晶シリコン３と不純物拡
散層７を直列に接続した形で一つの抵抗素子を形成して
いるが、本実施例においては、多結晶シリコン３下に
は、多結晶シリコン３と同一導電型の不純物拡散層７が
形成され、多結晶シリコン３と不純物拡散層７が並列に
接続した形で一つの抵抗素子を形成する。
【００１２】この場合にも、抵抗コンタクト孔５は、拡
散層７に配線材料６が接続されるように形成する。
散層７に配線材料６が接続されるように形成する。
【００１３】
【発明の効果】以上説明したように本発明は、抵抗体で
ある多結晶シリコンを多結晶シリコンにドープした不純
物と同一導電型の不純物拡散層と直接且つ並列に接続す
ることで、特に多結晶シリコンの抵抗率が１ｋΩ／□以
上の場合、両者が温度変化に対して逆方向の変動をする
ということが利用でき、温度変化に対する変動を緩和で
きるという効果がある。
ある多結晶シリコンを多結晶シリコンにドープした不純
物と同一導電型の不純物拡散層と直接且つ並列に接続す
ることで、特に多結晶シリコンの抵抗率が１ｋΩ／□以
上の場合、両者が温度変化に対して逆方向の変動をする
ということが利用でき、温度変化に対する変動を緩和で
きるという効果がある。
【００１４】また、配線用アルミニウムは拡散層に接続
されているので、アルミニウムと多結晶シリコンの反応
による多結晶シリコンの吸い出しを避けることができる
という効果もある。
されているので、アルミニウムと多結晶シリコンの反応
による多結晶シリコンの吸い出しを避けることができる
という効果もある。
【図１】本発明の関連技術のものの平面図および破線Ａ
−Ａ1 の断面図である。
−Ａ1 の断面図である。
【図２】本発明の一実施例の平面図および破線Ｂ−Ｂ1
の断面図である。
の断面図である。
【図３】従来の多結晶シリコン抵抗素子の平面図および
その破線Ｃ−Ｃ1 断面図である。
その破線Ｃ−Ｃ1 断面図である。
１ シリコン半導体基板 ２ フィールド酸化膜 ３ 多結晶シリコン ４ 多結晶シリコンカバー膜 ５ 抵抗コンタクト孔 ６ アルミニウム配線 ７ 不純物拡散層
Claims (1)
- 【請求項１】 シリコン基板上に形成された多結晶シリ
コンによる抵抗体の両端部が、前記シリコン基板中に形
成された前記抵抗体と同一導電型の拡散層と直接且つ並
列に接続され、更に前記抵抗体を接続する配線が前記拡
散層から引き出されていることを特徴とした半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24868291A JP3160954B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24868291A JP3160954B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05211294A JPH05211294A (ja) | 1993-08-20 |
| JP3160954B2 true JP3160954B2 (ja) | 2001-04-25 |
Family
ID=17181766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24868291A Expired - Fee Related JP3160954B2 (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3160954B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9661835B1 (en) * | 2011-09-23 | 2017-05-30 | Hooker Trust Llc | Motor driven fishing reel |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6072432B2 (ja) * | 2012-05-15 | 2017-02-01 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
1991
- 1991-09-27 JP JP24868291A patent/JP3160954B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9661835B1 (en) * | 2011-09-23 | 2017-05-30 | Hooker Trust Llc | Motor driven fishing reel |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05211294A (ja) | 1993-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6369409B1 (en) | Semiconductor device and method of manufacturing the same | |
| US5670820A (en) | Semiconductor element incorporating a resistive device | |
| KR940006256A (ko) | 반도체 장치 및 그 제조 방법 | |
| US5629556A (en) | High speed bipolar transistor using a patterned etch stop and diffusion source | |
| US4835588A (en) | Transistor | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| KR960010004B1 (ko) | 박막과 후막으로 이루어지는 저항소자를 갖는 스테이틱 랜덤 액세스 메모리 | |
| JP3160954B2 (ja) | 半導体装置 | |
| JP2003273233A (ja) | 半導体装置およびその製造方法 | |
| JP2867934B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61164241A (ja) | 半導体装置 | |
| JP3113202B2 (ja) | 半導体装置 | |
| JP3054937B2 (ja) | 半導体装置とその製造方法 | |
| JP2003045983A (ja) | 半導体装置及びその製造方法 | |
| KR0183014B1 (ko) | 마스터슬라이스 방식의 반도체 직접회로 장치 및 그 제조방법 | |
| JP2813518B2 (ja) | 抵抗内蔵型トランジスタ | |
| JP2627369B2 (ja) | 半導体集積回路 | |
| JP2526536Y2 (ja) | 半導体装置 | |
| JP2936615B2 (ja) | 半導体装置の製造方法 | |
| USRE34025E (en) | Semiconductor device with isolation between MOSFET and control circuit | |
| JPH0235767A (ja) | 半導体装置 | |
| JP2715448B2 (ja) | 半導体装置の製造方法 | |
| KR100242390B1 (ko) | 고저항 소자 및 그의 제조방법 | |
| JPS59182554A (ja) | 半導体装置 | |
| JPH0258868A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| LAPS | Cancellation because of no payment of annual fees |