JPH10107201A - リッド・エアブリッジ - Google Patents
リッド・エアブリッジInfo
- Publication number
- JPH10107201A JPH10107201A JP9129679A JP12967997A JPH10107201A JP H10107201 A JPH10107201 A JP H10107201A JP 9129679 A JP9129679 A JP 9129679A JP 12967997 A JP12967997 A JP 12967997A JP H10107201 A JPH10107201 A JP H10107201A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- integrated circuit
- wafer
- cavity
- lid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000011521 glass Substances 0.000 claims abstract description 27
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000004519 manufacturing process Methods 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 9
- 235000012431 wafers Nutrition 0.000 claims description 67
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 6
- 238000000926 separation method Methods 0.000 abstract 1
- 239000000463 material Substances 0.000 description 14
- 230000000873 masking effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- 238000011109 contamination Methods 0.000 description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 4
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 238000004804 winding Methods 0.000 description 3
- 239000011888 foil Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910003077 Ti−O Inorganic materials 0.000 description 1
- 239000003518 caustics Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000002861 polymer material Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】能動集積回路素子とは別個に製造することがで
き、実質的に体積を増すことなくウェーハのレベルで製
造することができるコンポーネントを有する集積回路エ
アブリッジ構造物、およびかかる構造物の製造法を提供
することである。 【解決手段】エアブリッジ構造物（１０２）はガラス・
リッド基板の空洞に形成される。そのエアブリッジ構造
物はデバイスウェーハの集積回路にボンディングされ
て、集積回路に結合されたエアブリッジ構造物を提供す
る。
き、実質的に体積を増すことなくウェーハのレベルで製
造することができるコンポーネントを有する集積回路エ
アブリッジ構造物、およびかかる構造物の製造法を提供
することである。 【解決手段】エアブリッジ構造物（１０２）はガラス・
リッド基板の空洞に形成される。そのエアブリッジ構造
物はデバイスウェーハの集積回路にボンディングされ
て、集積回路に結合されたエアブリッジ構造物を提供す
る。
Description
【０００１】
【産業の利用分野】本発明は集積回路のエアブリッジ
（air bridge) 構造物、及びウェーハのレベルで集積回
路およびその構成要素の形成を容易にする集積回路エア
ブリッジ構造物の製造方法に関する。本発明は、集積回
路及び構成要素、例えば相互連結用導体（「エアブリッ
ジ」として知られている）、インダクタ、キャパシタを
デバイスの外側からの損傷や汚染から保護すべく気密封
止された集積回路の提供に用いるのに適する。
（air bridge) 構造物、及びウェーハのレベルで集積回
路およびその構成要素の形成を容易にする集積回路エア
ブリッジ構造物の製造方法に関する。本発明は、集積回
路及び構成要素、例えば相互連結用導体（「エアブリッ
ジ」として知られている）、インダクタ、キャパシタを
デバイスの外側からの損傷や汚染から保護すべく気密封
止された集積回路の提供に用いるのに適する。
【０００２】
【従来の技術】高性能および高周波処理における相互連
結の静電容量を下げるために、エアブリッジがしばしば
使用される。典型的なエアブリッジは犠牲材料の上に蒸
着、パターン化された第二層の相互連結金属を使用して
形成される。その犠牲材料は後で除去されて、酸化物の
ような誘電体よりむしろ空気によって囲まれた金属線を
残す。空気は二酸化ケイ素や窒化ケイ素のような固体絶
縁体よりも低い比誘電率を有するから、基板およびその
金属線のキャパシタンスは下がる。
結の静電容量を下げるために、エアブリッジがしばしば
使用される。典型的なエアブリッジは犠牲材料の上に蒸
着、パターン化された第二層の相互連結金属を使用して
形成される。その犠牲材料は後で除去されて、酸化物の
ような誘電体よりむしろ空気によって囲まれた金属線を
残す。空気は二酸化ケイ素や窒化ケイ素のような固体絶
縁体よりも低い比誘電率を有するから、基板およびその
金属線のキャパシタンスは下がる。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
エアブリッジ構造物およびその製造法は２、３の欠点が
ある。エアブリッジの長さがしばしば２つの溝の間の金
属の撓みによって限定される。従って、比較的長いエア
ブリッジは短いエアブリッジの長さを多数一緒に縫合す
ることによってのみ製造できる。別の問題は、エアブリ
ッジを備えた回路が不活性化できないことである。通常
の方法において、不活性化層は集積回路の最上部に蒸着
される。典型的な不活性化層は酸化ケイ素または窒化ケ
イ素である。しかしながら、エアブリッジ構造物には、
不活性化層が空気をブリッジの下側に充てんしないと、
不活性化層は排除しなければならず、それによってエア
ブリッジのキャパシタンスを増大したり、ブリッジ自体
を損傷させる。従って、従来技術のエアブリッジに利用
されるより長い長さの金属で作ることができるエアブリ
ッジ、また不活性化層を有する集積回路に組み込むこと
ができるエアブリッジの要求がある。
エアブリッジ構造物およびその製造法は２、３の欠点が
ある。エアブリッジの長さがしばしば２つの溝の間の金
属の撓みによって限定される。従って、比較的長いエア
ブリッジは短いエアブリッジの長さを多数一緒に縫合す
ることによってのみ製造できる。別の問題は、エアブリ
ッジを備えた回路が不活性化できないことである。通常
の方法において、不活性化層は集積回路の最上部に蒸着
される。典型的な不活性化層は酸化ケイ素または窒化ケ
イ素である。しかしながら、エアブリッジ構造物には、
不活性化層が空気をブリッジの下側に充てんしないと、
不活性化層は排除しなければならず、それによってエア
ブリッジのキャパシタンスを増大したり、ブリッジ自体
を損傷させる。従って、従来技術のエアブリッジに利用
されるより長い長さの金属で作ることができるエアブリ
ッジ、また不活性化層を有する集積回路に組み込むこと
ができるエアブリッジの要求がある。
【０００４】本発明の目的は、能動集積回路素子とは別
個に形成され、そして構造物の一部分において該回路素
子とは別であるが最終的には結合されてパッケージを提
供し、集積回路および全てのコンポーネントの占める体
質を実質的に増すことなくウェーハのレベルで製造する
ことができるコンポーネントを有する集積回路エアブリ
ッジ構造物、およびかかる構造物の製造法を提供するこ
とである。
個に形成され、そして構造物の一部分において該回路素
子とは別であるが最終的には結合されてパッケージを提
供し、集積回路および全てのコンポーネントの占める体
質を実質的に増すことなくウェーハのレベルで製造する
ことができるコンポーネントを有する集積回路エアブリ
ッジ構造物、およびかかる構造物の製造法を提供するこ
とである。
【０００５】
【課題を解決するための手段】本発明は、ガラスウェー
ハをエッチングして空洞を設ける工程、その空洞に金属
導体を形成する工程、およびガラスウェーハを集積回路
にボンディングしてガラスウェーハの空洞内に集積回路
を囲う工程から成ることを特徴とする集積回路の上にエ
アブリッジを形成する方法を含む。
ハをエッチングして空洞を設ける工程、その空洞に金属
導体を形成する工程、およびガラスウェーハを集積回路
にボンディングしてガラスウェーハの空洞内に集積回路
を囲う工程から成ることを特徴とする集積回路の上にエ
アブリッジを形成する方法を含む。
【０００６】また、本発明は、集積回路を備えた基板、
その集積回路の少なくとも一部分を囲む空洞を有するガ
ラスウェーハ、空洞内で集積回路の囲われた部分の上の
インダクタである金属導体、および空洞内の金属導体を
集積回路に結合させる金属接点から成ることを特徴とす
るエアブリッジ・エンクロージャを備えた集積回路を含
む。
その集積回路の少なくとも一部分を囲む空洞を有するガ
ラスウェーハ、空洞内で集積回路の囲われた部分の上の
インダクタである金属導体、および空洞内の金属導体を
集積回路に結合させる金属接点から成ることを特徴とす
るエアブリッジ・エンクロージャを備えた集積回路を含
む。
【０００７】
【作用】集積回路は、一つ以上の集積回路を有するデバ
イス・ウェーハに結合される石英またはガラスのリッド
（ふた）基板上に作ったエアブリッジを提供することが
有利である。そのデバイス・ウェーハは半導体材料の基
板から成り、その中に能動集積回路が設けられる。リッ
ド・ウェーハは、デバイス・ウェーハに結合される表面
に形成された複数の空洞を有する。それらの空洞は、イ
ンダクタまたはキャパシタ、およびリッド・ウェーハの
キャパシタまたはインダクタをデバイス・ウェーハの集
積回路に接続するリード線またはバンプを含む。エアブ
リッジの導体は、リッド・ウェーハに別個にそして能動
集積回路形成に使用される温度より低い温度で形成され
る。結合アセンブリの提供に高温ボンディングは必要な
いから、低温材料、例えば、金属パッドまたはバンプ、
酸化物層およびプラスチック高分子材料を使用してリッ
ド・ウェーハおよびデバイス・ウェーハの接触表面部分
を結合させる。
イス・ウェーハに結合される石英またはガラスのリッド
（ふた）基板上に作ったエアブリッジを提供することが
有利である。そのデバイス・ウェーハは半導体材料の基
板から成り、その中に能動集積回路が設けられる。リッ
ド・ウェーハは、デバイス・ウェーハに結合される表面
に形成された複数の空洞を有する。それらの空洞は、イ
ンダクタまたはキャパシタ、およびリッド・ウェーハの
キャパシタまたはインダクタをデバイス・ウェーハの集
積回路に接続するリード線またはバンプを含む。エアブ
リッジの導体は、リッド・ウェーハに別個にそして能動
集積回路形成に使用される温度より低い温度で形成され
る。結合アセンブリの提供に高温ボンディングは必要な
いから、低温材料、例えば、金属パッドまたはバンプ、
酸化物層およびプラスチック高分子材料を使用してリッ
ド・ウェーハおよびデバイス・ウェーハの接触表面部分
を結合させる。
【０００８】
【実施例】図１は、中で能動回路区域がボンドパッド８
６、８８、９０および９２を有する界面８３まで延在す
るデバイス・ウェーハ８２に形成された集積回路構造物
８０を示す。リッド・ウェーハ８４は、ガラスまたは絶
縁（酸化）表面を有する半導体材料（例えば、シリコ
ン）製である。このリッド・ウェーハ８４はパッド８６
と９２へのボンドワイヤ用開口１０１と１０３を有す
る。空洞９６にハブ９８を形成するポストの回りの環状
空洞９６は基板８２の表面８３に面する界面まで延在す
る。その空洞は集積回路８０の寄生キヤパシタンスを下
げるために表面８３から十分に離れている。空洞のライ
ニングは金属箔１０２の形の導電性誘電素子（インダク
タ）である。その金属は、箔１０２の外端および中央端
からそれぞれの端部をもつために空洞の表面に蒸着およ
びパターン化される。これらの端部１０４、１０６はパ
ッド８８、９０に接続され、それらのパッドによって基
板の集積回路に接続される。その接続はガラスウェーハ
８４の半導体ウェーハ８２ヘのフリップチップボンディ
ングによってできる。さらに、ボンドは、導電性素子
（インダクタ１０２）および基板８２の集積回路を囲む
空洞９６の回りに図６および図７に示すようなエッジシ
ールを提供する。
６、８８、９０および９２を有する界面８３まで延在す
るデバイス・ウェーハ８２に形成された集積回路構造物
８０を示す。リッド・ウェーハ８４は、ガラスまたは絶
縁（酸化）表面を有する半導体材料（例えば、シリコ
ン）製である。このリッド・ウェーハ８４はパッド８６
と９２へのボンドワイヤ用開口１０１と１０３を有す
る。空洞９６にハブ９８を形成するポストの回りの環状
空洞９６は基板８２の表面８３に面する界面まで延在す
る。その空洞は集積回路８０の寄生キヤパシタンスを下
げるために表面８３から十分に離れている。空洞のライ
ニングは金属箔１０２の形の導電性誘電素子（インダク
タ）である。その金属は、箔１０２の外端および中央端
からそれぞれの端部をもつために空洞の表面に蒸着およ
びパターン化される。これらの端部１０４、１０６はパ
ッド８８、９０に接続され、それらのパッドによって基
板の集積回路に接続される。その接続はガラスウェーハ
８４の半導体ウェーハ８２ヘのフリップチップボンディ
ングによってできる。さらに、ボンドは、導電性素子
（インダクタ１０２）および基板８２の集積回路を囲む
空洞９６の回りに図６および図７に示すようなエッジシ
ールを提供する。
【０００９】図２−図５は、集積回路構造物の製造工程
を示す。そのプロセスは、ガラス材料が望ましく基板ウ
ェーハ８２の材料（シリコン）に類似の熱膨張係数を有
するリッド・ウェーハ８４でスタートする。ホトレジス
ト層１０８でマスキングし、リッド・ウェーハ８４の露
出面１００をエッチングした後に空洞９６および部分的
溝１０１と１０３が形成される。ウエットエッチングや
ドライエッチング法を用いてこれらの空洞９６、１０１
および１０３を形成することができる。
を示す。そのプロセスは、ガラス材料が望ましく基板ウ
ェーハ８２の材料（シリコン）に類似の熱膨張係数を有
するリッド・ウェーハ８４でスタートする。ホトレジス
ト層１０８でマスキングし、リッド・ウェーハ８４の露
出面１００をエッチングした後に空洞９６および部分的
溝１０１と１０３が形成される。ウエットエッチングや
ドライエッチング法を用いてこれらの空洞９６、１０１
および１０３を形成することができる。
【００１０】図３は、空洞９６の表面に金属層を均一に
蒸着し、パターン化し、エッチングしてインダクタを形
成するコイルの形で導線１０２を設けることを示す。
蒸着し、パターン化し、エッチングしてインダクタを形
成するコイルの形で導線１０２を設けることを示す。
【００１１】図４は、さらにマスキング作業をしてコイ
ル１０２の端部１０４と１０６にボンド点を形成するこ
とを示す。これらのボンド点を実現するのに可能な一つ
の方法は適当な材料の無電解メッキに続くマスキング作
業である。
ル１０２の端部１０４と１０６にボンド点を形成するこ
とを示す。これらのボンド点を実現するのに可能な一つ
の方法は適当な材料の無電解メッキに続くマスキング作
業である。
【００１２】図５は、リッド・ウェーハ８４の基板ウェ
ーハ８２への結合（オーバレイおよびアラインメント）
を示す。バンプ・ボンド１０８および１１０は、基板８
２上に能動集積回路領域を形成する際に用いられる熱
（≧７００℃）と比較して約２００℃と比較的低い熱で
接着する。図５に示していない最終作業は、図１の前に
形成した空洞１０１と１０３と組み合わせた時にダイの
分離およびボンディングをさせるべく８２のパッドおよ
びスクライブ領域の上にくるように面９９の溝部の限定
およびエッチングを含む。
ーハ８２への結合（オーバレイおよびアラインメント）
を示す。バンプ・ボンド１０８および１１０は、基板８
２上に能動集積回路領域を形成する際に用いられる熱
（≧７００℃）と比較して約２００℃と比較的低い熱で
接着する。図５に示していない最終作業は、図１の前に
形成した空洞１０１と１０３と組み合わせた時にダイの
分離およびボンディングをさせるべく８２のパッドおよ
びスクライブ領域の上にくるように面９９の溝部の限定
およびエッチングを含む。
【００１３】図６および図７は、ガラスのような絶縁材
料のリッド層１１２、および半導体材料の基板層１１４
も有する構造物を示す。それらの層１１２と１１４は共
にウェーハをであり、能動集積回路は基板層１１４にリ
ッド・ウェーハ１１２の製造とは別個に形成される。基
板ウェーハの表面１２０との界面を画定するリッド・ウ
ェーハ１１２の表面でもある表面１１８をもつ単一空洞
１１６は、エアブリッジまたは相互接続導電性素子１２
２が基板１１４における集積回路への低結合（寄生キャ
パシタンスによる）を有するように集積回路から十分に
離れている。エアブリッジ導体１２２の端部はボンドパ
ッドまたはバンプ１２６を介してボンドパッドに接続さ
れ、後者はエアブリッジ導体１２２によって相互結合さ
れた集積回路に接続される。別の金属ボンドまたはバン
プ部分１２８は空洞１１６の縁にあって、エアブリッジ
およびその下の能動回路素子にエッジシールを提供す
る。このシールは汚染および／または損傷に対してエア
ブリッジを保護する気密シールである。ウェーハ１１２
と、１１４も空洞およびエアブリッジ導体１２２を保護
する。
料のリッド層１１２、および半導体材料の基板層１１４
も有する構造物を示す。それらの層１１２と１１４は共
にウェーハをであり、能動集積回路は基板層１１４にリ
ッド・ウェーハ１１２の製造とは別個に形成される。基
板ウェーハの表面１２０との界面を画定するリッド・ウ
ェーハ１１２の表面でもある表面１１８をもつ単一空洞
１１６は、エアブリッジまたは相互接続導電性素子１２
２が基板１１４における集積回路への低結合（寄生キャ
パシタンスによる）を有するように集積回路から十分に
離れている。エアブリッジ導体１２２の端部はボンドパ
ッドまたはバンプ１２６を介してボンドパッドに接続さ
れ、後者はエアブリッジ導体１２２によって相互結合さ
れた集積回路に接続される。別の金属ボンドまたはバン
プ部分１２８は空洞１１６の縁にあって、エアブリッジ
およびその下の能動回路素子にエッジシールを提供す
る。このシールは汚染および／または損傷に対してエア
ブリッジを保護する気密シールである。ウェーハ１１２
と、１１４も空洞およびエアブリッジ導体１２２を保護
する。
【００１４】溝１３０はボンドパッド１３２と１３４を
露出させる。これらの溝１３０はリッド・ウェーハ１１
２の無い部分を提供するために延在することができる。
複数のかかるボンドパッド１３２と１３４は基板ウェー
ハ１１４上の能動集積回路へのリード線に十分な結合を
させるために提供される。空洞１１６およびその中の導
体はエッジシール１２８によって保護される。
露出させる。これらの溝１３０はリッド・ウェーハ１１
２の無い部分を提供するために延在することができる。
複数のかかるボンドパッド１３２と１３４は基板ウェー
ハ１１４上の能動集積回路へのリード線に十分な結合を
させるために提供される。空洞１１６およびその中の導
体はエッジシール１２８によって保護される。
【００１５】図１３および図１４は、半導体材料製で能
動集積回路およびボンドパッドを有する基板ウェーハ１
４０と、金属のコイル１４４によって提供されるインダ
クタを有するリッド・ウェーハ１４２を示す。ボンドパ
ッド１４６と１４８はコイルの端部に伸びて、バンプ点
を介して半導体材料の基板ウェーハ１４０の界面１５６
のボンドパッド１５２と１５４に接着される。別のボン
ドパッド１６０と１５８はエッジシール１２８（図６お
よび図７）に類似するエッジシールを提供する。このエ
ッジシールは１５０で示す。基板１４０に能動集積回路
に接続するために表面１５６に別のボンドパッドが設け
られている。
動集積回路およびボンドパッドを有する基板ウェーハ１
４０と、金属のコイル１４４によって提供されるインダ
クタを有するリッド・ウェーハ１４２を示す。ボンドパ
ッド１４６と１４８はコイルの端部に伸びて、バンプ点
を介して半導体材料の基板ウェーハ１４０の界面１５６
のボンドパッド１５２と１５４に接着される。別のボン
ドパッド１６０と１５８はエッジシール１２８（図６お
よび図７）に類似するエッジシールを提供する。このエ
ッジシールは１５０で示す。基板１４０に能動集積回路
に接続するために表面１５６に別のボンドパッドが設け
られている。
【００１６】図８−図１２は、リッド・ウェーハ１４２
のコイル１４４にエアブリッジ・インダクタ素子を設け
るプロセスを示す。ウェーハ１４２でスタートし、エッ
チングの前にホトレジスト・マスキングによって少なく
とも数ミクロンの深さの溝が腐食される。そのエッチン
グはドライエッチング法による。腐食されるパターンは
らせんインダクタ・コイル１４４の形状である。図９の
金属は溝にリフロースパッタリングおよびＣＭＰ（化学
的機械的研磨）によって蒸着されて、溝を充てんする。
ケイ化ポリシリコンや他の溝再充てん（パッキング）材
料も使用できる。
のコイル１４４にエアブリッジ・インダクタ素子を設け
るプロセスを示す。ウェーハ１４２でスタートし、エッ
チングの前にホトレジスト・マスキングによって少なく
とも数ミクロンの深さの溝が腐食される。そのエッチン
グはドライエッチング法による。腐食されるパターンは
らせんインダクタ・コイル１４４の形状である。図９の
金属は溝にリフロースパッタリングおよびＣＭＰ（化学
的機械的研磨）によって蒸着されて、溝を充てんする。
ケイ化ポリシリコンや他の溝再充てん（パッキング）材
料も使用できる。
【００１７】図１０において、第二の高さの金属が、写
真平板を用いて蒸着、パターン化して接続部１４６と１
４８を設ける。その蒸着金属からエッジシール用パッド
もパターン化される。そのパターンはホトレジストまた
は他のマスキングおよびウェツトまたはドライ・エッチ
ングによって画定される。
真平板を用いて蒸着、パターン化して接続部１４６と１
４８を設ける。その蒸着金属からエッジシール用パッド
もパターン化される。そのパターンはホトレジストまた
は他のマスキングおよびウェツトまたはドライ・エッチ
ングによって画定される。
【００１８】図１１は、接続金属パッド１４６、１４８
およびパッド１６４を形成するために使用した方法と類
似する別の蒸着およびマスキング法によって接続点（バ
ンプ金属）が付加されることを示す。
およびパッド１６４を形成するために使用した方法と類
似する別の蒸着およびマスキング法によって接続点（バ
ンプ金属）が付加されることを示す。
【００１９】図１２はバンプ金属点を形成するために蒸
着されたバンプ金属の高さを示す。バンプ金属の縁がエ
ッジシール１５０を画定する。それらのバンプを形成し
た後、ホトレジスト・パターン化および酸化物腐食工程
を用いてインダクタの回りに空洞１４７を作る。腐食剤
が選択的に基板材料１４２を除去して金属１４４を除去
しない。その腐食は制御されてコイル１４４の端部の短
くなるのを止める。残りの材料は空洞１４７を形成し
て、コイル１４４を支えるウェーハの領域を後に残す。
空洞１４７はコイルの巻線の間並びにコイルと基板層１
４０における集積回路間のキャパシタンスを下げる。こ
のガラス除去はインダクタの巻線の間のキャパシタンス
を下げるのに役立つ。前記スクライブ線およびボンドパ
ッドの開口用の任意空洞１４９もこの時点で作ることが
できる。ガラスウェーハ１４２は図６に関して記載した
デバイス・ウェーハ８２に取付けられる。図１３はデバ
イス・ウェーハにガラスエアブリッジを装着した完成構
造物を示す。
着されたバンプ金属の高さを示す。バンプ金属の縁がエ
ッジシール１５０を画定する。それらのバンプを形成し
た後、ホトレジスト・パターン化および酸化物腐食工程
を用いてインダクタの回りに空洞１４７を作る。腐食剤
が選択的に基板材料１４２を除去して金属１４４を除去
しない。その腐食は制御されてコイル１４４の端部の短
くなるのを止める。残りの材料は空洞１４７を形成し
て、コイル１４４を支えるウェーハの領域を後に残す。
空洞１４７はコイルの巻線の間並びにコイルと基板層１
４０における集積回路間のキャパシタンスを下げる。こ
のガラス除去はインダクタの巻線の間のキャパシタンス
を下げるのに役立つ。前記スクライブ線およびボンドパ
ッドの開口用の任意空洞１４９もこの時点で作ることが
できる。ガラスウェーハ１４２は図６に関して記載した
デバイス・ウェーハ８２に取付けられる。図１３はデバ
イス・ウェーハにガラスエアブリッジを装着した完成構
造物を示す。
【００２０】図８−図１２のダマスカス法はインダクタ
と同じガラス基板にキャパシタを形成するのに使用でき
る。キャパシタの形成プロセスは、図１５に示すように
完成した金属の充てんおよび平坦化溝を備えたガラスウ
ェーハで始まる。金属１７６はキャパシタのプレートを
形成し、金属１８０はインダクタの巻線を形成する。キ
ャパシタは互いに絡み合った導電性溝または２つの長い
コイル状溝として形成することができる。ガラス以外の
誘電体が必要な場合には、ホトレジストおよびエッチ工
程を用いてキャパシタ金属１７６の回りの空洞を画定す
る。インダクタ金属１８０は適当なレジスト１８２でマ
スクし、キャパシタ・プレート１７６間のガラスは除去
してプレートの側部を露出させる（図１６）。エッチン
グは、プレート１７６の端部が露出される前に停止する
ので、プレート１７６の端部はガラス基板１７０に埋め
込まれたままである。プレート１７６間のスペースに適
当な誘電体を蒸着してキャパシタを形成する。その誘電
体は低圧化学蒸着、化学蒸着、回転蒸着または他の蒸着
法を用いて蒸着して、キャパシタの空洞を平坦化する。
典型的な誘電体は窒化ケイ素、および二酸化ケイ素を含
む。用途によって、プレート間のエアスペースも誘電体
として使用できる。従って、その構造物はキャパシタま
たはインダクタとして使用できる。電源の場合のように
減結合キャパシタが必要な場合には、ＰＺＴ（ジルコン
酸チタン酸鉛）やＰＬＴ（Ｐｂ−Ｌａ−Ｔｉ−Ｏ）膜を
ＰＺＴやＰＬＴに多重回転／ベーク工程を用いて付加す
る。その場合には高温溝金属が必要である。チップ・レ
ベルの電源減結合には単位面積当り高キャパシタンスが
非常に有効である。溝およびキャパシタ・プレートのパ
ターンは図１８に示したような相互に絡み合う、または
図１９に示したようならせん巻きにすることができる。
かかるデバイスの特性は、次の論文に記載されている：
an article by Sandwip K.Dey and Jon-Jan Lee, entit
led "Cubic Paraelectric (Nonferroelectric) Perovsk
ite PLT Thin Films with High Permitivity for Ulsi
Dram's and Decoupling Capacitors,"IEEE Trans.ED.,V
olume 39,Number 7, July 1992, pages 1607-1613, and
in an article by Reza Moazzami,Chemming Hu and Wi
lliam H.Shepard, entitled "Electrical Characterist
icsof Ferroelectric PZT Thin Films for Dram Applic
ations,"IEEE Trans.ED.,Volume 39, Number 9, Septem
ber 1992, pages 2044-2049.
と同じガラス基板にキャパシタを形成するのに使用でき
る。キャパシタの形成プロセスは、図１５に示すように
完成した金属の充てんおよび平坦化溝を備えたガラスウ
ェーハで始まる。金属１７６はキャパシタのプレートを
形成し、金属１８０はインダクタの巻線を形成する。キ
ャパシタは互いに絡み合った導電性溝または２つの長い
コイル状溝として形成することができる。ガラス以外の
誘電体が必要な場合には、ホトレジストおよびエッチ工
程を用いてキャパシタ金属１７６の回りの空洞を画定す
る。インダクタ金属１８０は適当なレジスト１８２でマ
スクし、キャパシタ・プレート１７６間のガラスは除去
してプレートの側部を露出させる（図１６）。エッチン
グは、プレート１７６の端部が露出される前に停止する
ので、プレート１７６の端部はガラス基板１７０に埋め
込まれたままである。プレート１７６間のスペースに適
当な誘電体を蒸着してキャパシタを形成する。その誘電
体は低圧化学蒸着、化学蒸着、回転蒸着または他の蒸着
法を用いて蒸着して、キャパシタの空洞を平坦化する。
典型的な誘電体は窒化ケイ素、および二酸化ケイ素を含
む。用途によって、プレート間のエアスペースも誘電体
として使用できる。従って、その構造物はキャパシタま
たはインダクタとして使用できる。電源の場合のように
減結合キャパシタが必要な場合には、ＰＺＴ（ジルコン
酸チタン酸鉛）やＰＬＴ（Ｐｂ−Ｌａ−Ｔｉ−Ｏ）膜を
ＰＺＴやＰＬＴに多重回転／ベーク工程を用いて付加す
る。その場合には高温溝金属が必要である。チップ・レ
ベルの電源減結合には単位面積当り高キャパシタンスが
非常に有効である。溝およびキャパシタ・プレートのパ
ターンは図１８に示したような相互に絡み合う、または
図１９に示したようならせん巻きにすることができる。
かかるデバイスの特性は、次の論文に記載されている：
an article by Sandwip K.Dey and Jon-Jan Lee, entit
led "Cubic Paraelectric (Nonferroelectric) Perovsk
ite PLT Thin Films with High Permitivity for Ulsi
Dram's and Decoupling Capacitors,"IEEE Trans.ED.,V
olume 39,Number 7, July 1992, pages 1607-1613, and
in an article by Reza Moazzami,Chemming Hu and Wi
lliam H.Shepard, entitled "Electrical Characterist
icsof Ferroelectric PZT Thin Films for Dram Applic
ations,"IEEE Trans.ED.,Volume 39, Number 9, Septem
ber 1992, pages 2044-2049.
【００２１】誘電体の平坦化の後に、相互接続金属の蒸
着および平坦化、バンプ金属およびインダクタ空洞のマ
スキングおよびエッチングで処理を続けて図１７に示す
構造物を製造する。別の受動コンポーネント、特にキャ
パシタ１７８およびインダクタコイル１８０を含む別々
の空洞１７２と１７４を有するリッド・ウェーハ１７０
が示されている。空洞１７４のインダクタコイル１８０
は図８−図１２に関して記載した方法と同じ方法で形成
される。さらに、空洞１７２と１７４の回りにそれぞれ
エッジシールが設けられる。図１７の構造物は図１−図
１３に示したのと同じ方法で集積回路に結合される。イ
ンダクタの回りのガラスの除去は任意である。エアブリ
ッジ構造物１０２はガラスリッド基板の空洞に形成され
る。そのエアブリッジ構造物はデバイス基板８２の集積
回路に境を接して集積回路に結合したエアブリッジ構造
物を提供する。
着および平坦化、バンプ金属およびインダクタ空洞のマ
スキングおよびエッチングで処理を続けて図１７に示す
構造物を製造する。別の受動コンポーネント、特にキャ
パシタ１７８およびインダクタコイル１８０を含む別々
の空洞１７２と１７４を有するリッド・ウェーハ１７０
が示されている。空洞１７４のインダクタコイル１８０
は図８−図１２に関して記載した方法と同じ方法で形成
される。さらに、空洞１７２と１７４の回りにそれぞれ
エッジシールが設けられる。図１７の構造物は図１−図
１３に示したのと同じ方法で集積回路に結合される。イ
ンダクタの回りのガラスの除去は任意である。エアブリ
ッジ構造物１０２はガラスリッド基板の空洞に形成され
る。そのエアブリッジ構造物はデバイス基板８２の集積
回路に境を接して集積回路に結合したエアブリッジ構造
物を提供する。
【図１】本発明による集積回路デバイスにおけるオープ
ンスペース上に配置されたインダクタを形成する導電性
部材を有し、オープンスペースのエンクロージャの損傷
および汚染を防ぐ囲まれた接着多層デバイスを提供する
集積回路デバイスの断面図である。
ンスペース上に配置されたインダクタを形成する導電性
部材を有し、オープンスペースのエンクロージャの損傷
および汚染を防ぐ囲まれた接着多層デバイスを提供する
集積回路デバイスの断面図である。
【図２】図１のデバイスの製造の連続的段階におけるデ
バイスを示す断面図である。
バイスを示す断面図である。
【図３】図１のデバイスの製造の連続的段階におけるデ
バイスを示す断面図である。
バイスを示す断面図である。
【図４】図１のデバイスの製造の連続的段階におけるデ
バイスを示す断面図である。
バイスを示す断面図である。
【図５】図１のデバイスの製造の連続的段階におけるデ
バイスを示す断面図である。
バイスを示す断面図である。
【図６】集積回路デバイスにおけるオープンスペース上
にエアブリッジを提供する導電性素子を備えた別の接着
多層デバイスの図１に類似の断面図であり、図７の線６
−６に付いての図面である。
にエアブリッジを提供する導電性素子を備えた別の接着
多層デバイスの図１に類似の断面図であり、図７の線６
−６に付いての図面である。
【図７】図６に示したデバイスの平面図である。
【図８】図１３および図１４に示したデバイスの製造の
連続的段階における断面図である。
連続的段階における断面図である。
【図９】図１３および図１４に示したデバイスの製造の
連続的段階における断面図である。
連続的段階における断面図である。
【図１０】図１３および図１４に示したデバイスの製造
の連続的段階における断面図である。
の連続的段階における断面図である。
【図１１】図１３および図１４に示したデバイスの製造
の連続的段階における断面図である。
の連続的段階における断面図である。
【図１２】図１３および図１４に示したデバイスの製造
の連続的段階における断面図である。
の連続的段階における断面図である。
【図１３】図１および図６に類似の断面図であってデバ
イス内のインダクタを形成する導電性部材を示し、その
デバイスは取扱いを容易にし汚染を最小にする密封多層
構造物であって、図面は図１４に示した線１３−１３に
ついてのものである。
イス内のインダクタを形成する導電性部材を示し、その
デバイスは取扱いを容易にし汚染を最小にする密封多層
構造物であって、図面は図１４に示した線１３−１３に
ついてのものである。
【図１４】図１３に示したデバイスの平面図であって、
コイルを形成する導電性部材の構造を示す。
コイルを形成する導電性部材の構造を示す。
【図１５】キャパシタとインダクタを与える導電性部材
を有するデバイスを形成する工程を示す断面図である。
を有するデバイスを形成する工程を示す断面図である。
【図１６】キャパシタとインダクタを与える導電性部材
を有するデバイスを形成する工程を示す断面図である。
を有するデバイスを形成する工程を示す断面図である。
【図１７】キャパシタとインダクタを与える導電性部材
を有するデバイスを形成する工程を示す断面図である。
を有するデバイスを形成する工程を示す断面図である。
【図１８】図１７に示したデバイスのキャパシタ部分を
提供するために用いる異なる導体構造を示す部分図であ
る。
提供するために用いる異なる導体構造を示す部分図であ
る。
【図１９】図１７に示したデバイスのキャパシタ部分を
提供するために用いる異なる導体構造を示す部分図であ
る。
提供するために用いる異なる導体構造を示す部分図であ
る。
８０ 集積回路構造物 ８２ デバイス・ウェーハまたは基板 ８４ リッド・ウェーハ ８６、８８、９０、９２ ボンドパッド ９６、１１６ 空洞 ９８ ハブ ９９ 表面 １００ 界面 １０２ エアブリッジ構造物 １０１、１０３ 開口または空洞 １０２、１４４ コイルまたは導電性素子 １０４、１０６ 端部 １０８、１１０ バンプボンド １１２ リッド層 １１４ 基板層 １１８、１２０ 表面 １２２ エアブリッジ導体 １２６、 ボンドパッドまたはバンプ １２８、１５０ エッジシール １３０ 溝 １３２、１３４、１４６、１４８、１５２、１５４ ボ
ンドパッド １４０ 基板ウェーハ １４２ リッド・ウェーハ １４９、１４９ 空洞 １５８、１６０、１６２ ボンドパッド １６４ パッド １７０ リッド・ウェーハまたはガラス基板 １７２、１７４ 空洞 １７６ プレートまたはキャパシタ １７８ キャパシタ １８０ インダクタ・コイル
ンドパッド １４０ 基板ウェーハ １４２ リッド・ウェーハ １４９、１４９ 空洞 １５８、１６０、１６２ ボンドパッド １６４ パッド １７０ リッド・ウェーハまたはガラス基板 １７２、１７４ 空洞 １７６ プレートまたはキャパシタ １７８ キャパシタ １８０ インダクタ・コイル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 スティーブン ジェイ．ゴール アメリカ合衆国 フロリダ州 32901，メ ルバーン，イースト アルカディア アヴ ェニュー 312
Claims (10)
- 【請求項１】ガラスウェーハをエッチングして空洞を設
ける工程；前記空洞に金属導体を形成する工程；および
前記ガラスウェーハを集積回路にボンディングしてガラ
スウェーハ内に集積回路を囲う工程から成ることを特徴
とする集積回路上にエアブリッジを形成する方法。 - 【請求項２】前記ガラスウェーハの表面に金属接点を形
成し、該金属接点が空洞内の金属導体に結合され、該空
洞内の金属導体が集積回路に電気的に結合されたさらに
別の接点と整列されることを特徴とする請求項１記載の
方法。 - 【請求項３】空洞がらせん溝から成ることを特徴とする
請求項１または２記載の方法。 - 【請求項４】集積回路を備えた基板；前記集積回路の少
なくとも一部分を囲む空洞を有するガラスウェーハ；前
記空洞内で前記集積回路の囲われた部分の上の金属導
体；および該空洞内のインダクタである金属導体を集積
回路に結合させる金属接点から成ることを特徴とするエ
アブリッジ・エンクロージャを備えた集積回路。 - 【請求項５】空洞がらせん溝から成ることを特徴とする
請求項４記載の集積回路。 - 【請求項６】絶縁リッド・ウェーハの部分を除去して該
リッド・ウェーハの表面に一つ以上の空洞を形成する工
程、該空洞の少なくとも一つの表面に一つ以上の金属リ
ード線を形成する工程、およびリッド・ウェーハを一つ
以上の集積回路から成るデバイス・ウェーハにボンディ
ングさせる工程から成り、前記リッド・ウェーハが二酸
化ケイ素から成り、前記デバイス・ウェーハがケイ素か
ら成ることを特徴とするエアブリッジを有する集積回路
の製造方法。 - 【請求項７】前記リッド・ウェーハの表面に一つ以上の
金属バンプを形成する工程を含み、該金属バンプが前記
少なくとも一つの金属リード線に結合され、インダクタ
を提供するために空洞内に連続金属リード線が形成され
ていることを特徴とする請求項６記載の方法。 - 【請求項８】少なくとも一つの空洞の形成されてキャパ
シタのプレートを提供する金属層があり、リッド・ウェ
ーハをデバイス・ウェーハにボンディングさせる前記少
なくとも一つの空洞を囲む金属エッジシールを含む請求
項１、２、３、６または７記載の方法。 - 【請求項９】絶縁リッド・ウェーハの一部分を除去して
該リッド・ウェーハの表面に少なくとも一つの溝を形成
する工程、該少なくとも一つの溝に金属を充てんする工
程、前記リッド・ウェーハを一つ以上の集積回路から成
るデバイス・ウェーハにボンディングさせる工程、およ
び該リッド・ウェーハの表面に一つ以上の金属バンプを
形成する工程から成り、該金属バンプが前記溝を充てん
する金属に結合され、該溝が連続らせんパターンを有し
てインダクタを形成することを特徴とするエアブリッジ
を有する集積回路の製造方法。 - 【請求項１０】少なくとも２つの溝から成り、各溝が他
の溝から所定の間隔を有し、該溝に金属を充てんしてキ
ャパシタを形成し、該溝が相互に絡み合う、または同心
スパイラルであることを特徴とする請求項８または９記
載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/650,688 US5825092A (en) | 1996-05-20 | 1996-05-20 | Integrated circuit with an air bridge having a lid |
| US08/650688 | 1996-05-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10107201A true JPH10107201A (ja) | 1998-04-24 |
Family
ID=24609887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9129679A Pending JPH10107201A (ja) | 1996-05-20 | 1997-05-20 | リッド・エアブリッジ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5825092A (ja) |
| EP (1) | EP0809289A3 (ja) |
| JP (1) | JPH10107201A (ja) |
| KR (1) | KR970077609A (ja) |
| CN (1) | CN1124651C (ja) |
| TW (1) | TW343352B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518467A (ja) * | 2004-10-29 | 2008-05-29 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 集積回路のパッケージング及び製造 |
| JP2009065042A (ja) * | 2007-09-07 | 2009-03-26 | Mitsubishi Electric Corp | 高周波受動素子およびその製造方法 |
| KR20190046533A (ko) * | 2017-10-26 | 2019-05-07 | 전자부품연구원 | 웨이퍼 레벨 허메틱 패키지 제조방법 |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6222212B1 (en) * | 1994-01-27 | 2001-04-24 | Integrated Device Technology, Inc. | Semiconductor device having programmable interconnect layers |
| US6285070B1 (en) * | 1995-12-22 | 2001-09-04 | Micron Technology, Inc. | Method of forming semiconductor die with integral decoupling capacitor |
| US6563192B1 (en) | 1995-12-22 | 2003-05-13 | Micron Technology, Inc. | Semiconductor die with integral decoupling capacitor |
| FR2748156B1 (fr) * | 1996-04-26 | 1998-08-07 | Suisse Electronique Microtech | Dispositif comprenant deux substrats destines a former un microsysteme ou une partie d'un microsysteme et procede d'assemblage de deux substrats micro-usines |
| FR2765399B1 (fr) * | 1997-06-27 | 2001-12-07 | Sgs Thomson Microelectronics | Dispositif semi-conducteur a moyen d'echanges a distance |
| DE19734509C2 (de) * | 1997-08-08 | 2002-11-07 | Infineon Technologies Ag | Leistungstransistorzelle |
| KR100268906B1 (ko) * | 1997-09-29 | 2000-10-16 | 김영환 | 반도체소자의인덕터제조방법 |
| US6683384B1 (en) * | 1997-10-08 | 2004-01-27 | Agere Systems Inc | Air isolated crossovers |
| EP0915513A1 (en) * | 1997-10-23 | 1999-05-12 | STMicroelectronics S.r.l. | High quality factor, integrated inductor and production method thereof |
| FR2780546B1 (fr) * | 1998-06-29 | 2003-05-16 | Memscap | Circuit integre monolithique comprenant une inductance plane ou un transformateur plan, et procede de fabrication d'un tel circuit |
| FR2785449B1 (fr) * | 1998-10-29 | 2002-11-29 | Commissariat Energie Atomique | Systeme d'assemblage de substrats a zones d'accrochage pourvues de cavites |
| US6534340B1 (en) * | 1998-11-18 | 2003-03-18 | Analog Devices, Inc. | Cover cap for semiconductor wafer devices |
| EP1112592A1 (en) * | 1999-07-10 | 2001-07-04 | Koninklijke Philips Electronics N.V. | Semiconductor device and method of manufacturing same |
| US6759746B1 (en) * | 2000-03-17 | 2004-07-06 | Robert Bruce Davies | Die attachment and method |
| WO2002001638A2 (en) * | 2000-06-30 | 2002-01-03 | Jds Uniphase Corporation | Microelectronic packages including reactive components, and methods of fabricating the same |
| KR100407472B1 (ko) * | 2001-06-29 | 2003-11-28 | 삼성전자주식회사 | 트렌치가 형성된 상부 칩을 구비하는 칩 적층형 패키지소자 및 그 제조 방법 |
| US6744114B2 (en) * | 2001-08-29 | 2004-06-01 | Honeywell International Inc. | Package with integrated inductor and/or capacitor |
| US6617686B2 (en) * | 2002-02-08 | 2003-09-09 | Robert B. Davies | Semiconductor device and method of isolating circuit regions |
| KR100438160B1 (ko) * | 2002-03-05 | 2004-07-01 | 삼성전자주식회사 | 인덕터와 캐패시터를 갖는 소자 및 그의 제작방법 |
| JP4692708B2 (ja) * | 2002-03-15 | 2011-06-01 | Ｄｏｗａメタルテック株式会社 | セラミックス回路基板およびパワーモジュール |
| US6818962B2 (en) * | 2002-10-25 | 2004-11-16 | Omnivision International Holding Ltd | Image sensor having integrated thin film infrared filter |
| KR100447851B1 (ko) * | 2002-11-14 | 2004-09-08 | 삼성전자주식회사 | 반도체장치의 플립칩 방식 측면 접합 본딩 방법 및 이를이용한 ｍｅｍｓ 소자 패키지 및 패키지 방법 |
| JP4291164B2 (ja) | 2004-01-08 | 2009-07-08 | 富士通メディアデバイス株式会社 | 弾性表面波装置 |
| US8981876B2 (en) | 2004-11-15 | 2015-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters having frame elements |
| KR100712517B1 (ko) | 2005-07-14 | 2007-04-30 | 삼성전자주식회사 | 에어 갭 구조를 갖는 반도체 소자의 인터포저 |
| US20070246805A1 (en) * | 2006-04-25 | 2007-10-25 | Ligang Zhang | Multi-die inductor |
| JP2008205422A (ja) * | 2006-07-03 | 2008-09-04 | Nec Electronics Corp | 半導体装置 |
| US8860178B2 (en) * | 2006-07-03 | 2014-10-14 | Renesas Electronics Corporation | Semiconductor device having an inductor |
| US20080131662A1 (en) * | 2006-12-05 | 2008-06-05 | Jordan Larry L | Alignment of a cap to a MEMS wafer |
| US8212155B1 (en) * | 2007-06-26 | 2012-07-03 | Wright Peter V | Integrated passive device |
| US8796904B2 (en) | 2011-10-31 | 2014-08-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer |
| US9243316B2 (en) | 2010-01-22 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method of fabricating piezoelectric material with selected c-axis orientation |
| US8546757B2 (en) * | 2010-04-28 | 2013-10-01 | L-3 Communications Corporation | Pixel structure for microbolometer detector |
| US8865522B2 (en) | 2010-07-15 | 2014-10-21 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
| US8202786B2 (en) | 2010-07-15 | 2012-06-19 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a glass substrate |
| US9029200B2 (en) | 2010-07-15 | 2015-05-12 | Infineon Technologies Austria Ag | Method for manufacturing semiconductor devices having a metallisation layer |
| RU2449263C1 (ru) * | 2010-09-08 | 2012-04-27 | Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" имени С.П. Королева" | Устройство и способ контроля лучистых потоков при наземных тепловакуумных испытаниях космических объектов |
| US8962443B2 (en) | 2011-01-31 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor device having an airbridge and method of fabricating the same |
| US9490771B2 (en) | 2012-10-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and frame |
| US9401692B2 (en) | 2012-10-29 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator having collar structure |
| US9490418B2 (en) | 2011-03-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer |
| JP5640892B2 (ja) * | 2011-05-23 | 2014-12-17 | 三菱電機株式会社 | 半導体装置 |
| JP6056177B2 (ja) * | 2012-04-11 | 2017-01-11 | セイコーエプソン株式会社 | ジャイロセンサー、電子機器 |
| US9385684B2 (en) | 2012-10-23 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator having guard ring |
| DE102014105077B4 (de) * | 2013-04-18 | 2024-01-18 | Infineon Technologies Austria Ag | Verfahren zum Herstellen von Halbleiterbauelementen mit einem Glassubstrat, sowie Halbleiterbauelement |
| DE102014210862B4 (de) * | 2014-06-06 | 2022-10-06 | Robert Bosch Gmbh | Bauteil mit zwei Halbleiter-Bauelementen, zwischen denen mindestens zwei hermetisch dichte Kavernen ausgebildet sind, und Verfahren zum Herstellen einer entsprechenden Bondverbindung zwischen zwei Halbleiter-Bauelementen |
| JP6227580B2 (ja) * | 2015-03-03 | 2017-11-08 | ファナック株式会社 | 板金と樹脂から作製された基板、該基板を備えたモータ、および半田付け方法 |
| CN105261569A (zh) * | 2015-09-02 | 2016-01-20 | 业成光电（深圳）有限公司 | 用于电子装置的绝缘基板的盲孔的制造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3648131A (en) * | 1969-11-07 | 1972-03-07 | Ibm | Hourglass-shaped conductive connection through semiconductor structures |
| JPS562667A (en) * | 1979-06-20 | 1981-01-12 | Hitachi Ltd | Semiconductor device and manufacture thereof |
| JPS5612770A (en) * | 1979-07-11 | 1981-02-07 | Hitachi Ltd | Semiconductor device and its manufacturing device |
| US4675717A (en) * | 1984-10-09 | 1987-06-23 | American Telephone And Telegraph Company, At&T Bell Laboratories | Water-scale-integrated assembly |
| CA1226966A (en) * | 1985-09-10 | 1987-09-15 | Gabriel Marcantonio | Integrated circuit chip package |
| US4807021A (en) * | 1986-03-10 | 1989-02-21 | Kabushiki Kaisha Toshiba | Semiconductor device having stacking structure |
| US5267020A (en) * | 1987-10-06 | 1993-11-30 | Stanford University | Gallium arsenide monolithically integrated sampling head using equivalent time sampling having a bandwidth greater than 100 ghz |
| EP0316799B1 (en) * | 1987-11-13 | 1994-07-27 | Nissan Motor Co., Ltd. | Semiconductor device |
| WO1991013464A1 (en) * | 1990-02-26 | 1991-09-05 | Cray Research, Inc. | Reduced capacitance chip carrier |
| FR2659494B1 (fr) * | 1990-03-09 | 1996-12-06 | Thomson Composants Microondes | Composant semiconducteur de puissance, dont la puce est montee a l'envers. |
| US5319237A (en) * | 1990-03-09 | 1994-06-07 | Thomson Composants Microondes | Power semiconductor component |
| JPH04215458A (ja) * | 1990-12-14 | 1992-08-06 | Mitsubishi Electric Corp | 半導体集積回路装置のエアーブリッジ配線 |
| US5198963A (en) * | 1991-11-21 | 1993-03-30 | Motorola, Inc. | Multiple integrated circuit module which simplifies handling and testing |
| JP2982441B2 (ja) * | 1991-11-29 | 1999-11-22 | 日本電気株式会社 | マイクロ波モノリシック集積回路 |
| WO1994017558A1 (en) * | 1993-01-29 | 1994-08-04 | The Regents Of The University Of California | Monolithic passive component |
| US5366932A (en) * | 1993-04-26 | 1994-11-22 | Harris Corporation | Semi-conductor chip packaging method and semi-conductor chip having interdigitated gate runners with gate bonding pads |
| JP3350152B2 (ja) * | 1993-06-24 | 2002-11-25 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JP3054021B2 (ja) * | 1993-12-27 | 2000-06-19 | 株式会社東芝 | 化合物半導体装置 |
| JP3123343B2 (ja) * | 1994-05-11 | 2001-01-09 | 富士電機株式会社 | 安定化電源装置とその製造方法 |
| JPH0897375A (ja) * | 1994-07-26 | 1996-04-12 | Toshiba Corp | マイクロ波集積回路装置及びその製造方法 |
-
1996
- 1996-05-20 US US08/650,688 patent/US5825092A/en not_active Expired - Lifetime
-
1997
- 1997-04-29 TW TW086105673A patent/TW343352B/zh active
- 1997-04-30 EP EP97107233A patent/EP0809289A3/en not_active Withdrawn
- 1997-05-19 CN CN97111412A patent/CN1124651C/zh not_active Expired - Fee Related
- 1997-05-20 JP JP9129679A patent/JPH10107201A/ja active Pending
- 1997-05-20 KR KR1019970019606A patent/KR970077609A/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008518467A (ja) * | 2004-10-29 | 2008-05-29 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 集積回路のパッケージング及び製造 |
| JP2009065042A (ja) * | 2007-09-07 | 2009-03-26 | Mitsubishi Electric Corp | 高周波受動素子およびその製造方法 |
| KR20190046533A (ko) * | 2017-10-26 | 2019-05-07 | 전자부품연구원 | 웨이퍼 레벨 허메틱 패키지 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970077609A (ko) | 1997-12-12 |
| CN1170961A (zh) | 1998-01-21 |
| EP0809289A3 (en) | 1999-04-21 |
| TW343352B (en) | 1998-10-21 |
| EP0809289A2 (en) | 1997-11-26 |
| US5825092A (en) | 1998-10-20 |
| CN1124651C (zh) | 2003-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5825092A (en) | Integrated circuit with an air bridge having a lid | |
| US6211056B1 (en) | Integrated circuit air bridge structures and methods of fabricating same | |
| US9620390B2 (en) | Method of making a semiconductor device having a functional capping | |
| US5949144A (en) | Pre-bond cavity air bridge | |
| US7510928B2 (en) | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques | |
| JP3396137B2 (ja) | コンデンサおよびその作製方法 | |
| US7820521B2 (en) | Conductive through via structure and process for electronic device carriers | |
| JP3354424B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN112039456B (zh) | 体声波谐振器的封装方法及封装结构 | |
| CN104425453B (zh) | 3dic互连装置和方法 | |
| KR100526445B1 (ko) | 웨이퍼 패시베이션 구조 | |
| US20050104204A1 (en) | Wafer-level package and its manufacturing method | |
| JP2006310726A (ja) | 半導体装置およびその製造方法 | |
| JPH08204117A (ja) | 集積化表面素子間結線を備えた半導体チップおよび電子モジュールとその製作方法 | |
| CN106206499A (zh) | 半导体器件和方法 | |
| US7528478B2 (en) | Semiconductor devices having post passivation interconnections and a buffer layer | |
| KR100691051B1 (ko) | 반도체 디바이스 및 본드 패드 형성 프로세스 | |
| JPH08509841A (ja) | 高い集積密度のための電流接続部分を有する半導体素子 | |
| TW407299B (en) | Semiconductor device and manufacture thereof | |
| JP3123450B2 (ja) | 半導体装置およびその製造方法 | |
| CN106960813A (zh) | 半导体结构及其制造方法 | |
| JP3729680B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4731984B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002217284A (ja) | 半導体装置およびその製造方法 | |
| US6709975B2 (en) | Method of forming inter-metal dielectric |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070123 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070619 |