JPH098687A - 時間記号受信のための同期復調によるスーパーヘテロダイン受信機 - Google Patents
時間記号受信のための同期復調によるスーパーヘテロダイン受信機Info
- Publication number
- JPH098687A JPH098687A JP8178385A JP17838596A JPH098687A JP H098687 A JPH098687 A JP H098687A JP 8178385 A JP8178385 A JP 8178385A JP 17838596 A JP17838596 A JP 17838596A JP H098687 A JPH098687 A JP H098687A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- control loop
- phase control
- pll1
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/161—Multiple-frequency-changing all the frequency changers being connected in cascade
-
- G—PHYSICS
- G04—HOROLOGY
- G04R—RADIO-CONTROLLED TIME-PIECES
- G04R20/00—Setting the time according to the time information carried or implied by the radio signal
- G04R20/08—Setting the time according to the time information carried or implied by the radio signal the radio signal being broadcast from a long-wave call sign, e.g. DCF77, JJY40, JJY60, MSF60 or WWVB
- G04R20/10—Tuning or receiving; Circuits therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J5/00—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner
- H03J5/02—Discontinuous tuning; Selecting predetermined frequencies; Selecting frequency bands with or without continuous tuning in one or more of the bands, e.g. push-button tuning, turret tuner with variable tuning element having a number of predetermined settings and adjustable to a desired one of these settings
- H03J5/0245—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form
- H03J5/0272—Discontinuous tuning using an electrical variable impedance element, e.g. a voltage variable reactive diode, in which no corresponding analogue value either exists or is preset, i.e. the tuning information is only available in a digital form the digital values being used to preset a counter or a frequency divider in a phase locked loop, e.g. frequency synthesizer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Superheterodyne Receivers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 予備同期を必要とせず、障害又は送信機故障
の後に、すぐに再び動作可能であり、かつわずかな増加
費用で種々の送信機周波数の間の切換えを可能にする、
同期復調によるスーパーヘテロダイン受信機を提供す
る。 【解決手段】 入力回路（ＥＳ）、基準源（ｆｑ）から
管理される第１の位相制御ループ（ＰＬＬ１）によって
制御される第１のミクサ（Ｍ１）、バンドパスフィルタ
（Ｂｐ）、及び後に接続された出力回路（ＡＳ）を有す
る直接混合する同期復調器（Ｍ２，ＰＬＬ２）のための
第２のミクサ（Ｍ２）からなり、その際、バンドパスフ
ィルタ（Ｂｐ）が、第２のミクサ（Ｍ２）に中間周波数
（ｆｚ）を供給する、時間記号受信のための同期復調の
方式によるスーパーヘテロダイン受信機において、第２
のミクサ（Ｍ２）の周波数（ｆ２）が、第２の位相制御
ループ（ＰＬＬ２）によって発生され、かつ第２の位相
制御ループ（ＰＬＬ２）の制御信号が、中間周波数（ｆ
ｚ）と第１の位相制御ループ（ＰＬＬ１）の制御信号
（ｕ１）とから形成される。
の後に、すぐに再び動作可能であり、かつわずかな増加
費用で種々の送信機周波数の間の切換えを可能にする、
同期復調によるスーパーヘテロダイン受信機を提供す
る。 【解決手段】 入力回路（ＥＳ）、基準源（ｆｑ）から
管理される第１の位相制御ループ（ＰＬＬ１）によって
制御される第１のミクサ（Ｍ１）、バンドパスフィルタ
（Ｂｐ）、及び後に接続された出力回路（ＡＳ）を有す
る直接混合する同期復調器（Ｍ２，ＰＬＬ２）のための
第２のミクサ（Ｍ２）からなり、その際、バンドパスフ
ィルタ（Ｂｐ）が、第２のミクサ（Ｍ２）に中間周波数
（ｆｚ）を供給する、時間記号受信のための同期復調の
方式によるスーパーヘテロダイン受信機において、第２
のミクサ（Ｍ２）の周波数（ｆ２）が、第２の位相制御
ループ（ＰＬＬ２）によって発生され、かつ第２の位相
制御ループ（ＰＬＬ２）の制御信号が、中間周波数（ｆ
ｚ）と第１の位相制御ループ（ＰＬＬ１）の制御信号
（ｕ１）とから形成される。
Description
【０００１】
【発明の属する技術分野】本発明は、入力回路、基準源
から管理される第１の位相制御ループによって制御され
る第１のミクサ、バンドパスフィルタ、及び後に接続さ
れた出力回路を有する直接混合する同期復調器のための
第２のミクサからなり、その際、バンドパスフィルタ
が、第２のミクサに中間周波数を供給する、時間記号受
信のための同期復調の方式によるスーパーヘテロダイン
受信機に関する。
から管理される第１の位相制御ループによって制御され
る第１のミクサ、バンドパスフィルタ、及び後に接続さ
れた出力回路を有する直接混合する同期復調器のための
第２のミクサからなり、その際、バンドパスフィルタ
が、第２のミクサに中間周波数を供給する、時間記号受
信のための同期復調の方式によるスーパーヘテロダイン
受信機に関する。
【０００２】
【従来の技術】刊行物、ドイツ連邦共和国特許出願公開
第４１２５９９５号明細書に、同期復調の方式にしたが
って動作するスーパーヘテロダイン受信機が記載されて
いる。これにおいて予備同期段階において制御可能な発
振器装置は、第１の制御ループを介して基準周波数源に
より、通常は周波数３２７６８Ｈｚを有する自律の水晶
時計の発振器により発振器周波数の目標値に予備同期化
される。その後、第２の制御ループへの切換えによって
受信された有効信号に同期化される。同期復調の際に周
波数選択は、（水晶）バンドパスフィルタの代わりに後
続のローパスフィルタによって行なわれる。ドイツ連邦
共和国特許出願公開第４１２５９９５号明細書によれ
ば、受信信号は、まず中間周波数に変換され、発振器信
号によるアンテナ信号の不所望の妨害作用を防止するよ
うにする。
第４１２５９９５号明細書に、同期復調の方式にしたが
って動作するスーパーヘテロダイン受信機が記載されて
いる。これにおいて予備同期段階において制御可能な発
振器装置は、第１の制御ループを介して基準周波数源に
より、通常は周波数３２７６８Ｈｚを有する自律の水晶
時計の発振器により発振器周波数の目標値に予備同期化
される。その後、第２の制御ループへの切換えによって
受信された有効信号に同期化される。同期復調の際に周
波数選択は、（水晶）バンドパスフィルタの代わりに後
続のローパスフィルタによって行なわれる。ドイツ連邦
共和国特許出願公開第４１２５９９５号明細書によれ
ば、受信信号は、まず中間周波数に変換され、発振器信
号によるアンテナ信号の不所望の妨害作用を防止するよ
うにする。
【０００３】予備同期段階において受信機の受信周波数
を、基準周波数によってできるだけ正確に目標値にする
ため、高価な分周器が必要である。集積回路における費
用と所要面積、及び電流需要は、その際不利に作用す
る。受信機が複数の受信周波数に対して考慮される場
合、この時制御のための費用はさらに増加するので、こ
の欠点は厳しくなる。集積スイッチ回路の製造の際の比
較的粗い公差の結果、予備同期のために大きなロックイ
ン範囲が必要である。それに対して有効信号のためには
Ｓ／Ｎ比の理由により著しく小さなロックイン範囲が設
けられる。しかしこのことは、送信機の短期的な故障又
は妨害の際、ほとんどの場合同期が失われ、かつ改めて
予備同期を行なうことによって受信準備状態を再構成し
なければならないという欠点を有する。
を、基準周波数によってできるだけ正確に目標値にする
ため、高価な分周器が必要である。集積回路における費
用と所要面積、及び電流需要は、その際不利に作用す
る。受信機が複数の受信周波数に対して考慮される場
合、この時制御のための費用はさらに増加するので、こ
の欠点は厳しくなる。集積スイッチ回路の製造の際の比
較的粗い公差の結果、予備同期のために大きなロックイ
ン範囲が必要である。それに対して有効信号のためには
Ｓ／Ｎ比の理由により著しく小さなロックイン範囲が設
けられる。しかしこのことは、送信機の短期的な故障又
は妨害の際、ほとんどの場合同期が失われ、かつ改めて
予備同期を行なうことによって受信準備状態を再構成し
なければならないという欠点を有する。
【０００４】
【発明が解決しようとする課題】本発明の課題は、予備
同期を必要とせず、障害又は送信機故障の後に、すぐに
再び動作可能であり、かつわずかな増加費用で種々の送
信機周波数の間の切換えを可能にする、同期復調による
スーパーヘテロダイン受信機を提供することにある。
同期を必要とせず、障害又は送信機故障の後に、すぐに
再び動作可能であり、かつわずかな増加費用で種々の送
信機周波数の間の切換えを可能にする、同期復調による
スーパーヘテロダイン受信機を提供することにある。
【０００５】
【課題を解決するための手段】この解決は、次のように
して行なわれる。すなわち第２のミクサの周波数が、第
２の位相制御ループによって発生され、かつ第２の位相
制御ループの制御信号が、中間周波数と第１の位相制御
ループの制御信号とから形成される。それにより、入力
段、基準水晶源から管理される第１の切換え可能な位相
制御ループによって制御される第１のミクサ、発生され
た中間周波数のためのバンドパスフィルタ、及び後に接
続された出力回路を有する直接混合する同期復調器のた
めの第２のミクサからなり、その際、第２のミクサの周
波数が、第２の位相制御ループによって発生され、かつ
第２の位相制御ループの制御信号が、第１の位相制御ル
ープの制御信号によって形成される、時間記号受信のた
めの同期復調の方式によるスーバーヘテロダイン受信機
が記載される。
して行なわれる。すなわち第２のミクサの周波数が、第
２の位相制御ループによって発生され、かつ第２の位相
制御ループの制御信号が、中間周波数と第１の位相制御
ループの制御信号とから形成される。それにより、入力
段、基準水晶源から管理される第１の切換え可能な位相
制御ループによって制御される第１のミクサ、発生され
た中間周波数のためのバンドパスフィルタ、及び後に接
続された出力回路を有する直接混合する同期復調器のた
めの第２のミクサからなり、その際、第２のミクサの周
波数が、第２の位相制御ループによって発生され、かつ
第２の位相制御ループの制御信号が、第１の位相制御ル
ープの制御信号によって形成される、時間記号受信のた
めの同期復調の方式によるスーバーヘテロダイン受信機
が記載される。
【０００６】それにより予備同期のないスーパーヘテロ
ダイン受信機が実現され、このスーパーヘテロダイン受
信機は、完全な集積化可能性及び複数の時間記号送信機
の受信可能性（多範囲受信）の点で優れている。
ダイン受信機が実現され、このスーパーヘテロダイン受
信機は、完全な集積化可能性及び複数の時間記号送信機
の受信可能性（多範囲受信）の点で優れている。
【０００７】有利な変形は、特許請求の範囲第２ないし
１５項に示されている。
１５項に示されている。
【０００８】
【発明の実施の形態】次に本発明を、図１及び２に関連
して実施例により説明する。
して実施例により説明する。
【０００９】図１は、本発明による回路をブロック図で
示している。時間記号信号は、アンテナを介して受信さ
れ、かつ入力回路ＥＳに転送される。信号は、ここから
第１のミクサＭ１に達し、ここにおいて第１の位相制御
ループＰＬＬ１により形成される周波数ｆ１だけ変換さ
れ、その際、位相制御ループＰＬＬ１自体は、基準源ｆ
ｑにより管理される。バンドパスフィルタＢＰによる後
続のバンドパスフィルタ処理により、中間周波数信号ｆ
ｚが得られる。これは、第２のミクサＭ２において同期
復調され、かつ出力回路ＡＳに転送される。同期復調の
ために第２の位相制御ループＰＬＬ２は、第２のミクサ
Ｍ２に供給する出力周波数ｆ２＝ｆｚを発生し、この出
力周波数は、中間周波数ｆｚと同期化されている。同期
の構成を容易にし、かつ困難な受信条件にわたってこれ
を維持するため、第２の位相制御ループＰＬＬ２の制御
信号に、第１の位相制御ループＰＬＬ１の制御信号ｕ１
の抵抗ＲＫによって重み付けされた一部が付け加えられ
る（その際、重み付けは、同様に別の方法によって、例
えば面積比を介して行なうことができる）。制御信号ｕ
１の重み付けした部分をバンドパスフィルタＢＰに供給
することも考慮されている。このことは、とくにバンド
パスフィルタＢＰが、第２の位相制御ループの制御され
た発振器と同様な回路技術的手段によって構成されてお
り、かつ同様に制御することができるときに、目的に合
っている。
示している。時間記号信号は、アンテナを介して受信さ
れ、かつ入力回路ＥＳに転送される。信号は、ここから
第１のミクサＭ１に達し、ここにおいて第１の位相制御
ループＰＬＬ１により形成される周波数ｆ１だけ変換さ
れ、その際、位相制御ループＰＬＬ１自体は、基準源ｆ
ｑにより管理される。バンドパスフィルタＢＰによる後
続のバンドパスフィルタ処理により、中間周波数信号ｆ
ｚが得られる。これは、第２のミクサＭ２において同期
復調され、かつ出力回路ＡＳに転送される。同期復調の
ために第２の位相制御ループＰＬＬ２は、第２のミクサ
Ｍ２に供給する出力周波数ｆ２＝ｆｚを発生し、この出
力周波数は、中間周波数ｆｚと同期化されている。同期
の構成を容易にし、かつ困難な受信条件にわたってこれ
を維持するため、第２の位相制御ループＰＬＬ２の制御
信号に、第１の位相制御ループＰＬＬ１の制御信号ｕ１
の抵抗ＲＫによって重み付けされた一部が付け加えられ
る（その際、重み付けは、同様に別の方法によって、例
えば面積比を介して行なうことができる）。制御信号ｕ
１の重み付けした部分をバンドパスフィルタＢＰに供給
することも考慮されている。このことは、とくにバンド
パスフィルタＢＰが、第２の位相制御ループの制御され
た発振器と同様な回路技術的手段によって構成されてお
り、かつ同様に制御することができるときに、目的に合
っている。
【００１０】次に図２によりブロック図の回路的な構成
を説明する。
を説明する。
【００１１】アンテナＡＮＴによって受取られた無線受
信信号は、調節可能な増幅度を有する制御可能な増幅器
ＡＭＰにおいて増幅され、かつ中間周波数位置に変換す
るために第１のミクサＭ１に供給される。そのために必
要なヘテロダイン信号ｆ１は、第１の位相制御ループＰ
ＬＬ１において発生される。位相制御ループＰＬＬ１
は、制御可能な発振器ＶＣＯ１からなり、この発振器の
制御信号ｕ１は、加算器Ａ１から取出され、この加算器
は、位相比較器ＰＤからループフィルタＬＦ１を介して
１つの信号を受取り、かつ切換え可能な源ＳＷ１から呼
出し値ｖとして第２の信号を受取る。位相比較器ＰＤの
第１の入力端子は、分周器ＤＩＶ１を介して制御可能な
発振器ＶＣＯ１の出力端子に接続されており、この分周
器は、なるべく分周比１及び２に設定することができ
る。位相比較器ＰＤの第２の入力端子の前に、同様に同
じ特性を有する分周器ＤＩＶ２が接続されており、この
分周器は、基準源Ｑから供給を受ける。
信信号は、調節可能な増幅度を有する制御可能な増幅器
ＡＭＰにおいて増幅され、かつ中間周波数位置に変換す
るために第１のミクサＭ１に供給される。そのために必
要なヘテロダイン信号ｆ１は、第１の位相制御ループＰ
ＬＬ１において発生される。位相制御ループＰＬＬ１
は、制御可能な発振器ＶＣＯ１からなり、この発振器の
制御信号ｕ１は、加算器Ａ１から取出され、この加算器
は、位相比較器ＰＤからループフィルタＬＦ１を介して
１つの信号を受取り、かつ切換え可能な源ＳＷ１から呼
出し値ｖとして第２の信号を受取る。位相比較器ＰＤの
第１の入力端子は、分周器ＤＩＶ１を介して制御可能な
発振器ＶＣＯ１の出力端子に接続されており、この分周
器は、なるべく分周比１及び２に設定することができ
る。位相比較器ＰＤの第２の入力端子の前に、同様に同
じ特性を有する分周器ＤＩＶ２が接続されており、この
分周器は、基準源Ｑから供給を受ける。
【００１２】第１のミクサＭ１は、増幅された入力信号
ｆｅを中間周波数信号ｆｚに移し、この中間周波数信号
は、バンドパスフィルタＢＰにおいてフィルタ処理され
る。その後、中間周波数信号ｆｚは、第２のミクサＭ２
において適正位相のヘテロダイン信号ｆ２と混合するこ
とによって同期復調される（検波）。第２の位相制御ル
ープＰＬＬ２は、このヘテロダイン信号ｆ２を発生す
る。
ｆｅを中間周波数信号ｆｚに移し、この中間周波数信号
は、バンドパスフィルタＢＰにおいてフィルタ処理され
る。その後、中間周波数信号ｆｚは、第２のミクサＭ２
において適正位相のヘテロダイン信号ｆ２と混合するこ
とによって同期復調される（検波）。第２の位相制御ル
ープＰＬＬ２は、このヘテロダイン信号ｆ２を発生す
る。
【００１３】第２の位相制御ループＰＬＬ２は、制御可
能な発振器ＶＣＯ２からなる。制御可能な発振器ＶＣＯ
２は、２つの出力端子を有し、これら出力端子は、９０
゜だけシフトされた２つの出力信号ｆ２、ｆ２’を供給
する。このことは、後続の分周器ＤＩＶ３によって達成
することもできる。発振器ＶＣＯ２の制御信号ｕ２は、
加算器Ａ２から取出される。この加算器Ａ２は、位相比
較器Ｍ３からループフィルタＬＦ２を介して信号ｓ２
を、かつ制御信号ｕ１の重み付けされた一部ｕ１’を受
取る。位相比較器Ｍ３の第１の入力端子は、制御可能な
発振器ＶＣＯ２の第２の出力端子に接続されている。位
相比較器Ｍ３の第２の入力端子は、バンドバスフィルタ
ＢＰの出力端子に接続されている。
能な発振器ＶＣＯ２からなる。制御可能な発振器ＶＣＯ
２は、２つの出力端子を有し、これら出力端子は、９０
゜だけシフトされた２つの出力信号ｆ２、ｆ２’を供給
する。このことは、後続の分周器ＤＩＶ３によって達成
することもできる。発振器ＶＣＯ２の制御信号ｕ２は、
加算器Ａ２から取出される。この加算器Ａ２は、位相比
較器Ｍ３からループフィルタＬＦ２を介して信号ｓ２
を、かつ制御信号ｕ１の重み付けされた一部ｕ１’を受
取る。位相比較器Ｍ３の第１の入力端子は、制御可能な
発振器ＶＣＯ２の第２の出力端子に接続されている。位
相比較器Ｍ３の第２の入力端子は、バンドバスフィルタ
ＢＰの出力端子に接続されている。
【００１４】その代わりにバンドパスフィルタＢＰが、
互いに９０゜だけ位相シフトされた２つの信号のために
２つの出力端子を装備していてもよく、一方制御可能な
発振器ＶＣＯ２は、１つの出力端子しか持たない。
互いに９０゜だけ位相シフトされた２つの信号のために
２つの出力端子を装備していてもよく、一方制御可能な
発振器ＶＣＯ２は、１つの出力端子しか持たない。
【００１５】制御信号ｕ１’は、抵抗ＲＫ又はその他の
方法で重み付けすることによって、第１の位相制御ルー
プＰＬＬＩの制御信号ｕ１から形成される。信号値に対
して電圧が考慮されている場合、ｕ１’は、ｕ１から切
換え可能な分圧器ＳＷ２を介して形成することができ
る。考慮された受信周波数に応じて、後でなお詳細に説
明するように、分周器ＤＩＶ１及びＤＩＶ２、切換え可
能な源ＳＷ１及び切換え可能な分圧器ＳＷ２の切換え
は、互いに並列に行なわれる。
方法で重み付けすることによって、第１の位相制御ルー
プＰＬＬＩの制御信号ｕ１から形成される。信号値に対
して電圧が考慮されている場合、ｕ１’は、ｕ１から切
換え可能な分圧器ＳＷ２を介して形成することができ
る。考慮された受信周波数に応じて、後でなお詳細に説
明するように、分周器ＤＩＶ１及びＤＩＶ２、切換え可
能な源ＳＷ１及び切換え可能な分圧器ＳＷ２の切換え
は、互いに並列に行なわれる。
【００１６】ミクサＭ２の出力信号ｆ０は、信号振幅に
相応して後続のローパスフィルタＬＰＦにおいて不所望
の信号成分を取り除かれた直流成分を含む。ロックされ
ていない動作の場合、ミキサＭ２が、増幅度制御を維持
する直流成分を送出しないとき、増幅度制御を維持する
ため、ローパスフィルタＬＰＦに整流器又は絶対値形成
器ＲＥＣが付加されている。種々の期間の振幅低下から
なる時間情報は、シュミットトリガ特性を有する回路Ｓ
Ｔにおいて２値データ信号に変形され、かつデコーダＤ
ＥＣにおいて復号化される。
相応して後続のローパスフィルタＬＰＦにおいて不所望
の信号成分を取り除かれた直流成分を含む。ロックされ
ていない動作の場合、ミキサＭ２が、増幅度制御を維持
する直流成分を送出しないとき、増幅度制御を維持する
ため、ローパスフィルタＬＰＦに整流器又は絶対値形成
器ＲＥＣが付加されている。種々の期間の振幅低下から
なる時間情報は、シュミットトリガ特性を有する回路Ｓ
Ｔにおいて２値データ信号に変形され、かつデコーダＤ
ＥＣにおいて復号化される。
【００１７】整流器ＲＥＣの出力端子における整流され
た信号ｕ０から周知のように補助回路ＡＧＣにおいて、
制御可能な増幅器ＡＭＰを調節するための制御電圧ｇが
形成される。
た信号ｕ０から周知のように補助回路ＡＧＣにおいて、
制御可能な増幅器ＡＭＰを調節するための制御電圧ｇが
形成される。
【００１８】図２による実施例において考慮された受信
周波数（４０ｋＨｚ、６０ｋＨｚ及び７７．５ｋＨｚ）
に対して、相応して３つの中間周波数が発生される。ほ
ぼ５ｋＨｚの範囲における中間周波数の値が求められ
る。なぜならこれは、影像周波数抑圧とバンドパスフィ
ルタＢＰの選択度との間の良好な妥協をなしているから
である。第１の位相制御ループＰＬＬ１の分周器ＤＩＶ
１及びＤＩＶ２及び切換え可能な源ＳＷ１は、所望の受
信周波数に依存して調節される。しかし制御された発振
器ＶＣＯ１の周波数は、基準周波数ｆｑと分周比によっ
て決まるだけでなく、呼出し値ｖによっても決まり、こ
の呼出し値は、切換えスイッチＳＷ１によって調節さ
れ、かつこの呼出し値は、奇数次高調波へのロックを引
起こすことができる。例えば７７．５ｋＨｚの第１の受
信周波数に対して、第１の分周器ＤＩＶ１は分周比１
に、第２の分周器ＤＩＶ２は分周比２に設定され、かつ
切換え可能な源ＳＷ１の呼出し値ｖは、制御可能な発振
器ＶＣＯ１を近似的に半分の基準周波数ｆｑ／２の第５
高調波にに設定することが考えられている。それにより
この設定は、制御された発振器ｖＣＯ１の目標周波数８
１．９２ｋＨｚへのロックを引起こす。
周波数（４０ｋＨｚ、６０ｋＨｚ及び７７．５ｋＨｚ）
に対して、相応して３つの中間周波数が発生される。ほ
ぼ５ｋＨｚの範囲における中間周波数の値が求められ
る。なぜならこれは、影像周波数抑圧とバンドパスフィ
ルタＢＰの選択度との間の良好な妥協をなしているから
である。第１の位相制御ループＰＬＬ１の分周器ＤＩＶ
１及びＤＩＶ２及び切換え可能な源ＳＷ１は、所望の受
信周波数に依存して調節される。しかし制御された発振
器ＶＣＯ１の周波数は、基準周波数ｆｑと分周比によっ
て決まるだけでなく、呼出し値ｖによっても決まり、こ
の呼出し値は、切換えスイッチＳＷ１によって調節さ
れ、かつこの呼出し値は、奇数次高調波へのロックを引
起こすことができる。例えば７７．５ｋＨｚの第１の受
信周波数に対して、第１の分周器ＤＩＶ１は分周比１
に、第２の分周器ＤＩＶ２は分周比２に設定され、かつ
切換え可能な源ＳＷ１の呼出し値ｖは、制御可能な発振
器ＶＣＯ１を近似的に半分の基準周波数ｆｑ／２の第５
高調波にに設定することが考えられている。それにより
この設定は、制御された発振器ｖＣＯ１の目標周波数８
１．９２ｋＨｚへのロックを引起こす。
【００１９】発振器ＶＣＯ１が基本波にロックする６０
ｋＨｚの第２の受信周波数に対して、第１の分周器ＤＩ
Ｖ１は分周比２に、第２の分周器ＤＩＶ２は分周比１に
設定される。制御可能な発振器ＶＣＯ１は、これら条件
において２倍の基準周波数２＊ｆｑ＝６５．５３６ｋＨ
ｚに設定され、このことは、切換え可能な源ＳＷ１の呼
出し値ｖの適当な選択によって引起こされる。
ｋＨｚの第２の受信周波数に対して、第１の分周器ＤＩ
Ｖ１は分周比２に、第２の分周器ＤＩＶ２は分周比１に
設定される。制御可能な発振器ＶＣＯ１は、これら条件
において２倍の基準周波数２＊ｆｑ＝６５．５３６ｋＨ
ｚに設定され、このことは、切換え可能な源ＳＷ１の呼
出し値ｖの適当な選択によって引起こされる。
【００２０】４０ｋＨｚの第３の受信周波数は、第１の
分周器ＤＩＶ１及び第２の分周器ＤＩＶ２の分周比１へ
の設定を必要とする。制御可能な発振器ＶＣＯ１を基準
周波数ｆｑ自体に設定する切換え可能な源ＳＷ１の呼出
し値の選択の際、目標周波数３２．７６８ｋＨｚへのロ
ックが達成される。
分周器ＤＩＶ１及び第２の分周器ＤＩＶ２の分周比１へ
の設定を必要とする。制御可能な発振器ＶＣＯ１を基準
周波数ｆｑ自体に設定する切換え可能な源ＳＷ１の呼出
し値の選択の際、目標周波数３２．７６８ｋＨｚへのロ
ックが達成される。
【００２１】外部基準周波数ｆｑにより位相制御ループ
を介して第１の発振器ＶＣＯ１を設定することは、集積
化において典型的な公差に関係なくその周波数ｆ１を確
保する。目標値からの偏差は、基準周波数が相違すると
き、又は位相制御ループがロックしないときにしか起こ
り得ず、このことは、機能障害を意味する。しかし制御
された発振器ＶＣＯ１の制御信号ｕ１は、その精密な調
節の後、ＩＣ素子の公差に依存する。しかし同種の構成
においてあらゆる発振器及びフィルタは同様に公差を有
するので、基準信号ｕ１は、その他の選択機能ユニット
の設定のために基準として利用することができる。例え
ば相互コンダクタンス制御の際に比較的正確に実現する
ことができる直線制御関数を前提とした場合、制御信号
ｕ１に連結された機能ユニットは、分圧器又は増幅器を
介して基準周波数ｆ１の数分の１又は数倍に設定するこ
とができる。この時偏差は、なお集積回路内の相対公差
の枠内においてしか生じず、これら公差は、絶対的なも
のよりほぼ２桁小さいことができる。制御可能な発振器
ＶＣＯ２のプリセットのため、このことは、この発振器
が、比較的正確にその目標周波数に設定することがで
き、かつ第２の位相制御ループＰＬＬ２が、小さなロッ
クイン範囲しか必要ないということを表している。それ
によりシステムが、受信周波数の近くにある妨害周波数
にロックインされることがあることは回避される。
を介して第１の発振器ＶＣＯ１を設定することは、集積
化において典型的な公差に関係なくその周波数ｆ１を確
保する。目標値からの偏差は、基準周波数が相違すると
き、又は位相制御ループがロックしないときにしか起こ
り得ず、このことは、機能障害を意味する。しかし制御
された発振器ＶＣＯ１の制御信号ｕ１は、その精密な調
節の後、ＩＣ素子の公差に依存する。しかし同種の構成
においてあらゆる発振器及びフィルタは同様に公差を有
するので、基準信号ｕ１は、その他の選択機能ユニット
の設定のために基準として利用することができる。例え
ば相互コンダクタンス制御の際に比較的正確に実現する
ことができる直線制御関数を前提とした場合、制御信号
ｕ１に連結された機能ユニットは、分圧器又は増幅器を
介して基準周波数ｆ１の数分の１又は数倍に設定するこ
とができる。この時偏差は、なお集積回路内の相対公差
の枠内においてしか生じず、これら公差は、絶対的なも
のよりほぼ２桁小さいことができる。制御可能な発振器
ＶＣＯ２のプリセットのため、このことは、この発振器
が、比較的正確にその目標周波数に設定することがで
き、かつ第２の位相制御ループＰＬＬ２が、小さなロッ
クイン範囲しか必要ないということを表している。それ
によりシステムが、受信周波数の近くにある妨害周波数
にロックインされることがあることは回避される。
【００２２】制御信号が、電圧の形で存在する場合、図
２は、切換え可能な分圧器ＳＷ２による重み付けを示し
ている。設定された受信周波数に応じて、抵抗Ｒ１ない
しＲ３が、抵抗ＲＫに対して直列に接続され、かつかく
してバンドパスフィルタＢＰの中心周波数を制御するた
め及び制御可能な発振器ＶＣＯ２をプリセットするため
に制御信号ｕ１’が発生される。
２は、切換え可能な分圧器ＳＷ２による重み付けを示し
ている。設定された受信周波数に応じて、抵抗Ｒ１ない
しＲ３が、抵抗ＲＫに対して直列に接続され、かつかく
してバンドパスフィルタＢＰの中心周波数を制御するた
め及び制御可能な発振器ＶＣＯ２をプリセットするため
に制御信号ｕ１’が発生される。
【図１】本発明による受信機のブロック回路図である。
【図２】図１による実施例の回路図である。
ＥＳ 入力回路 ＡＳ 出力回路 Ｍ１ ミクサ Ｍ２ ミクサ ＰＬＬ１ 位相制御ループ ＰＬＬ２ 位相制御ループ Ｂｐ バンドパスフィルタ ｆｑ 基準源 ｆｚ 中間周波数 ｆ２ 周波数 ｕ１ 制御信号 ｐ１ 出力信号 ＰＤ 位相比較器 ｖ 呼出し値 ＤＩＶ１ 分周器 ＤＩＶ２ 分周器 ＤＵＶ３ 分周器 ＯＳＺ 発振器 ＶＣＯ１ 制御された発振器 ＶＣＯ２ 制御された発振器
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マテイアス・アイヒン ドイツ連邦共和国ハイルブロン・フエルデ イシユトラーセ51
Claims (15)
- 【請求項１】 入力回路（ＥＳ）、基準源（ｆｑ）から
管理される第１の位相制御ループ（ＰＬＬ１）によって
制御される第１のミクサ（Ｍ１）、バンドパスフィルタ
（Ｂｐ）、及び後に接続された出力回路（ＡＳ）を有す
る直接混合する同期復調器（Ｍ２，ＰＬＬ２）のための
第２のミクサ（Ｍ２）からなり、その際、バンドパスフ
ィルタ（Ｂｐ）が、第２のミクサ（Ｍ２）に中間周波数
（ｆｚ）を供給する、時間記号受信のための同期復調の
方式によるスーパーヘテロダイン受信機において、第２
のミクサ（Ｍ２）の周波数（ｆ２）が、第２の位相制御
ループ（ＰＬＬ２）によって発生され、かつ第２の位相
制御ループ（ＰＬＬ２）の制御信号が、中間周波数（ｆ
ｚ）と第１の位相制御ループ（ＰＬＬ１）の制御信号
（ｕ１）とから形成されることを特徴とする、時間記号
受信のための同期復調の方式によるスーパーヘテロダイ
ン受信機。 - 【請求項２】 第１の位相制御ループ（ＰＬＬ１）にお
いて制御信号（ｕ１）が、呼出し値（ｖ）及び位相比較
器（ＰＤ）の出力信号（ｐ１）とから形成されることを
特徴とする、請求項１記載のスーパーヘテロダイン受信
機。 - 【請求項３】 呼出し値（ｖ）が、受信周波数に応じて
切換えられ又は制御されることを特徴とする、請求項２
記載のスーパーヘテロダイン受信機。 - 【請求項４】 第２の位相制御ループ（ＰＬＬ２）が、
２つの出力端子を備えた制御された発振器（ＶＣＯ２）
を有し、これら出力端子が、９０゜だけシフトされた２
つの出力信号（ｆ２，ｆ２’）を供給することを特徴と
する、請求項１ないし３の１つに記載のスーパーヘテロ
ダイン受信機。 - 【請求項５】 制御された発振器（ＶＣＯ２）が、１次
発振器（ＯＳＺ）及びその後に接続された分周器（ＤＩ
Ｖ３）からなり、かつ分周器（ＤＵＶ３）が、９０゜だ
けシフトされた２つの出力信号（ｆ２，ｆ２’）を供給
する２つの出力端子を有することを特徴とする、請求項
４記載のスーパーヘテロダイン受信機 - 【請求項６】 制御された発振器（ＶＣＯ２）の第１の
出力端子（ｆ２）が、第２のミクサ（Ｍ２）に接続さ
れ、かつ制御された発振器（ＶＣＯ２）の第２の出力端
子（ｆ２’）が、第２の位相制御ループ（ＰＬＬ２）の
位相比較器（Ｍ３）に接続されていることを特徴とす
る、請求項４又は５記載のスーパーヘテロダイン受信
機。 - 【請求項７】 第１の位相制御ループ（ＰＬＬ１）の制
御信号（ｕ１）から、分圧又は増幅及び／又は切換えに
よって重み付けされた制御信号（ｕ１’）が形成される
ことを特徴とする、請求項１ないし６の１つに記載のス
ーパーヘテロダイン受信機。 - 【請求項８】 加算回路（Ａ２）が設けられており、こ
の加算回路の第１の入力端子が、第２の位相制御ループ
（ＰＬＬ２）の位相検出器（Ｍ３）の出力信号（ｐ２，
ｓ２）を受取り、かつこの加算回路の第２の入力端子
が、第１の位相制御ループ（ＰＬＬ１）の重み付けされ
た制御信号（ｕ１’）を受取り、かつこの加算回路の出
力端子（ｕ２）が、発振器（ＶＣＯ２）の制御入力端子
に接続されていることを特徴とする、請求項６記載のス
ーパーヘテロダイン受信機。 - 【請求項９】 バンドパスフィルタ（ＢＰ）の中心周波
数が、電子的に制御可能であることを特徴とする、請求
項１ないし８の１つに記載のスーパーヘテロダイン受信
機。 - 【請求項１０】 バンドパスフィルタ（ＢＰ）の中心周
波数が、第１の位相制御ループ（ＰＬＬ１）の重み付け
された制御信号（ｕ１’）によって制御されることを特
徴とする、請求項９記載のスーパーヘテロダイン受信
機。 - 【請求項１１】 第１の位相制御ループ（ＰＬＬ１）の
制御された発振器（ＶＣＯ１）の出力端子（ｆ１）が、
第１の分周器（ＤＩＶ１）の入力端子に接続されてお
り、この分周器が、分周比１及び２に切換えることがで
き、かつこの分周器の出力端子（ｆｔ１）が、位相比較
器（ＰＤ）の第１の入力端子に接続されていることを特
徴とする、請求項１ないし１０の１つに記載のスーパー
ヘテロダイン受信機。 - 【請求項１２】 第１の位相制御ループ（ＰＬＬ１）の
基準周波数（Ｑ）の出力端子（ｆｑ）が、第２の分周器
（ＤＩＶ２）の入力端子に接続されており、この分周器
が、分周比１及び２に切換えることができ、かつこの分
周器の出力端子（ｆｔ２）が、位相比較器（ＰＤ）の第
２の入力端子に接続されていることを特徴とする、請求
項１１記載のスーパーヘテロダイン受信機。 - 【請求項１３】 ７７．５ｋＨｚの受信周波数（ｆｅ）
の際の第１の位相制御ループ（ＰＬＬ１）の出力信号
（ｆ１）が、値８１．９２ｋＨｚを有し、第１の分周器
（ＤＩＶ１）が分周比１に、かつ第２の分周器（ＤＩＶ
２）が分周比２に設定されていることを特徴とする、請
求項１２記載のスーパーヘテロダィン受信機。 - 【請求項１４】 ６０ｋＨｚの受信周波数（ｆｅ）の際
の第１の位相制御ループ（ＰＬＬ１）のヘテロダイン信
号（ｆ１）が、値６５．５３６ｋＨｚを有し、第１の分
周器（ＤＩＶ１）が分周比２に、かつ第２の分周器（Ｄ
ＩＶ２）が分周比１に設定されていることを特徴とす
る、請求項１２記載のスーパーヘテロダイン受信機。 - 【請求項１５】 ４０ｋＨｚの受信周波数（ｆｅ）の際
の第１の位相制御ループ（ＰＬＬ１）のヘテロダイン信
号（ｆ１）が、値３２．７６８ｋＨｚを有し、第１の分
周器（ＤＩＶ１）が分周比１に、かつ第２の分周器（Ｄ
ＩＶ２）が分周比１に設定されていることを特徴とす
る、請求項１２記載のスーパーヘテロダイン受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19521908.2 | 1995-06-16 | ||
| DE19521908A DE19521908B4 (de) | 1995-06-16 | 1995-06-16 | Überlagerungsempfänger mit Synchrondemodulation für den Zeitzeichenempfang |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH098687A true JPH098687A (ja) | 1997-01-10 |
Family
ID=7764520
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8178385A Pending JPH098687A (ja) | 1995-06-16 | 1996-06-05 | 時間記号受信のための同期復調によるスーパーヘテロダイン受信機 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5930697A (ja) |
| EP (1) | EP0749055A3 (ja) |
| JP (1) | JPH098687A (ja) |
| DE (1) | DE19521908B4 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490441B1 (en) | 1999-04-21 | 2002-12-03 | Nec Corporation | Tuning circuit device with built-in band pass integrated on semiconductor substrate together with PLL circuit |
| JP2006242708A (ja) * | 2005-03-02 | 2006-09-14 | Citizen Watch Co Ltd | 電子時計 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10276105A (ja) * | 1997-03-28 | 1998-10-13 | Sanyo Electric Co Ltd | Ｒｄｓ信号復調回路 |
| GB2328814B (en) * | 1997-09-02 | 2001-09-26 | Sony Uk Ltd | Variable bandwidth filter |
| DE19910415B4 (de) * | 1999-03-10 | 2010-12-09 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Abstimmen eines ersten Oszillators mit einem zweiten Oszillator |
| JP3727206B2 (ja) * | 1999-11-11 | 2005-12-14 | Ｎｅｃエレクトロニクス株式会社 | クロック乗換回路及びその方法 |
| EP1426839B1 (en) * | 2001-09-10 | 2012-02-01 | Citizen Holdings Co., Ltd. | Radio corrected clock |
| HK1050114A2 (en) * | 2002-04-04 | 2003-05-16 | Idt Lcd Holding Bvi Ltd | Radio control clock |
| US7447491B2 (en) * | 2003-06-06 | 2008-11-04 | Silicon Laboratories Inc. | Multi-tuner integrated circuit architecture utilizing frequency isolated local oscillators and associated method |
| US7190943B2 (en) * | 2003-09-16 | 2007-03-13 | Microtune (Texas), L.P. | System and method for frequency translation with harmonic suppression using mixer stages |
| US7164899B2 (en) * | 2003-09-16 | 2007-01-16 | Microtune (Texas), L.P. | System and method for frequency translation with harmonic suppression using mixer stages |
| US7333467B2 (en) * | 2003-12-08 | 2008-02-19 | Atmel Germany Gmbh | Receiver circuit and method using selectively variable amplification for receiving time signals from different transmitters |
| DE102004002776A1 (de) * | 2003-12-08 | 2005-07-07 | Atmel Germany Gmbh | Empfängerschaltung und Verfahren zum Betreiben einer Empfängerschaltung für eine Funkuhr |
| DE10357201A1 (de) * | 2003-12-08 | 2005-07-07 | Atmel Germany Gmbh | Funkuhr |
| DE102004004416A1 (de) * | 2004-01-29 | 2005-08-18 | Atmel Germany Gmbh | Verfahren zur Ermittlung der Signalgüte eines gesendeten Zeitzeichensignals |
| JP4682673B2 (ja) * | 2005-04-01 | 2011-05-11 | 株式会社デンソー | 電波時計 |
| JP4631673B2 (ja) * | 2005-07-27 | 2011-02-16 | カシオ計算機株式会社 | 電波受信装置、電波受信回路及び電波時計 |
| US7719928B2 (en) * | 2006-06-08 | 2010-05-18 | Seiko Epson Corporation | Radio watch |
| US10469030B2 (en) * | 2015-05-20 | 2019-11-05 | Analog Devices, Inc. | Systems and methods for synchronous demodulation |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3309352C2 (de) * | 1983-03-16 | 1985-04-18 | Robert Bosch Gmbh, 7000 Stuttgart | Umsetzeranordnung für phasenverkoppelte Trägerfrequenz-Übertragunssysteme |
| DE3335024A1 (de) * | 1983-09-28 | 1985-04-11 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung fuer einen empfaenger mit zwei phasenregelkreisen |
| DE3644392A1 (de) * | 1986-12-24 | 1988-07-14 | Telefunken Electronic Gmbh | Direktmischender synchronempfaenger |
| US4768178A (en) * | 1987-02-24 | 1988-08-30 | Precision Standard Time, Inc. | High precision radio signal controlled continuously updated digital clock |
| US4823328A (en) * | 1987-08-27 | 1989-04-18 | Conklin Charles C | Radio signal controlled digital clock |
| JPH02244820A (ja) * | 1989-03-16 | 1990-09-28 | Oki Electric Ind Co Ltd | Ｐｌｌ回路 |
| SG44865A1 (en) * | 1991-05-10 | 1997-12-19 | Philips Electronics Nv | Television receiver with automatic tuning control |
| DE4125995A1 (de) * | 1991-06-08 | 1992-12-10 | Licentia Gmbh | Empfaengeranordnung |
| JPH05152903A (ja) * | 1991-06-29 | 1993-06-18 | Nec Corp | 移動無線機 |
| GB9115350D0 (en) * | 1991-07-16 | 1991-08-28 | Navstar Ltd | A radio receiver |
| JP2563022B2 (ja) * | 1991-10-31 | 1996-12-11 | デイエツクスアンテナ株式会社 | 再送信単チャンネル信号処理装置 |
| US5329250A (en) * | 1992-02-25 | 1994-07-12 | Sanyo Electric Co., Ltd. | Double phase locked loop circuit |
| DE4302301C2 (de) * | 1993-01-28 | 1996-02-08 | Loewe Opta Gmbh | Schaltungsanordnung zum Empfang von FM- und nicht FM-modulierten Signalen |
| JP2912791B2 (ja) * | 1993-06-01 | 1999-06-28 | 松下電器産業株式会社 | 高周波受信装置 |
| SE508725C2 (sv) * | 1993-12-21 | 1998-11-02 | Ericsson Telefon Ab L M | Lokaloscillator |
| US5572264A (en) * | 1994-02-14 | 1996-11-05 | Hitachi, Ltd. | High definition TV signal receiver |
| JPH08195691A (ja) * | 1995-01-13 | 1996-07-30 | Sony Corp | 受信回路 |
-
1995
- 1995-06-16 DE DE19521908A patent/DE19521908B4/de not_active Expired - Fee Related
-
1996
- 1996-06-04 EP EP96108908A patent/EP0749055A3/de not_active Withdrawn
- 1996-06-05 JP JP8178385A patent/JPH098687A/ja active Pending
- 1996-06-10 US US08/662,446 patent/US5930697A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6490441B1 (en) | 1999-04-21 | 2002-12-03 | Nec Corporation | Tuning circuit device with built-in band pass integrated on semiconductor substrate together with PLL circuit |
| JP2006242708A (ja) * | 2005-03-02 | 2006-09-14 | Citizen Watch Co Ltd | 電子時計 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19521908A1 (de) | 1996-12-19 |
| DE19521908B4 (de) | 2005-11-10 |
| EP0749055A3 (de) | 2001-04-04 |
| EP0749055A2 (de) | 1996-12-18 |
| US5930697A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH098687A (ja) | 時間記号受信のための同期復調によるスーパーヘテロダイン受信機 | |
| US5321852A (en) | Circuit and method for converting a radio frequency signal into a baseband signal | |
| JPH09121315A (ja) | テレビジョン信号受信機におけるディジタル搬送波復旧装置及び方法 | |
| KR19990071777A (ko) | 피드포워드를 갖는 고안정성 주파수 합성기 루프 | |
| WO1991002413A1 (en) | Radio receiver frequency control system | |
| JPH05137088A (ja) | テレビ受信機 | |
| WO1988006820A1 (en) | Receiver | |
| WO1994003981A1 (en) | Radio having a combined pll and afc loop and method of operating the same | |
| JPH0389720A (ja) | ラジオ受信機 | |
| US4172995A (en) | SSB transceiver | |
| JPH09186587A (ja) | Ｐｌｌ回路 | |
| US6473606B1 (en) | Common intermediate frequency broadcast radio front end | |
| WO1999007091A1 (fr) | Recepteur radio | |
| JPS5883446A (ja) | 受信機 | |
| JP2000174652A (ja) | Ｆｍ受信機 | |
| JP2553219B2 (ja) | Ｒｆモジュレータ及びそれを内蔵するビデオカセットレコーダ | |
| JP2002118479A (ja) | ディジタル放送受信回路、発振信号生成回路及びディジタル放送受信方法 | |
| JPS6089155A (ja) | 位相同期方式 | |
| JPH06268551A (ja) | シンセサイザ回路 | |
| JPH084237B2 (ja) | 受信機 | |
| KR100423407B1 (ko) | 튜너 아이씨와 복조 아이씨의 원칩화한 튜너복조블럭 | |
| JPS5881341A (ja) | 受信機 | |
| JP3355702B2 (ja) | テレビジョン放送用チューナ | |
| JPH0336139Y2 (ja) | ||
| JPH0328624Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051206 |