JPH0974499A

JPH0974499A - トラッキングフィルターおよびフィルターを使用した信号処理の方法

Info

Publication number: JPH0974499A
Application number: JP8151395A
Authority: JP
Inventors: Stephen W Marshall; ダブリュ．マーシャルスチーブン
Original assignee: Texas Instruments Inc
Current assignee: Texas Instruments Inc
Priority date: 1995-06-13
Filing date: 1996-06-12
Publication date: 1997-03-18
Anticipated expiration: 2016-06-12
Also published as: CA2178847C; DE69618502T2; EP0749056A3; EP0749056A2; EP0749056B1; JP3730316B2; DE69618502D1; CA2178847A1; TW347635B; KR970004310A; CN1158027A

Abstract

(57)【要約】（修正有）【課題】オーバーシュートおよびリンギングのない早
い整定と収束をおこなう安価なトラッキングフィルター
を提供する。【解決手段】第１の積分器または第１のアキュムレータ
は、前の反復による出力３２の符号が誤差識別器２２に
よる入力２６に与えられる誤差信号の符号と等しい限
り、識別器２２の出力誤差値を増加または減少させるた
めに使用される。第１の積分器出力はリミッタ４２によ
って最小および最大値の間の範囲に制限される。もし第
１の積分器の符号が入力の符号と異なると、第１の積分
器またはアキュムレータの内容がはき出される。第１の
積分器または第１のアキュムレータからの出力は、第２
の積分器５０または第２のアキュムレータに加えられる
前に、その値をスケーリングするための２進スケーリン
グ４４を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は全般的にトラッキン
グフィルターに関し、特に誤差およびノイズが存在する
中で信号を平滑化するための長い時定数（低い帯域幅）
を有し、またステップ入力のような持続誤差に要求され
るオーバーシュート無しに短い整定時間を備えたトラッ
キングフィルターに関する。

【０００２】

【従来の技術】多くの制御システムの応用において、統
計的測定誤差とノイズを平滑にするために、長い時定数
（低い帯域幅）のフィルターが必要である。同時に、オ
ーバーシュートのない早い整定がステップ入力のような
持続誤差に対して要求される。平滑化の要求を取り扱う
ために、従来のアナログ・タイプ２（２次）トラッキン
グループは、任意の小さい帯域幅で作ることができる。
しかしながら、早い整定を得るためには、オーバーシュ
ートまたはリンギングが通過帯域中に存在する。ダンピ
ングを増加させると、オーバーシュートまたはリンギン
グを減少できるが、過渡応答に対する感受性を増加させ
てしまう。

【０００３】２次ループの従来のデジタル的手段は少な
くとも３つの乗算器を必要とする。このデジタル的な手
段はハードウェア指向でありそして比較的高価である。
２次ループのアナログ的手段は少なくとも２つの演算増
幅器とそれに関するトリミング部品を必要とする。チェ
ビシェフ（Chebyshev ）フィルターとして知られる１つ
の従来のアナログフィルターは、フィルターの伝送帯域
に非常に小さい等しいリップル状の特徴を有している。
多くの制御システムへの適用においてローパスフィルタ
ーとして適当であるが、高次のフィルターを利用せず
に、早い整定時間を達成することは非常に困難であり、
そのようなフィルターはハードウェア指向で高価であ
る。

【０００４】テレビジョンおよびコンピュータグラフィ
ックターミナルのようなビデオ表示システムにおいて、
ディスプレーはビデオ信号の垂直フレームの速度に同期
されなければならない。同期の１つの方法は垂直同期Ｖ
ＳＹＮＣ期間の正確な測定を必要とする。ＶＳＹＮＣ期
間はＶＳＹＮＣパルス間に発生する基準クロックパルス
の数をカウントすることによって決定される。典型的に
は、ＶＳＹＮＣ期間データはローパスフィルターを通過
させられ、信号上のノイズ、量子化およびチャンネルを
変えることによりまた新チャンネルから新ＶＳＹＮＣパ
ルスを得ることにより発生する特異性に関連する測定誤
差を平滑化する。

【０００５】さらに、表示システムの入力源は、別々の
ソースが別々の表示速度を有している事実によって、可
変のＶＳＹＮＣ期間を有する。例えば、ＮＴＳＣフォー
マット信号は６０ヘルツの表示速度、従って１６．６７
ミリ秒の垂直同期期間を有する。ＰＡＬ表示システムに
おいては、５０ヘルツの表示速度、従って２０ミリ秒の
垂直同期期間である。コンピュータグラフィック発生信
号においては、７２ヘルツの表示速度が共通であり、そ
れは１３．６ミリ秒の垂直同期期間に対応する。

【０００６】例えばＮＴＳＣ信号からＰＡＬ信号へのソ
ースの切り替えがあると、垂直同期期間は瞬時に１６．
６７ミリ秒から２０ミリ秒に変化する。表示システムの
チューニング部分に使用される、この期間を表すアナロ
グまたはデジタルトラッキング信号は、１６．６７ミリ
秒を示す１つの安定レベルから２０ミリ秒を示す第２の
安定レベルに『ステップ』する。ローパス帯域フィルタ
ーは、この過渡を平滑化しそしてこの過渡期間の特異性
への応答を避けるために使用される。ここでも、比較的
簡単な典型的で安価なローパスフィルターは遅い整定時
間、オーバーシュートおよびリンギングを有している。

【０００７】

【発明が解決しようとする課題】低コストで、簡単であ
り、そしてオーバーシュートまたはリンギングがなく、
整定時間が短い、低い帯域のトラッキングフィルターを
提供することが要求されている。低周波数信号の処理
で、オーバーシュートまたはリンギングのない整定時間
の短いフィルターが、表示システムを含む多くの適用に
適している。

【０００８】

【課題を解決するための手段】本発明は、オーバーシュ
ートのない早い整定のためにループ誤差がゼロに近づく
と、タイプ２ループからタイプ１ループに変化する安価
なトラッキングフィルターとして技術的利点を達成す
る。フィルター出力とフィルター入力間の誤差レベルを
−１、０または＋１に量子化するように誤差識別器が利
用される。タイプ２ループの減衰利得は１にセットさ
れ、それによりデジタルの実施例においては、量子化お
よび１の減衰利得により、増加または減少のみを使用す
るアキュムレータ中の積分を行わせる。低い減衰利得は
早い収束に対し不足減衰ループ応答を与える。オーバー
シュートを防止するために、デジタル的実施例のアキュ
ムレータ、およびアナログ実施例の積分器はその出力お
よび誤差が調和しない時にその出力をはき出す。第２の
積分器（アキュムレータ）にスケーリングを加える前
に、第１の積分器（アキュムレータ）をスケーリング
（２ⁿで割る）するために、切り捨てを含む２進スケー
リングが使用される。第１の積分器（アキュムレータ）
出力は制限されており、けっして十分なレベルまでは積
分しないので、ステップ入力による誤差が持続状態から
統計的状態（ノイズの変動）に変化するにつれ、スケー
リングの切り捨ておよびはき出しによってタイプ２から
タイプ１ループへの変化が起こる。フィルターは乗算器
を使用せず、持続した誤差状態に対する早い収束を有
し、そして長い時定数フィルタリング用のタイプ１であ
る。

【０００９】本発明に従うフィルターはハードウェア中
で別個のアナログフィルターとして、または制御器を使
用したソフトウェア中でデジタル的に実施できる。フィ
ルターは、フィルター入力信号およびフィルターの出力
からのフィードバック信号を受信し、そしてその差を示
す第１の信号を提供する第１の回路を有する。誤差識別
器／量子化器が第１の信号の符号を示す第１の出力を提
供する。識別器の第１の出力を受信する入力を有する第
１の積分器が第２の信号をその出力に提供する。さらに
第１の積分器は、その第２の信号の符号が受信した第１
の信号の符号と異なる時に所定の値、好ましくはゼロに
その第２の信号をリセットする。デジタル式では、この
第１の積分器は、その出力の符号がその入力の符号と反
対の時にその内容をはき出すアキュムレータである。第
２の回路が第１の積分器からの第２の信号を誤差識別器
からの第１の出力に加え、そしてこの付加を示す第３の
信号を発生する。代替として、第２の回路は誤差の大き
さを示す誤差識別器からの第２の信号を加えることもで
きる。好ましくは、識別器の第２の信号の大きさは、第
１の回路の第１の信号が所定の値の範囲内にある時、第
１の回路の第１の信号に等しい。すなわち、第１の回路
へに入力信号とフィードバック信号との差（誤差）が大
きな差である時、第１の回路の第１の信号に関する識別
器の第２出力が、反復毎のフィルターの積分を制限する
ために所定の最大および最小値に制限される。第２の積
分器はこの第３の信号を積分し、そしてその出力をフィ
ルター出力に提供する。

【００１０】本発明の実施例においては、フィルターは
さらにスケーリングを提供するために第１の積分器の第
２の信号を受信する切り捨てを備えた整数割り算回路を
有する。この回路は第２の信号を整数割り算し、そして
切り捨てした整数割り算第２信号を加算のための第２の
回路に出力する。これにより、第１の積分器（アキュム
レータ）のいくつかの反復が、整数割り算回路の出力が
増加する前に、要求される。

【００１１】デジタル的実施例においては、このフィル
ターが、例えば、マイクロコントローラを使用したソフ
トウェア中で実現される時、本発明の方法は、フィルタ
ー入力の入力信号からフィルター出力のフィードバック
信号を減算してそれらの差に関する差（誤差）信号を発
生させる段階を有する。次に、この差信号の符号が決定
される。第１のアキュムレータはこの差信号の符号に対
応して増加または減少する。しかしながら、もし差信号
の符号がアキュムレータの前の出力信号の符号と異なる
ときには、アキュムレータは所定の値にリセットされ、
好ましくは、はき出され、そしてゼロに戻る。すなわ
ち、アキュムレータは、その入力信号の符号が前の反復
によるその出力信号の符号とは異なると決定されるま
で、切り捨てと共に累積を継続し、なおその時にはアキ
ュムレータはその内容をはき出す。

【００１２】第１のアキュムレータ出力信号はこの差信
号に加えられ、そして合算が第２のアキュムレータに送
られる。第２のアキュムレータの出力はフィルター出力
に提供される。好ましくは、第１のアキュムレータ出力
信号の、切り捨てを伴う、整数割り算操作は、スケーリ
ングを提供するためにこの信号を差信号加算する以前
に、実行される。この差信号は減衰利得を提供する。ア
キュムレータは積分器として機能し、それにより、アキ
ュムレータの内容の符号が第１のアキュムレータの入力
に与えられる差信号の符号と異なる時に、第１のアキュ
ムレータの内容がはき出される。これはオーバーシュー
トを最小にし、それにより、整数割り算回路による切り
捨ておよびはき出しによって、フィルターがタイプ２ル
ープから長時間定数フィルター用のタイプ１ループに変
化する。乗算器は装置されず、そしてフィルターは維持
された誤差状態に対する収束を達成する。

【００１３】

【発明の実施の形態】図１を参照すると、アナログ回路
として実施される本発明の１実施例のトラッキングフィ
ルター１０が示される。フィルター入力がライン１２で
受信され、フィルターの出力は出力ライン１４に得られ
る。フィードバック信号が出力ライン１４からフィード
バックライン１６に与えられ、ライン１６のフィードバ
ック信号は１８で演算増幅器を使用するようにライン１
２の入力信号から差し引かれる。これら２つの信号の差
（誤差）が誤差識別器／量子化器２２に向かうライン２
０に提供される。誤差識別器／量子化器２２は、ライン
２０に与えられる差信号の符号に対応する符号−１、０
または＋１を有する単位出力を与える。もしライン２０
の差信号が正の符号の場合、＋１単位の出力が出力ライ
ン２４に得られる。ライン２０に差信号が無いと、すな
わち、ライン１２の入力信号とライン１４の出力信号が
等しいと、誤差識別器２２の出力は０である。もしライ
ン２０の差信号の符号が負の符号の場合、−１単位の出
力が出力ライン２４に得られる。

【００１４】もしフィルター１０が、ディスプレーシス
テムで処理されているデータに関する垂直同期ＶＳＹＮ
Ｃパルスの時間長を表すアナログを処理するために使用
される場合、誤差識別器／量子化器２２によって提供さ
れる単位は同様に時間の単位である。もしライン１２で
与えられる入力信号の値が約１６．６７ミリ秒のＶＳＹ
ＮＣ期間に対応する場合、なお、これは典型的なＮＹＳ
Ｃ信号で６０ヘルツの表示速度に対応するＶＳＹＮＣ期
間であるが、ライン２４の単位ステップ出力は約０．４
ミリ秒である。

【００１５】このライン２４の単位出力は、例えば差動
増幅器である第１の積分器３０の入力２６に与えられ
る。積分器３０の出力はライン３２に与えられ、出力は
ライン３４上に比較回路３８へのフィードバックとして
与えられる。回路３８はまた図示のように積分器３０の
入力２６につながれる。回路３８は第１の積分器３０の
入力の符号と積分器３０の出力信号の符号を比較し、も
し符号が適合しない時、すなわち互いに反対のときは、
第１の積分器３０にその内容を捨てさせる、すなわちそ
の出力を所定の０値に戻させる。もし、反対に、ライン
２６の入力信号の符号が積分器３０の出力信号の符号と
同一の場合、回路３８はなにもせず、積分器３０に信号
積分を継続させる。

【００１６】積分器３０の出力はまず、１対のツェナー
ダイオードのようなリミッター４２に向かうライン４０
に与えられ、このリミッター４２は積分器出力の範囲を
制限する。リミッター４２の出力はつぎに、４４で示
す、切り捨てを備えた整数割り算回路に向かうライン４
３に与えられる。好適実施例においては、この整数割り
算回路４４は好ましくは４で割る回路である。したがっ
て、ライン４８にのみ与えられる整数割り算回路４４の
出力は、入力ライン４０にあたえられる４毎の増加に対
して１単位を増加させる。この整数割り算回路４４は切
り捨てとともに２進スケールを使用し、第１の積分器の
値が５０で示す第２の積分器に加えられる前に、それを
スケーリングする。

【００１７】ライン２０の差信号の大きさと符号に関連
する出力信号が、誤差識別器２２によって、単位減衰利
得を提供する単位利得増幅器５４に向かうライン５２上
に提供される。この出力は最大８単位、最小−８単位を
有し、この出力は、これがその範囲内に入っている場
合、ライン２０の差信号に比例している。別の実施例に
おいては、所望の場合にはライン５２に代えて、ライン
２４が増幅器５４に接続される。増幅器５４の出力はラ
イン５６に与えられ、６０において整数割り算回路４４
の出力と合算される。この合算出力はライン６２から第
２の積分器５０の入力に提供される。

【００１８】図３のフロー図に関する簡単な例によって
示されるように、フィルター入力ライン１２に大きいス
テップ入力が与えられると、フィルターの出力１４は、
入力ライン４８および５６に与えられた値の合算６０に
よって、入力に適合するように敏速に跳ね上がる。ルー
プの各反復に対して、ライン５６で与えられる単位ダン
ピング利得により、少なくとも１単位が加えられる。出
力値への敏速な跳ね上がりを達成するために、積分器３
０は、制限を設けて、ライン２６の入力信号を積分し続
け、この積分された信号がまず切り捨てによって整数割
り算回路４４で割算され、そして６０で合算される。結
局、ライン４８の出力信号は、第１の積分器３０が積分
することを許可される時に６０における主要な信号とし
て寄与する、すなわち、これによって回路３８は入力信
号および出力信号の符号が一致するか否かを判定する。

【００１９】一度フィルター１０が、はじめ、入力信号
と等しいかまたは通常僅かに大きい出力信号を達成する
と、フィルターライン１６から１８に与えられる出力は
誤差識別器２２の値を変化させる。この時、ライン２６
の入力信号および３２に与えられる出力信号の符号は一
致せず、すなわちそれらは反対となり、第１の積分器３
０はそのリセット出力０を有する。この反復の間、−１
の単位値のみがダンピング利得増幅器５４によって合算
回路６０に印加され、整数割り算回路４４が寄与しなく
なる。そこで第２の積分器５０が１単位だけ１４におけ
る出力を減少させる。

【００２０】もしオーバーシュートがあると、誤差−１
が残り、そして１６．６７ミリ秒から２０ミリ秒に出力
を跳ね上げた前述のアルゴリズムが、今度は同様に入力
および出力値が同一となるまで、すなわち、２０ミリ秒
を示す単位値になるまで、出力を減少させる。第１の積
分器３０および整数割り算回路４４の重み付けによっ
て、出力１４の値が２０ミリ秒を僅かに越えて振れるか
もしれないので、出力が２０ミリ秒に戻る前に、いくつ
かの反復が必要かもしれない。もし４回の反復が必要な
場合、４番目の反復で、４４で示す４で割る整数器が実
行され、そして４８の出力に寄与するが、それは５６上
のダンピング入力単位のように負の符号を有している。
６０からの出力は、積分器５０が１４の出力を２０ミリ
秒を示す値に戻すように働く。平衡状態として、第２積
分器５０の出力は、増幅器５４からの減衰利得により、
２０ミリ秒を示す値の前後でふれるであろう。第１の積
分器３０は入出力信号の符号が反対であり続ける時は働
いていない状態を続ける。第１の積分器３０が機能上作
動しないと、第２の積分器５０のみが使用され、そして
フィルターはタイプ２ループからタイプ１ループに変化
する。

【００２１】図２を参照すると、マイクロコントローラ
を使用し、８０で示すデジタルで実施した好適実施例の
ブロック図が示されている。図１のアナログフィルター
に比較して、全ての信号処理がデジタル的にソフトウエ
アで行われ、アキュムレータ８２が第１の積分器３０と
して利用され、そして、アキュムレータ８８が第２の積
分器５０として利用されている。第１のアキュムレータ
は全体的に８２で表され、８４で示すアキュムレータ制
御器を有している。制御器８４は−１２８から＋１２７
の範囲にアキュムレータを制限し、そしてアキュムレー
タ８２の内容の符号と８５でその入力に与えられた誤差
の符号が反対である場合、アキュムレータ８２の内容を
ダンプする。両アキュムレータ８２および８８はラッチ
を有する加算器から成る。アキュムレータ８８は常に実
行され、そして９０の合算値に依存して増加または減少
する。また、アキュムレータ８２はその入力および出力
がその反復において一致する時にのみ増加または減少す
る。増加またはラッチのためにアキュムレータにより多
くの時間が許されると、出力ライン９２から整数割り算
回路９４への出力がより大きくなり、したがって、９０
で合算される寄与がより大きくなる。

【００２２】誤差識別器／量子化器９６は、加算器９８
によってライン９９に与えられる差（誤差）信号に符号
およびスケール化された大きさが対応する出力信号をラ
イン９７上に与える。ライン９７上の出力の最小および
最大単位値はそれぞれ、−８と＋８単位である。したが
って、もし９９上の差が入力ライン２０上の８単位より
も大きいかまたは等しいと、９７の出力は８単位であろ
う。もしこの差が−８単位と等しいかまたは小さいと、
９７の単位値は−８単位である。もちろん、これらの最
小および最大単位値は８以外であることもでき、本発明
においては制限は推論されるべきでない。むしろ、基準
増分／減分値がアキュムレータ８８によって各反復毎に
合算されるように、最大および最小単位値が選択され
る。段階入力のように、フィルターの入力がかなり変化
すると、アキュムレータ８８の累積の大部分がアキュム
レータ８２の出力によって、その出力が整数分割回路９
４で分割された後に、与えられる。

【００２３】図示のために、６０ヘルツフレーム率に対
応する１６．６７ミリ秒のＶＳＹＮＣ期間を示している
デジタル入力信号について、もし各クロックパルスが
０．４マイクロ秒を示す２．５メガヘルツのクロックが
使用されるとすると、４２，６６７単位のデジタル入力
信号が加算器９８に与えられる。もし９８の入力が２０
ミリ秒のＶＳＹＮＣ期間を示すべき場合は、この例では
５０，０００単位のデジタル入力を示すことになるが、
１４の出力はまずゆっくりと増分し、そして次にアキュ
ムレータ８２の内容が最大累積値１２７まで増加するに
つれて、一層早くなる。４で割る回路９４によって、９
０におけるアキュムレータ８２からの最大増加寄与は３
１単位または１２．４ミリ秒である。９７上のダンピン
グループからの最大増加値は、１５．６マイクロ秒の合
計増加について８単位または３．２マイクロ秒である。

【００２４】フィルター８０の変化応答をさらに示すた
め、フィルターの動作のフロー図を第３図に示し、以下
に詳しく説明する。ステップ１０２において、信号ＥＲ
ＲＯＲが、加算器９８によって、出力１４のＳＭＯＯＴ
Ｈ信号の入力１２の入力信号ＲＡＷとの差として決定さ
れる。ステップ１０４において、誤差識別器９６が、Ｅ
ＲＲＯＲ値がゼロに等しいか否かを決定する。もしＥＲ
ＲＯＲの値がゼロの場合、ＳＭＯＯＴＨのフィルター出
力はステップ１０５において前の値に加えて４で割られ
た切り捨てアキュムレータ８２の値を含むように増加さ
れる。従って、もしＲＡＷ入力の値が変化しない場合、
１４におけるＳＭＯＯＴＨの出力値は、アキュムレータ
８２がゼロの値である時、すなわちＡＣＣがゼロの時、
同一のままである。

【００２５】ステップ１０６において、ＥＲＲＯＲの値
がゼロであることが判定できない場合、識別器９６によ
って見られる９９でのＥＲＲＯＲの符号が決定される。
もしＥＲＲＯＲ符号が負の場合、ＥＲＲＯＲ値が−１２
７単位以下であるか否かを決定するために、ステップ１
０８があらかじめ形成されている。もし−１２７以下な
ら、ＥＲＲＯＲ値はステップ１１０で−１２７である。
そうでなければ、ＥＲＲＯＲ値はそのままである。ステ
ップ１１２において、デルタ値ＤＥＬが１６で割ったＥ
ＲＲＯＲ値に等しい−１にセットされる。ＥＲＲＯＲ値
の最小が−１２７であるので、ＤＥＬの最小値は−８で
ある。アキュムレータ８８のＳＭＯＯＴＨ出力値はその
時には前の値にデルタ値ＤＥＬを加えたものと等しくな
るようにセットされる。

【００２６】次に、ステップ１１４で、アキュムレータ
８２の内容ＡＣＣの符号が決定される。アキュムレータ
８２の先の反復からのＡＣＣの符号が正であって、かつ
識別器９６によって与えられるＥＲＲＯＲの符号がその
時に負の場合、これら２つの間の符号には違いが存在す
る。したがって、アキュムレータ８２中のＡＣＣの値が
０にセットされ、そしてその内容はステップ１１６では
きだされる。しかしながら、ステップ１１４で、先の反
復からのアキュムレータＡＣＣの符号がなお負の場合、
ステップ１２０が実行され、アキュムレータ内容ＡＣＣ
が１単位だけ減分される。次に、アキュムレータ値ＡＣ
Ｃが許容最小値である−１２８単位以下であるか否かを
決定するために、ステップ１２２が実行される。もしそ
うなら、アキュムレータ値ＡＣＣは−１２８に維持され
る。もしそうでないと、アキュムレータ値ＡＣＣはその
ままに置かれ、ステップ１０５が実行される。４で割っ
たＡＣＣの整数値は端数を切り捨てられたＳＭＯＯＴＨ
の前の値に加えられる。もしＡＣＣが４またはそれ以上
のとき、ＳＭＯＯＴＨの新たな値が確立される。

【００２７】ステップ１０６を再び参照すると、ＥＲＲ
ＯＲの符号が正であると決定されると、ＥＲＲＯＲの値
が１２７より大きいか否かを決定するために、ステップ
１３０が実行される。もしそうなら、ＥＲＲＯＲ値はス
テップ１３２で１２７に維持される。次に、ステップ１
３４が実行され、デルタ値ＤＥＬがＥＲＲＯＲ割る１６
に１を足した値となるように設定される。このように、
この値についての最大値ＤＥＬは＋８である。ＳＭＯＯ
ＴＨ値はその以前の値にこのデルタ値ＤＥＬを加えたも
のに等しくなるまで増加する。次にステップ１３８にお
いて、前の反復によるアキュムレータ８２のＡＣＣの符
号が決定される。もし今正であるＡＣＣの入力符号につ
いてそれが負の場合、ＡＣＣの値はステップ１１６にお
いてゼロになるようリセットされ、そして内容が掃き出
される。もし前の反復によるＡＣＣの符号がまた正であ
ると、アキュムレータ値ＡＣＣステップ１４０で１単位
増加する。ステップ１４２において、ＡＣＣの値が１２
７単位以上か否かが決定される。もしそうなら、ＡＣＣ
の値は１２７に維持される。もし違うなら、ＡＣＣの値
はそのままにされる。次に、ＳＭＯＯＴＨ値がそれに４
で割ったＡＣＣの整数値を加えたものに等しくなるよう
に、１０５が形成されている。

【００２８】大きいステップ入力に対し、アキュムレー
タＡＣＣの値が増加し続けまたはフィルターの各反復毎
に減少し続け、ＳＭＯＯＴＨの最大増加が３９、すなわ
ち１２７を４で割った切り捨て整数値に、加算器９０に
向かう９７上の掃き出し利得部分による８単位を加えた
ものであることが理解できる。フィルター出力ＳＭＯＯ
ＴＨが入力値ＲＡＷまでまたはそれを越えるまで増加ま
たは減少してしまうと、つぎの反復の間に、アキュムレ
ータ制御器８４は、８６における入力の誤差符号が前の
反復によるアキュムレータ８２中のＡＣＣの符号と異な
ることを決定し、したがってその内容を掃き出す。この
反復に対し、＋８または−８単位のみが掃き出し利得部
分によってライン９０上に加えられる。もしライン１４
の出力ＳＭＯＯＴＨが２−３単位以上入力値ＲＡＷを越
えて振れる場合、フィルターの次の反復により、ゼロで
ない値が整数割り算回路９４によって与えられようにア
キュムレータ８２の内容ＡＣＣが増加または減少させら
れ、このよううにしてライン１４の出力ＳＭＯＯＴＨが
ライン１２の入力信号ＲＡＷにより早く等しくなるよう
に寄与する。

【００２９】フィルターが、ステップ入力で表した場合
に、最小のアンダーシュートで如何に敏速に変化しそし
て立ち上がるかをしめすため、図４を参照する。時間Ｔ
₀からＴ₁で９７上の減衰利得ＤＥＬのみがフィルター
出力のみが増加に寄与する。時間Ｔ₁からＴ₂で、アキ
ュムレータ値ＡＣＣが最大値１２７まで増加し続け、そ
して立ち上がりに寄与する。時間Ｔ₂においてアキュム
レータ８２の値ＡＣＣが１２７に等しくなり、そして切
り捨てがなされる整数割り算回路９４の出力が３１単位
である。これら３１単位に９７上の減衰利得による８単
位を加えた合計３９単位、および時間Ｔ₂からＴ₃の傾
斜が３９単位である。時間Ｔ₃において、ＳＭＯＯＴＨ
の出力値は入力値ＲＡＷに等しいかそれを越え、そして
次の反復において、アキュムレータ８２の内容はダンプ
される。図示のように、前の反復の間にアキュムレータ
８２の寄与が十分大きくてＳＭＯＯＴＨの新たな値が入
力値ＲＡＷを僅かに越えてしまう場合、フィルターの出
力値は僅かにオーバーシュートする。時間Ｔ₃からＴ₄
で、ＳＭＯＯＴＨの出力値が入力値ＲＡＷに等しくなる
まで、ＳＭＯＯＴＨは減少する。出力値ＳＭＯＯＴＨが
入力値ＲＡＷに適合するまで、アキュムレータ８２が主
に寄与する。

【００３０】図４から分かるように、変化曲線の傾きは
敏速に反復当たり３９単位に到達し、したがって早い応
答時間を提供し出力信号の入力信号への収束を敏速に達
成する。この収束の期間はＴ_tとして示される。１６．
６７ミリ秒を表すデジタルカウントから２０ミリ秒を表
すカウントに行くために、Ｔ_tの期間は約５．５秒であ
る。この早い収束時間が最小のオーバーシュートで達成
されることが理解できる。

【００３１】以下の表１を参照すると、入力としての反
復毎のフィルター出力ＳＭＯＯＴＨの値は１６．６７ミ
リ秒に対応する４１，６６７カウントから２０ミリ秒に
対応する５０，０００カウントに変わる。

【００３２】最初、ＳＭＯＯＴＨのカウント値が、図４
の時間Ｔ₀からＴ₁に対応する減衰利得によってのみ増
加することが分かる。この増加は時間Ｔ₁からＴ₂に対
応して、そして主に反復によりＳＭＯＯＴＨを３９単位
まで増加させる時間Ｔ₂からＴ₃に対応して大きくな
る。最終の幾つかの反復の間に、出力ＳＭＯＯＴＨが早
い収束のため入力ＲＡＷに等しくなるよう低下されるこ
とが分かる。

【００３３】

【表１】時刻（ＳＥＣ）ＳＭＯＯＴＨの期間ＳＭＯＯＴＨの期間（カウント数）（ＭＳ）０．００４１６６７１６．６６７０．０２４１６７５１６．６７００．０４４１６８３１６．６７３０．０６４１６９１１６．６７６０．０８４１７００１６．６８００．１０４１７０９１６．６８４０．１２４１７１８１６．６８７０．１４４１７２７１６．６９１０．１６４１７３７１６．６９５０．１８４１７４７１６．６９９０．２０４１７５７１６．７０３０．２２４１７６７１６．７０７

【００３４】

【表２】表１のつづき０．２４４１７７８１６．７１１０．２６４１７８９１６．７１６０．２８４１８００１６．７２００．３０４１８１１１６．７２４０．３２４１８２３１６．７２９０．３４４１８３５１６．７３４０．３６４１８４７１６．７３９０．３８４１８５９１６．７４４０．４０４１８７２１６．７４９０．４２４１８８５１６．７５４０．４４４１８９８１６．７５９０．４６４１９１１１６．７６４０．４８４１９２５１６．７７００．５０４１９３９１６．７７６０．５２４１９５３１６．７８１０．５４４１９６７１６．７８７０．５６４１９８２１６．７９３０．５８４１９９７１６．７９９０．６０４２０１２１６．８０５０．６２４２０２７１６．８１１０．６４４２０４３１６．８１７０．６６４２０５９１６．８２４０．６８４２０７５１６．８３００．７０４２０９１１６．８３６０．７２４２１０８１６．８４３０．７４４２１２５１６．８５０

【００３５】

【表３】表１のつづき０．７６４２１４２１６．８５７０．７８４２１５９１６．８６４０．８０４２１７７１６．８７１０．８２４２１９５１６．８７８０．８４４２２１３１６．８８５０．８６４２２３１１６．８９２０．８８４２２５０１６．９０００．９０４２２６９１６．９０８０．９２４２２８８１６．９１５０．９４４２３０７１６．９２３０．９６４２３２７１６．９３１０．９８４２３４７１６．９３９１．００４２３６７１６．９４７１．０２４２３８７１６．９５５１．０４４２４０８１６．９６３１．０６４２４２９１６．９７２１．０８４２４５０１６．９８０１．１０４２４７１１６．９８８１．１２４２４９３１６．９９７１．１４４２５１５１７．００６１．１６４２５３７１７．０１５１．１８４２５５９１７．０２４１．２０４２５８２１７．０３３１．２２４２６０５１７．０４２１．２４４２６２８１７．０５１１．２６４２６５１１７．０６０

【００３６】

【表４】表１のつづき１．２８４２６７５１７．０７０１．３０４２６９９１７．０８０１．３２４２７２３１７．０８９１．３４４２７４７１７．０９９１．３６４２７７２１７．１０９１．３８４２７９７１７．１１９１．４０４２８２２１７．１２９１．４２４２８４７１７．１３９１．４４４２８７３１７．１４９１．４６４２８９９１７．１６０１．４８４２９２５１７．１７０１．５０４２９５１１７．１８０１．５２４２９７８１７．１９１１．５４４３００５１７．２０２１．５６４３０３２１７．２１３１．５８４３０５９１７．２２４１．６０４３０８７１７．２３５１．６２４３１１５１７．２４６１．６４４３１４３１７．２５７１．６６４３１７１１７．２６８１．６８４３２００１７．２８０１．７０４３２２９１７．２９２１．７２４３２５８１７．３０３１．７４４３２８７１７．３１５１．７６４３３１７１７．３２７１．７８４３３４７１７．３３９

【００３７】

【表５】表１のつづき１．８０４３３７７１７．３５１１．８２４３４０７１７．３６３１．８４４３４３８１７．３７５１．８６４３４６９１７．３８８１．８８４３５００１７．４００１．９０４３５３１１７．４１２１．９２４３５６３１７．４２５１．９４４３５９５１７．４３８１．９６４３６２７１７．４５１１．９８４３６５９１７．４６４２．００４３６９２１７．４７７２．０２４３７２５１７．４９０２．０４４３７５８１７．５０３２．０６４３７９１１７．５１６２．０８４３８２５１７．５３０２．１０４３８５９１７．５４４２．１２４３８９３１７．５５７２．１４４３９２７１７．５７１２．１６４３９６２１７．５８５２．１８４３９９７１７．５９９２．２０４４０３２１７．６１３２．２２４４０６７１７．６２７２．２４４４１０３１７．６４１２．２６４４１３９１７．６５６２．２８４４１７５１７．６７０２．３０４４２１１１７．６８４

【００３８】

【表６】表１のつづき２．３２４４２４８１７．６９９２．３４４４２８５１７．７１４２．３６４４３２２１７．７２９２．３８４４３５９１７．７４４２．４０４４３９７１７．７５９２．４２４４４３５１７．７７４２．４４４４４７３１７．７８９２．４６４４５１１１７．８０４２．４８４４５５０１７．８２０２．５０４４５８９１７．８３６２．５２４４６２８１７．８５１２．５４４４６６７１７．８６７２．５６４４７０６１７．８８２２．５８４４７４５１７．８９８２．６０４４７８４１７．９１４２．６２４４８２３１７．９２９２．６４４４８６２１７．９４５２．６６４４９０１１７．９６０２．６８４４９４０１７．９７６２．７０４４９７９１７．９９２２．７２４５０１８１８．００７２．７４４５０５７１８．０２３２．７６４５０９６１８．０３８２．７８４５１３５１８．０５４２．８０４５１７４１８．０７０４．８６４９１９１１９．６７６

【００３９】

【表７】表１のつづき４．８８４９２３０１９．６９２４．９０４９２６９１９．７０８４．９２４９３０８１９．７２３４．９４４９３４７１９．７３９４．９６４９３８６１９．７５４４．９８４９４２５１９．７７０５．００４９４６４１９．７８６５．０２４９５０３１９．８０１５．０４４９５４２１９．８１７５．０６４９５８１１９．８３２５．０８４９６２０１９．８４８５．１０４９６５９１９．８６４５．１２４９６９８１９．８７９５．１４４９７３７１９．８９５５．１６４９７７６１９．９１０５．１８４９８１５１９．９２６５．２０４９８５４１９．９４２５．２２４９８９３１９．９５７５．２４４９９３１１９．９７２５．２６４９９６７１９．９８７５．２８５０００１２０．０００５．３０５００００２０．０００５．３２５００００２０．０００５．３４５００００２０．０００５．３６５００００２０．０００５．３８５００００２０．０００

【００４０】

【表８】表１のつづき５．４０５００００２０．０００５．４２５００００２０．０００５．４４５００００２０．０００５．４６５００００２０．０００５．４８５００００２０．０００５．５０５００００２０．０００

【００４１】要約すると、本発明に従うフィルターは別
個のアナログ回路として、またはマイクロコントローラ
を使用するソフトウェア中にデジタル的に装填されて実
現される。第１の積分器、場合によってアキュムレータ
は、その積分器またはアキュムレータに与えられる誤差
の符号が先の反復によるその出力の符号に調和しなくな
ると、掃き出される。これはオーバーシュートを防止す
る。リミッターが積分器／アキュムレータ出力の範囲を
制限する。整数割り算回路が、第２の積分器またはアキ
ュムレータに加えられる前に、積分器またはアキュムレ
ータの値の２進スケーリングを、切り捨てとともに、提
供する。第１のアキュムレータまたは第１の積分器の出
力の掃き出しにより、識別器からの誤差がゼロに近づい
た時にタイプ２のループからタイプ１のループにフィル
ターを変化させる。正の誤差、負の誤差または誤差なし
のいずれかのレベルに量子化するために、誤差識別器が
また使用される。第１の積分器または第１のアキュムレ
ータがこの誤差符号に応答する。第２の積分器または第
２のアキュムレータがさらに使用されている。第１のア
キュムレータまたは第１の積分器は、図４に示しまた表
１に示すように、次の積分の間、大きな重みで大きい単
位ステップ入力に寄与する。

【００４２】本発明のフィルターは容易にそして安価に
ハードウェアおよびソフトウェアに実現でき、表示シス
テム用のＶＳＹＮＣ入力のフィルタリングに良好に適合
し、また他の制御システムに適合する。

【００４３】本発明は特定の実施例について説明された
が、本出願を読んだ当業者には多くの変更および修正が
明らかである。それゆえ、付随の特許請求の範囲は選考
技術に鑑みそのような変更修正を広く含むものである。

【００４４】以上の説明に関して以下の項を開示する。（１）入力および出力を有するフィルターであって、
（イ）前記フィルターの入力からの入力信号および前記
フィルターの出力からのフィードバック信号を受信し、
そしてその差を示す第１の信号を提供する第１の回路、
（ロ）前記第１の信号の符号を示す第１の出力を提供す
る誤差識別器、（ハ）前記識別器の第１の出力を受信す
る入力を有する第１の積分器であって、前記第１の積分
器は第２の信号をその出力に提供し、そして前記第２の
信号の符号が前記受信した識別第１出力の符号と異なる
時に所定の値に前記第２の信号をリセットする第１の積
分器、（ニ）前記第１の積分器からの第２の信号および
前記誤差識別器からの前記第１の出力を加え、そして前
記の付加を示す第３の信号を発生する第２の回路、およ
び（ホ）前記第２の回路から前記第３の信号を受信する
入力を有し、そしてフィルター出力に接続された出力を
有する第２の積分器を有する前記のフィルター。

【００４５】（２）前記第１の積分器の第２信号を受信
しそして前記第２信号に整数割り算を実行し、そして前
記整数割りされた第２信号を前記第２の回路に出力する
整数割り算回路をさらに有する（１）記載のフィルタ
ー。

【００４６】（３）前記誤差識別器の第１の出力がまた
第１の回路の第１信号の大きさに関連する大きさを有す
る（１）記載のフィルター。

【００４７】（４）前記第１の回路の第１信号が所定の
値以下の時、前記誤差識別器の第１の出力の大きさが前
記第１の回路の第１信号の大きさに等しい（３）記載の
フィルター。

【００４８】（５）前記第１の積分器の第２の信号の大
きさを所定の大きさに制限するリミッタ回路をさらに有
する（１）記載のフィルター。

【００４９】（６）入力および出力を有するフィルター
を使用した信号処理の方法であって、（イ）フィルター
入力の入力信号からフィルター出力のフィードバック信
号を減算してそれらの差に関する差信号を発生させ、
（ロ）前記差の符号を決定し、（ハ）第１のアキュムレ
ータ出力信号を提供するために前記差の符号に対応する
第１のアキュムレータを増加または減少させ、しかし、
もし差の符号が前記前の第１のアキュムレータ出力信号
の符号と異なるときには前記第１のアキュムレータ出力
信号をリセットし、（ニ）前記第１のアキュムレータ出
力信号を前記差信号に加えて加算信号を発生させ、
（ホ）その入力に与えられる前記加算信号を有しそして
フィルター出力に出力を提供する第２のアキュムレータ
を増加させ、そして（ヘ）前記ステップ（イ）から
（ホ）を繰り返すことを有する方法。

【００５０】（７）前記（ニ）のステップで前記差信号
に加算されるまえの前記ステップ（ハ）において前記第
１のアキュムレータ出力信号の整数割り算を実行するス
テップをさらに有する（６）項記載の方法。

【００５１】（８）前記第１のアキュムレータ内容の符
号が前記第１のアキュムレータに与えられる前記差信号
の符号と異なるとき、前記ステップ（ハ）における前記
第１のアキュムレータの内容を掃き出させるステップを
さらに有する（６）項記載の方法。

【００５２】（９）前記第１のアキュムレータ出力信号
の値を所定の値に制限するステップを有する（６）項記
載の方法。

【００５３】（１０）オーバーシュートおよびリンギン
グのない早い整定と収束のためにループ誤差がゼロに近
づくにつれタイプ２ループからタイプ１ループに変化す
るトラッキングフィルター１０、８０。フィルターはハ
ードウェア中のアナログ回路１０で、またはソフトウェ
ア中でデジタル的８０のいずれかで実施される。第１の
積分器または第１のアキュムレータは、前の反復による
出力３２の符号が誤差識別器２２、９６による入力２６
に与えられる誤差信号の符号と等しい限り、識別器２
２、９６の出力誤差値を増加または減少させるために使
用される。第１の積分器出力はリミッタ４２によって最
小および最大値の間の範囲に制限される。もし第１の積
分器の符号が入力の符号と異なると、第１の積分器また
はアキュムレータの内容がはき出される。第１の積分器
または第１のアキュムレータからの出力は、第２の積分
器５０または第２のアキュムレータ８８に加えられる前
に、その値をスケーリングするための２進スケーリング
４４、９４を有する。

【００５４】関連出願以下の同一出願人の出願を引用する。出願番号名称出願日 TI-20669 低コスト位相ロックモータ制御法９５年６月１３日（代理人のケース番号）およびアーキテクチャー

【図面の簡単な説明】

【図１】アナログ回路として示された本発明の好適実施
例に従うトラッキングフィルターのブロック図。

【図２】マイクロコントローラを用いたソフトウェアで
実施したフィルターのデジタル式好適実施例のブロック
図。

【図３】図２に示したデジタルトラッキングフィルター
のフローチャート図であり、アキュムレータの入力およ
び出力の符号が異なる時、第１のアキュムレータの内容
がはき出される。

【図４】ステップ入力に比較したフィルター応答の図式
図であり、フィルター出力は入力信号に適合するように
敏速に立ち上がり、そして最小のオーバーシュートで早
い設定時間を有する。

【符号の説明】

１０、８０トラッキングフィルター２２、９６誤差識別器２６入力３０第１の積分器３２出力４２リミッタ４４、９４２進スケーリング５０第２の積分器８２第１のアキュムレータ８８第２のアキュムレータ

Claims

【特許請求の範囲】

【請求項１】入力および出力を有するフィルターであ
って、（イ）前記フィルターの入力からの入力信号および前記
フィルターの出力からのフィードバック信号を受信し、
そしてその差を示す第１の信号を提供する第１の回路
と、（ロ）前記第１の信号の符号を示す第１の出力を提供す
る誤差識別器と、（ハ）前記識別器の第１の出力を受信する入力を有する
第１の積分器であって、前記第１の積分器は第２の信号
をその出力に提供し、そして前記第２の信号の符号が前
記受信した識別器第１出力の符号と異なる時に所定の値
に前記第２の信号をリセットする第１の積分器と、（ニ）前記第１の積分器からの第２の信号および前記誤
差識別器からの前記第１の出力を加算し、そして前記の
加算を示す第３の信号を発生する第２の回路と、（ホ）前記第２の回路から前記第３の信号を受信する入
力を有し、そしてフィルター出力に接続された出力を有
する第２の積分器と、を含むフィルター。
【請求項２】入力および出力を有するフィルターを使
用した信号処理の方法であって、（イ）フィルター入力の入力信号からフィルター出力の
フィードバック信号を減算してそれらの差に関する差信
号を発生させる段階と、（ロ）前記差の符号を決定する段階と、（ハ）第１のアキュムレータ出力信号を提供するために
前記差の符号に対応する第１のアキュムレータを増加ま
たは減少させ、しかし、もし差の符号が前記前の第１の
アキュムレータ出力信号の符号と異なるときには前記第
１のアキュムレータ出力信号をリセットする段階と、（ニ）前記第１のアキュムレータ出力信号を前記差信号
に加えて加算信号を発生させる段階と、（ホ）その入力に与えられる前記加算信号を有しそして
フィルター出力に出力を提供する第２のアキュムレータ
を増加させる段階と、（ヘ）前記ステップ（イ）から（ホ）を繰り返す段階
と、を含む方法。