NL1023545C2 - Frequentiesynthesizer voor het reduceren van ruis. - Google Patents

Frequentiesynthesizer voor het reduceren van ruis. Download PDF

Info

Publication number
NL1023545C2
NL1023545C2 NL1023545A NL1023545A NL1023545C2 NL 1023545 C2 NL1023545 C2 NL 1023545C2 NL 1023545 A NL1023545 A NL 1023545A NL 1023545 A NL1023545 A NL 1023545A NL 1023545 C2 NL1023545 C2 NL 1023545C2
Authority
NL
Netherlands
Prior art keywords
signal
divider
selection signal
frequency signal
frequency
Prior art date
Application number
NL1023545A
Other languages
English (en)
Other versions
NL1023545A1 (nl
Inventor
Jung-Hyun Lee
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of NL1023545A1 publication Critical patent/NL1023545A1/nl
Application granted granted Critical
Publication of NL1023545C2 publication Critical patent/NL1023545C2/nl

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider
    • H03L7/1978Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider using a cycle or pulse removing circuit

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

Korte aanduiding: Frequentiesynthesizer voor het reduceren van ruis.
De uitvinding heeft betrekking op een frequentiesynthesizer voor het reduceren van ruis, en meer in het bijzonder op een op een fasevergrendelde lus (PLL) gebaseerde fractioneel-N frequentiesynthesizer.
5 Sinds recentelijk gebruiken frequentiesynthesizers een fractio- neel-N fasevergrendelde lus (PLL) om de vergrendelingstijd te verminderen .
In de fractioneel-N PLL wordt gewoonlijk een sigma-delta modulator gebruikt. De sigma-delta modulator genereert een selectiesignaal, 10 dat wordt gebruikt om de delingsverhouding (deler) van een delingsor-gaan van de frequentiesynthesizer te selecteren. De delingsverhouding (deler) van het delingsorgaan wordt willekeurig geselecteerd onder gebruikmaking van het door de sigma-delta modulator gegenereerde selectiesignaal. Indien de delingsverhouding van het delingsorgaan onder 15 gebruikmaking van het selectiesignaal op regelmatige intervallen wordt geselecteerd, kunnen in een uitgangsspectrum frequentie-impulsen optreden. Dit wil zeggen, dat de sigma-delta modulator dient voor het selecteren van de delingsverhouding van het delingsorgaan en dient om ruis vorm te geven.
20 De oppervlakte van een chip, die door de sigma-delta modulator wordt vereist, is groot, doch dit probleem kan worden opgelost door gebruik te maken van een sigma-delta modulator, die een 1-bit selectiesignaal genereert.
Fig. 1 is een blokschema, dat de structuur van een fractioneel-N 25 frequentiesynthesizer toont. Onder verwijzing naar fig. 1 bevat de fractioneel-N frequentiesynthesizer 100 een eerste delingsorgaan 110, dat een oscillatiefrequentiesignaal FOSC ontvangt en deelt en een re-ferentiefrequentiesignaal FR opwekt, een tweede delingsorgaan 120, dat een terugkoppelfrequentiesignaal FVCO ontvangt en deelt en een verge-30 lijkingsfrequentiesignaal FP genereert, en een sigma-delta modulator 130.
Een fasefrequentiedetector, die het referentiefrequentiesignaal FR en het vergelijkingsfrequentiesignaal FP ontvangt, en de fase van het referentiefrequentiesignaal FR met de fase van het vergelijkings- 1023545- I - 2 - I frequentiesignaal FP vergelijkt, een ladingspomp en een laagdoorlaat- I filter zijn niet weergegeven.
De delingsverhouding (deler) van het eerste delingsorgaan 110 is I R. De delingsverhouding (deler) van het tweede delingsorgaan 220 wordt I 5 in reactie op een selectiesignaal SEL als één van N-l en N+l gekozen.
De sigma-delta modulator 130 genereert het selectiesignaal SEL
I en selecteert willekeurig de delingsverhouding van het tweede delings- I orgaan 120. De capaciteit van de sigma-delta modulator 130 is door middel van een partiële modulus F aangeduid. De partiële modulus is 10 een dimensieloze grootheid.
I De sigma-delta modulator 130 ontvangt een voorafbepaalde waarde K en bestuurt het selectiesignaal SEL volgens de waarde K/F. Een accu- I mulator (niet weergegeven) is in de sigma-delta modulator 130 voor- zien. Wanneer de accumulator overloopt, dit wil zeggen, wanneer de in- 15 gevoerde waarde van K de waarde van de partiële modulus F bereikt, se- lecteert het selectiesignaal SEL voor de delingsverhouding (deler) van I het tweede delingsorgaan 120 de waarde N+l.
Het tweede delingsorgaan 120 deelt de frequentie van het in- I gangssignaal, FVCO, door een gemiddelde waarde van N+*f in reactie op 20 het selectiesignaal SEL. Hierin geeft N een geheel getal weer en geeft -f een decimaal getal weer.
In de fractioneel-N frequentiesynthesizer 100 van fig. 1 wordt I het terugkoppelfrequentiesignaal FVCO bepaald door de volgende verge- lijkingen: I 25 Referentiefrequentiesignaal FR=oscillatiefrequentiesignaal FOSC/R; I Vergelijkingsfrequentiesignaal FP=terugkoppelfrequentiesignaal I FVCO/(N+* f).
Hierin geldt referentiefrequentiesignaal FR=vergelijkingsfre- quentiesignaal FP en derhalve terugkoppelfrequentiesignaal FVCO=refe- 30 rentiefrequentiesignaal FRx(N+*f).
Een gewenst terugkoppelfrequentiesignaal FVCO kan derhalve vol- gens de waarden van N en *f worden geproduceerd. Hierin is het te- I rugkoppelfrequentiesignaal FVCO gelijk aan een uitgangsfrequentie- signaal van de frequentiesynthesizer.
35 Wanneer de delingsverhoudingen van het tweede delingsorgaan 120 N en N+l zijn, is een kwantisatieniveau Δ gelijk aan 1. Het kwanti-
satieniveau Δ geeft een verschil tussen de delingsverhouding N+l en N
weer.
I 1023545- - 3 -
Wanneer het kwantisatieniveau Δ gelijk aan 1 is, kan de in de sigma-delta modulator 130 ingevoerde waarde van K een waarde van ongeveer 80% van de waarde van de partiële modulus F niet overschrijden. Dit probleem doet het uitgangsbereik van het uitgangsfrequen-5 tiesignaal corresponderen met slechts ongeveer 80% van een gewenst uitgangsbereik.
Wanneer het uitgangsbereik van het gewenste uitgangsfrequentie-signaal tussen bijvoorbeeld 100 en 101 ligt en het kwantisatieniveau Δ gelijk aan 1 is, kan het vergelijkingsfrequentiesignaal FP binnen het 10 bereik tussen 100,1 en 100,9 worden afgegeven en niet binnen het bereik tussen 100 en 100,1 en tussen 100,9 en 101. Dit probleem wordt met de term "dode-bandprobleem" aangeduid.
Om het dode-bandprobleem op te lossen, zijn de delingsverhoudin-gen van het tweede delingsorgaan 120 N-l en N+l, zoals is weergegeven 15 in fig. 1. Het kwantisatieniveau Δ is dan gelijk aan 2. De in de sigma-delta modulator 130 ingevoerde waarde van K kan derhalve twee maal de bij het kwantisatieniveau Δ gelijk aan 1 in de sigma-delta modulator 130 ingevoerde waarde van K zijn. Hierdoor is het dode-bandprobleem van het uitgangsfrequentiesignaal opgelost.
20 Aangezien het kwantisatieniveau Δ gelijk aan 2 is, neemt echter een kwantisatieruissterkte toe.
De kwantisatieruissterkte kan door middel van Vergelijking 1 worden uitgedrukt.
P=A2/(12xOSR) ...(1) 25 Hierin geeft P een kwantisatieruissterkte weer, geeft A een kwantisatieniveau weer en geeft OSR een overbemonsteringsverhouding weer.
Om de kwantisatieruissterkte te verminderen, dient het kwantisatieniveau te worden verminderd, zoals blijkt uit Vergelijking 1.
30 Derhalve is een fractioneel-H frequentiesynthesizer, die de kwantisatieruissterkte vermindert door middel van het op 1 instellen van het kwantisatieniveau en die een uitgangsfrequentiesignaal van een gewenst totaal bereik genereert, noodzakelijk.
Om de bovenstaande en andere problemen op te lossen, zou het 35 wenselijk zijn om een fractioneel-N frequentiesynthesizer, die een verminderde kwantisatieruissterkte vertoont en die een uitgangsfrequentiesignaal van een gewenst totaal bereik genereert, te verschaffen.
1023545- I - 4 - I Het zou ook wenselijk zijn om een werkwijze voor het genereren I van een frequentie, die een verminderde kwantisatieruissterkte ver- I toont en een uitgangsfrequentiesignaal van een gewenst totaal bereik genereert, te verschaffen.
I 5 Volgens één aspect van de uitvinding is dienovereenkomstig een I frequentiesynthesizer verschaft, welke synthesizer een eerste de- I lingsorgaan, een tweede delingsorgaan en een delingsverhouding(deler) I stuurorgaan omvat. Het eerste delingsorgaan ontvangt en deelt een os- I cillatiefrequentiesignaal. Het tweede delingsorgaan ontvangt een voor- I 10 afbepaald terugkoppelfrequentiesignaal en deelt het terugkoppelfre- quentiesignaal in reactie op een selectiesignaal bij verschillende I delingsverhoudingen.
Het delingsverhoudingstuurorgaan ontvangt en deelt een uit- I gangssignaal van het eerste delingsorgaan en een uitgangssignaal van 15 het tweede delingsorgaan en genereert een referentiefrequentiesig- I naai, waarin het oscillatiefrequentiesignaal is gedeeld, een verge- lijkingsfrequentiesignaal, dat met het radiosignaal wordt vergeleken, I en het selectiesignaal, dat wordt gebruikt om de delingsverhouding I van het tweede delingsorgaan te selecteren.
I 20 Met voordeel bevat het delingsverhoudingstuurorgaan een derde H delingsorgaan, een inwendig delingsverhoudingstuurorgaan, een sigma- I delta modulator en een synthesizer.
Het derde delingsorgaan ontvangt en deelt het uitgangssignaal van het eérste delingsorgaan en genereert het referentiefrequentie- I 25 signaal. Het interne delingsverhoudingstuurorgaan ontvangt het uit- I gangssignaal van het tweede delingsorgaan en genereert een vergelijkingssignaal en een eerste partieel, bij voorkeur 1-bit, I selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren.
30 De sigma-delta modulator ontvangt een voorafbepaalde waarde K, I die extern bestuurd wordt, en genereert een tweede partieel, bij I voorkeur 1-bit, selectiesignaal, dat wordt gebruikt om het I selectiesignaal te generen in reactie op het vergelij kingsfrequentiesignaal.
35 De synthesizer synthetiseert het selectiesignaal uit de eerste en tweede selectiesignalen.
Meer in het bijzonder omvat het inwendige delingsverhouding- I stuurorgaan een eerste inwendig delingsorgaan, een tweede inwendig de- lingsorgaan en een modulusstuurorgaan.
I 1023543* - 5 -
Het eerste inwendige delingsorgaan ontvangt en deelt het uitgangssignaal van het tweede delingsorgaan en genereert het vergelij-kingsfrequentiesignaal. Het tweede inwendige delingsorgaan ontvangt en deelt het uitgangssignaal van het tweede delingsorgaan.
5 Het modulusstuurorgaan ontvangt het vergelijkingsfrequentiesig- naal en het uitgangssignaal van het tweede inwendige delingsorgaan, geeft het eerste selectiesignaal als een eerste niveau af, wanneer de eerste en tweedè inwendige delingsorganen gelijktijdig worden geteld, en geeft het eerste selectiesignaal als een tweede niveau af, wanneer 10 slechts het eerste inwendige delingsorgaan wordt geteld.
Het derde delingsorgaan en het eerste inwendige delingsorgaan hebben dezelfde delingsverhouding (delers) en de eerste en tweede inwendige delingsorganen hebben dezelfde telperiode, en een telbewer-kingstijd van het tweede inwendige delingsorgaan is korter dan die van 15 het eerste inwendige delingsorgaan.
De verhouding van de deler van het tweede inwendige delingsorgaan en de deler van het eerste inwendige delingsorgaan is groter dan of gelijk aan 0 en kleiner dan 1.
Het tweede selectiesignaal heeft het eerste of tweede niveau op 20 onregelmatige intervallen. De omvang van een binnen de sigma-delta modulator verschafte accumulator wordt aangeduid met F en de som van een waarde K/F en de verhouding van de deler van het tweede delingsorgaan en de deler van het eerste delingsorgaan is groter dan of gelijk aan 0 en kleiner dan 1.
25 Het selectiesignaal is een 2-bit signaal, dat verschillende de- lingsverhoudingen (delers) van het tweede delingsorgaan selecteert.
Volgens een ander aspect van de uitvinding is een frequentiesyn-thesizer verschaft, welke frequentiesynthesizer een eerste delingsorgaan, een tweede delingsorgaan, een delingsverhouding(deler)stuur-30 orgaan, een sigma-delta modulator en een synthesizer bevat.
Het eerste delingsorgaan ontvangt en deelt een oscillatiefre-quentiesignaal. Het tweede delingsorgaan ontvangt een voorafbepaald terugkoppelfrequentiesignaal en deelt het terugkoppelfrequentiesignaal door verschillende delingsverhoudingen in reactie op een selectiesig-35 naai.
Het delingsverhoudingstuurorgaan ontvangt en deelt een uitgangssignaal van het eerste delingsorgaan en een uitgangssignaal van het tweede delingsorgaan en genereert een referentiefrequentiesignaal, waarin het oscillatiefrequentiesignaal is gedeeld, een vergelijkings- 1023545- I - 6 - frequentiesignaal, dat met het referentiefrequentiesignaal wordt ver- I geleken, en een eerste selectiesignaal, dat wordt gebruikt om het voor I het selecteren van de delingsverhouding van het tweede delingsorgaan I gebruikte selectiesignaal te genereren.
5 De sigma-delta modulator ontvangt een voorafbepaalde waarde K, I welke waarde extern wordt bestuurd, en genereert een voor het genere- I ren van het selectiesignaal gebruikt tweede selectiesignaal in reactie H op het vergelijkingsfrequentiesignaal.
I De synthesizer synthetiseert de eerste en tweede partiële I 10 selectiesignalen en genereert het selectiesignaal.
B Het delingsverhoudingstuurorgaan bevat een derde delingsorgaan en een inwendig delingsverhouding(deler)stuurorgaan.
I Het derde delingsorgaan ontvangt en deelt het uitgangssignaal van het eerste delingsorgaan en genereert het referentiefrequentiesig- I 15 naai. Het inwendige delingsverhoudingstuurorgaan ontvangt het uit- B gangssignaal van het tweede delingsorgaan en genereert het vergelij- B kingsfrequentiesignaal en het voor het genereren van het selectiesig- B naai gebruikte eerste partiële selectiesignaal.
B Meer in het bijzonder bevat het inwendige delingsverhouding- B 20 stuurorgaan een eerste inwendig delingsorgaan, een tweede inwendig B delingsorgaan en een modulusstuurorgaan.
B Het eerste inwendige delingsorgaan ontvangt en deelt het uit- B gangssignaal van het tweede delingsorgaan en genereert het vergelij- B kingsfrequentiesignaal. Het tweede inwendige delingsorgaan ontvangt en 25 deelt het uitgangssignaal van het tweede delingsorgaan.
H Het modulusstuurorgaan ontvangt het vergelijkingsfrequentiesig- naai en het uitgangssignaal van het tweede inwendige delingsorgaan, geeft het eerste selectiesignaal als een eerste niveau af, wanneer de H eerste en tweede inwendige delingsorganen gelijktijdig worden geteld, 30 en geeft het eerste selectiesignaal als een tweede niveau af, wanneer slechts het eerste inwendige delingsorgaan wordt geteld.
De eerste en tweede inwendige delingsorganen hebben dezelfde telperiode en een telbewerkingstijd van het tweede inwendige delings- orgaan is korter dan die van het eerste inwendige delingsorgaan.
H 35 De verhouding van de deler van het tweede inwendige delingsor- H gaan en de deler van het eerste inwendige delingsorgaan is groter dan H of gelijk aan 0 en kleiner dan 1.
I 1023545- - 7 -
Het derde delingsorgaan en het eerste inwendige delingsorgaan hebben dezelfde delingsverhouding (deler) en het tweede selectiesig-naal heeft het eerste of tweede niveau op onregelmatige intervallen.
Elk van de eerste en tweede partiële selectiesignalen is een 1-5 bit selectiesignaal.
Het selectiesignaal is een 2-bit signaal, dat verschillende delingsverhoudingen van het tweede delingsorgaan selecteert.
Dé omvang van een binnen de sigma-delta modulator verschafte accumulator wordt met F aangeduid en de som van een waarde K/F en de 10 verhouding van de deler van het tweede delingsorgaan en de deler van het eerste delingsorgaan is groter dan of gelijk aan 0 en kleiner dan 1.
Volgens nog een ander aspect van de uitvinding is een werkwijze verschaft voor het genereren van een uitgangsfrequentiesignaal van een 15 gewenst bereik, terwijl kwantisatieruissterkte in een fractioneel-N frequentiesynthesizer met een sigma-delta modulator wordt verminderd. De werkwijze omvat: (a) het door R delen van een oscillatiefrequentie-signaal, het door D delen van het door R gedeelde oscillatiefrequen-tiesignaal en het afgeven van een referentiefrequentiesignaal; (b) het 20 ontvangen van een voorafbepaald terugkoppelfrequentiesignaal en het door verschillende delingsverhoudingen delen van het terugkoppelfrequentiesignaal in reactie op een selectiesignaal; (c) het ontvangen en delen van het in (b) gedeelde signaal, het genereren van een vergelij-kingsfrequentiesignaal, dat met het referentiefrequentiesignaal wordt 25 vergeleken, en het genereren van een eerste partieel, bij voorkeur 1-bit, selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren; (d) het ontvangen van een voorafbepaalde waarde K, die extern wordt bestuurd, en het genereren van een tweede partieel, bij voorkeur 1-bit, selectiesignaal, dat wordt gebruikt om het 30 selectiesignaal te genereren in reactie op het vergelijkingsfre- quentiesignaal; en (e) het synthetiseren en genereren van het selectiesignaal uit de eerste en tweede partiële selectiesignalen.
Stap (c) omvat: (cl) het door D delen van het in (b) gedeelde signaal en het genereren van het vergelijkingsfrequentiesignaal; (c2) 35 het door C delen van het in (b) gedeelde signaal; en (c3) het ontvangen van het vergelijkingsfrequentiesignaal en het uitgangssignaal in (c2) en het genereren van het eerste partiële, bij voorkeur 1-bit, selectiesignaal als een eerste of tweede niveau.
1023545- I - 8 -
Meer in het bijzonder worden in (c3) het vergelijkingsfrequen- I tiesignaal en het uitgangssignaal in (c2) ontvangen, wordt het eerste I partiële, bij voorkeur 1-bit, selectiesignaal als een eerste niveau I afgegeven wanneer (cl) en (c2) gelijktijdig worden uitgevoerd, en I 5 wordt het eerste partiële, bij voorkeur 1-bit, selectiesignaal als een I tweede niveau afgegeven wanneer alleen (cl) wordt uitgevoerd.
I Een waarde C/D is groter dan of gelijk aan 0 en kleiner dan 1, I en het tweede partiële, bij voorkeur 1-bit, selectiesignaal heeft het I eerste of tweede niveau op onregelmatige intervallen. Het I 10 selectiesignaal is een 2-bit signaal, dat verschillende delingsverhoudingen van (b) selecteert.
De bovenstaande doelen en voordelen van de uitvinding zullen I duidelijker worden door het in detail beschrijven van voorkeursuit- I voeringsvormen daarvan onder verwijzing naar de bijgevoegde teke- I 15 ningen, waarin: I fig. 1 een blokschema is, dat de structuur van een fractioneel- I N frequentiesynthesizer toont; I fig. 2 een blokschema is, dat de structuur van een uitvoe- I ringsvorm van een fractioneel-N frequentiesynthesizer toont; I 20 fig. 3 een uitgangsspectrum van een sigma-delta modulator van I fig. 2 toont; I fig. 4A een ruisspectrum van een terugkoppelfrequentiesignaal I van de fractioneel-N frequentiesynthesizer van fig. 1 toont; fig. 4B een ruisspectrum van een terugkoppelfrequentiesignaal I 25 van de fractioneel-N frequentiesynthesizer van fig. 2 toont; H fig. 5 een uitgangsspectrum van de sigma-delta modulator met verschillende kwantisatieniveaus toont; I fig. 6 een stroomschema is, dat een werkwijze voor het genere- I ren van een uitgangsfrequentiesignaal van een gewenst bereik, terwijl I 30 een kwantisatieruissterkte wordt gereduceerd, toont; en I fig. 7 een stroomschema is, dat specifiek de stap 630 van fig.
6 toont.
De uitvinding zal hierna volledig worden beschreven onder ver- wijzing naar de bijgevoegde tekeningen, waarin voorkeursuitvoe- 35 ringsvormen van de uitvinding zijn weergegeven.
Hierna zal de uitvinding in detail worden beschreven door mid- I del van het beschrijven van voorkeursuitvoeringsvormen van de uit- I vinding onder verwijzing naar de bijgevoegde tekeningen. Gelijke I 1023545- - 9 - verwijzingscijfers verwijzen naar dezelfde elementen in de verschillende tekeningen.
Fig. 2 is een blokschema dat de structuur van een uitvoeringsvorm van een fractioneel-N frequentiesynthesizer toont. Onder verwij-5 zing naar fig. 2 bevat de fractioneel-N frequentiesynthesizer 200 een eerste delingsorgaan 210, een tweede delingsorgaan 220 en een delings-verhouding(deler)stuurorgaan 230.
Het eerste delingsorgaan 210 ontvangt en deelt een oscillatie-frequentiesignaal FOSC. Het tweede delingsorgaan 220 ontvangt een 10 voorafbepaald terugkoppelfrequentiesignaal FVCO en deelt het terugkop-pelfrequentiesignaal FVCO door verschillende delingsverhoudingen (delers) in reactie op een selectiesignaal (SEL).
Het delingsverhoudingstuurorgaan 230 ontvangt en deelt een uitgangssignaal van het eerste delingsorgaan 210 en een uitgangssignaal 15 van het tweede delingsorgaan 220 en genereert een referentiefrequen-tiesignaal FR, waarin het oscillatiefrequentiesignaal FOSC is gedeeld, een vergelijkingsfrequentiesignaal FP, dat met het referentiefrequen-tiesignaal FR wordt vergeleken, en het selectiesignaal SEL, dat wordt gebruikt om de delingsverhoudingen van het tweede delingsorgaan 220 te 20 selecteren.
Het delingsverhoudingstuurorgaan 230 bevat een derde delingsorgaan 240, een inwendig delingsverhouding(deler)stuurorgaan 250, een sigma-delta modulator 260 en een synthesizer 270.
Het derde delingsorgaan 240 ontvangt en deelt het uitgangssig-25 naai van het eerste delingsorgaan 210 en genereert het referentiefre-quentiesignaal FR. Het inwendige delingsverhoudingstuurorgaan 250 ontvangt het uitgangssignaal van het tweede delingsorgaan 220, genereert het vergelijkingsfrequentiesignaal FP en genereert een eerste 1-bit selectiesignaal SEL1, dat wordt gebruikt om het selectiesignaal SEL te 30 genereren.
Bij voorkeur bevat het inwendige delingsverhoudingstuurorgaan 250 een eerste inwendig delingsorgaan 275, een tweede inwendig delingsorgaan 280 en een modulusstuurorgaan 285.
Het eerste inwendige delingsorgaan 275 ontvangt een deelt een 35 uitgangssignaal van het tweede delingsorgaan 220 en genereert het vergelijkingsfrequentiesignaal FP. Het tweede inwendige delingsorgaan 280 ontvangt en deelt het uitgangssignaal van het tweede delingsorgaan 220. Met voordeel hebben het derde delingsorgaan 240 en het eerste inwendige delingsorgaan 275 dezelfde delingsverhouding (deler). Het eer- 1023545- I -ιο ί ste inwendige delingsorgaan 275 en het tweede inwendige delingsorgaan I 280 hebben dezelfde telperiode en de telbewerkingstijd van het tweede I inwendige delingsorgaan 280 is korter dan die van het eerste inwendige I delingsorgaan 275.
I 5 Bovendien is de verhouding van de deler van het tweede inwendige I delingsorgaan 280 en de deler van het eerste inwendige delingsorgaan I 275 groter dan of gelijk aan 0 en kleiner dan 1.
I Het modulusstuurorgaan 285 ontvangt het vergelijkingsfrequentie- I signaal FP en een uitgangssignaal van het tweede inwendige delingsor- I 10 gaan 280. Bovendien geeft het modulusstuurorgaan 285 het eerste selec- tiesignaal SEL1 als een eerste niveau af, wanneer het eerste inwendige I delingsorgaan 275 en het tweede inwendige delingsorgaan 280 gelijktij- I dig worden geteld, en geeft het modulusstuurorgaan 285 het eerste se- I lectiesignaal SEL1 als een tweede niveau af, wanneer slechts het eer- I 15 ste delingsorgaan 275 wordt geteld.
I De sigma-delta modulator 260 ontvangt een voorafbepaalde waarde K, die extern wordt bestuurd, en genereert een tweede 1-bit selectie- I signaal SEL2, dat wordt gebruikt om het selectiesignaal SEL te genere- I ren in reactie op het vergelijkingsfrequentiesignaal FP. Het tweede I 20 selectiesignaal SEL2 heeft een eerste of tweede niveau op onregelmati- I ge intervallen.
I De omvang van een accumulator binnen de sigma-delta modulator 260 is met "F" aangeduid en de som van een waarde K/F en de verhouding I van de deler van het tweede delingsorgaan 220 en de deler van het eer- I 25 ste delingsorgaan 210 is groter dan of gelijk aan 0 en kleiner dan 1.
I De synthesizer 270 genereert het selectiesignaal SEL uit het I eerste selectiesignaal SELl en het tweede selectiesignaal SEL2. Het selectiesignaal SEL is een 2-bit signaal, dat verschillende delings- I verhoudingen van het tweede delingsorgaan 220 selecteert.
30 Hierna zal de werking van de fractioneel-N frequentiesynthesizer I volgens een eerste uitvoeringsvorm in de detail onder verwijzing naar I fig. 2 worden beschreven.
Het eerste delingsorgaan 210 ontvangt het oscillatiefrequentie-
signaal FOSC en deelt het oscillatiefrequentiesignaal FOSC door R. R
H 35 is een natuurlijk getal. Het tweede delingsorgaan 220 ontvangt het I voorafbepaalde terugkoppelfrequentiesignaal FVCO en deelt het terug- I koppelfrequentiesignaal FVCO door verschillende delingsverhoudingen in reactie op het selectiesignaal SEL. Het terugkoppelfrequentiesignaal I 10235455 - 11 - FVCO wordt gevormd door het terugkoppelen van een uitgangsfrequentie-signaal van de synthesizer 270.
Het tweede delingsorgaan 220 deelt het terugkoppelfrequentiesig-naal FVCO door N, N+l of N+2. Het selectiesignaal SEL is een 2-bit 5 signaal, dat één van de drie delingsverhoudingen van het tweede delingsorgaan 220 selecteert. Het selectiesignaal SEL zal later worden beschreven.
Het delingsverhoudingstuurorgaan 230 ontvangt en deelt het uitgangssignaal van het eerste delingsorgaan 210 en het uitgangssignaal 10 van het tweede delingsorgaan 220. Bovendien genereert het delingsverhoudingstuurorgaan 230 het referentiefrequentiesignaal FR, waarin het oscillatiefrequentiesignaal FOSC is gedeeld, het vergelijkingsfrequen-tiesignaal FP, dat met het referentiefrequentiesignaal FR wordt vergeleken, en het selectiesignaal SEL, dat wordt gebruikt om de delings-15 verhouding van het tweede delingsorgaan 220 te selecteren.
Het delingsverhoudingstuurorgaan 230 bevat het derde delingsorgaan 240, het inwendige delingsverhoudingstuurorgaan 250, de sigma-delta modulator 260 en de synthesizer 270.
Het derde delingsorgaan 240 ontvangt en deelt het uitgangssig-20 naai van het eerste delingsorgaan 210 en genereert het referentiefrequentiesignaal FR. Het derde delingsorgaan 240 heeft dezelfde delings-verhouding (deler) als die van het eerste inwendige delingsorgaan 275. Het referentiefrequentiesignaal FR heeft een frequentie waarmee het vergelijkingsfrequentiesignaal FP wordt gesynchroniseerd.
25 Het inwendige delingsverhoudingstuurorgaan 250 ontvangt het uit gangssignaal van het tweede delingsorgaan 220 en genereert het vergeli jkingsfrequentiesignaal FP en het eerste partiële selectiesignaal SEL1, dat wordt gebruikt om het selectiesignaal SEL te genereren.
Het inwendige delingsverhoudingstuurorgaan 250 genereert het 30 eerste partiële selectiesignaal SEL1, zodat het terugkoppelfrequentie-signaal FVCO een frequentie heeft, die een decimaal aantal malen het oscillatiefrequentiesignaal FOCS is. Het door het inwendige delingsverhoudingstuurorgaan 250 gegenereerde eerste partiële selectiesignaal SEL1 en het door de sigma-delta modulator 260 gegenereerde tweede par-35 tiële selectiesignaal SEL2 worden gebruikt om het selectiesignaal SEL te genereren, welk selectiesignaal SEL wordt gebruikt om de delings-verhouding van het tweede delingsorgaan 220 te selecteren.
Dit wil zeggen, dat het eerste partiële selectiesignaal SEL1 en het tweede partiële selectiesignaal SEL2 door de synthesizer 270 bij 1023545- I - 12 - I elkaar worden opgeteld om het selectiesignaal SEL te genereren. Het I eerste partiële selectiesignaal SEL1 is een 1-bit signaal, dat de eer- I ste en tweede niveaus op regelmatige intervallen heeft. Hierin is het I eerste niveau een hoog niveau en is het tweede niveau een laag niveau.
I 5 Het is echter ook mogelijk, dat het eerste niveau op het lage niveau .
I is ingesteld en het tweede niveau op het hoge niveau is ingesteld.
Het inwendige delingsverhoudingstuurorgaan 250, dat het eerste I partiële selectiesignaal SEL1 genereert, bevat het eerste inwendige delingsorgaan 275, het tweede inwendige delingsorgaan 280 en het modu- I 10 lusstuurorgaan 285.
Het eerste inwendige delingsorgaan 275 ontvangt het uitgangssig- naai van het tweede delingsorgaan 220, deelt het uitgangssignaal van het tweede delingsorgaan 220 door D en genereert het vergelijkingsfre- quentiesignaal FP. D is een natuurlijk getal. Het tweede inwendige de- 15 lingsorgaan 280 ontvangt het uitgangssignaal van het tweede delingsor- gaan 220 en deelt het uitgangssignaal van het tweede delingsorgaan 220 I door C. C is een natuurlijk getal.
I C/D, dat de verhouding van de deler van het tweede inwendige de- I lingsorgaan 280 en de deler van het eerste delingsorgaan 275 is, is
I 20 groter dan of gelijk aan 0 en kleiner dan 1. Dit wil zeggen, dat D
I groter dan C is.
Deling door D betekent, dat D cycli van een ingangsfrequentie- I signaal worden geteld. De eerste en tweede inwendige delingsorganen I 275 en 280 hebben dezelfde telperiode. De eerste en tweede inwendige I 25 delingsorganen 275 en 280 starten derhalve gelijktijdig hun telwerking I en worden gelijktijdig teruggesteld. De telbewerkingstijd van het I tweede inwendige delingsorgaan 280 is echter korter dan die van het I eerste inwendige delingsorgaan 275.
Dit wil zeggen, dat de eerste en tweede inwendige delingsorganen 30 275 en 280 gelijktijdig hun telwerking starten. De eerste en tweede I inwendige delingsorganen 275 en 280 voeren gelijktijdig een telbewer- I king uit en vervolgens beëindigt eerst het tweede inwendige delingsor- I gaan 280 zijn telwerking, omdat D groter dan C is. Wanneer de telwer- I king van het eerste inwendige delingsorgaan 275 eindigt, worden de 35 eerste en tweede inwendige delingsorganen 275 en 280 gelijktijdig te- ruggesteld en deze herstarten hun telwerking.
I Het tweede inwendige delingsorgaan 280 start gelijktijdig met I het eerste inwendige delingsorgaan 275 zijn telwerking, stopt vervol- I gens als eerste met tellen, wacht totdat het eerste inwendige delings- I 1023545- - 13 - orgaan 275 met tellen stopt en wordt vervolgens gelijktijdig met het eerste inwendige delingsorgaan 275 teruggesteld.
Het modulusstuurorgaan 285 ontvangt het vergelijkingsfrequentie-signaal FP en het uitgangssignaal van het tweede inwendige delingsor-5 gaan 280. Het modulusstuurorgaan 285 geeft het eerste deelselectiesig-naal SEL1 als het eerste niveau, dat wil zeggen het hoge niveau, af wanneer de eerste en tweede inwendige delingsorganen 275 en 280 gelijktijdig tellen, en het modulusstuurorgaan 285 geeft het eerste deelselectiesignaal SEL1 als het tweede niveau, dat wil zeggen het 10 lage niveau, af wanneer slechts het eerste inwendige delingsorgaan 275 telt.
Wanneer in het bijzonder het tweede inwendige delingsorgaan 280 C telt en het eerste inwendige delingsorgaan 275 gelijktijdig D telt, wordt het eerste partiële selectiesignaal SEL1 als het hoge niveau af-15 gegeven. Wanneer het tweede inwendige delingsorgaan 280 het tellen beëindigt en slechts het eerste inwendige delingsorgaan 275 D telt, wordt het eerste selectiesignaal SEL1 als het lage niveau afgegeven.
De sigma-delta modulator 260 ontvangt de voorafbepaalde waarde K, die extern bestuurd wordt, en genereert het tweede partiële selec-20 tiesignaal SEL2, dat wordt gebruikt om het selectiesignaal SEL te genereren in reactie op het vergelijkingsfrequentiesignaal FP.
Een accumulator (niet weergegeven) is in de sigma-delta modulator 260 voorzien, en de omvang van de accumulator is door middel van een partiële modulus F aangeduid. De partiële modulus is een dimensie-25 loze grootheid.
Het tweede partiële selectiesignaal SEL2 is een 1-bit signaal, dat als een hoog of laag niveau in reactie op de waarde K/F wordt gegenereerd. Aangezien het niveau van de in de sigma-delta modulator 260 ingevoerde waarde K onregelmatig is, heeft het tweede partiële selec-30 tiesignaal SEL2 het hoge of lage niveau op onregelmatige intervallen.
Met voordeel is de som van de waarde K/F en C/D, die de verhouding van de deler van het tweede delingsorgaan 220 en de deler van het eerste delingsorgaan 210 is, groter dan of gelijk aan 0 en kleiner dan 1. Indien bijvoorbeeld C/D 0,5 is, is K/F groter dan 0 en kleiner dan 35 0,5. Dit wil zeggen, indien C/D 0,5 is, de waarde K binnen 50% van de waarde F ligt.
De synthesizer 270 genereert het selectiesignaal SEL uit de eerste en tweede partiële selectiesignaal SEL1 en SEL2. Het eerste partiële selectiesignaal SEL1 wordt als de hoge en lage niveaus op regel- 1023545- I - 14 - matige intervallen gegenereerd, en het tweede deelselectiesignaal SEL2 I wordt als de hoge en lage niveaus op onregelmatige intervallen gegene- I reerd.
I Een proces, waarin de delingsverhouding van het tweede delings- 5 orgaan 220 onder gebruikmaking van het selectiesignaal SEL wordt gese- I lecteerd, zal hieronder worden beschreven, waarbij het hoge niveau door ”1" en het lage niveau door ”0" wordt aangeduid.
I Indien het eerste partiële selectiesignaal SEL1 1 is en het tweede partiële selectiesignaal SEL2 eveneens 1 is, is het selectie- I 10 signaal SEL 11. Indien het eerste partiële selectiesignaal SEL1 0 is I en het tweede deelselectiesignaal SEL2 1 is, is het selectiesignaal I 01. Indien het eerste partiële selectiesignaal SEL1 1 is en het tweede I partiële selectiesignaal SEL2 0 is, is het selectiesignaal SEL 10. In- I dien het eerste partiële selectiesignaal SELl 0 is en het tweede par- I 15 tiële selectiesignaal 0 is, is het selectiesignaal SEL 00.
I Indien het selectiesignaal SEL 11 is, wordt voor de delingsver- I houding van het tweede delingsorgaan 220 N geselecteerd. Indien het I selectiesignaal SEL 10 of 01 is, wordt voor de delingsverhouding van het tweede delingsorgaan 220 N+l geselecteerd. Indien het selectiesig- I 20 naai SEL 00 is, wordt voor de delingsverhouding van het tweede de- I lingsorgaan 220 N+2 geselecteerd.
H De delingsverhouding van de fractioneel-N frequentiesynthesizer 200 met de bovenstaande structuur zal worden beschreven door middel van Vergelijking 2.
I FP=FVCO/[N x (D-C) + C x (N+l)]=FVCO/(N x D + C) I FR=FOSC/(RxD) ... (2)
.'.FVCO=FOSC x (N x D + C) / (R x D) =FOSC X (N + C/D) /R
30 Zoals blijkt uit Vergelijking 2, kan het terugkoppelfrequentie- I signaal FVCO worden uitgedrukt door (N+C/D)R maal het oscillatiefre- I quentiesignaal FOSC.
I Indien bijvoorbeeld N=M+·f, R=l, D=2 en C=l, dan FVCO=FOSC x (M+·f+C/D).
I 35 Hierin is M een natuurlijk getal en is *f een decimaal, aange- I duid door middel van K/F, dat de verhouding van de in de sigma-delta I modulator 260 ingevoerde waarde K en de partiële modulus F is. Dit wil zeggen, ‘f is K/F.
I 1023545- - 15 -
Aangezien C/D 1/2 is, en indien *f tussen O en 0,5 ligt, kan het terugkoppelfrequentiesignaal FVCO worden uitgedrukt door een decimaal maal het oscillatiefrequentiesignaal FOSC. In het bijzonder kan de fractioneel-N frequentiesynthesizer 200 een uitgangsfrequen-5 tiesignaal van een gewenst bereik afgeven, zelfs wanneer de in de sigma-delta modulator 260 ingevoerde waarde K binnen 50% van de waarde F ligt. De fractioneel-N frequentiesynthesizer 200 kan derhalve een kwantisatieruissterkte verminderen en kan het uitgangsfre-quentiesignaal van het gewenste bereik afgeven door middel van het op 10 1 instellen van het kwantisatieniveau.
In een conventionele fractioneel-N frequentiesynthesizer bedraagt de waarde K ongeveer 80% van de waarde F, wanneer het kwantisatieniveau 1 is, en derhalve kan de conventionele fractioneel-N frequentiesynthesizer niet het uitgangsfrequentiesignaal van het ge-15 wenste frequentiebereik genereren. Indien het kwantisatieniveau op 2 wordt ingesteld, is het bereik van de waarde K derhalve twee maal, zodat het uitgangsfrequentiesignaal van het gewenste frequentiebereik wordt gegenereerd. In dit geval neemt echter de kwantisatieruissterkte toe.
20 Volgens de fractioneel-N frequentiesynthesizer 200 van fig. 2 kan de kwantisatieruissterkte worden verminderd en kan het uitgangsfrequentiesignaal van het gewenste frequentiebereik worden gegenereerd door het kwantisatieniveau op 1 in te stellen.
Dit wil zeggen, dat het uitgangsfrequentiesignaal een decimaal 25 aantal malen het oscillatiefrequentiesignaal FOSC kan zijn door het op een voorafbepaalde waarde tussen 0 en 1 instellen van de waarde C/D en door het aanpassen van de waarde K/F, dit wil zeggen -f. De waarde C/D is niet noodzakelijkerwijs 1/2 doch is groter dan 0 en kleiner dan 1, bijvoorbeeld 1/3 en 1/4. Het uitgangsfrequentiesignaal kan een deci-30 maal aantal malen het oscillatiefrequentiesignaal FOSC zijn door het instellen van de som van de waarde K/F en de waarde C/D op een waarde groter dan 0 en kleiner dan 1.
Fig. 3 toont een uitgangsspectrum van de sigma-delta modulator van fig. 2. Fig. 3 toont het geval, waarin de sigma-delta modulator 35 werkt bij 10 MHz. Het ruisvormgevingsspectrum van fig. 3 heeft dezelfde vorm als die van een conventionele sigma-delta modulator. Aangezien de kwantisatieruissterkte 1 is, is de totale ruis echter met ongeveer 6 dB verminderd in vergelijking met het geval van een conventionele inrichting, waarin de kwantisatieruissterkte 2 is.
1023545- I - 16 - I Fig. 4A toont het ruisspectrum van een terugkoppelfrequentiesig- I naai van de conventionele fractioneel-N frequentiesynthesizer.
I Fig. 4B toont een ruisspectrum van een terugkoppelfrequentiesig- I naal van de fractioneel-N frequentiesynthesizer volgens fig. 2.
5 Een in fig. 4A weergegeven rechte lijn met een negatieve helling I geeft het ruisniveau van het terugkoppelfrequentiesignaal weer. In I fig. 4A overschrijdt de ruiskromme van het terugkoppelfrequentiesig- I naai een rechte lijn, die het riiisniveau van het terugkoppelfrequen- I tiesignaal weergeeft. Dit betekent, dat de ruis sterk is.
I 10 De in fig. 4B weergegeven ruiskromme van het terugkoppelfrequen- I tiesignaal van fig. 2 overschrijdt de het ruisniveau van het terugkop- pelfrequentiesignaal weergevende rechte lijn niet. Dit betekent, dat I de ruis is verminderd in vergelijking met die van fig. 4A.
I Fig. 5 toont een uitgangsspectrum van de sigma-delta modulator H 15 met verschillende kwantisatieniveaus.
I Wanneer het kwantisatieniveau Δ 1 is, wordt de ruis met ongeveer I 6 dB verminderd in vergelijking met het geval, waarin het kwantisatie- niveau Δ 2 is.
I Fig. 2 toont ook een fractioneel-N frequentiesynthesizer volgens 20 een tweede uitvoeringsvorm.
I Een verschil tussen de eerste uitvoeringsvorm en de tweede uit- I voeringsvorm is, dat het delingsverhoudingstuurorgaan 225 van de frac- tioneel-N frequentiesynthesizer 270 volgens de tweede uitvoeringsvorm I de sigma-delta modulator 260 en de synthesizer 270 niet bevat. De wer- 25 king van de fractioneel-N frequentiesynthesizer volgens de tweede uit- voeringsvorm is echter overeenkomstig die van de fractioneel-N fre- quentiesynthesizer 270 volgens de eerste uitvoeringsvorm, en gedetail- leerde beschrijvingen daarvan zijn derhalve weggelaten.
Fig. 6 is een stroomschema, dat een werkwijze 600 voor het gene- 30 reren van een uitgangssignaal van een gewenst bereik, terwijl de kwan- tisatieruissterkte wordt verminderd, toont.
Fig. 7 is een stroomschema, dat in het bijzonder de stap 630 van fig. 6 toont.
De werkwijze 600 voor het genereren van een uitgangsfrequentie- H 35 signaal van een gewenst bereik, terwijl een kwantisatieruissterkte
wordt gereduceerd, is overeenkomstig de werking van de fractioneel-N
frequentiesynthesizer 200 van fig. 2.
In stap 610 wordt een oscillatiefrequentiesignaal door R gedeeld en wordt het door R gedeelde oscillatiefrequentiesignaal door D ge- - 17 - deeld en wordt vervolgens een referentiefrequentiesignaal afgegeven. Het oscillatiefrequentiesignaal is een door een oscillator (niet weergegeven) van een frequentiesynthesizer gegenereerd frequentiesignaal.
In stap 620 wordt een voorafbepaald terugkoppelfrequentiesignaal 5 ontvangen en wordt het terugkoppelfrequentiesignaal gedeeld met verschillende delingsverhoudingen in reactie op een selectiesignaal.
Het terugkoppelfrequentiesignaal is een frequentiesignaal, waarin een uitgangsfrequentiesignaal van de frequentiesynthesizer is teruggekoppeld. Onder gebruikmaking van het selectiesignaal wordt er 10 bepaald of het terugkoppelfrequentiesignaal door N, N+l of N+2 wordt gedeeld. Het selectiesignaal is een 2-bit signaal.
Met voordeel wordt het selectiesignaal gegenereerd door eerste en tweede selectiesignalen, die later worden beschreven.
In stap 630 wordt het gedeelde signaal uit stap 620 ontvangen en 15 verder gedeeld; en worden een vergelijkingsfrequentiesignaal, dat met het referentiefrequentiesignaal is vergeleken, en het eerste 1-bit selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren, gegenereerd.
De stap 630 zal nu met betrekking tot fig. 7 in detail worden 20 beschreven.
In stap 710 wordt het gedeelde signaal uit stap 620 door D gedeeld en wordt het vergelijkingsfrequentiesignaal gegenereerd. Het vergelijkingsfrequentiesignaal wordt vergeleken met het referentiefrequentiesignaal en met het referentiefrequentiesignaal gesynchroni-25 seerd.
In stap 720 wordt het gedeelde signaal uit stap 620 door C gedeeld.
In stap 730 worden het vergelijkingsfrequentiesignaal en het uitgangssignaal uit stap 720 ontvangen en wordt het eerste selectie-.30 signaal, als een eerste of tweede niveau gegenereerd. Meer in het bijzonder worden in stap 730 het vergelijkingsfrequentiesignaal en het signaal, waarin het gedeelde signaal uit stap 620 door C is gedeeld, ontvangen. Wanneer een deling-door-D-bewerking in stap 710 en een de-ling-door-C-bewerking in stap 720 gelijktijdig worden uitgevoerd, 35 wordt het eerste selectiesignaal als het eerste niveau afgegeven. Wanneer slechts de deling-door-D-beweking in stap 710 wordt uitgevoerd, wordt het eerste selectiesignaal als het tweede niveau afgegeven.
Hierin is het eerste niveau een hoog niveau en is het tweede niveau een laag niveau. Het is echter ook mogelijk, dat het eerste ni- 1023545- I - 18 - veau op het lage niveau is ingesteld en het tweede niveau op het hoge I niveau is ingesteld.
I De deling-door-D-bewerking in stap 710 en de deling-door-C-be- I werking in stap 720 hebben dezelfde werkingsperiode. C/D is echter I 5 groter dan of gelijk aan 0 en kleiner dan 1.
I Zelfs wanneer de deling-door-D-bewerking in stap 710 en de de- I ling-door-C-bewerking in stap 720 gelijktijdig zijn begonnen, eindigt derhalve de deling-door-C-bewerking als eerste en vervolgens wordt de I deling-door-D-bewerking beëindigd. Zodra de deling-door-D-bewerking is I 10 beëindigd, herstarten de deling-door-C-bewerking en de deling-door-D- I bewerking gelijktijdig.
H Het eerste selectiesignaal wordt door de bewerkingstijd van de deling-door-C en de bewerkingstijd van de bewerkingstijd van de I deling-door-D bestuurd en dit signaal heeft derhalve de hoge en lage I 15 niveaus op regelmatige intervallen.
In stap 640 wordt een voorafbepaalde waarde K, die extern wordt I bestuurd, ontvangen en wordt een tweede 1-bit selectiesignaal, dat I wordt gebruikt om het selectiesignaal te genereren, gegenereerd in I reactie op het vergelijkingsfrequentiesignaal. Een accumulator is 20 voorzien in een sigma-delta modulator en de omvang van de modulator I kan door F worden aangeduid.
I De sigma-delta modulator ontvangt de voorafbepaalde waarde K en I genereert het tweede selectiesignaal onder gebruikmaking van de waarde I K/F. Het tweede selectiesignaal heeft het eerste of tweede niveau op 25 onregelmatige intervallen. Deze bewerkingen zijn reeds beschreven bij het beschrijven van de werking van de fractioneel-N frequentiesynthe- sizer 200 van fig. 2, en gedetailleerde beschrijvingen daarvan zijn derhalve weggelaten.
In stap 650 wordt het selectiesignaal uit de eerste en tweede 1- 30 bit selectiesignalen gegenereerd. Het selectiesignaal is een 2-bit signaal, dat verschillende delingsverhoudingen in stap 620 selecteert.
H Aangezien het tweede 1-bit selectiesignaal het hoge of lage niveau op onregelmatige intervallen heeft, heeft het selectiesignaal, dat uit het eerste selectiesignaal en het tweede 1-bit selectiesignaal is ge- 35 synthetiseerd, eveneens het hoge of lage niveau op onregelmatige in- tervallen.
Het eerste 1-bit selectiesignaal kan een 0 of 1 zijn en het tweede 1-bit selectiesignaal kan een 0 of 1 zijn. Het selectiesignaal kan derhalve een 2-bit signaal, zoals één van 00, 01, 10 en 11 zijn.
- 19 -
De verschillende delingsverhoudingen in stap 620 worden volgens de logische waarde van het selectiesignaal geselecteerd.
Zoals hierboven is beschreven, kan in de fractioneel-N frequen-tiesynthesizer en werkwijze voor het genereren van een frequentie vol-5 gens de uitvinding de kwantisatieruissterkte worden verminderd en het uitgangsfrequentiesignaal met het gewenste frequentiebereik worden gegenereerd door het op 1 instellen van het kwantisatieniveau.
Hoewel de uitvinding in het bijzonder is weergegeven en beschreven onder verwijzing naar voorkeursuitvoeringsvormen daarvan, zal het 10 duidelijk zijn voor de vakman op dit gebied van de techniek dat verschillende veranderingen in vorm en detail daarin kunnen worden aangebracht zonder de gedachte en het kader van de uitvinding, zoals deze door de bijgevoegde conclusies is gedefinieerd, te verlaten.
1023545-

Claims (19)

1. Frequentiesynthesizer omvattende: I een eerste delingsorgaan, dat is ingericht om een oscillatie- I frequentiesignaal te ontvangen en te delen; I een tweede delingsorgaan, dat is ingericht om een terugkoppel- 5 frequentiesignaal te ontvangen en het terugkoppelfrequentiesignaal in reactie op een selectiesignaal bij verschillende delingsverhoudingen I te delen; en I een delingsverhoudingstuurorgaan, dat is ingericht om een uit- I gangssignaal van het eerste delingsorgaan en een uitgangssignaal van I 10 het tweede delingsorgaan te ontvangen en te delen, en dat is inge- richt om een referentiefrequentiesignaal, waarin het oscillatiefre- I quentiesignaal is gedeeld, een vergelijkingsfrequentiesignaal, dat met het referentiefrequentiesignaal wordt vergeleken, en het selec- tiesignaal, dat wordt gebruikt om de delingsverhouding van het tweede I 15 delingsorgaan te selecteren, te genereren.
2. Frequentiesynthesizer volgens conclusie 1, waarin het de- I lingsverhoudingstuurorgaan omvat: I een derde delingsorgaan, dat is ingericht om het uitgangssignaal van het eerste delingsorgaan te ontvangen en te delen en om het refe- 20 rentiefrequentiesignaal te genereren; een inwendig delingsverhoudingstuurorgaan, dat is ingericht om het uitgangssignaal van het tweede delingsorgaan te ontvangen en om het vergelijkingsfrequentiesignaal en een eerste partiële selectiesig- naai, dat wordt gebruikt om het selectiesignaal te genereren, te gene- 25 reren; een sigma-delta modulator, die is ingericht om een voorafbepaal- de waarde K, die extern wordt bestuurd, te ontvangen en om een tweede H partieel selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren, te genereren in reactie op het vergelijkingsfrequentiesig- 30 naai; en een synthesizer, die is ingericht om de eerste en tweede partiële selectiesignalen te synthetiseren en om het selectiesignaal H te genereren.
3. Frequentiesynthesizer, omvattende: 35 een eerste delingsorgaan, dat is ingericht om een oscillatiefre- H quentiesignaal te ontvangen en te delen; I 1023545- een tweede delingsorgaan, dat is ingericht om een voorafbepaald terugkoppelfrequentiesignaal te ontvangen en om het terugkoppelfre-quentiesignaal in reactie op een selectiesignaal bij verschillende de-lingsverhoudingen te delen; 5 een delingsverhoudingstuurorgaan, dat is ingericht om een uit gangssignaal van het eerste delingsorgaan en een uitgangssignaal van het tweede delingsorgaan te ontvangen en te delen en om een referen-tiefrequentiesignaal, waarin het oscillatiefrequentiesignaal is gedeeld/ een vergelijkingsfrequentiesignaal, dat met het referentiefre-10 quentiesignaal wordt vergeleken, en een eerste partieel selectiesignaal , dat wordt gebruikt om het voor het selecteren van de delingsver-houding van het tweede delingsorgaan gebruikte selectiesignaal te genereren, te genereren; een sigma-delta modulator, die is ingericht om een voorafbe-15 paalde waarde K, die extern bestuurd wordt, te ontvangen en een tweede partieel selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren, te genereren in reactie op het vergelijkingsfrequentiesignaal; en een synthesizer, die is ingericht om de eerste en tweede 20 partiële selectiesignalen te synthetiseren en om het selectiesignaal te genereren.
4. Frequentiesynthesizer volgens conclusie 3, waarin het delingsverhoudingstuurorgaan omvat: een derde delingsorgaan, dat is ingericht om het uitgangssignaal 25 van het eerste delingsorgaan te ontvangen en te delen en om het refe-rentiefrequentiesignaal te genereren; en een inwendig delingsverhoudingstuurorgaan, dat is ingericht om het uitgangssignaal van het tweede delingsorgaan te ontvangen en om het vergelijkingsfrequentiesignaal en het eerste partiële selectiesig-30 naai, dat wordt gebruikt om het selectiesignaal te genereren, te genereren.
5. Frequentiesynthesizer volgens conclusie 2 of 4, waarin het inwendige delingsverhoudingstuurorgaan omvat: een eerste inwendig delingsorgaan, dat is ingericht om het uit-35 gangssignaal van het tweede delingsorgaan te ontvangen en te delen en om het vergelijkingsfrequentiesignaal te genereren; een tweede inwendig delingsorgaan, dat is ingericht om het uitgangssignaal van het tweede delingsorgaan te ontvangen en te delen; en 1023545- I 22 I een modulusstuurorgaan, dat is ingericht om het vergelijkings- I frequentiesignaal en het uitgangssignaal van het tweede inwendige de- lingsorgaan te ontvangen, om het eerste partiële selectiesignaal als I een eerste niveau af te geven, wanneer de eerste en tweede inwendige I 5 delingsorganen gelijktijdig worden geteld, en om het eerste partiële I selectiesignaal als een tweede niveau af te geven, wanneer slechts het eerste inwendige delingsorgaan wordt geteld.
6. Frequëntiesynthesizer volgens conclusie 5, waarin de eerste I en.tweede inwendige delingsorganen dezelfde telperiode hebben, en een I 10 telbewerkingstijd van het tweede inwendige delingsorgaan korter dan I die van het eerste inwendige delingsorgaan is.
7. Frequentiesynthesizer volgens conclusie 5, waarin een ver- I houding van een deler van het tweede inwendige delingsorgaan en een I deler van het eerste inwendige delingsorgaan groter dan of gelijk aan I 15 0 en kleiner dan 1 is.
8. Frequentiesynthesizer volgens conclusie 5, waarin het derde I delingsorgaan en het eerste inwendige delingsorgaan dezelfde delings- I verhouding hebben.
9. Frequentiesynthesizer volgens conclusie 2 of 3, waarin het 20 tweede partiële selectiesignaal het eerste of tweede niveau op onre- gelmatige intervallen heeft.
10. Frequentiesynthesizer volgens conclusie 2 of 3, waarin de sigma-delta modulator een accumulator met een door "F" aangeduide omvang bevat en waarin de som van een waarde K/F en een verhouding van 25 een deler van het tweede delingsorgaan en een deler van het eerste delingsorgaan groter dan of gelijk aan 0 en kleiner dan 1 is.
11. Frequentiesythesizer volgens een van de conclusies 2-10, waarin elk van de eerste en tweede partiële selectiesignalen een 1-bit selectiesignaal is.
12. Frequentiesynthesizer volgens conclusie 1 of 3, waarin het selectiesignaal een 2-bit signaal, dat verschillende delingsverhoudingen van het tweede delingsorgaan selecteert, is.
13. Werkwijze voor het genereren van een uitgangsfrequentiesig- H naai van een gewenst bereik in een fractioneel-N frequentiesynthesizer H 35 met een sigma-delta modulator, waarbij de werkwijze omvat: (a) het door R delen van een oscillatiefrequentiesignaal, het H door D delen van het door R gedeelde oscillatiefrequentiesignaal en H het afgeven van een referentiefrequentiesignaal; I 1023545- (b) het ontvangen van een terugkoppelfrequentiesignaal en het door verschillende delingsverhoudingen delen van het terugkoppelfrequentiesignaal in reactie op een selectiesignaal; (c) het ontvangen en delen van het in (b) gedeelde signaal, het 5 genereren van een vergelijkingsfrequentiesignaal, dat met het referen-tiefrequentiesignaal wordt vergeleken, en het genereren van een eerste partieel selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren; (d) het ontvangen van een voorafbepaalde waarde K, die extern 10 wordt bestuurd, en het genereren van een tweede partieel selectiesignaal, dat wordt gebruikt om het selectiesignaal te genereren in reactie op het vergelijkingsfrequentiesignaal; en (e) het genereren van het selectiesignaal uit de eerste en tweede partiële selectiesignalen, 15 waarbij D en R natuurlijke getallen zijn.
14. Werkwijze volgens conclusie 13, waarin (c) omvat: (cl) het door D delen van het in (b) gedeelde signaal en het genereren van het vergelijkingsfrequentiesignaal; (c2) het door C delen van het in (b) gedeelde signaal; en 20 (c3) het ontvangen van het vergelijkingsfrequentiesignaal en een uitgangssignaal van (c2) en het genereren van het eerste partiële selectiesignaal, waarbij C een natuurlijk getal is.
15. Werkwijze volgens conclusie 14, waarin in (c3) het vergelijkingsfrequentiesignaal en het uitgangssignaal van (c2) worden ont- 25 vangen, het eerste partiële selectiesignaal als een eerste niveau wordt afgegeven wanneer (cl) en (c2) gelijktijdig worden uitgevoerd, en het eerste partiële selectiesignaal als een tweede niveau wordt afgegeven wanneer slechts (cl) wordt uitgevoerd.
16. Werkwijze volgens conclusie 14, waarin een waarde C/D gro-30 ter dan of gelijk aan 0 en kleiner dan 1 is.
17. Werkwijze volgens conclusie 13, waarin het tweede partiële selectiesignaal het eerste of tweede niveau op onregelmatige intervallen heeft.
18. Wekwijze volgens een van de conclusies 13-17, waarin het 35 eerste en het tweede partiële selectiesignaal een 1-bit selectiesignaal zijn.
19. Werkwijze volgens conclusie 13, waarin het selectiesignaal een 2-bit signaal, dat de verschillende delingsverhoudingen van (b) selecteert, is. •1023545-
NL1023545A 2002-06-11 2003-05-27 Frequentiesynthesizer voor het reduceren van ruis. NL1023545C2 (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20020032600 2002-06-11
KR10-2002-0032600A KR100468734B1 (ko) 2002-06-11 2002-06-11 노이즈를 감소시키기 위한 주파수 합성 회로

Publications (2)

Publication Number Publication Date
NL1023545A1 NL1023545A1 (nl) 2003-12-29
NL1023545C2 true NL1023545C2 (nl) 2004-11-24

Family

ID=29707764

Family Applications (1)

Application Number Title Priority Date Filing Date
NL1023545A NL1023545C2 (nl) 2002-06-11 2003-05-27 Frequentiesynthesizer voor het reduceren van ruis.

Country Status (3)

Country Link
US (1) US6870409B2 (nl)
KR (1) KR100468734B1 (nl)
NL (1) NL1023545C2 (nl)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100546388B1 (ko) * 2003-10-17 2006-01-26 삼성전자주식회사 무선 통신 시스템의 다중-대역 송수신기
JPWO2005115220A1 (ja) * 2004-05-27 2008-03-27 松下電器産業株式会社 送信機、受信機と送受信システム
EP1914893A1 (fr) * 2006-10-16 2008-04-23 The Swatch Group Research and Development Ltd. Synthétiseur de fréquence à large bande à suppression d'émissions parasites basses fréquences
US7924072B2 (en) * 2008-11-14 2011-04-12 Analog Devices, Inc. Exact frequency translation using dual cascaded sigma-delta modulator controlled phase lock loops
KR101179646B1 (ko) * 2011-04-18 2012-09-04 한국과학기술원 주파수 합성기, 그의 출력 주파수 생성 방법 및 변환 이득 보정 방법
US9444465B1 (en) * 2015-03-23 2016-09-13 Peregrine Semiconductor Corporation Low phase noise frequency divider
US11955979B2 (en) 2022-06-08 2024-04-09 Apple Inc. Partial-fractional phase-locked loop with sigma delta modulator and finite impulse response filter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
FR2815194A1 (fr) * 2000-10-10 2002-04-12 Samsung Electronics Co Ltd Synthetiseur de frequence fractionnel n module sigma/delta a bit unique

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1560233A (en) 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers
US4851787A (en) 1988-08-18 1989-07-25 Avantek, Inc. Low noise frequency synthesizer
US5305362A (en) 1992-12-10 1994-04-19 Hewlett-Packard Company Spur reduction for multiple modulator based synthesis
JP3033654B2 (ja) 1993-08-23 2000-04-17 日本電気株式会社 Pll周波数シンセサイザ
KR970005394B1 (ko) 1994-11-30 1997-04-15 재단법인 한국전자통신연구소 혼합형 주파수 합성기(Hybrid Frequency Synthesizer)
JP3319677B2 (ja) * 1995-08-08 2002-09-03 三菱電機株式会社 周波数シンセサイザ
JPH09312567A (ja) 1996-05-20 1997-12-02 Sony Corp Pll周波数シンセサイザの制御回路
DE19647474C2 (de) 1996-11-16 2003-03-13 Rohde & Schwarz Nach dem Prinzip der fraktionalen Frequenzsynthese arbeitender Frequenzsynthesizer
US5903194A (en) 1997-08-05 1999-05-11 Rockwell Science Center, Inc. Digital phase modulation of frequency synthesizer using modulated fractional division
US6044124A (en) * 1997-08-22 2000-03-28 Silicon Systems Design Ltd. Delta sigma PLL with low jitter
KR100266746B1 (ko) 1998-03-16 2000-09-15 윤종용 낮은 위상 노이즈를 갖는 무선 통신용 씨모오스 프랙셔날 -앤주파수 합성기
CA2233831A1 (en) * 1998-03-31 1999-09-30 Tom Riley Digital-sigma fractional-n synthesizer
JP2000286704A (ja) * 1999-01-28 2000-10-13 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
JP2000332605A (ja) * 1999-05-25 2000-11-30 Matsushita Electric Ind Co Ltd Pllシンセサイザ回路
US6708026B1 (en) * 2000-01-11 2004-03-16 Ericsson Inc. Division based local oscillator for frequency synthesis
JP3415574B2 (ja) * 2000-08-10 2003-06-09 Necエレクトロニクス株式会社 Pll回路
KR100725935B1 (ko) * 2001-03-23 2007-06-11 삼성전자주식회사 프랙셔널-앤 주파수 합성기용 위상 고정 루프 회로
US7231196B2 (en) * 2001-12-12 2007-06-12 Broadcom Corporation Method and apparatus for fractional-N synthesis
US6931243B2 (en) * 2001-12-21 2005-08-16 Texas Instruments Incorporated Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications
US6600378B1 (en) * 2002-01-18 2003-07-29 Nokia Corporation Fractional-N frequency synthesizer with sine wave generator
US6624705B1 (en) * 2002-04-04 2003-09-23 National Semiconductor Corporation Control circuit for phase-locked loop (PLL) with reduced cycle slip during acquisition of phase lock

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965531A (en) * 1989-11-22 1990-10-23 Carleton University Frequency synthesizers having dividing ratio controlled by sigma-delta modulator
US6236278B1 (en) * 2000-02-16 2001-05-22 National Semiconductor Corporation Apparatus and method for a fast locking phase locked loop
FR2815194A1 (fr) * 2000-10-10 2002-04-12 Samsung Electronics Co Ltd Synthetiseur de frequence fractionnel n module sigma/delta a bit unique

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RHEE W ET AL: "A 1.1-GHZ CMOS FRACTIONAL-N FREQUENCY SYNTHESIZER WITH A 3-B THIRD-ORDER DELTAEPSILON MODULATOR", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE INC. NEW YORK, US, vol. 35, no. 10, October 2000 (2000-10-01), pages 1453 - 1459, XP001143290, ISSN: 0018-9200 *

Also Published As

Publication number Publication date
KR100468734B1 (ko) 2005-01-29
US6870409B2 (en) 2005-03-22
US20030227301A1 (en) 2003-12-11
NL1023545A1 (nl) 2003-12-29
KR20030095082A (ko) 2003-12-18

Similar Documents

Publication Publication Date Title
US8441291B2 (en) PLL using interpolative divider as digitally controlled oscillator
US6600378B1 (en) Fractional-N frequency synthesizer with sine wave generator
US7180377B1 (en) Method and apparatus for a hybrid phase lock loop frequency synthesizer
US7317360B2 (en) Fractional-N synthesizer system and method
CA2233831A1 (en) Digital-sigma fractional-n synthesizer
US20010036240A1 (en) Digital PLL (Phase-Locked Loop) frequency synthesizer
US5351014A (en) Voltage control oscillator which suppresses phase noise caused by internal noise of the oscillator
US10425086B1 (en) Divider-less phase locked loop
EP2332258B1 (en) Techniques for generating fractional clock signals
JP2003510942A (ja) 位相制御回路
US9559704B1 (en) Fractional-N phase-locked loop with reduced jitter
JP2007053770A (ja) ジッタを減少させた半導体装置、分散スペクトルクロック発生器、及び信号出力方法
JP2007522740A (ja) サブμ技術に適したデジタル位相同期回路
US20100329388A1 (en) Frequency synthesizer and polar transmitter having the same
US8674731B1 (en) Fractional phase-locked loop with dynamic divide ratio adjustment
NL1023545C2 (nl) Frequentiesynthesizer voor het reduceren van ruis.
EP1391043B1 (en) Fractional-n synthesiser and method of synchronisation of the output phase
CN110719099A (zh) 基于合成器的环内混频式锁相环
JP2005323356A (ja) ディジタル位相選択を有する周波数シンセサイザ
US20040212410A1 (en) Reduced-size integrated phase-locked loop
US8598929B1 (en) Bitwidth reduction in loop filters used for digital PLLS
WO2021223737A1 (en) Integer boundary spur mitigation for fractional pll frequency synthesizers
WO2006065478A2 (en) Method and apparatus for generating a phase-locked output signal
CN103378855B (zh) 具有倍频器的锁相环及构造锁相环的方法
US9954705B2 (en) Phase noise improvement techniques for wideband fractional-N synthesizers

Legal Events

Date Code Title Description
AD1A A request for search or an international type search has been filed
RD2N Patents in respect of which a decision has been taken or a report has been made (novelty report)

Effective date: 20040921

PD2B A search report has been drawn up
VD1 Lapsed due to non-payment of the annual fee

Effective date: 20091201