CN1158027A - 跟踪滤波器 - Google Patents
跟踪滤波器 Download PDFInfo
- Publication number
- CN1158027A CN1158027A CN96106119A CN96106119A CN1158027A CN 1158027 A CN1158027 A CN 1158027A CN 96106119 A CN96106119 A CN 96106119A CN 96106119 A CN96106119 A CN 96106119A CN 1158027 A CN1158027 A CN 1158027A
- Authority
- CN
- China
- Prior art keywords
- signal
- output
- filter
- accumulator
- symbol
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000014509 gene expression Effects 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 230000003247 decreasing effect Effects 0.000 claims description 8
- 238000012545 processing Methods 0.000 claims description 3
- 230000010355 oscillation Effects 0.000 abstract description 6
- 238000009499 grossing Methods 0.000 abstract 1
- 238000013016 damping Methods 0.000 description 15
- 230000010354 integration Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 7
- 238000001914 filtration Methods 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002085 persistent effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000002045 lasting effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000013011 mating Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011002 quantification Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B11/00—Automatic controllers
- G05B11/01—Automatic controllers electric
- G05B11/36—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential
- G05B11/42—Automatic controllers electric with provision for obtaining particular characteristics, e.g. proportional, integral, differential for obtaining a characteristic which is both proportional and time-dependent, e.g. P. I., P. I. D.
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0238—Measures concerning the arithmetic used
- H03H17/0241—Distributed arithmetic
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Networks Using Active Elements (AREA)
- Feedback Control In General (AREA)
- Synchronizing For Television (AREA)
- Manipulation Of Pulses (AREA)
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
一种跟踪滤波器(10，80)，当用于无过冲或阻尼振荡的快速稳定和收敛回路误差接近于0时，它可从2型回路转换到1型回路。滤波器既可作为硬件中的模拟电路(10)来实现，也可数字地在软件中实现。本发明的跟踪滤波器具有用于在存在误差和噪声时对信号进行平滑的长的时间常数(窄带宽)，也具有对阶跃输入等持续误差所需的无过冲快速稳定时间。
Description
参照以下一般指定的同时的专利申请，其内容通过引用包括于此。
| 流 水 号 | 名 称 | 申 请 日 |
| TI-20669(代理人的记录#) | 低成本锁相电动机控制方法和结构 | 95年6月13日 |
本发明一般涉及跟踪滤波器，尤其涉及具有用于在存在误差和噪声时对信号进行平滑的长的时间常数(窄带宽)，也具有对阶跃输入等持续误差所需的无过冲(overshoot)的快速稳定时间的跟踪滤波器。
在许多控制系统的应用中，需要一种时间常数长的(窄带宽)滤波器，以滤除统计测量误差值和噪声。同时对阶跃输入等持续误差值，需要进行无过冲的快速稳定。可使通常的2型模拟(第二级)跟踪回路具有任意小的带宽，以应付滤波的需要。然而，为了得到快速稳定，将在通带内产生过冲或阻尼振荡(ringing)。虽然增加阻尼可使过冲和阻尼振荡减少，但却增加了对瞬时响应的敏感性。
常规的第二级回路的数字实现至少需要三个乘法器。此数字实现硬件密集且相当昂贵。第二级回路的模拟实现至少需要两个运算放大器和相关的微调元件。一个常规的模拟滤波器(称为Chebyshev滤波器)在滤波器的通频带内具有很小等波纹特征。当在许多控制系统应用中用作低通滤波器时，很难在不使用高级滤波器(硬件密集且昂贵)的情况下获得快速稳定时间。
在电视机等视频显示系统和计算机的图像终端中，显示必须与视频信号的垂直帧速率同步。一种同步方法需要准确测量垂直同步VSYNC周期。通过计数在VSYNC脉冲之间产生的参考时钟脉冲的数目来确定VSYNC周期。一般，使VSYNC周期数据通过低通滤波器，以滤除与信号上的噪声、量化和异常(singularity)(可能由改变信道和从新的信道获得新的VSYNC脉冲而产生)相关联的测量误差。
此外，显示系统的输入源可具有变化的VSYNC周期(由于不同的脉冲源具有不同的显示速率)。例如，一个NTSC格式化信号具有60赫兹的显示速率，因而垂直同步周期为16.67毫秒。在PAL显示系统中，帧速率是50赫兹，则垂直同步周期为20毫秒。在计算机图像产生的信号中，相应于13.6毫秒的垂直同步周期，常用的显示速率是72赫兹。
例如当将源从NTSC信号切换到PAL信号时，垂直同步周期将立即从16.66毫秒变到20毫秒。用于显示系统的调制部分的代表该周期的模拟或数字跟踪信号将从代表16.67毫秒的一个稳定电平阶跃到代表20毫秒的第二稳定电平。运用通带宽小的滤波器，以滤除该瞬变状态并防止响应于此瞬变时的异常。此外，结构相当简单的廉价的低通滤波器具有较慢的稳定时间，并且会产生过冲和阻尼振荡。
需要提供一种成本低、简单并具有快速稳定时间(在通带宽范围中没有过冲或阻尼振荡)的小带宽跟踪滤波器。这样的滤波器适用于包括显示系统等许多需要处理低频信号的装置中，在这些装置中需要过冲或阻尼振荡很小或没有的快速稳定。
本发明实现的廉价的跟踪滤波器的技术优点是，为进行无过冲快速稳定而在回路误差趋于零时从2型回路转变到1型回路。应用误差鉴别器在滤波器输出和滤波器输入之间把误差值量化成为-1、0或+1。2型回路的阻尼增益设定为1，从而在数字实施例中量化和阻尼增益为1使累加器中的积分可用恰当增量或减量。低阻尼增益对快速收敛产生了高度欠阻尼的回路响应。为了防止过冲，一旦数字实施例中的累加器以及模拟实施例中的积分器的输出符号与误差不匹配就清除其内容。应用具有舍去小数的二进制换算，在第一积分器(累加器)结果加到第二积分器前对此第一积分器进行换算(被2n除)。因为第一积分器(累加器)的输出有限且积分不到显著大小，所以当来自阶跃输入的误差从持续到随机(噪声变化)时，换算的舍去小数和清除使2型回路转变到型1回路。滤波器没有使用乘法器具有用于持续误差条件的快速稳定，并且它是用于长的时间常数滤波的1型回路。
可以用作为分立的模拟滤波器的硬件，或用微控制器在软件中数字地实现来实施依据本发明的滤波器。滤波器包括接收滤波器输入信号和来自滤波器输出的反馈信号的第一电路，该第一电路提供表示两者之间差值(误差)的第一信号。误差鉴别器/量化器提供表示第一信号符号的第一输出。具有接收鉴别器第一输出的输入端的第一积分器对其输出端提供第二信号。该第一积分器还包括当其第二信号的符号与接收到的第一信号的符号相反时把它的第二信号复位到预定值(最好为零)的装置。在数字方式中，此第一积分器是一个累加器，当其输出的符号与其输入的符号相反时，清除其内容。第二电路把来自第一积分器的第二信号加到来自误差鉴别器的第一输出，并产生表示其和的第三信号。换一种做法，第二电路可加上表示误差大小的来自误差值鉴别器的第二信号。当第一电路的第一信号在预定值的范围内时，鉴别器第二信号的大小最好与第一电路的第一信号相同。换句话说，当第一电路的输入信号和反馈信号之间的差值(误差)较大时，把相应于第一电路的第一信号的鉴别器的第二输出限制到最大和最小的预定值，从而限制每次迭代时滤波器的积分。第二积分器对此第三信号进行积分，并把该输出提供给滤波器输出端。
在本发明的较佳实施例中，滤波器还包括具有舍去小数的整数除法电路，用于接收第一积分器的第二信号，以提供换算。该电路对第二信号进行整数除法，并把经过舍去小数的整数除法的第二信号输出到用于相加的第二电路。于是，在整数除法电路的输出递增前需要对第一积分器(累加器)进行几次迭代。
在数字实施例中，例如，当使用微控制器把滤波器在软件中实现时，本发明的方法包括以下步骤：从滤波器输入端的输入信号中减去滤波器输出端的反馈信号，以产生相应于它们之间差值的差值(误差)信号。接着，确定该差信号的符号。相应于该差值信号的符号递增或递减第一累加器。然而，当差值信号的符号与累加器先前输出信号的符号相反时，把累加器复位到预定值(最好被清除并回到零)。换句话说，累加器继续进行具有界限的累加，直到确定输入信号的符号与来自前次迭代的输出信号的符号不同时为止，(在该时刻，累加器清除其内容)。
把第一累加器的输出加到差值信号并把和送到第二累加器。第二累加器的输出提供至滤波器输出端。最好在把第一累加器输出信号加到差值信号前对该信号进行有舍去小数的整数除法运算，以提供换算。差值信号提供了阻尼增益。累加器起积分器的作用，从而当累加器内容的符号与提供给第一累加器输入端的差值信号的符号不相同时清除第一累加器的内容。这样减少了过冲，从而整数除法电路的舍去小数和清除使滤波器从2型回路转变到1型回路，以用于长时间常数的滤波。不使用乘法器，但滤波器对持续误差条件实现了快速收敛。
图1是依据本发明较佳实施例以模拟电路示出的跟踪滤波器的方框图；
图2是使用微控制器以软件实现的滤波器的数字较佳实施例的方框图；
图3是图2所示数字跟踪滤波器的流程图，从而当累加器的输入和输出符号不相同时清除第一累加器的内容；以及
图4是与阶跃输入比较的滤波器响应的曲线图，从而滤波器输出快速斜升以与输入信号匹配，并具有极小过冲的快速稳定时间。
现在参考图1，示出了以硬件作为模拟电路实现的依据本发明一个较佳实施例的跟踪滤波器10。在线12上接收滤波器输入，而在输出线14上提供滤波器的输出。从输出线14向反馈线16提供反馈信号，在18处(使用运算放大器等)从线12上的输入信号中减去线16上的反馈信号。把线20上这两个信号的差值(误差)提供给误差鉴别器/量化器22。误差鉴别器/量化器22相应于线20上提供的差信号的符号提供具有-1、0或+1符号的单位输出。如果线20上提供的差信号具有正号，则在输出线24上提供+1单位的输出。如果线20上没有差信号(即，线12上的输入信号与线14上的输出信号相同)，则误差鉴别器22的输出为零。如果输入线20上的差信号的符号是负号，则在输出线24上提供-1单位的输出。
如果使用滤波器10来处理代表与显示系统要处理的数据相关的垂直同步VSYNC脉冲的时间间隔的模拟信号，则由误差鉴别器/量化器22提供的单位也用时间单位。如果线12上提供的输入信号的值相应于大约16.67毫秒的VSYNC周期，该VSYNC周期相应于60赫兹的显示速率(NTSC信号一般如此)，则线24上的单位阶跃输出大约是0.4微秒。
把线24上提供的单位输出提供给第一积分器30(例如，它是运算放大器等)的输入端26。积分器30的输出提供在线32上，从而该输出作为在线34上的反馈提供给比较电路38。如图所示，电路38也连到积分器30的输入端26。电路38把对第一积分器30输入的符号与积分器30的输出信号的符号作比较，如果符号不匹配(即，互相相反)，则第一积分器30清除其内容(即，使输出返回到预定的零值)。另一方面，如果线26上输入信号的符号与积分器30的输出信号的符号相同，则电路38不工作，并允许积分器30对信号继续积分。
积分器30的输出首先提供在线40上至限幅器42(诸如一对齐纳二极管等)，此限幅器42限定积分器输出的范围。然后限幅器42的输出提供在线43上至由44示出的具有舍去小数的整数除法电路。在较佳实施例中，该整数除法电路最好是除以4电路。因此，对于输入线40上提供的每4个增量，整数除法电路44在线48上提供的输出只增加1单位。此整数除法电路44使用具有舍去小数的二进制，以在把第一积分器值加到由50示出的第二积分器前对此第一积分器值进行换算。
误差鉴别器22也在线52把相对于线20上差信号大小和符号的输出信号提供给单位增益放大器54(用于提供单位阻尼增益)。此输出具有8单位的最大值和-8单位的最小值，当输出在该范围内时，此输出与线20上的差信号成比例。在另一个实施例中，如果需要，线24可连到放大器54，以替代线52。放大器54的输出提供至线56，并在60处与整数除法电路44的输出相加。相加的输出提供在线62上至第二积分器50的输入端。
如不久将参考图3的流程图的例子所示，当一个大的阶跃输入提供在滤波器输入线12上时，滤波器14的输出将快速斜升，以与输入线48和56上提供的值在60处相加产生的输入相匹配。对于回路的每次迭代，由于线56上提供的单位阻尼增益，将加上至少一个单位。为了实现快速斜升到输出值，积分器30连续对线26上的输入信号进行积分(有限幅)，此经过积分的信号首先被具有舍去小数的整数除法电路44除，然后在60处相加。当允许第一积分器30进行积分时线48上的输出信号最终成为60处信号的大部分，即，从而电路38确定输入信号的符号和进行匹配的输出信号。
一旦滤波器10实现了输出等于(开始一般稍稍大于)输入信号时，反馈线16上提供的输出反馈到18引起误差鉴别器22的值变化。此时，线26上输入信号和32上提供的输出信号的符号不匹配，即它们相反，因此第一积分器30将把其输出复位为0。在此迭代中，由阻尼增益放大器54只能把-1单位的值传送到加法电路60，而整数除法电路44没有贡献。于是第二积分器50将把14处的输出递减1单位。
如果有任何过冲，则误差保持-1且刚描述过的算法(使输出斜升，从16.67毫秒表示的值升到20毫秒)将使输出以同样的方法递减，直到输入和输出值大致相同，即，表示20毫秒的单位值。因为由于第一积分器30和整数除法电路44的加权使输出端14的值稍稍摆动超过20毫秒，所以在使输出返回到大约20毫秒前，需作几次迭代。如果需要四次迭代，则将在第四次迭代时进行用4作整数除法(如在44处所示)，并在48上提供输出，即使提供的输出将如56上的阻尼输入单位一样具有负的符号。来自60的输出将使积分器50把14处的输出回落到代表20毫秒的值。在平衡时，由于来自放大器54的阻尼增益将使第二积分器50的输出在表示20毫秒的值左右来回抖动。当输入和输出信号的符号继续相反时，第一积分器30将继续不工作。若第一积分器30在功能上不运转，而只使用第二积分器50时，则滤波器从2型回路转变为1型回路。
现在参考图2，图以80中示出了运用微控制器的滤波器较佳实施例的数字实现的方框图。与图1的模拟滤波器相比，所有的信号处理在软件中数字地进行，其中，把累加器82用作第一积分器30，把累加器88用作第二积分器50。以82一般地示出第一累加器，而以84示出它所具有的累加器控制器。控制器84限定了累加器的范围从-128到+127，且如果累加内容的符号和在85处提供给其输入端的误差的符号相反，则清除累加器82的内容。累加器82和88都包括具有锁存器的加法器。累加器88总是在工作，并依据90处求和的值进行递增或递减。而只有当累加器82的输入与输出的符号匹配于该次迭代时，累加器82才递增或递减。允许累加器82递增和锁存的次数越多，则在输出线92上至用4作整数除法的电路94的输出越大，因而对在90处最终求和的贡献也越大。
误差鉴别器/量化器96在线97上提供输出，该输出的符号和比例大小相应于由加法器98在输入线99上提供的差值(误差)信号。在线97上输出的最小和最大单位值分别是-8和+8单位。因此，如果线99上比输入线20差值大于或等于8个单位，则线97上的输出是8个单位。如果差值等于或小于-8的单位，则线97上的单位值是-8单位。当然，这些最小和最大单位值的值可以不是8，在本发明中不作限定。此外，选择最大和最小的单位值，以提供由累加器88在每次迭代时相加的基准递增/递减值。当滤波器的输入明显变化(如阶跃输入)时，在输出被整数除法电路94相除后，将由累加器82的输出提供在累加器88处的大部分累加结果。
作为说明，如果使用2.5兆赫的时钟，从而每个时钟脉冲由.4毫秒表示，则对相应于60赫兹帧速率的表示16.67毫秒VSYNC周期的数字输入信号，有41667单位的数字输入提供给加法器98。如果98处的输入应该变为表示20毫秒的VSYNC周期(此例中相应于50,000单位的数字输入)，则在14处的输出将首先缓慢递增，然后当累加器82的内容增加时较快地递增到最大累加器值127。由于除以4电路94，来自82在90处的增量贡献是31单位，或12.4毫秒。对于15.6毫秒的总增量，来自97上的阻尼回路的最大增量值是8单位，或3.2毫秒。
为了进一步说明滤波器80的瞬时响应，图3中示出滤波器的工作流程图且将进行相当详细的描述。在步骤102，由加法器98确定信号ERROR是来自输入端12处输入信号RAW与输出线14上SMOOTH信号的差值。在步骤104，误差鉴别器96确定ERROR值是否等于零。如果ERROR值等于零，则在步骤105使滤波器输出SMOOTH递增到包括先前的值加上被4除经舍去小数的累加器82的值。因此，如果输入值RAW不变化，则当累加器82的值为零(即，ACC为零)时，在14处的输出值SMOOTH保持相同。
当确定ERROR的值不为零时，在步骤106确定99处由鉴别器96所看的ERROR的符号。如果ERROR的符号为负，则进行步骤108，以确定ERROR的值是否小于-127的单位。如果小于-127单位，则在步骤110把ERROR的值设定为-127，否则，保持ERROR的值。在步骤112把增量值DEL设定为等于ERROR被16除-1的值。因为ERROR的最小值等于-127，所以DEL的最小值是-8。然后把来自累加器88的输出值SMOOTH设定为等于先前的值加上增量值DEL。
接着，在步骤114，确定累加器82中内容ACC的符号。如果来自累加器82前一次迭代的ACC的符号为正，且当前鉴别器96提供的ERROR的符号为负，则两者之间的符号有差别。因此，把累加器82中ACC的值复位到0，因而在步骤116清除其内容。然而，如果在步骤114，来自前一次迭代的累加器ACC的符号也为负，则进行步骤120，从而累加器的内容ACC递减一个单位。接着，进行步骤122，以确定累加器的值ACC是否小于-128单位(它是允许的最小值)。如果小于-128，则累加器的值ACC保持在-128。如果不小于-128，则保留累加器的值ACC，从而进行步骤105。把ACC被4除，舍去小数得到的整数值加到SMOOTH先前的值中。如果ACC为4或更大，则建立一个新的SMOOTH值。
回过来参看步骤106，如果ERROR的符号确定为正，则进行步骤130，以确定ERROR的值是否大于127。如果大于127，则在步骤132，ERROR的值保持在127。如果不大于127，则保留ERROR的值。接着，进行步骤134，从而把增量值DEL设定为等于ERROR被16除+1的值。因此，DEL的最大值为+8。使SMOOTH的值递增到等于先前的SMOOTH值加上此增量值DEL。接着，在步骤138，确定来自前一次迭代的累加器82的ACC的符号。如果它为负且现在ACC的输入符号为正，则在步骤116把ACC的值复位到等于零，因此清除其内容。如果来自前一次迭代的ACC的符号也为正，则在步骤140把累加器的值ACC递增一个单位。在步骤142，确定ACC的值是否大于127个单位。如果大于127，则把ACC的值保持在127。如果不大于127，则保留ACC的值。接着，进行步骤105，以把SMOOTH的值递增到SMOOTH加上ACC被4除再舍去小数的整数值。
可以看出，对于大的阶跃输入，在滤波器每次迭代时，累加器的值ACC将继续递增或递减，SMOOTH的最大增量是39个单位，即，127被4除舍去小数后的整数值加上从线97上的阻尼增益部分加到加法器90的8个单位。一旦滤波器输出SMOOTH已递减或递减到或超过输入值RAW，则在下一次迭代期间，累加器控制器84将确定86处其输入端上ERROR的符号不同于来自前一次迭代的累加器82中ACC的符号，因此清除其内容。对此次迭代，只能由线90上的阻尼增益部分加上+8或-8个单位(DEL)。如果线14上的输出SMOOTH摆动到超过输入值RAW几个单位，则随后的滤波器迭代将引起累加器82的内容ACC递增或递减，从而由整数除法电路94将提供一个非零值，因此使线14上的输出SMOOTH更快地等于线12上的输入信号RAW。
为了进一步说明当阶跃输入时，滤波器81如何以最小的过冲快速地转换和斜升，现在参考图4的曲线。可以看到，从时刻T0到T1，只有97上的阻尼增益DEL对滤波器输出的增量有贡献。从时刻T1到T2，累加器值ACC继续增加直到最大值127，并开始对斜升有贡献。在时刻T2，累加器82的值ACC等于127，而舍去小数的整数除法电路94的输出为31个单位。此31个单位加上来自97上阻尼增益的8个单位，总数为39个单位，而从时刻T2到时刻T3的斜率是39个单位。在时刻T3，SMOOTH的输出值等于或超过RAW的输入值，而在下一次迭代上，将清除累加器82的内容。如上所述，如果在前一次迭代期间累加器82的贡献大到足以引起SMOOTH的新值稍稍超过RAW的输入值，则滤波器的输出值可稍稍过冲。从时刻T3到T4，SMOOTH将递减，直到输出值SMOOTH等于输入值RAW。累加器82可短暂地贡献，直到输出值SMOOTH与输入值RAW匹配。
如图4可以理解，经过一次迭代，转换曲线的速率将快速达到39个单位，因此对快速实现输出信号对输入信号的收敛提供了快速的响应时间。此收敛的持续时间用Tt示出。从表示16.67毫秒的数字计数变到表示20毫秒的数字计数，Tt的持续时间大约是5.5秒。可以看出，以最小的过冲得到快速收敛时间。
参考以下的表1，当输入从相应于16.67毫秒的41667个计数阶跃到相应于20毫秒的50000个计数时每次迭代的滤波器输出值SMOOTH。
表 1SMOOTH SMOOTH时间(秒) 周期 (数目) 周期 (毫秒)0.00 41667 16.6670.02 41675 16.6700.04 41683 16.6730.06 41691 16.6760.08 41700 16.6800.10 41709 16.6840.12 41718 16.6870.14 41727 16.6910.16 41737 16.6950.18 41747 16.6990.20 41757 16.7030.22 41767 16.7070.24 41778 16.7110.26 41789 16.7160.28 41800 16.7200.30 41811 16.7240.32 41823 16.7290.34 41835 16.7340.36 41847 16.7390.38 41859 16.7440.40 41872 16.7490.42 41885 16.7540.44 41898 16.7590.46 41911 16.7640.48 41925 16.7700.50 41939 16.7760.52 41953 16.7810.54 41967 16.7870.56 41982 16.7930.58 41997 16.7990.60 42012 16.8050.62 42027 16.8110.64 42043 16.8170.66 42059 16.8240.68 42075 16.8300.70 42091 16.8360.72 42108 16.8430.74 42125 16.8500.76 42142 16.8570.78 42159 16.8640.80 42177 16.8710.82 42195 16.8780.84 42213 16.8850.86 42231 16.8920.88 42250 16.9000.90 42269 16.9080.92 42288 16.9150.94 42307 16.9230.96 42327 16.9310.98 42347 16.9391.00 42367 16.9471.02 42387 16.9551.04 42408 16.9631.06 42429 16.9721.08 42450 16.9801.10 42471 16.9881.12 42493 16.9971.14 42515 17.0061.16 42537 17.0151.18 42559 17.024 1.20 42582 17.0331.22 42605 17.0421.24 42628 17.0511.26 42651 17.0601.28 42675 17.0701.30 42699 17.0801.32 42723 17.0891.34 42747 17.0991.36 42772 17.1091.38 42797 17.1191.40 42822 17.1291.42 42847 17.1391.44 42873 17.1491.46 42899 17.1601.48 42925 17.1701.50 42951 17.1801.52 42978 17.1911.54 43005 17.2021.56 43032 17.2131.58 43059 17.2241.60 43087 17.2351.62 43115 17.2461.64 43143 17.2571.66 43171 17.2681.68 43200 17.2801.70 43229 17.2921.72 43258 17.3031.74 43287 17.3151.76 43317 17.3271.78 43347 17.3391.80 43377 17.3511.82 43407 17.3631.84 43438 17.3751.86 43469 17.3881.88 43500 17.4001.90 43531 17.4121.92 43563 17.4251.94 43595 17.4381.96 43627 17.4511.98 43659 17.4642.00 43692 17.4772.02 43725 17.4902.04 43758 17.5032.06 43791 17.5162.08 43825 17.5302.10 43859 17.5442.12 43893 17.5572.14 43927 17.5712.16 43962 17.5852.18 43997 17.5992.20 44032 17.6132.22 44067 17.6272.24 44103 17.6412.26 44139 17.6562.28 44175 17.6702.30 44211 17.6842.32 44248 17.6992.34 44285 17.7142.36 44322 17.7292.38 44359 17.7442.40 44397 17.7592.42 44435 17.7742.44 44473 17.7892.46 44511 17.8042.48 44550 17.8202.50 44589 17.8362.52 44628 17.8512.54 44667 17.8672.56 44706 17.8822.58 44745 17.8982.60 44784 17.9142.62 44823 17.9292.64 44862 17.9452.66 44901 17.9602.68 44940 17.9762.70 44979 17.9922.72 45018 18.0072.74 45057 18.0232.76 45096 18.0382.78 45135 18.0542.80 45174 18.0704.86 49191 19.6764.88 49230 19.6924.90 49269 19.7084.92 49308 19.7234.94 49347 19.7394.96 49386 19.7544.98 49425 19.7705.00 49464 19.7865.02 49503 19.8015.04 49542 19.8175.06 49581 19.8325.08 49620 19.8485.10 49659 19.8645.12 49698 19.8795.14 49737 19.8955.16 49776 19.9105.18 49815 19.9265.20 49854 19.9425.22 49893 19.9575.24 49931 19.9725.26 49967 19.9875.28 50001 20.0005.30 50000 20.0005.32 50000 20.0005.34 50000 20.0005.36 50000 20.0005.38 50000 20.0005.40 50000 20.0005.42 50000 20.0005.44 50000 20.0005.46 50000 20.0005.48 50000 20.0005.50 50000 20.000
开始，相应于图4中的时段T0到T1，可看到只由阻尼增益使SMOOTH的计数值递增。相应于时段T1到T2，此增量快速变大，相应于时段T2到T3，大多数迭代使SMOOTH递增39个单位。在最后几次迭代中，可看到输出为快速收敛SMOOTH回落以等于输入RAW。
总之，可以用分立的模拟电路或使用微控制器数字地在软件中实现，可实现依据本发明的滤波器。每当对积分器或累加器呈现的误差的符号与来自先前一次迭代的其输出的符号不匹配时，清除第一积分器或累加器。这防止了过冲。限幅器限制了积分器/累加器输出的范围。在把积分器或累加器的值加到第二积分器或累加器前，用整数除法电路对其值提供了具有舍去小数的二进制换算。当来自鉴别器的误差接近于零时，第一累加器或第一积分器输出的清除引起滤波器从2型回路到1型回路的转换。也应用误差鉴别器对误差大小进行量化成为正误差、负误差、或无误差。第一积分器或第一累加器响应于此误差符号。总是运用第二积分器或第二累加器。如图4中的曲线所示和表1所述，对于大的单位阶跃输入，在随后的积分期间第一累加器或第一积分器以较大的权重贡献。
本发明的滤波器可容易和廉价地用硬件或软件来实现，它非常适合于对用于显示系统的VSYNC输入进行滤波，也非常适合于其它的控制系统应用。
虽然已依据特殊的较佳实施例描述了本发明，但通过阅读本申请，本发明的许多变化和改变对本领域内的熟练技术人员将变得很明显。于是考虑到已有技术试图把所附的权利要求阐述得尽可能宽，以包含这些所有的变化和改变。
Claims (9)
1.一种具有输入端和输出端的滤波器，其特征在于包括：
(a)第一电路，用于接收来自所述滤波器输入端的输入信号和来自所述滤波器输出端的反馈信号，并提供由表示其差值的第一信号；
(b)误差鉴别器，提供表示所述第一信号的符号的第一输出；
(c)第一积分器，具有接收所述鉴别器第一输出的输入端，所述第一积分器对其输出端提供第二信号，并且当所述第二信号的符号与所述接收到的鉴别器第一输出的符号不相同时，进一步把所述第二信号复位到预定值；
(d)第二电路，用于把来自所述第一积分器的所述第二信号与来自所述误差鉴别器的所述第一输出相加，并产生表示所述和的第三信号；以及
(e)第二积分器，具有接收来自所述第二电路的所述第三信号的输入端，而其输出端连到滤波器的输出端。
2.如权利要求1所述的滤波器，其特征在于还包括整数除法电路，用于接收所述第一积分器第二信号并对所述第二信号进行整数除法，以及把所述以整数除法的第二信号输出到所述第二电路。
3.如权利要求1所述的滤波器，其特征在于所述误差鉴别器第一输出也具有相对于第一电路第一信号的大小的大小。
4.如权利要求3所述的滤波器，其特征在于当所述第一电路第一信号小与预定值时，所述鉴别器第一输出的大小与所述第一电路第一信号的大小相同。
5.如权利要求1所述的滤波器，其特征在于还包括限幅器电路，用于把所述第一积分器第二信号的大小限制到预定的范围。
6.一种使用具有输入端和输出端的滤波器来处理信号的方法，其特征在于包括以下步骤：
(a)从滤波器输入端处的输入信号中减去滤波器输出端处的反馈信号，并相对于它们的差值产生差值信号；
(b)确定所述差值的符号；
(c)相应于所述差值的符号递增或递减第一累加器，以提供第一累加器输出信号，但如果差值的符号与所述先前的第一累加器输出信号的符号不相同，则把所述第一累加器输出信号复位到预定值；
(d)把所述第一累加器输出信号加到所述差值信号，以产生相加信号；
(e)递增把所述相加信号提供到其输入端的第二累加器，并对滤波器输出端提供输出；以及
(f)重复所述步骤a)到f)。
7.如权利要求6所述的方法，其特征在于还包括在把所述步骤c)中的所述第一累加器输出信号加到所述步骤d)中的所述差值信号前，对所述第一累加器输出信号进行整数除法的步骤。
8.如权利要求6所述的方法，其特征在于还包括当所述第一累加器内容的符号与提供至所述第一累加器的所述差值信号的符号不相同时，清除所述步骤c)中所述第一累加器内容的步骤。
9.如权利要求6所述的方法，其特征在于还包括把所述第一累加器输出信号的值限制到预定范围的步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17495P | 1995-06-13 | 1995-06-13 | |
| US60/000,174 | 1995-06-13 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1158027A true CN1158027A (zh) | 1997-08-27 |
Family
ID=21690263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN96106119A Pending CN1158027A (zh) | 1995-06-13 | 1996-06-13 | 跟踪滤波器 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP0749056B1 (zh) |
| JP (1) | JP3730316B2 (zh) |
| KR (1) | KR970004310A (zh) |
| CN (1) | CN1158027A (zh) |
| CA (1) | CA2178847C (zh) |
| DE (1) | DE69618502T2 (zh) |
| TW (1) | TW347635B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456039C (zh) * | 2007-03-29 | 2009-01-28 | 哈尔滨工程大学 | Cw脉冲的窄带跟踪滤波器及其跟踪滤波方法 |
| CN101764616B (zh) * | 2009-11-27 | 2012-05-02 | 四川和芯微电子股份有限公司 | 一种具有宽输入范围的σ-δ调变器 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005294981A (ja) * | 2004-03-31 | 2005-10-20 | Matsushita Electric Ind Co Ltd | 位相同期回路 |
| DE102011016804B4 (de) | 2011-04-12 | 2016-01-28 | Drägerwerk AG & Co. KGaA | Vorrichtung und Verfahren zur Datenverarbeitung physiologischer Signale |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1416401A (en) * | 1973-03-06 | 1975-12-03 | Rolls Royce | Control systems |
| EP0309610B1 (de) * | 1987-10-02 | 1993-01-07 | Deutsche ITT Industries GmbH | Digitale Erzeugung von Vertikalsynchron- und Halbbild-Identifikationssignalen |
| US5031041A (en) * | 1989-04-20 | 1991-07-09 | Thomson Consumer Electronics, Inc. | Digital detector/filter for synchronizing signals |
| US5394036A (en) * | 1994-01-03 | 1995-02-28 | Motorola, Inc. | Circuit and method of zero generation in a real-time filter |
-
1996
- 1996-06-12 JP JP15139596A patent/JP3730316B2/ja not_active Expired - Fee Related
- 1996-06-12 CA CA002178847A patent/CA2178847C/en not_active Expired - Fee Related
- 1996-06-13 EP EP96109495A patent/EP0749056B1/en not_active Expired - Lifetime
- 1996-06-13 KR KR1019960021208A patent/KR970004310A/ko not_active Application Discontinuation
- 1996-06-13 DE DE69618502T patent/DE69618502T2/de not_active Expired - Lifetime
- 1996-06-13 CN CN96106119A patent/CN1158027A/zh active Pending
- 1996-08-09 TW TW085109652A patent/TW347635B/zh not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100456039C (zh) * | 2007-03-29 | 2009-01-28 | 哈尔滨工程大学 | Cw脉冲的窄带跟踪滤波器及其跟踪滤波方法 |
| CN101764616B (zh) * | 2009-11-27 | 2012-05-02 | 四川和芯微电子股份有限公司 | 一种具有宽输入范围的σ-δ调变器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2178847C (en) | 2006-05-23 |
| DE69618502T2 (de) | 2002-08-08 |
| EP0749056A3 (en) | 1997-07-30 |
| EP0749056A2 (en) | 1996-12-18 |
| JPH0974499A (ja) | 1997-03-18 |
| EP0749056B1 (en) | 2002-01-16 |
| JP3730316B2 (ja) | 2006-01-05 |
| DE69618502D1 (de) | 2002-02-21 |
| CA2178847A1 (en) | 1996-12-14 |
| TW347635B (en) | 1998-12-11 |
| KR970004310A (ko) | 1997-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5073821A (en) | Orthogonal transform coding apparatus for reducing the amount of coded signals to be processed and transmitted | |
| US5101280A (en) | Device for coding a picture signal by compression | |
| US4047221A (en) | Interframe coding apparatus | |
| US7403144B1 (en) | Pulse domain encoder and filter circuits | |
| EP0805579B1 (en) | Demodulator for a pulse width modulated signal | |
| US5719962A (en) | Method of and apparatus for compressing image representing signals | |
| EP0737015A2 (en) | Encoding apparatus | |
| JPH0792743B2 (ja) | スケーリング回路 | |
| US4355304A (en) | Digital compandor | |
| US6249238B1 (en) | Sigma-delta modulator and method for suppressing a quantization error in a sigma-delta modulator | |
| JPH04234282A (ja) | フィ−ドフォワ−ド量子化推定器を使用するデ−タ圧縮 | |
| JPH0491587A (ja) | 直交変換符号化装置 | |
| CN1340971A (zh) | 活动图像工程组程序时钟基准抖动、频率偏移及漂移率测量 | |
| JPH05283978A (ja) | サンプリングレート変換装置 | |
| US4843390A (en) | Oversampled A/D converter having digital error correction | |
| US7330865B2 (en) | Digital filter and its designing method | |
| US4595910A (en) | Digital-to-analog converter useful in a television receiver | |
| EP1289143A2 (en) | Variable sample rate recursive digital filter | |
| CN1158027A (zh) | 跟踪滤波器 | |
| CN1189032C (zh) | 自动增益控制器及其输出增益控制信号的方法 | |
| EP0229764B1 (en) | Interpolative analogue to digital converter | |
| US4195350A (en) | Method and apparatus for eliminating deadband in digital recursive filters | |
| US5774387A (en) | Tracking filter | |
| CN1308802A (zh) | 数字时钟恢复和选择滤波的方法 | |
| CN1050622A (zh) | 反馈系统控制装置及其在放大器和伺服系统中的应用 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| AD01 | Patent right deemed abandoned | ||
| C20 | Patent right or utility model deemed to be abandoned or is abandoned |