JPH0792743B2 - スケーリング回路 - Google Patents
スケーリング回路Info
- Publication number
- JPH0792743B2 JPH0792743B2 JP61064279A JP6427986A JPH0792743B2 JP H0792743 B2 JPH0792743 B2 JP H0792743B2 JP 61064279 A JP61064279 A JP 61064279A JP 6427986 A JP6427986 A JP 6427986A JP H0792743 B2 JPH0792743 B2 JP H0792743B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- circuit
- bit
- sample
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N11/00—Colour television systems
- H04N11/04—Colour television systems using pulse code modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/04—Recursive filters
- H03H17/0461—Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49942—Significance control
- G06F7/49947—Rounding
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
- Oscillators With Electromechanical Resonators (AREA)
- Optical Communication System (AREA)
- Bidet-Like Cleaning Device And Other Flush Toilet Accessories (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Complex Calculations (AREA)
- Measuring Pulse, Heart Rate, Blood Pressure Or Blood Flow (AREA)
- Switches That Are Operated By Magnetic Or Electric Fields (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、ディジタル信号処理システムにおける量子化
および打切り／丸め誤差の発生を補償するための回路に
関する。
および打切り／丸め誤差の発生を補償するための回路に
関する。
発明の背景 ビデオ信号処理システムにおける巡回型フィルタに関連
して本発明を説明するが、この応用例に限定されるもの
でないことを理解すべきである。
して本発明を説明するが、この応用例に限定されるもの
でないことを理解すべきである。
ビデオ・システムにおいて、巡回型フィルタはビデオ信
号の周波数帯域における雑音を低減させるために使われ
る。フレームからフレームで比較的高い信号相関があ
る。従って、連続するフレームからのビデオ信号が合計
されると、相関のあるビデオ信号は線形的に加算される
が、信号に付随するランダム雑音は線形的に加算されな
い。合計された信号は、通常、所望の振幅範囲に正規化
され、平均化された信号の信号対雑音比は、この処理に
より増大される。
号の周波数帯域における雑音を低減させるために使われ
る。フレームからフレームで比較的高い信号相関があ
る。従って、連続するフレームからのビデオ信号が合計
されると、相関のあるビデオ信号は線形的に加算される
が、信号に付随するランダム雑音は線形的に加算されな
い。合計された信号は、通常、所望の振幅範囲に正規化
され、平均化された信号の信号対雑音比は、この処理に
より増大される。
典型的なビデオ用巡回型フィルタは、入力信号の分数と
遅延信号の分数とを合成するための回路を含む再循環ル
ープ型式で結合された遅延装置を含んでいる。合成され
た信号は、合成されたビデオ信号の各サンプルの主要な
部分が順次のビデオ・フレームの対応するピクセルから
のものとするのに必要な時間期間だけ合成信号を遅延さ
せる遅延装置に供給される。入力信号および遅延信号の
端数部分は、これら２つの信号にそれぞれ係数Ｋおよび
（１−Ｋ）を掛けることにより得られる。入力信号の振
幅が遅延装置からの平均信号の振幅に等しいと、新しい
合成信号は入力信号に等しくなるように正規化される。
ディジタルの処理システムにおいて、正規化すると遅延
装置が必要とするサンプル・ビットの大きさが最小化さ
れる。従って、入力信号が８ビットのサンプルから成る
と、遅延装置におけるサンプルの大きさは、例えば９も
しくは10ビットに保持することができる。このことは、
消費者用の製品に使われる巡回型フィルタの製造コスト
を減少させる上で重要な設計要素である。
遅延信号の分数とを合成するための回路を含む再循環ル
ープ型式で結合された遅延装置を含んでいる。合成され
た信号は、合成されたビデオ信号の各サンプルの主要な
部分が順次のビデオ・フレームの対応するピクセルから
のものとするのに必要な時間期間だけ合成信号を遅延さ
せる遅延装置に供給される。入力信号および遅延信号の
端数部分は、これら２つの信号にそれぞれ係数Ｋおよび
（１−Ｋ）を掛けることにより得られる。入力信号の振
幅が遅延装置からの平均信号の振幅に等しいと、新しい
合成信号は入力信号に等しくなるように正規化される。
ディジタルの処理システムにおいて、正規化すると遅延
装置が必要とするサンプル・ビットの大きさが最小化さ
れる。従って、入力信号が８ビットのサンプルから成る
と、遅延装置におけるサンプルの大きさは、例えば９も
しくは10ビットに保持することができる。このことは、
消費者用の製品に使われる巡回型フィルタの製造コスト
を減少させる上で重要な設計要素である。
例えば、消費者用テレビジョン受像機中の巡回型フィル
タに使われるスケーリング回路は、コストの面で競争で
きるように比較的簡単な構成であることが望ましい。デ
ィジタルのテレビジョン受像機で使うのに望ましい最も
簡単なスケーリング回路の一例はビットシフターであ
る。ビットシフターすなわちバレル型シフターは、サン
プルのビットを右側の下位ビット位置にシフトさせて除
算を実行し、サンプル・ビットを左方向の上位ビット位
置にシフトさせることにより乗算を実行する。１より小
さい因数を掛けるのに適当な除算モードにおいては、サ
ンプルのビットを右にシフトさせた後、シフトされたサ
ンプルは、サンプルのビットをシフトさせたビット位置
の数に等しい下位ビットを切り捨てることにより打切ら
れる。例えば、丸めおよび不適当な丸めを伴う打切りの
無い打切りは処理済み信号中に重大な誤差を発生する傾
向がある。1969年、マグローヒル（Mc Graw Hill）社発
行、ビー・ゴールド（B.Gold）氏およびC.M.Rader（シ
ー・エム・ラダー）氏著による“信号のディジタル処
理”（Digital Processing Of Signals）という本のpp.
98−131を参照されたい。ビデオ信号を処理するシステ
ムの場合、巡回型フィルタの打切り／丸めの効果は“グ
ラウンドグラス”効果として表わされる。これは、適当
な値に収束するのに不十分な解像度を有する巡回型フィ
ルタに供給されるサンプルの結果である。
タに使われるスケーリング回路は、コストの面で競争で
きるように比較的簡単な構成であることが望ましい。デ
ィジタルのテレビジョン受像機で使うのに望ましい最も
簡単なスケーリング回路の一例はビットシフターであ
る。ビットシフターすなわちバレル型シフターは、サン
プルのビットを右側の下位ビット位置にシフトさせて除
算を実行し、サンプル・ビットを左方向の上位ビット位
置にシフトさせることにより乗算を実行する。１より小
さい因数を掛けるのに適当な除算モードにおいては、サ
ンプルのビットを右にシフトさせた後、シフトされたサ
ンプルは、サンプルのビットをシフトさせたビット位置
の数に等しい下位ビットを切り捨てることにより打切ら
れる。例えば、丸めおよび不適当な丸めを伴う打切りの
無い打切りは処理済み信号中に重大な誤差を発生する傾
向がある。1969年、マグローヒル（Mc Graw Hill）社発
行、ビー・ゴールド（B.Gold）氏およびC.M.Rader（シ
ー・エム・ラダー）氏著による“信号のディジタル処
理”（Digital Processing Of Signals）という本のpp.
98−131を参照されたい。ビデオ信号を処理するシステ
ムの場合、巡回型フィルタの打切り／丸めの効果は“グ
ラウンドグラス”効果として表わされる。これは、適当
な値に収束するのに不十分な解像度を有する巡回型フィ
ルタに供給されるサンプルの結果である。
表Ｉにビットをシフトさせ、打切ることによりスケーリ
ングを実行することが示されている。
ングを実行することが示されている。
説明の便宜上、３ビットの２進入力信号を使う。３ビッ
トの２進入力値のすべての組合わせが、２進入力値とい
う見出しの左端の欄に示され、それらに対応する10進値
が対応10進値という見出しの第２番目の欄に示されてい
る。３ビットの入力値はビット位置の位を示すために小
数点および続きの３つの０で書かれている。右に３ビッ
ト位置シフトという見出しの第３番目の欄は、第１番目
の欄の値を右に３ビット位置シフトさせた値に対応する
２進値で、第１番目の欄の値を８で割ったものに対応す
る。通常、スケーリング回路は後続ビットを打切りもし
くは切捨てるから、スケーリングが実行された後の２進
値は打切られた２進値という見出しの欄に示され、それ
に対応する10進値がその右側の対応10進値という見出し
の欄に示されている。右にシフトされ、打切られた値は
すべて10進値で０の値を有する。所望の対応10進値とい
う見出しの右端の欄は、打切られた値が適切に丸められ
た場合に発生する値を示す。この右端の欄の値は、打切
られた値の最下位ビットに等しいかもしくはその1/2よ
り大きい切捨てられたビットを有するすべての値は１単
位だけ上げられた打切り値の最下位ビットを有するもの
と仮定することにより決定される。
トの２進入力値のすべての組合わせが、２進入力値とい
う見出しの左端の欄に示され、それらに対応する10進値
が対応10進値という見出しの第２番目の欄に示されてい
る。３ビットの入力値はビット位置の位を示すために小
数点および続きの３つの０で書かれている。右に３ビッ
ト位置シフトという見出しの第３番目の欄は、第１番目
の欄の値を右に３ビット位置シフトさせた値に対応する
２進値で、第１番目の欄の値を８で割ったものに対応す
る。通常、スケーリング回路は後続ビットを打切りもし
くは切捨てるから、スケーリングが実行された後の２進
値は打切られた２進値という見出しの欄に示され、それ
に対応する10進値がその右側の対応10進値という見出し
の欄に示されている。右にシフトされ、打切られた値は
すべて10進値で０の値を有する。所望の対応10進値とい
う見出しの右端の欄は、打切られた値が適切に丸められ
た場合に発生する値を示す。この右端の欄の値は、打切
られた値の最下位ビットに等しいかもしくはその1/2よ
り大きい切捨てられたビットを有するすべての値は１単
位だけ上げられた打切り値の最下位ビットを有するもの
と仮定することにより決定される。
ジェー・ケー・ムーア（J.K.Moore）氏に付与された、
“ディジタルの巡回型フィルタにおけるデッド帯域を除
去する方法および装置（Method And Apparatus For Eli
minating Deadband In Digital Recursive Filters）と
いう名称の米国特許第4,195,350号明細書中には、巡回
型フィルタにおいてスケール化されたサンプルを打切る
影響を減少させるための方法および装置が開示されてい
る。このシステムの場合、サンプルはビットをシフトさ
せることによりスケール化される。次いでスケール化さ
れたサンプルの絶対値がスケール係数の値で決まる最下
位の数ビットを切捨てることにより打切られる。切捨て
られたビットの中のどれかが論理“1"の値ならば、打切
られたサンプルの値は１単位だけ増加される。増加さ
れ、打切られたサンプルは、次にスケール化されたサン
プルが負であるか正であるかに応じて補数化される。
“ディジタルの巡回型フィルタにおけるデッド帯域を除
去する方法および装置（Method And Apparatus For Eli
minating Deadband In Digital Recursive Filters）と
いう名称の米国特許第4,195,350号明細書中には、巡回
型フィルタにおいてスケール化されたサンプルを打切る
影響を減少させるための方法および装置が開示されてい
る。このシステムの場合、サンプルはビットをシフトさ
せることによりスケール化される。次いでスケール化さ
れたサンプルの絶対値がスケール係数の値で決まる最下
位の数ビットを切捨てることにより打切られる。切捨て
られたビットの中のどれかが論理“1"の値ならば、打切
られたサンプルの値は１単位だけ増加される。増加さ
れ、打切られたサンプルは、次にスケール化されたサン
プルが負であるか正であるかに応じて補数化される。
ティー・エル・チェインジ（T.L.Change）氏に付与され
た“低丸め雑音のディジタル・フィルタ”（Low Roundo
ff Noise digital Filter）という名称の米国特許第4,2
36,224号明細書には、合成手段からのサンプル和が最下
位数ビットを切捨てることにより打切られる巡回型フィ
ルタが開示されている。切捨てられたビットもしくは丸
められたビットをスケール化し、遅延させ、入力信号を
有するスケール化された丸めビットと遅延された合成信
号サンプルとを引き算により合成することにより打切り
の影響を減少させている。
た“低丸め雑音のディジタル・フィルタ”（Low Roundo
ff Noise digital Filter）という名称の米国特許第4,2
36,224号明細書には、合成手段からのサンプル和が最下
位数ビットを切捨てることにより打切られる巡回型フィ
ルタが開示されている。切捨てられたビットもしくは丸
められたビットをスケール化し、遅延させ、入力信号を
有するスケール化された丸めビットと遅延された合成信
号サンプルとを引き算により合成することにより打切り
の影響を減少させている。
以上述べたシステムはサンプルの打切りにより生じる誤
差を減少させる傾向にあるが、供給される補正値は処理
済みのサンプルの量子化値に制限される。本発明の１つ
の特徴によると、処理済みサンプルの量子化値よりも高
い実効解像度を有する補正因子を導入することにより打
切り誤差が減少される。
差を減少させる傾向にあるが、供給される補正値は処理
済みのサンプルの量子化値に制限される。本発明の１つ
の特徴によると、処理済みサンプルの量子化値よりも高
い実効解像度を有する補正因子を導入することにより打
切り誤差が減少される。
発明の概要 本発明は、１もしくはそれより小さい因数で２進のサン
プルをスケール化するスケーリング回路である。このス
ケーリング回路は、供給されるサンプルをＮビット桁だ
けビットシフトさせて、1/2N（ここで、Ｎは整数）の因
数でスケール化し、ビットシフトされたサンプルのビッ
トを打切るビットシフターを含んでいる。加算器がビッ
トシフターの入力に直列に結合される。ビットシフトさ
れ打切られたサンプルが、打切られたサンプルの最も近
い整数値に丸められるように、スケール化されるサンプ
ルを予め条件付けるために、ディザ化された一連の補償
値が加算器に結合される。
プルをスケール化するスケーリング回路である。このス
ケーリング回路は、供給されるサンプルをＮビット桁だ
けビットシフトさせて、1/2N（ここで、Ｎは整数）の因
数でスケール化し、ビットシフトされたサンプルのビッ
トを打切るビットシフターを含んでいる。加算器がビッ
トシフターの入力に直列に結合される。ビットシフトさ
れ打切られたサンプルが、打切られたサンプルの最も近
い整数値に丸められるように、スケール化されるサンプ
ルを予め条件付けるために、ディザ化された一連の補償
値が加算器に結合される。
発明の効果 打切りにより発生する丸め誤差を減少させると共に高解
像度の出力を発生させることができる。
像度の出力を発生させることができる。
実施例 各図において、各回路要素を相互接続する太い矢印は並
列ビットのサンプルを伝達する多導体結線を表わし、細
い矢印は直列ビットのディジタル・サンプルもしくはア
ナログ信号を伝達する単一導体結線を表わす。
列ビットのサンプルを伝達する多導体結線を表わし、細
い矢印は直列ビットのディジタル・サンプルもしくはア
ナログ信号を伝達する単一導体結線を表わす。
第１図はビデオ信号を処理する動き／雑音適応型の巡回
型フィルタである。破線で囲まれたボックス21および31
は、より一般的なシステムを示したものである。第１図
に示す回路全体は複合ビデオ信号からルミナンス成分を
分離する一応用例を示すものである。
型フィルタである。破線で囲まれたボックス21および31
は、より一般的なシステムを示したものである。第１図
に示す回路全体は複合ビデオ信号からルミナンス成分を
分離する一応用例を示すものである。
破線のボックス21で囲まれた回路は、米国特許第4,485,
403号明細書に全体が開示されている巡回型フィルタで
あり、スケーリング回路16のスケール係数Kmを変えられ
るので適応型である。ビデオ・サンプルの遅延要素22の
出力結線27には雑音の減少されたビデオ信号が得られ
る。雑音の減少されたビデオ信号はビデオ・サンプルの
遅延要素22の入力結線11からも得られる。
403号明細書に全体が開示されている巡回型フィルタで
あり、スケーリング回路16のスケール係数Kmを変えられ
るので適応型である。ビデオ・サンプルの遅延要素22の
出力結線27には雑音の減少されたビデオ信号が得られ
る。雑音の減少されたビデオ信号はビデオ・サンプルの
遅延要素22の入力結線11からも得られる。
次に回路21の動作を簡単に説明する。処理されるビデオ
信号サンプルVXが入力ポート10から減算器12に供給され
る。遅延要素22からの遅延されたサンプルVDYは、サン
プルの差（VX−VDY）を発生する減算器12の第２の入力
ポートに結合される。サンプルの差は補償用遅延要素14
を介してスケーリング回路16の入力に結合される。スケ
ーリング回路16は、加算器20の入力ポートに結合され
る、スケール化されたサンプルの差の値Km（VX−VDY）
を発生する。遅延要素22からの遅延サンプルVDYは、次
式で与えられるサンプル和VYを発生する加算器20の第２
の入力ポートに補償用遅延要素18を介して結合される。
信号サンプルVXが入力ポート10から減算器12に供給され
る。遅延要素22からの遅延されたサンプルVDYは、サン
プルの差（VX−VDY）を発生する減算器12の第２の入力
ポートに結合される。サンプルの差は補償用遅延要素14
を介してスケーリング回路16の入力に結合される。スケ
ーリング回路16は、加算器20の入力ポートに結合され
る、スケール化されたサンプルの差の値Km（VX−VDY）
を発生する。遅延要素22からの遅延サンプルVDYは、次
式で与えられるサンプル和VYを発生する加算器20の第２
の入力ポートに補償用遅延要素18を介して結合される。
VY＝VDY＋Km（VX−VDY）＝KmVX＋（１−Km）VDY （１） 遅延要素22と補償用遅延要素14および18は、VXおよびV
DYで表わされるサンプルが後続フレームの同じピクセル
に対応するように設計される。補償用遅延要素14は、ピ
クセル毎、すなわちサンプル毎にスケーリング回路16に
スケール係数Kmを発生する時間を回路31に与えるために
必要である。補償用遅延要素18は補償用遅延要素14およ
びスケーリング回路16により生じる遅延を補償するため
に設けられる。
DYで表わされるサンプルが後続フレームの同じピクセル
に対応するように設計される。補償用遅延要素14は、ピ
クセル毎、すなわちサンプル毎にスケーリング回路16に
スケール係数Kmを発生する時間を回路31に与えるために
必要である。補償用遅延要素18は補償用遅延要素14およ
びスケーリング回路16により生じる遅延を補償するため
に設けられる。
サンプルVDYは１ビデオ・フレーム期間遅延されたサン
プルVYに対応する。システム21が定常状態にあって、フ
レーム間の画像の動きが無いものと仮定し、適当な時間
シフトを持たせてVDYの代りにVYを使い、（１）式を展
開して簡単化すると、サンプルVYの信号成分VSYは入力
サンプルVXの信号成分VSXに等しいことが分る。サンプ
ルVYの雑音成分VNYは係数 で減少する。これらの結果は信号成分VSXが成分ビデオ
形式、すなわちルミナンス信号もしくはクロミナンス信
号であるものと仮定している。しかしながら、信号成分
VSXがクロミナンス成分もしくはクロミナンス成分を含
んでいる複合ビデオならば、遅延要素22から減算器12お
よび加算器20に帰還する前にクロミナンス成分の位相を
反転させる手段を設けなければならない。このようなク
ロミナンス成分の位相反転はビデオ信号用巡回型フィル
タの技術分野では公知である。
プルVYに対応する。システム21が定常状態にあって、フ
レーム間の画像の動きが無いものと仮定し、適当な時間
シフトを持たせてVDYの代りにVYを使い、（１）式を展
開して簡単化すると、サンプルVYの信号成分VSYは入力
サンプルVXの信号成分VSXに等しいことが分る。サンプ
ルVYの雑音成分VNYは係数 で減少する。これらの結果は信号成分VSXが成分ビデオ
形式、すなわちルミナンス信号もしくはクロミナンス信
号であるものと仮定している。しかしながら、信号成分
VSXがクロミナンス成分もしくはクロミナンス成分を含
んでいる複合ビデオならば、遅延要素22から減算器12お
よび加算器20に帰還する前にクロミナンス成分の位相を
反転させる手段を設けなければならない。このようなク
ロミナンス成分の位相反転はビデオ信号用巡回型フィル
タの技術分野では公知である。
入力信号が複合ビデオ信号であり、クロミナンスの位相
を反転させる手段が設けられていないものと仮定する。
サンプルVSYはルミナンス成分VLYとクロミナンス成分V
CYを有する。フレーム間の画像の動きが無い場合、ルミ
ナンス成分VLYは、振幅が入力ルミナンス成分VLXの振幅
に等しい値に収束する。動きの無いクロミナンス成分V
CYは次式で与えられる値に収束する傾向がある。
を反転させる手段が設けられていないものと仮定する。
サンプルVSYはルミナンス成分VLYとクロミナンス成分V
CYを有する。フレーム間の画像の動きが無い場合、ルミ
ナンス成分VLYは、振幅が入力ルミナンス成分VLXの振幅
に等しい値に収束する。動きの無いクロミナンス成分V
CYは次式で与えられる値に収束する傾向がある。
VCY＝VCXKm/（２−Km） （２） スケール係数Kmの値は各ピクセルについてのフレーム間
の画像の動きの履歴に従ってピクセル毎に決められる。
現フレームと前フレームとの間に動きがあると、スケー
ル係数Kmは信号の帯域幅を減少させないように１の値に
セットされる。フレーム間の画像の動きが止まると、ス
ケール係数Kmは１より小さい値もしくは１より小さい一
連の値にセットされる。これらの値はシステムが定常状
態に収束するのに要する時間および雑音低減の必要量に
より決まる。“映像雑音低減回路”という名称の米国特
許第4,240,106号明細書には、動きの履歴およびフレー
ムからフレームでの画像差の振幅の関数としてスケール
係数を決める巡回型フィルタの一例が開示されている。
の画像の動きの履歴に従ってピクセル毎に決められる。
現フレームと前フレームとの間に動きがあると、スケー
ル係数Kmは信号の帯域幅を減少させないように１の値に
セットされる。フレーム間の画像の動きが止まると、ス
ケール係数Kmは１より小さい値もしくは１より小さい一
連の値にセットされる。これらの値はシステムが定常状
態に収束するのに要する時間および雑音低減の必要量に
より決まる。“映像雑音低減回路”という名称の米国特
許第4,240,106号明細書には、動きの履歴およびフレー
ムからフレームでの画像差の振幅の関数としてスケール
係数を決める巡回型フィルタの一例が開示されている。
破線のボックス31で囲まれた回路は、ピクセル毎にスケ
ーリング回路に一連の適当なスケール係数を供給する。
スケール係数もしくはスケール係数に対応する制御信号
は読み出し専用メモリ（以下、ROMという。）38にプロ
グラムされている。ROM38は、そのアドレス入力ポート
にアドレス符号語として供給される、画像の動きおよび
雑音を示す信号に応答し、その出力バス上にスケール係
数を発生する。アドレス符号語はレンジ論理回路46、比
較器30、動きメモリ34から供給される。
ーリング回路に一連の適当なスケール係数を供給する。
スケール係数もしくはスケール係数に対応する制御信号
は読み出し専用メモリ（以下、ROMという。）38にプロ
グラムされている。ROM38は、そのアドレス入力ポート
にアドレス符号語として供給される、画像の動きおよび
雑音を示す信号に応答し、その出力バス上にスケール係
数を発生する。アドレス符号語はレンジ論理回路46、比
較器30、動きメモリ34から供給される。
回路31は減算器12からのサプル差に対応する。動きが無
いと入力サンプルVXおよび遅延サンプルVDYのルミナン
ス成分は減算器12で相殺し合い、フレームからフレーム
で画像の変化が生じるとサンプル差が生じる。これらの
ルミナンス・サンプル差は動きを示す。入力信号VXがク
ロミナンス成分を含んでいると、例えば、入力信号が複
合ビデオ信号ならば、VDYのクロミナンス成分は入力サ
ンプルVXのクロミナンス成分と位相が180゜ずれてお
り、動きの無い時でも減算器12で実際上加算される。サ
ンプル差から動きを検出するために、まずクロミナンス
成分をサンプル差から除去しなければならない。これ
は、クロミナンス信号で占有される周波数スペクトルを
減衰させるように設計された通過帯域を有する低域通過
フィルタ19により行なわれる。低域フィルタ19からのサ
ンプル差のルミナンス成分は、すべてのルミナンス・サ
ンプル差を単一の極性、例えば、正に変換する絶対値回
路28に供給される。これらのサンプルは絶対値回路28の
出力を平滑にする第２の低域フィルタ32に供給される。
いと入力サンプルVXおよび遅延サンプルVDYのルミナン
ス成分は減算器12で相殺し合い、フレームからフレーム
で画像の変化が生じるとサンプル差が生じる。これらの
ルミナンス・サンプル差は動きを示す。入力信号VXがク
ロミナンス成分を含んでいると、例えば、入力信号が複
合ビデオ信号ならば、VDYのクロミナンス成分は入力サ
ンプルVXのクロミナンス成分と位相が180゜ずれてお
り、動きの無い時でも減算器12で実際上加算される。サ
ンプル差から動きを検出するために、まずクロミナンス
成分をサンプル差から除去しなければならない。これ
は、クロミナンス信号で占有される周波数スペクトルを
減衰させるように設計された通過帯域を有する低域通過
フィルタ19により行なわれる。低域フィルタ19からのサ
ンプル差のルミナンス成分は、すべてのルミナンス・サ
ンプル差を単一の極性、例えば、正に変換する絶対値回
路28に供給される。これらのサンプルは絶対値回路28の
出力を平滑にする第２の低域フィルタ32に供給される。
低域フィルタ32からの出力サンプルは、これらと加算器
42からの基準値とを比較する比較器30の第１の入力に供
給される。低域フィルタ32からのサンプルが基準値を越
えると、比較器30は各ピクセル・サンプルについての動
き信号を出力結線13上に発生する。低域フィルタ32は、
比較器30が順次のサンプルに対してジッターのある動き
信号を発生しないように、絶対値回路28からのサンプル
差を平滑化する。
42からの基準値とを比較する比較器30の第１の入力に供
給される。低域フィルタ32からのサンプルが基準値を越
えると、比較器30は各ピクセル・サンプルについての動
き信号を出力結線13上に発生する。低域フィルタ32は、
比較器30が順次のサンプルに対してジッターのある動き
信号を発生しないように、絶対値回路28からのサンプル
差を平滑化する。
比較器30からの動き−非動き信号は、これらの信号を１
フレーム期間もしくはそれ以上のフレーム期間だけ遅延
させる動きメモリ34に供給される。比較器30からの動き
−非動き信号および動きメモリ34からの遅延された動き
−非動き信号は、ピクセル毎に各回路をスケーリング化
する所望の一連のスケール係数を出力するROM38にアド
レス符号語の一部として結合される。表IIは現および遅
延された動き−非動き信号の起り得る組み合わせについ
て、ROM38から出力されるスケール係数の一例を示す。
“1"は動きが検出されたことを示し、“0"は動きが検出
されなかったことを示す。表IIにおいて、動き信号は２
フレーム期間遅延され、１および２フレーム期間遅延さ
れた信号が動きメモリ34から得られるものと仮定してい
る。
フレーム期間もしくはそれ以上のフレーム期間だけ遅延
させる動きメモリ34に供給される。比較器30からの動き
−非動き信号および動きメモリ34からの遅延された動き
−非動き信号は、ピクセル毎に各回路をスケーリング化
する所望の一連のスケール係数を出力するROM38にアド
レス符号語の一部として結合される。表IIは現および遅
延された動き−非動き信号の起り得る組み合わせについ
て、ROM38から出力されるスケール係数の一例を示す。
“1"は動きが検出されたことを示し、“0"は動きが検出
されなかったことを示す。表IIにおいて、動き信号は２
フレーム期間遅延され、１および２フレーム期間遅延さ
れた信号が動きメモリ34から得られるものと仮定してい
る。
低域フィルタ32に結合される要素36は、ビデオ信号の各
フィールドもしくは各フレーム中の最小の画像サンプル
差を検出する。このサンプルの振幅はビデオ信号中の雑
音の測定値であるものと仮定する。検出器36からの最小
差は、フィールドもしくはフレーム周波数でクロック制
御されるディジタル・フィルタである低域フィルタ40で
平滑化される。低域フィルタ40の出力は加算器42の１入
力として供給され、比較器30に結合される基準値の基底
線を与える。源44から供給される動き閾値VTHがこの基
底線に加算される。従って、比較器30に供給される動き
基準値は雑音に依存する。
フィールドもしくは各フレーム中の最小の画像サンプル
差を検出する。このサンプルの振幅はビデオ信号中の雑
音の測定値であるものと仮定する。検出器36からの最小
差は、フィールドもしくはフレーム周波数でクロック制
御されるディジタル・フィルタである低域フィルタ40で
平滑化される。低域フィルタ40の出力は加算器42の１入
力として供給され、比較器30に結合される基準値の基底
線を与える。源44から供給される動き閾値VTHがこの基
底線に加算される。従って、比較器30に供給される動き
基準値は雑音に依存する。
低域フィルタ40からの雑音に関連する信号はレンジ論理
回路46のアドレス入力にも結合される。優先エンコーダ
もしくは読み出し専用メモリで構成されるレンジ論理回
路46はROM38に対するアドレス符号語の一部を発生す
る。この符号語は論理回路46の入力に供給される雑音に
関連する信号の振幅範囲に対応する。レンジ論理回路46
は雑音に関連した連続するサンプルの各大きい方の範囲
に対して、ROM38が異なるスケール係数のセットを選択
するように条件付ける。選択されたスケール係数のセッ
トは、各ピクセルを含んでいる画像の動きに従って、各
ピクセルに対する一連のスケール係数を決めるために、
フィールド全体もしくはフレーム期間で使われる。
回路46のアドレス入力にも結合される。優先エンコーダ
もしくは読み出し専用メモリで構成されるレンジ論理回
路46はROM38に対するアドレス符号語の一部を発生す
る。この符号語は論理回路46の入力に供給される雑音に
関連する信号の振幅範囲に対応する。レンジ論理回路46
は雑音に関連した連続するサンプルの各大きい方の範囲
に対して、ROM38が異なるスケール係数のセットを選択
するように条件付ける。選択されたスケール係数のセッ
トは、各ピクセルを含んでいる画像の動きに従って、各
ピクセルに対する一連のスケール係数を決めるために、
フィールド全体もしくはフレーム期間で使われる。
サンプルの差が入力信号の雑音成分が比較的大きいこと
を示すと、ROM38から発生するスケール係数Kmは一般に
比較的小さく、また雑音成分が比較的小さいことを示す
と、スケール係数Kmは比較的大きい。表IIに示すスケー
ル係数Kmのセットは信号雑音が中間範囲のものに対応す
る。信号雑音がもっと小さな雑音範囲に入ると、この範
囲におけるスケール係数値のプログラムされたセット
は、1,1,1,1,1/2,1/2,1/4,1/4となり、信号雑音がもっ
と大きな範囲に入ると、スケール係数値は、1,1,1,1,1/
2,1/2,1/8,1/32となる。
を示すと、ROM38から発生するスケール係数Kmは一般に
比較的小さく、また雑音成分が比較的小さいことを示す
と、スケール係数Kmは比較的大きい。表IIに示すスケー
ル係数Kmのセットは信号雑音が中間範囲のものに対応す
る。信号雑音がもっと小さな雑音範囲に入ると、この範
囲におけるスケール係数値のプログラムされたセット
は、1,1,1,1,1/2,1/2,1/4,1/4となり、信号雑音がもっ
と大きな範囲に入ると、スケール係数値は、1,1,1,1,1/
2,1/2,1/8,1/32となる。
ROM38は、動き信号に応答して順次発生されるスケール
係数のセットを発生すると共に、第３図のスケーリング
回路の結線59および第５図の回路の結線49に制御信号を
供給する。ROM46からのアドレス符号語が、雑音の値の
現範囲が最小範囲以外にあれば、結線59に“0"の値を発
生し、雑音の値が最小の雑音範囲内にあれば“1"の値を
発生する。雑音範囲の数は通常利用者の好みにより決ま
るが、多くの場合３つの範囲で十分であるものと考えら
れる。ROM38は動きの無い最初のフレームでは第５図の
結線49に論理“1"の値を発生し、他の時点では“0"の値
を発生する。
係数のセットを発生すると共に、第３図のスケーリング
回路の結線59および第５図の回路の結線49に制御信号を
供給する。ROM46からのアドレス符号語が、雑音の値の
現範囲が最小範囲以外にあれば、結線59に“0"の値を発
生し、雑音の値が最小の雑音範囲内にあれば“1"の値を
発生する。雑音範囲の数は通常利用者の好みにより決ま
るが、多くの場合３つの範囲で十分であるものと考えら
れる。ROM38は動きの無い最初のフレームでは第５図の
結線49に論理“1"の値を発生し、他の時点では“0"の値
を発生する。
第２図を参照すると、本発明を具体化し、第１図のシス
テムにおけるスケーリング回路16および24の代りに使わ
れるスケーリング回路62が示されている。スケーリング
回路62は、その入力ポートに直列に結合される、ビット
シフトおよび打切りスケーラー61、例えば、バレル型シ
フターと加算器60から成る。スケール化されるサンプル
が加算器60の第１の入力ポートに供給され、スケール化
され、丸められたサンプルがビットシフター61の出力25
に発生する。動き適応型回路31から供給される1/（2K）
の値が加算器60の第２の入力ポートに供給される。ここ
で、Ｋはスケール係数で、スケーリング回路はこれを使
って供給サンプルを変更する。スケール係数Ｋに対応す
るシフト制御信号が回路31からビットシフターに供給さ
れる。
テムにおけるスケーリング回路16および24の代りに使わ
れるスケーリング回路62が示されている。スケーリング
回路62は、その入力ポートに直列に結合される、ビット
シフトおよび打切りスケーラー61、例えば、バレル型シ
フターと加算器60から成る。スケール化されるサンプル
が加算器60の第１の入力ポートに供給され、スケール化
され、丸められたサンプルがビットシフター61の出力25
に発生する。動き適応型回路31から供給される1/（2K）
の値が加算器60の第２の入力ポートに供給される。ここ
で、Ｋはスケール係数で、スケーリング回路はこれを使
って供給サンプルを変更する。スケール係数Ｋに対応す
るシフト制御信号が回路31からビットシフターに供給さ
れる。
第4A図は、ビットシフトおよび打切り回路により各入力
値を８で割ることにより発生される出力を示す。縦軸は
スケール化され、打切られる値の単位での値に対応し、
横軸は入力値に対応する。第4A図の一部は表IIに示した
値に対応する。簡単なビットシフトおよび打切り機能に
より、負にバイアスされた結果の得られることが第4A図
から分る。第２図に示すスケーリング回路中の加算器60
は、ビットシフトおよび打切り回路に供給される入力値
を、打切りにより発生するバイアスにほぼ等しい量だけ
オフセットするための量を加える。加えられる量は2N-1
に等しい。ここで、Ｎはスケーリングを実行するために
サンプルのビットが右方向にシフトされるビット位置の
数である。
値を８で割ることにより発生される出力を示す。縦軸は
スケール化され、打切られる値の単位での値に対応し、
横軸は入力値に対応する。第4A図の一部は表IIに示した
値に対応する。簡単なビットシフトおよび打切り機能に
より、負にバイアスされた結果の得られることが第4A図
から分る。第２図に示すスケーリング回路中の加算器60
は、ビットシフトおよび打切り回路に供給される入力値
を、打切りにより発生するバイアスにほぼ等しい量だけ
オフセットするための量を加える。加えられる量は2N-1
に等しい。ここで、Ｎはスケーリングを実行するために
サンプルのビットが右方向にシフトされるビット位置の
数である。
スケール化されるサンプルに2N-1の値を加えると、打切
りによるオフセットが以下のようにして補償される。入
力サンプルが値Ｓであれば、ビットシフトおよび打切り
回路に供給されるサンプルは（Ｓ＋2N-1）の値を有す
る。ビットシフトおよび打切り回路から出力されるスケ
ール化された値は（KS＋1/2）に等しい値（Ｓ＋2N-1）/
2Nとなる。これは、1/2もしくはそれより大きい分数部
を有する値KSはすべて次に大きい整数に切り上げられる
ことを示す。
りによるオフセットが以下のようにして補償される。入
力サンプルが値Ｓであれば、ビットシフトおよび打切り
回路に供給されるサンプルは（Ｓ＋2N-1）の値を有す
る。ビットシフトおよび打切り回路から出力されるスケ
ール化された値は（KS＋1/2）に等しい値（Ｓ＋2N-1）/
2Nとなる。これは、1/2もしくはそれより大きい分数部
を有する値KSはすべて次に大きい整数に切り上げられる
ことを示す。
第4B図は、ビットシフトおよび打切り回路が、供給され
たサンプルを1/8でスケール化するように条件付けら
れ、加算器60により４単位の値が各入力値に加えられる
第２図のスケーリング回路の出力値を示す。各出力レベ
ルはスケール係数の各倍数のいずれかの側の約中間の所
まで延びている。これは、入力最下位ビット値の1/2の
範囲内で適当に丸められ、打切られた、スケール化され
た入力値に等しい。
たサンプルを1/8でスケール化するように条件付けら
れ、加算器60により４単位の値が各入力値に加えられる
第２図のスケーリング回路の出力値を示す。各出力レベ
ルはスケール係数の各倍数のいずれかの側の約中間の所
まで延びている。これは、入力最下位ビット値の1/2の
範囲内で適当に丸められ、打切られた、スケール化され
た入力値に等しい。
第３図は、第２図のスケーリング回路の原理に従って動
作するが、もっと精確に丸められた出力値を発生するス
ケーリング回路16′を詳細に示すものである。第３図の
スクーリング回路は第１図のスケーリング回路16の代り
に使うことができる。第３図において、回路要素56は第
２図に示される型式のスケーリング回路である。また、
回路要素53および54は第２図に示すスケーリング回路に
対応するが、加算器53に供給されるオフセット値が2N-1
に等しい定数ではなくてディザ化された値である点が異
なる。
作するが、もっと精確に丸められた出力値を発生するス
ケーリング回路16′を詳細に示すものである。第３図の
スクーリング回路は第１図のスケーリング回路16の代り
に使うことができる。第３図において、回路要素56は第
２図に示される型式のスケーリング回路である。また、
回路要素53および54は第２図に示すスケーリング回路に
対応するが、加算器53に供給されるオフセット値が2N-1
に等しい定数ではなくてディザ化された値である点が異
なる。
第１図の巡回型フィルタ21は回路に供給されるサンプル
を平均化する。従って、スケーリング回路16で処理され
たサンプルは平均化される。従って、オフセット補償用
の別の値が加算器53およびビットシフト回路54から成る
スケーリング回路に加算されると、ビットシフターから
出力される、打切られた値は平均化される。
を平均化する。従って、スケーリング回路16で処理され
たサンプルは平均化される。従って、オフセット補償用
の別の値が加算器53およびビットシフト回路54から成る
スケーリング回路に加算されると、ビットシフターから
出力される、打切られた値は平均化される。
第３図の53,54,56および57の各回路要素に注目してみ
る。バス15からのスケール化されるサンプルは、その出
力がビットシフトおよび打切り回路54の入力ポートに結
合される加算器53の第１の入力ポートに結合される。必
要なスケール係数に対応するビットシフトの制御信号が
動き適応型回路31から回路54に供給される。打切りオフ
セット補償値はスケーリング回路56から加算器53の第２
の入力ポートに供給される。入力値はディザ信号発生器
57からスケーリング回路56に供給される。第３図におい
て、ディザ発生器57は０から15までの値、すなわち16個
の４ビットの値をランダムに発生する。これらの値は回
路56により1/（16km）に等しいスケール係数でスケール
化される。ここで、Kmは入力15に供給されるサンプルが
スケール化される現スケール係数である。さらに一般的
に言うと、スケーリング回路56に供給されるスケール係
数KDは1/（Km×2R）に等しい。ここで、Ｒはディザ発生
器57が発生する２進値のビット数である。時間平均の補
償値は（2N-1−0.5）である。
る。バス15からのスケール化されるサンプルは、その出
力がビットシフトおよび打切り回路54の入力ポートに結
合される加算器53の第１の入力ポートに結合される。必
要なスケール係数に対応するビットシフトの制御信号が
動き適応型回路31から回路54に供給される。打切りオフ
セット補償値はスケーリング回路56から加算器53の第２
の入力ポートに供給される。入力値はディザ信号発生器
57からスケーリング回路56に供給される。第３図におい
て、ディザ発生器57は０から15までの値、すなわち16個
の４ビットの値をランダムに発生する。これらの値は回
路56により1/（16km）に等しいスケール係数でスケール
化される。ここで、Kmは入力15に供給されるサンプルが
スケール化される現スケール係数である。さらに一般的
に言うと、スケーリング回路56に供給されるスケール係
数KDは1/（Km×2R）に等しい。ここで、Ｒはディザ発生
器57が発生する２進値のビット数である。時間平均の補
償値は（2N-1−0.5）である。
一例として、Km＝1/8、Ｒ＝４であるものと仮定する
と、スケール係数KDは1/2となる。従って、スケーリン
グ回路56から加算器53に供給されるオフセット補償値は
０〜７の範囲となる。これらの値がランダムに発生する
と、時間に対する平均補償値は3.5である。この値は供
給された値の最下位ビットよりも高い有効解像度を有す
ることに注目されたい。その結果、回路54から発生す
る、スケール化され、丸められ、打切られた値は、回路
54から出力される最下位ビットの解像度よりも高い有効
解像度を有する。
と、スケール係数KDは1/2となる。従って、スケーリン
グ回路56から加算器53に供給されるオフセット補償値は
０〜７の範囲となる。これらの値がランダムに発生する
と、時間に対する平均補償値は3.5である。この値は供
給された値の最下位ビットよりも高い有効解像度を有す
ることに注目されたい。その結果、回路54から発生す
る、スケール化され、丸められ、打切られた値は、回路
54から出力される最下位ビットの解像度よりも高い有効
解像度を有する。
第4B図に関連して、第３図の回路から発生する出力レベ
ルは、平均して入力量子化レベルの1/4内での丸めに対
応する0.5入力単位だけ右方向にシフトされる傾向があ
る。
ルは、平均して入力量子化レベルの1/4内での丸めに対
応する0.5入力単位だけ右方向にシフトされる傾向があ
る。
ディザ化されたオフセット補償値を加算器53に供給する
別の回路は加算器53に接続された出力とROM38に接続さ
れる第１の入力ポートを有するもう１つの加算器から成
る。この加算器の第２の入力ポートには、バス15に供給
される交互のサンプル差に対して−１単位の差が供給さ
れる。ROM38は1/（2Km）に等しい値を加算器の他方の入
力に供給する。加算器53に結合されるオフセット補償値
は1/（2Km）と（1/（2Km）−１）の間で交互に変わり、
その時間平均は（2N-1−0.5）である。
別の回路は加算器53に接続された出力とROM38に接続さ
れる第１の入力ポートを有するもう１つの加算器から成
る。この加算器の第２の入力ポートには、バス15に供給
される交互のサンプル差に対して−１単位の差が供給さ
れる。ROM38は1/（2Km）に等しい値を加算器の他方の入
力に供給する。加算器53に結合されるオフセット補償値
は1/（2Km）と（1/（2Km）−１）の間で交互に変わり、
その時間平均は（2N-1−0.5）である。
スケーリング回路16′に供給されるスケール係数がサン
プルを平均化するのに十分な時間だけ一定に保持される
と、先のプロセスが当てはまる。巡回型フィルタが速か
に収束するように、動きの停止後直ちに動き適応型回路
31が一連のスケール係数を回路に供給し、定常状態のス
ケール係数が供給されるまで一連の各スケール係数が、
例えば、１もしくは２フレーム期間だけ供給されるなら
ば、一連のスケール係数が供給される間、加算器53に交
互に変化するオフセット補償値を供給することが望まし
い。これらの交互に変化するオフセット補償値はすべて
０の値に等しくなるように選択される。この期間中の補
償値は少しばかり任意である。というのは一連のスケー
ル係数の間システムは収束する必要がなく、収束する傾
向にあればよいからである。０の値のオフセット補償値
を発生するために、スケール係数KDは動き適応型回路31
により０にセットされる。あるいはまた、一連の各スケ
ール係数Kmについての1/（2Km）に等しいそれぞれのオ
フセット補償値は動き適応型回路31から加算器53にマル
チプレクスされる。
プルを平均化するのに十分な時間だけ一定に保持される
と、先のプロセスが当てはまる。巡回型フィルタが速か
に収束するように、動きの停止後直ちに動き適応型回路
31が一連のスケール係数を回路に供給し、定常状態のス
ケール係数が供給されるまで一連の各スケール係数が、
例えば、１もしくは２フレーム期間だけ供給されるなら
ば、一連のスケール係数が供給される間、加算器53に交
互に変化するオフセット補償値を供給することが望まし
い。これらの交互に変化するオフセット補償値はすべて
０の値に等しくなるように選択される。この期間中の補
償値は少しばかり任意である。というのは一連のスケー
ル係数の間システムは収束する必要がなく、収束する傾
向にあればよいからである。０の値のオフセット補償値
を発生するために、スケール係数KDは動き適応型回路31
により０にセットされる。あるいはまた、一連の各スケ
ール係数Kmについての1/（2Km）に等しいそれぞれのオ
フセット補償値は動き適応型回路31から加算器53にマル
チプレクスされる。
スケーリング回路16′は、現信号に関してより少ない雑
音低減が必要な場合、ビットシフトおよび打切り回路54
からのスケール化された値に、＋1,0,−１を加えるため
の回路要素50,51,52および55を含んでいる。減算器12か
らスケーリング回路16′の入力に供給されるサンプル差
がそれぞれ正，零，負の時に＋1,0,−１の値が加算され
る。スケール化された出力値に±１を加算する効果は、
スケール係数の影響を減らすこと、すなわちスケール係
数を増大させることである。このようにして変更された
スケール係数値は、供給されたスケール係数Kmに、スケ
ーリング回路の入力に供給される現サンプル差の値の逆
数を加えたものに等しい。
音低減が必要な場合、ビットシフトおよび打切り回路54
からのスケール化された値に、＋1,0,−１を加えるため
の回路要素50,51,52および55を含んでいる。減算器12か
らスケーリング回路16′の入力に供給されるサンプル差
がそれぞれ正，零，負の時に＋1,0,−１の値が加算され
る。スケール化された出力値に±１を加算する効果は、
スケール係数の影響を減らすこと、すなわちスケール係
数を増大させることである。このようにして変更された
スケール係数値は、供給されたスケール係数Kmに、スケ
ーリング回路の入力に供給される現サンプル差の値の逆
数を加えたものに等しい。
動き適応型回路31から結線59に供給される信号により回
路要素50,51および52が作動する。信号雑音レベルが低
もしくは高であると、結線59上の信号はそれぞれ高もし
くは低である。＋1,0,−１の値はバス58を介して加算器
55に結合される。これらの値の最下位ビットはアンドゲ
ート52から供給される。残りのビットはアンドゲート50
から供給され、すべて同じ値を有する。信号サンプルが
２の補数形式で処理されるものと仮定すると、負の１は
オール“1"で表わされ、正の１は最下位ビットが“1"で
それより上位のビットはすべて０で、０の値はすべて０
で表わされる。
路要素50,51および52が作動する。信号雑音レベルが低
もしくは高であると、結線59上の信号はそれぞれ高もし
くは低である。＋1,0,−１の値はバス58を介して加算器
55に結合される。これらの値の最下位ビットはアンドゲ
ート52から供給される。残りのビットはアンドゲート50
から供給され、すべて同じ値を有する。信号サンプルが
２の補数形式で処理されるものと仮定すると、負の１は
オール“1"で表わされ、正の１は最下位ビットが“1"で
それより上位のビットはすべて０で、０の値はすべて０
で表わされる。
結線59上の制御信号はアンドゲート50および52の各入力
に供給される。雑音レベルが高いと、結線59上の信号は
低く、アンドゲート50および52は共に０出力を発生し、
バス58上にすべて０のビットを発生する。また、雑音レ
ベルが低いと結線59上の制御信号が高く、アンドゲート
50の出力は、その第２の入力に接続されるサンプル差の
符号ビットにより制御される。サンプル差が負ならば、
符号ビットは１の値で、アンドゲート50はバス58上の最
下位ビットより上位のビット線にすべて１を発生する。
サンプル差が正ならば、符号ビットは０の値であり、ア
ンドゲート50はバス58の最下位ビットより上位のビット
線にすべて０を発生する。
に供給される。雑音レベルが高いと、結線59上の信号は
低く、アンドゲート50および52は共に０出力を発生し、
バス58上にすべて０のビットを発生する。また、雑音レ
ベルが低いと結線59上の制御信号が高く、アンドゲート
50の出力は、その第２の入力に接続されるサンプル差の
符号ビットにより制御される。サンプル差が負ならば、
符号ビットは１の値で、アンドゲート50はバス58上の最
下位ビットより上位のビット線にすべて１を発生する。
サンプル差が正ならば、符号ビットは０の値であり、ア
ンドゲート50はバス58の最下位ビットより上位のビット
線にすべて０を発生する。
アンドゲート52およびその出力であるバス58の最下位ビ
ットは、制御信号が高い時オアゲート51の出力により決
まる。サンプル差のすべてのビットはオアゲート51の各
入力に供給される。符号ビットを含んでいるサンプル・
ビットのどれか１つが、零でないサンプル差を示す非零
ならば、オアゲート51はその出力に“1"の値を発生す
る。この１の値によりアンドゲート52はバス58の最下位
ビットに１を発生する。
ットは、制御信号が高い時オアゲート51の出力により決
まる。サンプル差のすべてのビットはオアゲート51の各
入力に供給される。符号ビットを含んでいるサンプル・
ビットのどれか１つが、零でないサンプル差を示す非零
ならば、オアゲート51はその出力に“1"の値を発生す
る。この１の値によりアンドゲート52はバス58の最下位
ビットに１を発生する。
バス58は、制御信号が低い場合、もしくは制御信号が高
くかつ符号ビットを含むサンプル差のすべてのビットが
零の場合、すべて零のビット値を有する。
くかつ符号ビットを含むサンプル差のすべてのビットが
零の場合、すべて零のビット値を有する。
回路要素24および26は、複合ビデオ信号を処理し、クロ
ミナンス成分を完全に相殺して雑音の低減されたルミナ
ンス成分を発生するために設けられ、巡回型フィルタ21
に結合される。これを実現するためには、動きのない最
初のフレームにおいてクロミナンス成分VCYは定常状態
値に収束されていなければならない。この状態が得られ
ると、入力クロミナンス成分の一部がVYもしくはVDYか
ら引かれ、クロミナンス成分が完全に相殺される。動き
に対して“1"、動きの無い最初のフレームに対して1/
（２−Km）、動きの無い連続するフレーム期間に対して
Kmに対するKmについての３つの値が供給されると、動き
の後の最初のフレームにおいてクロミナンス成分を収束
させることができる。このような一連のスケール係数Km
を用いることにより、クロミナンス成分VCYは動きの無
い最初のフレームにおいて入力クロミナンス成分の値の
Km/（２−Km）に収束する。
ミナンス成分を完全に相殺して雑音の低減されたルミナ
ンス成分を発生するために設けられ、巡回型フィルタ21
に結合される。これを実現するためには、動きのない最
初のフレームにおいてクロミナンス成分VCYは定常状態
値に収束されていなければならない。この状態が得られ
ると、入力クロミナンス成分の一部がVYもしくはVDYか
ら引かれ、クロミナンス成分が完全に相殺される。動き
に対して“1"、動きの無い最初のフレームに対して1/
（２−Km）、動きの無い連続するフレーム期間に対して
Kmに対するKmについての３つの値が供給されると、動き
の後の最初のフレームにおいてクロミナンス成分を収束
させることができる。このような一連のスケール係数Km
を用いることにより、クロミナンス成分VCYは動きの無
い最初のフレームにおいて入力クロミナンス成分の値の
Km/（２−Km）に収束する。
クロミナンス成分が相殺されて雑音の減少したルミナン
ス成分が加算器26の出力ポートに得られる。遅延要素22
からのサンプルは補償用遅延要素23を介して加算器26の
第１の入力ポートに結合される。スケーリング回路24か
らのスケール化されたサンプル差は加算器26の第２の入
力ポートに結合される。減算器12からのサンプル差はス
ケーリング回路24の入力に供給される。
ス成分が加算器26の出力ポートに得られる。遅延要素22
からのサンプルは補償用遅延要素23を介して加算器26の
第１の入力ポートに結合される。スケーリング回路24か
らのスケール化されたサンプル差は加算器26の第２の入
力ポートに結合される。減算器12からのサンプル差はス
ケーリング回路24の入力に供給される。
加算器26からの出力サンプルVOは次式で表わされる。
VO＝KO（VX−VDY）＋VDY （３） ここでKOはスケーリング回路24に供給されるスケール係
数である。スケール係数KOの値は、フレーム間の画像の
動きの間は“1"、動きの無い最初のフレームについては
“1/2"、後続のフレームについてはKm/2である。（３）
式を整理してルミナンス成分VLOとクロミナンス成分VCO
を求めると、 VLO＝KOVLK＋（１−KO）VLD （４） VCO＝KOVCX＋（１−KO）VCDY （５） （４）式および（５）式より、KOが“1"に等しい、すな
わち動き期間の間、VLOおよびVCOはそれぞれVLXVCXに等
しい。従って、動きの区間の間ルミナンスとクロミナン
スを分離するために別の手段を設けなければならない。
このような別の手段の一例は、巡回型フィルタに並列に
接続され、動きが検出された時回路に切り替えられる低
域フィルタである。
数である。スケール係数KOの値は、フレーム間の画像の
動きの間は“1"、動きの無い最初のフレームについては
“1/2"、後続のフレームについてはKm/2である。（３）
式を整理してルミナンス成分VLOとクロミナンス成分VCO
を求めると、 VLO＝KOVLK＋（１−KO）VLD （４） VCO＝KOVCX＋（１−KO）VCDY （５） （４）式および（５）式より、KOが“1"に等しい、すな
わち動き期間の間、VLOおよびVCOはそれぞれVLXVCXに等
しい。従って、動きの区間の間ルミナンスとクロミナン
スを分離するために別の手段を設けなければならない。
このような別の手段の一例は、巡回型フィルタに並列に
接続され、動きが検出された時回路に切り替えられる低
域フィルタである。
動きの無い最初のフレームにおいてKOは1/2にセットさ
れる。サンプルVDYは前フレームの変更されていない複
合ビデオ信号に対応する。動きが無いからルミナンスの
信号成分VDYは入力サンプルのルミナンス成分と相関が
あるが、クロミナンス成分は位相が180゜ずれている。
このような条件下で、スケール係数KOが1/2に等しい
と、（４）式および（５）式からのクロミナンス成分
は、 VLO＝1/2VLX＋（１−1/2）VLX＝VLX （６） VCO＝1/2VCX＋（１−1/2）（−VCX）＝０ （７） となり、このフレーム間においてはクロミナンス成分が
完全に相殺されることが分る。この区間については、こ
のシステムはルミナンス出力を有するフレームくし型フ
ィルタのように機能する。このフレームの間、クロミナ
ンス成分VCYはVCXKm/（２−Km）に等しいことに注目さ
れたい。これらの値は次のフレーム期間およびフレーム
間の画像の動きの無い次のフレーム期間の間の値VCDYと
なる。
れる。サンプルVDYは前フレームの変更されていない複
合ビデオ信号に対応する。動きが無いからルミナンスの
信号成分VDYは入力サンプルのルミナンス成分と相関が
あるが、クロミナンス成分は位相が180゜ずれている。
このような条件下で、スケール係数KOが1/2に等しい
と、（４）式および（５）式からのクロミナンス成分
は、 VLO＝1/2VLX＋（１−1/2）VLX＝VLX （６） VCO＝1/2VCX＋（１−1/2）（−VCX）＝０ （７） となり、このフレーム間においてはクロミナンス成分が
完全に相殺されることが分る。この区間については、こ
のシステムはルミナンス出力を有するフレームくし型フ
ィルタのように機能する。このフレームの間、クロミナ
ンス成分VCYはVCXKm/（２−Km）に等しいことに注目さ
れたい。これらの値は次のフレーム期間およびフレーム
間の画像の動きの無い次のフレーム期間の間の値VCDYと
なる。
第２および動きの無い後続のすべてのフレーム期間にお
いて、スケール係数KOはKm/2にセットされる。（４）式
および（５）式中のKOの代りにこの値を使って整理する
と、 VLO＝（Km/2）VLX＋（１−Km/2）VLX＝VLX （８） VCO＝（Km/2）VCX＋ （１−Km/2）（−VCXKm/（２−Km））＝０ （９） となり、動きの無いすべてのフレームについて、クロミ
ナンス成分が相殺されることが分る。
いて、スケール係数KOはKm/2にセットされる。（４）式
および（５）式中のKOの代りにこの値を使って整理する
と、 VLO＝（Km/2）VLX＋（１−Km/2）VLX＝VLX （８） VCO＝（Km/2）VCX＋ （１−Km/2）（−VCXKm/（２−Km））＝０ （９） となり、動きの無いすべてのフレームについて、クロミ
ナンス成分が相殺されることが分る。
前記のシステムの場合、動き適応型回路31はスケーリン
グ回路16および24にスケール係数を供給する。しかしな
がら、スケール係数の各組は表IIIに示すように３つの
値しか含んでいない。
グ回路16および24にスケール係数を供給する。しかしな
がら、スケール係数の各組は表IIIに示すように３つの
値しか含んでいない。
表 III 動き信号 遅延された動き信号 KO Km ０ ０ Kmi/2 Kmi ０ １ 1/2 1/(2-Kmi) １ ０ １ １ １ １ １ １ Kmiの値は10における入力信号の雑音成分に従って可変
である。
である。
1/（２−Km）のスケール係数はスケーリング回路16に制
限を加える。回路要素16として、ビットシフトおよび打
切り型式のスケーリング回路が用いられるように定常状
態のスケール係数Kmが選ばれると、同じスケーリング回
路で1/（２−Km）のスケール係数を実現することはでき
ない。
限を加える。回路要素16として、ビットシフトおよび打
切り型式のスケーリング回路が用いられるように定常状
態のスケール係数Kmが選ばれると、同じスケーリング回
路で1/（２−Km）のスケール係数を実現することはでき
ない。
第５図に示すスケーリング回路16″は第３図のスケーリ
ング回路の変形例で、２進倍数の逆数による、1/（２−
Km）なるスケール係数を近似するスケール係数を供給す
るための回路要素90,91および92が追加されている。第
３図の要素と同じ参照符号の付された第５図の要素は同
一もしくは同等の要素を示す。
ング回路の変形例で、２進倍数の逆数による、1/（２−
Km）なるスケール係数を近似するスケール係数を供給す
るための回路要素90,91および92が追加されている。第
３図の要素と同じ参照符号の付された第５図の要素は同
一もしくは同等の要素を示す。
入力サンプルに“1"もしくは２進倍数の逆数を掛けるよ
うにスケーリング回路16″が条件付けられる区間の間の
第５図の回路要素53,54,56および57の動作を第３図を参
照しながら説明する。ゲート91は回路要素90および91が
回路から実効的に切り離されるように非作動状態にな
る。加算器92の出力に対応するスケーリング回路の出力
はビットシフトおよび打切り回路54の出力値に等しい。
うにスケーリング回路16″が条件付けられる区間の間の
第５図の回路要素53,54,56および57の動作を第３図を参
照しながら説明する。ゲート91は回路要素90および91が
回路から実効的に切り離されるように非作動状態にな
る。加算器92の出力に対応するスケーリング回路の出力
はビットシフトおよび打切り回路54の出力値に等しい。
1/（２−Km）のスケール係数を掛けることが必要な場
合、ゲート91は動き／雑音適応型回路31により、２の除
算回路90を加算器92と入力バス15の間に結合させるよう
に条件付けられる。これと同時に、回路要素53,54,56お
よび57は入力サンプルにKm/4を掛けるように回路31によ
りプログラムされる。このようにプログラムされている
と、スケーリング回路16の複合スケール係数は（1/2＋K
m/4）である。Ｎが2,3,4,5でKmが2-Nに等しいと、1/
（２−Km）のスケール係数に関する複合スケール係数の
最大誤差は1.6％である。また、第５図のスケーリング
回路によりクロミナンス成分VCYが約５フレーム期間で
収束することが分る。加算器26からのルミナンス信号出
力を汚すクロミナンス成分の最大振幅は入力クロミナン
ス振幅の約６％であり、これは１フレーム期間について
のみ生じ、次いで急速に減少する。
合、ゲート91は動き／雑音適応型回路31により、２の除
算回路90を加算器92と入力バス15の間に結合させるよう
に条件付けられる。これと同時に、回路要素53,54,56お
よび57は入力サンプルにKm/4を掛けるように回路31によ
りプログラムされる。このようにプログラムされている
と、スケーリング回路16の複合スケール係数は（1/2＋K
m/4）である。Ｎが2,3,4,5でKmが2-Nに等しいと、1/
（２−Km）のスケール係数に関する複合スケール係数の
最大誤差は1.6％である。また、第５図のスケーリング
回路によりクロミナンス成分VCYが約５フレーム期間で
収束することが分る。加算器26からのルミナンス信号出
力を汚すクロミナンス成分の最大振幅は入力クロミナン
ス振幅の約６％であり、これは１フレーム期間について
のみ生じ、次いで急速に減少する。
スケーリング回路24は、例えば、第２図に示す型式のス
ケーリング回路もしくは第３図に示す型式のスケーリン
グ回路で構成することができる。第３図の回路は、回路
要素24および26からの出力サンプルを平均化する回路が
続かなくても、信号が受像管上に表示を発生させるため
に使われるならば適用することができる。この場合、人
間の目の比較的遅い応答特性と関連付けられる受像管の
螢光体のパーシステンスにより積分化もしくは平均化が
行なわれる。
ケーリング回路もしくは第３図に示す型式のスケーリン
グ回路で構成することができる。第３図の回路は、回路
要素24および26からの出力サンプルを平均化する回路が
続かなくても、信号が受像管上に表示を発生させるため
に使われるならば適用することができる。この場合、人
間の目の比較的遅い応答特性と関連付けられる受像管の
螢光体のパーシステンスにより積分化もしくは平均化が
行なわれる。
第６図は、第３図のディザ発生器57の代りに用いられる
疑似乱数発生器57′である。乱数発生器57′は通常の設
計のもので、１サンプル期間の遅延段を72から76まで５
段縦続接続させた構成である。遅延段72−76はクロック
信号FSにより入力サンプル周波数に同期してクロック制
御される。最初の遅延段への入力は遅延段75および76の
出力結線から排他的論理和ゲート78を介して供給され
る。遅延段75の出力に結合される排他的論理和ゲート78
の入力結線の小さな丸は、この入力が反転入力であるこ
とを示す。帰還結合により、並列に取り出される５つの
遅延段72−76の出力は、０−31（10進）に対応する５ビ
ットの２進数により順次取り出される。順序は規則的で
はなくてランダムの傾向にある。乱数発生器57′からの
出力56は最後の４つの遅延段73−76の出力結線から得ら
れる一連の並列４ビットの値である。出力56はランダム
・シーケンス０−31（10進）の４ビット値から成るの
で、０−15（10進）のランダム・シーケンスである。乱
数発生器57′は所定範囲の疑似乱数を発生するために使
われる多数のこの種の回路の中の一例である。
疑似乱数発生器57′である。乱数発生器57′は通常の設
計のもので、１サンプル期間の遅延段を72から76まで５
段縦続接続させた構成である。遅延段72−76はクロック
信号FSにより入力サンプル周波数に同期してクロック制
御される。最初の遅延段への入力は遅延段75および76の
出力結線から排他的論理和ゲート78を介して供給され
る。遅延段75の出力に結合される排他的論理和ゲート78
の入力結線の小さな丸は、この入力が反転入力であるこ
とを示す。帰還結合により、並列に取り出される５つの
遅延段72−76の出力は、０−31（10進）に対応する５ビ
ットの２進数により順次取り出される。順序は規則的で
はなくてランダムの傾向にある。乱数発生器57′からの
出力56は最後の４つの遅延段73−76の出力結線から得ら
れる一連の並列４ビットの値である。出力56はランダム
・シーケンス０−31（10進）の４ビット値から成るの
で、０−15（10進）のランダム・シーケンスである。乱
数発生器57′は所定範囲の疑似乱数を発生するために使
われる多数のこの種の回路の中の一例である。
第１図は、本発明を具体化するスケーリング回路を使う
巡回型フィルタのブロック図を示し、この巡回型フィル
タは複合ビデオ信号からのルミナンス成分の雑音低域お
よび分離を実行するように構成されている。 第２図，第３図および第５図は、本発明を具体化し、第
１図の回路で使われるスケーリング回路のブロック図で
ある。 第4A図は、元の最上位ビット位置に対して２進値を３ビ
ット位置右にシフトし、シフトした値を打切った結果を
示す。 第4B図は、第２図のスケーリング回路の応答特性を示
す。 第６図は、第３図の回路で使われるディザ発生回路の論
理図である。 15……信号入力ポート、16′……スケーリング回路、38
……読み出し専用メモリ（ROM）、60……加算器、61…
…シフトおよび打切り回路、62……スケーリング回路、
53……加算器、54……シフトおよび打切り回路。
巡回型フィルタのブロック図を示し、この巡回型フィル
タは複合ビデオ信号からのルミナンス成分の雑音低域お
よび分離を実行するように構成されている。 第２図，第３図および第５図は、本発明を具体化し、第
１図の回路で使われるスケーリング回路のブロック図で
ある。 第4A図は、元の最上位ビット位置に対して２進値を３ビ
ット位置右にシフトし、シフトした値を打切った結果を
示す。 第4B図は、第２図のスケーリング回路の応答特性を示
す。 第６図は、第３図の回路で使われるディザ発生回路の論
理図である。 15……信号入力ポート、16′……スケーリング回路、38
……読み出し専用メモリ（ROM）、60……加算器、61…
…シフトおよび打切り回路、62……スケーリング回路、
53……加算器、54……シフトおよび打切り回路。
Claims (5)
- 【請求項１】パルス符号変調信号サンプルを可変的にス
ケール化するスケーリング回路であって、 前記パルス符号変調信号サンプルを供給する信号入力ポ
ートと、 スケール係数に対応する制御信号を発生する手段と、 ビットの有効桁が等しい、Ｒビットの入力ポートおよび
Ｒビットの出力ポートを有し、前記制御信号に応答し
て、入力ポートに供給されるサンプルのすべてのビット
を、下位桁にＮビットの位置だけシフトして、前記サン
プルを2-Nでスケール化する（但し、ＮとＲは整数、Ｎ
＜Ｒ、Ｎは前記制御信号により定められる可変数）ため
のビットシフト回路と、 前記信号入力ポートと前記ビットシフト回路の入力ポー
トにそれぞれ結合される第１の入力ポートと出力端子を
有し、且つ第２の入力ポートを有する加算器と、 前記加算器の第２の入力ポートに結合され、前記制御信
号に応答して、サンプルがシフトされるビット位置の数
Ｎと関数的に関連する補償値を供給する手段とを含んで
いる、前記スケーリング回路。 - 【請求項２】補償値を供給する手段が、 前記パルス符号変調信号サンプルと同期する一連の異な
る補償値を発生するディザ発生器を含んでおり、前記一
連の異なる補償値の時間平均の値が（2N-1−0.5）にほ
ぼ等しい、特許請求の範囲第１項記載のスケーリング回
路。 - 【請求項３】前記ディザ発生器が、一連の異なる補償値
を発生する疑似乱数発生器を含んでいる、特許請求の範
囲第２項記載のスケーリング回路。 - 【請求項４】補償値を供給する手段が、 前記制御信号に応答して、Ｎビットのシフトに対応する
制御信号に対して補償値2N-1を供給する手段を含んでい
る、特許請求の範囲第１項記載のスケーリング回路。 - 【請求項５】2N-1に等しい補償値を供給するために前記
制御信号によってアドレスされる読出し専用メモリを含
んでいる、特許請求の範囲第４項記載のスケーリング
路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/715,405 US4727506A (en) | 1985-03-25 | 1985-03-25 | Digital scaling circuitry with truncation offset compensation |
| US715405 | 1985-03-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61224573A JPS61224573A (ja) | 1986-10-06 |
| JPH0792743B2 true JPH0792743B2 (ja) | 1995-10-09 |
Family
ID=24873898
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61064279A Expired - Lifetime JPH0792743B2 (ja) | 1985-03-25 | 1986-03-24 | スケーリング回路 |
Country Status (15)
| Country | Link |
|---|---|
| US (1) | US4727506A (ja) |
| EP (1) | EP0196825B1 (ja) |
| JP (1) | JPH0792743B2 (ja) |
| KR (1) | KR950011821B1 (ja) |
| CN (1) | CN1008583B (ja) |
| AT (1) | ATE72078T1 (ja) |
| AU (1) | AU578352B2 (ja) |
| CA (1) | CA1245345A (ja) |
| DE (1) | DE3683518D1 (ja) |
| DK (1) | DK134886A (ja) |
| ES (1) | ES8707641A1 (ja) |
| FI (1) | FI90607C (ja) |
| HK (1) | HK11497A (ja) |
| SG (1) | SG179394G (ja) |
| ZA (1) | ZA862178B (ja) |
Families Citing this family (50)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2595026B1 (fr) * | 1986-02-25 | 1988-04-29 | Trt Telecom Radio Electr | Dispositif de filtrage d'un signal video multiplexe |
| JPH0817450B2 (ja) * | 1987-08-20 | 1996-02-21 | 株式会社日立製作所 | ノイズリデユ−サ |
| US4901265A (en) * | 1987-12-14 | 1990-02-13 | Qualcomm, Inc. | Pseudorandom dither for frequency synthesis noise |
| US4905177A (en) * | 1988-01-19 | 1990-02-27 | Qualcomm, Inc. | High resolution phase to sine amplitude conversion |
| US4926130A (en) * | 1988-01-19 | 1990-05-15 | Qualcomm, Inc. | Synchronous up-conversion direct digital synthesizer |
| US4819252A (en) * | 1988-02-16 | 1989-04-04 | Thomson Consumer Electronics, Inc. | Sampled data subsampling apparatus |
| JP2643422B2 (ja) * | 1989-03-14 | 1997-08-20 | 松下電器産業株式会社 | 相関演算装置 |
| US4965668A (en) * | 1989-11-09 | 1990-10-23 | The Grass Valley Group, Inc. | Adaptive rounder for video signals |
| US5060180A (en) * | 1990-07-26 | 1991-10-22 | Unisys Corporation | Programmable digital loop filter |
| EP0511971A4 (en) * | 1990-11-09 | 1993-08-11 | Adaptive Solutions, Inc. | Unbiased bit disposal apparatus and method |
| US5214598A (en) * | 1990-11-09 | 1993-05-25 | Adaptive Solutions, Inc. | Unbiased bit disposal apparatus and method |
| JP2953052B2 (ja) * | 1990-11-30 | 1999-09-27 | ソニー株式会社 | デジタル映像信号処理装置 |
| US5218650A (en) * | 1991-01-02 | 1993-06-08 | Ricoh Corporation | Quantization method for use in image compression |
| JPH04332215A (ja) * | 1991-05-08 | 1992-11-19 | Matsushita Electric Ind Co Ltd | オフセット除去装置 |
| JP3103914B2 (ja) * | 1992-08-21 | 2000-10-30 | ソニー株式会社 | データの丸め処理回路およびデータの復元回路 |
| DE4408768C1 (de) * | 1994-03-15 | 1995-05-04 | Siemens Ag | Verfahren zur Filterung einer digitalen Wertefolge mit verbessertem Rauschverhalten und Schaltungsanordnung zur Durchführung des Verfahrens |
| JPH08172343A (ja) * | 1994-12-15 | 1996-07-02 | Sony Corp | Ｉｉｒ型ディジタルフィルタの構成方法 |
| US5493343A (en) * | 1994-12-28 | 1996-02-20 | Thomson Consumer Electronics, Inc. | Compensation for truncation error in a digital video signal decoder |
| US5595179A (en) * | 1995-05-02 | 1997-01-21 | Acuson Corporation | Adaptive persistence processing |
| AT403969B (de) | 1995-12-04 | 1998-07-27 | Ericsson Schrack Aktiengesells | Verfahren zur kompression eines analogen signals |
| US5696710A (en) * | 1995-12-29 | 1997-12-09 | Thomson Consumer Electronics, Inc. | Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal |
| JP3183155B2 (ja) | 1996-03-18 | 2001-07-03 | 株式会社日立製作所 | 画像復号化装置、及び、画像復号化方法 |
| US5745700A (en) * | 1996-05-13 | 1998-04-28 | International Business Machines Corporation | Multi media video matrix address decoder |
| JPH10224184A (ja) * | 1997-02-12 | 1998-08-21 | Nec Corp | ディジタルａｆｃ回路 |
| DE69824230T2 (de) * | 1997-04-08 | 2005-07-07 | Koninklijke Philips Electronics N.V. | Verarbeitungssystem einer verrauschten Bildsequenz und medizinisches Untersuchungsgerät mit einem solchen System |
| US6037918A (en) * | 1998-03-30 | 2000-03-14 | Candescent Technologies, Inc. | Error compensator circuits used in color balancing with time multiplexed voltage signals for a flat panel display unit |
| DE19826252C2 (de) * | 1998-06-15 | 2001-04-05 | Systemonic Ag | Verfahren zur digitalen Signalverarbeitung |
| US6301596B1 (en) * | 1999-04-01 | 2001-10-09 | Ati International Srl | Partial sum filter and method therefore |
| US6446102B1 (en) * | 1999-05-21 | 2002-09-03 | Schneider Automation, Inc. | Method and device for high speed scale conversion |
| US6513055B1 (en) | 1999-10-29 | 2003-01-28 | Visteon Global Technologies, Inc. | Apparatus and method for data width reduction in automotive systems |
| US6401107B1 (en) * | 1999-11-03 | 2002-06-04 | Motorola, Inc. | Method and processor for reducing computational error in a processor having no rounding support |
| FR2808139B1 (fr) * | 2000-04-25 | 2003-01-03 | Saint Louis Inst | Procede de filtrage a large dynamique pour filtre numerique recursif implante dans un processeur de signal dsp travaillant avec des nombres entiers |
| US6883013B1 (en) * | 2000-06-30 | 2005-04-19 | Zoran Corporation | Control of low frequency noise floor in upsampling |
| US6718069B2 (en) * | 2001-02-22 | 2004-04-06 | Varian Medical Systems, Inc. | Method and system for reducing correlated noise in image data |
| US7174358B2 (en) * | 2002-11-15 | 2007-02-06 | Broadcom Corporation | System, method, and apparatus for division coupled with truncation of signed binary numbers |
| US7117209B2 (en) * | 2003-03-28 | 2006-10-03 | International Business Machines Corporation | Record trimming method, apparatus, and system to improve processing in a sort utility |
| US20050010396A1 (en) * | 2003-07-08 | 2005-01-13 | Industrial Technology Research Institute | Scale factor based bit shifting in fine granularity scalability audio coding |
| US7620545B2 (en) * | 2003-07-08 | 2009-11-17 | Industrial Technology Research Institute | Scale factor based bit shifting in fine granularity scalability audio coding |
| US7589326B2 (en) * | 2003-10-15 | 2009-09-15 | Varian Medical Systems Technologies, Inc. | Systems and methods for image acquisition |
| US7095028B2 (en) | 2003-10-15 | 2006-08-22 | Varian Medical Systems | Multi-slice flat panel computed tomography |
| TWI240220B (en) * | 2004-04-26 | 2005-09-21 | Chunghwa Picture Tubes Ltd | Image processing method for a TFT LCD |
| JP2006287634A (ja) * | 2005-03-31 | 2006-10-19 | Pioneer Electronic Corp | 信号処理装置、信号処理方法およびノイズ低減装置 |
| US20060288063A1 (en) * | 2005-06-17 | 2006-12-21 | Arthur Abnous | Method and system for high speed precoder design |
| US20070063981A1 (en) * | 2005-09-16 | 2007-03-22 | Galyean Tinsley A Iii | System and method for providing an interactive interface |
| FR2895105A1 (fr) * | 2005-12-20 | 2007-06-22 | St Microelectronics Sa | Procede pour diviser un nombre par une fraction ayant au numerateur un nombre en forme de puissance de 2 |
| CN101046961B (zh) * | 2006-03-31 | 2011-10-12 | 北京希格玛和芯微电子技术有限公司 | 一种基于波形的语音压缩、解压缩方法及电路 |
| JP4842316B2 (ja) * | 2006-04-07 | 2011-12-21 | 三菱電機株式会社 | ノイズ除去装置及びノイズ除去方法 |
| US20080034027A1 (en) * | 2006-08-01 | 2008-02-07 | Linfeng Guo | Method for reducing round-off error in fixed-point arithmetic |
| TWI349228B (en) * | 2007-10-17 | 2011-09-21 | Ind Tech Res Inst | Speed-level calculator and calculating method for dynamic voltage scaling |
| JP5006423B2 (ja) * | 2010-03-26 | 2012-08-22 | 株式会社ナナオ | 巡回型ノイズ除去装置またはその方法 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4240106A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Video noise reduction |
| JPS5441061A (en) * | 1977-09-08 | 1979-03-31 | Sony Corp | Analogue/digital converter |
| JPS6034853B2 (ja) * | 1978-02-15 | 1985-08-10 | 株式会社日立製作所 | デジタルフイルタ |
| US4275411A (en) * | 1978-04-19 | 1981-06-23 | Bernard Lippel | Dither-quantized signalling for color television |
| US4195350A (en) * | 1978-06-19 | 1980-03-25 | Cbs Inc. | Method and apparatus for eliminating deadband in digital recursive filters |
| US4229800A (en) * | 1978-12-06 | 1980-10-21 | American Microsystems, Inc. | Round off correction logic for modified Booth's algorithm |
| US4236224A (en) * | 1978-12-26 | 1980-11-25 | Rockwell International Corporation | Low roundoff noise digital filter |
| FR2448188A1 (fr) * | 1979-02-02 | 1980-08-29 | Anvar | Procede et ensemble de calcul, aleatoirement par exces ou par defaut, pour fournir des resultats de calcul avec le nombre de chiffres significatifs exacts |
| JPS5567438U (ja) * | 1979-10-23 | 1980-05-09 | ||
| NL8101199A (nl) * | 1981-03-12 | 1982-10-01 | Philips Nv | Systeem voor het kwantiseren van signalen. |
| JPS57160264A (en) * | 1981-03-30 | 1982-10-02 | Canon Inc | Recorder of half tone picture |
| DE3121597C3 (de) * | 1981-05-30 | 1993-09-30 | Bosch Gmbh Robert | System zur Verminderung des Rauschens in einem Fernseh-Bildsignal |
| NL8105801A (nl) * | 1981-12-23 | 1983-07-18 | Philips Nv | Recursief digitaal filter. |
| US4494214A (en) * | 1983-02-03 | 1985-01-15 | Rca Corporation | Apparatus for generating scaled weighting coefficients for sampled data filters |
| US4589084A (en) * | 1983-05-16 | 1986-05-13 | Rca Corporation | Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals |
| US4524447A (en) * | 1983-05-25 | 1985-06-18 | Rca Corporation | Digital signal processing apparatus having digital dither |
| AU2632584A (en) * | 1984-04-02 | 1985-10-10 | Rca Corp. | Filter scale weighting coefficient generation |
| US4594726A (en) * | 1984-11-29 | 1986-06-10 | Rca Corporation | Dedithering circuitry in digital TV receiver |
| NL8500805A (nl) * | 1985-03-20 | 1986-10-16 | Philips Nv | Recursief eerste orde digitaal videosignaalfilter. |
-
1985
- 1985-03-25 US US06/715,405 patent/US4727506A/en not_active Expired - Lifetime
-
1986
- 1986-03-18 AU AU54810/86A patent/AU578352B2/en not_active Ceased
- 1986-03-18 ES ES553109A patent/ES8707641A1/es not_active Expired
- 1986-03-18 FI FI861122A patent/FI90607C/fi not_active IP Right Cessation
- 1986-03-18 CA CA000504418A patent/CA1245345A/en not_active Expired
- 1986-03-19 AT AT86302023T patent/ATE72078T1/de active
- 1986-03-19 DE DE8686302023T patent/DE3683518D1/de not_active Expired - Lifetime
- 1986-03-19 EP EP86302023A patent/EP0196825B1/en not_active Expired - Lifetime
- 1986-03-20 CN CN86101813A patent/CN1008583B/zh not_active Expired
- 1986-03-24 ZA ZA862178A patent/ZA862178B/xx unknown
- 1986-03-24 DK DK134886A patent/DK134886A/da not_active Application Discontinuation
- 1986-03-24 JP JP61064279A patent/JPH0792743B2/ja not_active Expired - Lifetime
- 1986-03-25 KR KR1019860002208A patent/KR950011821B1/ko not_active IP Right Cessation
-
1994
- 1994-12-22 SG SG179394A patent/SG179394G/en unknown
-
1997
- 1997-01-30 HK HK11497A patent/HK11497A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| DK134886A (da) | 1986-09-26 |
| EP0196825A2 (en) | 1986-10-08 |
| ZA862178B (en) | 1986-11-26 |
| ES553109A0 (es) | 1987-08-01 |
| ATE72078T1 (de) | 1992-02-15 |
| DK134886D0 (da) | 1986-03-24 |
| CN86101813A (zh) | 1986-09-24 |
| EP0196825B1 (en) | 1992-01-22 |
| FI90607B (fi) | 1993-11-15 |
| AU5481086A (en) | 1986-10-02 |
| JPS61224573A (ja) | 1986-10-06 |
| CN1008583B (zh) | 1990-06-27 |
| FI861122A (fi) | 1986-09-26 |
| US4727506A (en) | 1988-02-23 |
| CA1245345A (en) | 1988-11-22 |
| KR860007835A (ko) | 1986-10-17 |
| FI90607C (fi) | 1994-02-25 |
| DE3683518D1 (de) | 1992-03-05 |
| KR950011821B1 (ko) | 1995-10-10 |
| AU578352B2 (en) | 1988-10-20 |
| ES8707641A1 (es) | 1987-08-01 |
| SG179394G (en) | 1995-05-12 |
| HK11497A (en) | 1997-02-05 |
| FI861122A0 (fi) | 1986-03-18 |
| EP0196825A3 (en) | 1988-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0792743B2 (ja) | スケーリング回路 | |
| US4639784A (en) | Video signal recursive filter adaptively controlled responsive to the history of image motion | |
| US4991010A (en) | Dual-mode image interpolation filter operable in a first mode for storing interpolation coefficients and in a second mode for effecting television standards conversion at a pixel rate | |
| US4694414A (en) | Digital delay interpolation filter with amplitude and phase compensation | |
| JPH03185515A (ja) | 適応丸め回路 | |
| GB2173066A (en) | Adaptive control of a recursive filter | |
| JPH09288563A (ja) | Ｍビットディジタル信号の最下位ｎビットを対称的に短縮する装置 | |
| JPH0438187B2 (ja) | ||
| US4430721A (en) | Arithmetic circuits for digital filters | |
| JPS60216674A (ja) | デジタルビデオ信号を制御可能にピーキング処理する装置 | |
| EP0162499A2 (en) | Fading circuit for video signals | |
| JPH063879B2 (ja) | 非デイザ化装置 | |
| EP0476973A1 (en) | Noise shaping circuit | |
| US4768015A (en) | A/D converter for video signal | |
| KR910004288B1 (ko) | 디지탈 텔레비젼 수상기용 자동 색도 제어 시스템 | |
| KR100752258B1 (ko) | 샘플링된 신호에 의해 나타나는 벡터 크기의 근사치를 구하는 방법 및 장치와, 비디오 신호를 콤 필터링하는 방법 | |
| KR950008681B1 (ko) | 음질 조절 시스템 | |
| JPH0795817B2 (ja) | 誤差補正付きデジタルテレビジョン信号処理装置 | |
| JPH05346803A (ja) | 伝達関数実行装置 | |
| JPH0421218B2 (ja) | ||
| JPH0650820B2 (ja) | ディジタル化時間依存画像信号のビット分解能向上方法及びその回路 | |
| KR950008680B1 (ko) | 샘플 데이타 톤 제어 시스템 | |
| JP3805043B2 (ja) | ディジタル複合ビデオ信号を成分に分離する装置 | |
| FI92778B (fi) | Digitaalisignaalin amplitudinsäätöjärjestelmä digitaalisignaalien muuttamiseksi jokseenkin tasaisin dB-askelin | |
| KR20050084345A (ko) | 변환기, 디지털 텔레비전 수신기, 변환 방법 및 컴퓨터프로그램 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |