KR960001074B1 - 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법 - Google Patents

분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법 Download PDF

Info

Publication number
KR960001074B1
KR960001074B1 KR1019920700995A KR920700995A KR960001074B1 KR 960001074 B1 KR960001074 B1 KR 960001074B1 KR 1019920700995 A KR1019920700995 A KR 1019920700995A KR 920700995 A KR920700995 A KR 920700995A KR 960001074 B1 KR960001074 B1 KR 960001074B1
Authority
KR
South Korea
Prior art keywords
signal
output signal
frequency
accumulator
fractional
Prior art date
Application number
KR1019920700995A
Other languages
English (en)
Other versions
KR920702570A (ko
Inventor
더블유.히텔러 알랙산더
씨.레이브 듀안
Original Assignee
모토로라 인코포레이티드
빈센트 죠셉 로너
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모토로라 인코포레이티드, 빈센트 죠셉 로너 filed Critical 모토로라 인코포레이티드
Publication of KR920702570A publication Critical patent/KR920702570A/ko
Application granted granted Critical
Publication of KR960001074B1 publication Critical patent/KR960001074B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03C—MODULATION
    • H03C3/00—Angle modulation
    • H03C3/02—Details
    • H03C3/09—Modifications of modulator for regulating the mean frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division
    • H03L7/1976—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division using a phase accumulator for controlling the counter or frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Supply Devices, Intensifiers, Converters, And Telemotors (AREA)
  • Transmitters (AREA)

Abstract

내용 없음.

Description

[발명의 명칭]
분수 N음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법
[도면의 간단한 설명]
제1도는 제1차 분수 N음성 합성 장치의 블럭도.
제2도는 제1도의 디지탈 회로망과 등가인 Z변환도.
제3도는 다중 차수 리플 분수 N음성 합성 장치의 블럭도.
제4도는 제2차 리플 누산기의 디지탈 회로망과 등가인 Z변환도.
제5도는 본 발명을 사용한 무선 송수신기의 블럭도.
제6도는 본 발명에 따른 다중 래치형 누산기 분수 N음성 합성 장치의 블럭도.
제7도는 지연 가산 또는 리플, 누산기 구조의 상세 블럭도.
제8도는 본 발명에서 채용된 비지연 가산 또는 래치형 누산기 구조의 상세 블럭도.
제9도는 제8도의 래치형 누산기와 등가인 Z변환도.
제10도는 본 발명에 따른 세개의 누산기 시스템과 등가인 Z변환도.
제11도는 입력 데이타가 고주파수에서 왜곡되지 않는 세개의 누산기 시스템에 대한 양자화 잡음항과 데이타 인의 디지탈 화로망으로 인한 감쇠를 도시한 도면.
[발명의 상세한 설명]
본 발명은 일반적으로 주파수 음성 합성 장치(frequency synthewizer)에 관한 것으로서, 특히, 데이타가 하나 이상의 누산기를 통해 ″리플(rippie)″을 필요로 하지 않은 래치형 구성으로써 하나 이상의 누산기를 사용하는 분수 N주파수 음성 장치에 관한 것이다. 래치형 구성은 동시적으로 동작하여 시스템이 고주파수에서 동작케 하며, 이에 따라 스퓨리어스 신호(spurius) 신호가 감소된다. 1990년 4월 30일에 Hietala등을 대리하여 출원한″ 멀티어큐뮬레이터 시그마-델타 분수 N합성″이라는 동시 계속중의 미합중국 특허출원 제516,993호와 1990년 4월 30일에 Black등을 대리하여 출원한 ″부분 N/M합성″이라는 미합중국 특허출원 제516,897호가 참고되었으며, 상기 각 출원은 본 발명의 양수인에게 양도되었다. 또한 Hietala등을 대리하여 동일자로 출원된 ″D/A변환을 갖는 래치형 누산기 분수 N음성 합성 장치″이라는 미합중국 특허출원 제576,333호가 참고되었다.
위상 등기 루프(PLL) 주파수 합성은 전압 제어 발진기(VCO)로부터 다수의 관련 신호중 한 신호를 발생하는 공지된 기술이다, 단일 루프 PLL에서, VCO로 부터의 출력 신호는 시간 및 환경 변화에 따른 주파수의 안정성을 위해 흔히 선택되는 다른 고정 주파수 발진기로 부터의 기준 신호와 주파수 분할 신호를 비교 하는 위상 검출기로 주파수 신호를 제공하도록 선택된 정수로 나누는 프로그램 가능 주파수 분할기에 결합된다. 주파수 분할 신호와 기준 전압 사이의 위상차는 위상 검출기로부터 출력되고, 루프 필터를 통해 결합되며, 주파수 분할 신호와 기준 신호사이의 위상 에러가 최소화되도록 VCO에서의 출력 신호가 주파수 변화하도록 VCO에 인가된다. 프로그램 가능 분할기는 단지 정수로 나누어지기 때문에, 출력 주파수 스텝 사이즈는 기준 신호 주파수와 동일하게 제한된다. 단일 루프PLL로, 엔지니어링 절충은 루프 동기 시간, 출력 주파수 스텝 사이즈, 노이즈 성분 및 스퓨리어스 신호 생성의 경쟁 요건 사이에서 절충되어야 한다.
단일 루프 PLL의 한계를 극복키 위해, 비정수로 분할할 수 있는 프로그램 가능 주파수 분할기가 개발되고 잇다. 기준 신호 주파수의 단편(fraction)인 출력 주파수 스텝 사이즈는 높은 기준 주파수의 넓은 루프대역폭을 유지하면서 구해진다. 단편 N합성에 관한 설명은 미합중국 특허 제4,816,774호에서 찾을 수 있다. 상기 특허에서 설명한 바와 같이 스위칭으로 생성된 부수적 스퓨리어스 신호없이 스위칭의 단편적 합성의 성능을 촉진하도록 두개의 누산기가 사용된다. 두개의 누산기는 상쇄 및 루프 필터 리젝션에 의해 비소망 스퓨리어스 신호를 축소한다.
분수 N주파수 음성 합성 장치의 기준 신호 주파수는 프로그램 가능 분할기 나눗수의 분모로 곱해진 VCO출력 주파수의 스텝 사이즈로 결정된다. 단편 N합성은 실제 채널 스페이스보다 훨씬 큰 기준 주파수의 사용을 허용하며, 저주파 스퓨리어스 출력의 축소로 인한 보다 넓은 대역폭을 사용하는 설계를 허용한다. 광역 대역폭을 사용함으로써 기준 입력 또는 단편 나눔 체계에 인가된 광대역 변조의 가능성과 빠른 동기 시간이 허용된다.
불행히, 이 시스템은 완전하지 않으며 채널 스페이스와 동일한 주파수에서 어떤 스퓨리어스 신호 출력을 발생한다. 소망 신호 출력 순도는 비단편 시스템보다 좋으나, 자체적으로는 여전히 어떤 높은 질의 시스템에 대해서는 불충분하다.
이러한 스퓨리어스 출력을 최소화하기 위하여, 두개의 누산기 단편 N합성 시스템은 필터링이 저렴하고 단순한 주파수에서 스퓨리어스 신호를 전파하기 위해 개발되고 있다. 두 개의 누산기 이상의 누산기를 갖는 시스템을 사용함으로써 이러한 잇점이 현저히 증대될 수 있다.
이러한 다중 누산기 시스템은 누산기가 데이타를 ″리플″한다는 결함을 가진다. 한편, 각 클럭 펄스상에서 데이타는 전체 디지탈 회로망 구조로 작용한다. 이것은 시스템을 구축하기 위하여 사용된 디지탈 회로에서의 전파 지연으로 인한 다중 누산기 시스템에 대한 동작의 비교적 낮은 상위 주파수 한계로 된다.
누산기 단편 N시스템의 기본 구조는 제1도의 블럭도로 도시된다. VCO(1)는 출력신호를 생성하며, 통상적으로 위상 검출기(ψ)(105)에서 출력을 가지는 프로그램 가능 주파수 분할기(103)에 결합된다. 제어 입력은 나눗셈의 분수부를 제공하는 디지탈 회로망의 출력과 거친 채널 셋팅의 합이다. 위상 검출기(105)는 분할 주파수 fv의 위상을 루프 필터(109)와 VCO 출력신호를 위상 등기하는 VCO(101)에 인가된 신호를 발생하는 기준 발진기(107)로부터 출력된 기준 신호 주파수 fv의 위상과 비교한다.
가변 주파수 분할기(103)의 나눗수 값의 선택은 디지탈 회로망(111)으로 이루어지는데, (111)은 미합중국 특허 제4,758,802호에서 등가 Z변화에서 설명된 바와 같이 공지의 구현에 종래의 가산기(113), 비교기(115)(비교기(115)에서의 입력이 소정 수치를 초과할때 ″캐리 아웃″신호를 발생한다)와, 가산기(113)의 디지탈수 표현 출력에서 분모(캐리출력이 발생하면)를 공제한 피드백 논리(117)를 포함한다. 분수 N음성 합성장치에 있어서 시간에 대하여 오프셋 위상(오프셋 주파수)의 제1미분과 등가인 디지탈의 제2디지탈수 표현이 디지탈 회로망(111)의 다른 입력에 인가된다. 디비탈 회로망의 전반적인 효과는 미분 위상을 적분하여 위상 오프셋과 등가인 제1차수인 PLL제어신호(캐리 아웃 디지탈 신호의 형태로)에 인가하는 것이다.
가산기(113)는 기준 주파수 신호 fr발생기 사산기(113)의 이전 용량을(분자)와 합산한다. 미합중국 특허 제4,816,774호에서 설명한 바와 같이, 가산기(113)출력은 수(주파수 분할기(103)의 나눗수가 전체 수와의 합과 같이 표현될때 나눗수의 소망 분수부의 분모)와 비교된다. 가산기(113)의 용량이 분모를 초과하면, 캐리 출력은 참(true)으로 설정되고, 가산기의 용량은 다음 기준 펄스 발생전 피드백 논리 (117)에서 분모에 의해 축소된다.
일예로서, 분모가 13이고 분자가 1이라고 가정하자, 매13번째 기준 펄스에서 가산기(113)가 분모를 초과하여 한 기준 신호fr펄스에 대해 하나씩 주파수 분할기(103)의 나눗수를 증가하는 캐리 출력을 발생한다. 이것은 VCO(101) 출력 신호로부터 한 펄스를 제거하여 360°까지 누산 위상 에러를 감소한다. 이것은 공칭루프 나눔수에 가산된 1/13 나눔에 대응한다.
미합중국 특허 제4,758,802호에 게재된 것과 일치하는 누산기 시스템의 Z-변환 등가 디지탈 회로망(111')이 제2도의 Z변환도로 도시된다. 단일 누산기 시스템에 대한 Z변환 방정식은 다음과 같다.
[수학식 1]
z변환 가산기(201)는 분자(오버플로우가 발생하면 분모에서 마이너스)와 z-1(지연) 블럭(203,205)으로 표현된 이전 가산기 용량에서 공급된다. 그 비교는(207)에서 가산된 양자화 에러 Q와 함께 디지탈 슬라이더(digitai slicer)라고 고려된다. 가산기(207)로 부터의 출력은 가산기(201)로 피드백된 디지탈 수이고 캐리아웃 신호는 출력 신호로서 취해진다. Z-변환 해석의 경우 출력 및 피드백 신호 사이에서는 차이가 없다.
포인트 B에서, 다음과 같은 등식을 쓸 수 있다.
[수학식 2]
B(z)=B(z)z-1+A(z) 또는 B(z)=A(z)/(1-z-1)
그러나 데이타 출력=B(z)+Q 그리고 A(Z)=데이타 입력 B(z)-Q
이를 치환하여 B(z)에 대해서 풀면,
[수학식 3]
B(z)=데이타 입력(2-z-1)-Q(2-z-1)
데이타 출력에 대하여 풀면,
[수학식 4]
B(z)=데이타 출력=데이타 입력(2-z-1)+Q(1-z-1)/(2-z-1)
이 등식은 주파수 영역(frequency domain)으로 변환된다(주, ″v″는 접지 주파수(folding frequency)로 정규화된다).
[수학식 5]
[수학식 6]
이처럼 가산기(201)내의 데이타는 다소 저역 통과 필터이며, 디지탈 회로망(111')에 의해 도입된 양자화 잡음은 저역 통과 필터된다. 양자화 잡음의 고역 통과 필터링은 스퓨리어스가 고역 통과의 모서리 휠씬 아래 주파수에서 발생하면 송수신기의 채널 스페이스로 채널의 주파수에서 발생하는 스퓨리어스 신호를 축소하는 효과가 있다. 고역 통과 모서리보다 훨씬 낮은 주파수인 저역 통과 모서리 주파수로 PLL응답을 선택 함으로써, 거의 모든 잡음을 제거하는 것이 가능하다. 단일 누산기 시스템에서, 고역 통과 롤 오프(roll-off)는 20dB/10진이다. 이와 같이 기준 주파수는 충분한 노이즈 억압이 얻어지면 큰 주파수로 고역 통과 모서리를 푸시하도록 켜야만 한다(또는 PLL저역통과는 주파수에 있어서 매우 낮아 광대역폭의 잇점을 손상한다).
기본 분수 -N구조의 고역 통과 필터링을 개선하기 위해, 하나 이상의 누산기를 사용한 시스템에 대해 분수 N합성을 이용하는 것이 알려져 있다. 두개의 누산기 분수 N음성 합성 장치가 미합중국 특허 제4,204,174호에 개재되어 있다. 또한 다가산기 분수 N음성 합성 장치의 일예가 제3도의 블럭도로 도시되어 있으며, 여기서 제1도의 단일 디지탈 회로망(111)은 부가 누산기에 의해 증가되는데, 이 예에서 부가 누산 기란 누산기(303)(305) 및 (307)이다.
다가산기 시스템에서, 제1누산기(111)의 용량은 제2누산기(303)에서 데이타 입력이 된다. 제2누산기(303)의 용량은 제3누산기(305)에서 데이타 입력이 된다. 일단 데이타가 누산기(111)의 가산기(113) 출력에서 세트되면, 데이타는 누산기(303)의 가산기(113) 데이타 입력으로 전달되어야만 한다. 모든 전달은 한 클럭 펄스로 성취되어야만 한다(통상적으로 클럭 펄스는 주파수 분할기(103)의 출력에서 유도된다). 이러한 프로세스는 ″리플″ 프로세스라고 불리어 왔으며, 누산기는″리플″ 누산기로서 알려져 있다. 분명히 누산기 속도 및/또는 수에서의 상한은 리플 프로세서에 의해 부가된다.
제2누산기(303)는 그 자신의 Z-변환 양자화 에러 Q2와 제1누산기의 양자화 에러 Q1을 가진다. 그러나, 이러한 에러의 조합은 단일 누산기 경우 크게 축소된다. 제2누산기(303)로 부터의 캐리 아웃은 지연논리 소자(309)에 인가되고, 지연 소자(309)에 의해 밸생된 미분후 가산기(311)에 인가된다. 누산기(305)의 비교기로부터의 캐리 아웃은 지연 논리 소자(313,315)에 의해 두번 미분되어 가산기(311)에 입력된다. 누산기(307)의 비교기로부터의 캐리 아웃은 지연 논리 소자(317,319 및 321)에 의해 세번 미분되어 가산기(311)에 입력된다. 설명한 바와 같이 미분된 캐리 아웃이 가산되어 주파수 분할기(103)에 인가되는 캐리 아웃 신호로서 출력된다. 이처럼, 다중 누산기 시스템에 의해 생성된 효과는 누산기(111)의 캐리 아웃 출력의 1차수 위상 오프셋과, 누산기(303)의 미분 캐리 아웃의 2차수 위상 오프셋, 누산기(305)의 2번 미분된 캐리 아웃의 3차수 위상 오프셋과, 캐리 아웃 신호에 대해 누산기(307)의 3번 미분된 캐리 아웃의 4차수 위상 오프셋을 가산하는 것이다.
단순화를 위해, 제1 및 제2누산기의 Z-변환 모델이 제4도에 도시된다. DO1은 제1누산기로부터의 데이타이고 상기 계산으로부터
[수학식 7]
Di2는 제1누산기의 누산기 용량이다.
[수학식 8]
DO2에 대한 상기 식과 유사한 식은 다음과 같다.
[수학식 9]
Di2에 대한 표현으로 치환한 다음, DO1에 대해서 치환하면:
[수학식 10]
그러나: DO3=DO2(1-z-1)그리고 데이타 아웃=DOI+DO3
이처럼 어떤 대수학후:
[수학식 11]
이러한 표현은 주파수 영역으로 변환된다(일단 ″V″가 접지 주파수로 정규화된 주파수이면
[수학식 12]
[수학식 13]
[수학식 14]
이 경우 고역 통과 모서리가 한 누산기 경우에서와 같이 동일 주파수에서 발생하나 양자화 잡음에 대한 고역 통과 지표의 주파수 응답은 40db/10진수이다. 이것으로 PLL이 광 대역폭을 갖는 것이 허용된다. 즉, 여전히 소망 잡음 억압을 유지하면서 한 누산기 경우에서 보다 낮은 주파수에서 분수 시스템이 동작한다.
누산기의 수는 이론적으로 어느 소망 차수까지 증대될 수 있다, 양자화 잡음에 대한 고역 통과 지표 응답의 합성 슬로프는 누산기 곱 2db/10진수의 수이다.누산기는 미합중국 특허 제4,609,881호에 게재된 바와같이 ″파스칼의 삼각법″으로 알려진 것에서 재조합된다. 일반적으로, 고차수 누산기는 (1-z-1(n-1)로서 재조합된다.
전술한 시스템은 데이타가 클럭 펄스에 따라 모든 누산기를 통해 리플할 것을 요한다. 구차 시스템의 경우 이러한 요건은 최대 누산기 클럭 속도를 제한하고 이에 따라 구한 잡음 억압을 제한한다. 이러한 제한의 이유는 시스템을 통해 한 클럭 펄스 주기에서 데이타가 리플할 수 없을 때까지 각 누산기이 전파지연이 가산할 것이다는 것이다. 또한 다중 가산기에 의한 프로세싱후, 나머지 잡음 항목은 어느 응용에 있어서 과도한 스퓨리어스 신호를 초해하도록 유지할 것이다.
[발명의 요약]
분수 N음성 합성장치는 제어 가능한 발진기 출력 신호 주파수를 선택하기 위하여 디지탈 수를 억셉트한다. 출력 신호 주파수는 기준 신호와 비교하여 피드백 신호를 발생하도록 제어 입력 신호에 의해 제어되는 변수 나눗수를 갖는 루프 분할기에 의해 분할된다. 디지탈 수는 적분되여 래치형 출력 신호 및 제1캐리 출력 신호는 발생된 클럭 신호의 제1발생시 발생된다. 상기 래치형 출력 신호는 적분되고 제2캐리 출력 신호는 상기 클럭 신호의 제2발생시 발생된다. 상기 제1캐리 출력 신호 및 제2캐리 출력 신호는 제어 입력 신호를 발생하기 위해 결합되기 전에 미분된다.
[바람직한 실시예의 상세한 설명]
본 발명을 채용한 무선 송수신기의 기본 블럭도가 제5도에 도시된다. 이러한 무선 송수신기는 디지탈 무선 전화 시스템에서 유용한 디지탈 무선 송수신기이다. 음성 합성 장치(530)의 출력은 두 수신기(505) 및 송신기(507)에 의해 국부 발진기와 송신 신호를 발생하도록 사용된다. 동작 주파수의 채널과 같은 송수신기의 기능상에서 제어는 제어 논리(509) 기능에 의해 제공되고 분자 데이타 인과 같은 분수 N음성 합성 장치의 제1누산기에 입력된다.
다중 래치형 누산기 분수 N음성 합성 장치가 제6도에 도시된다. 주파수 음성 합성 장치는 전압 제어 발진기 VCO(101)를 이용하며, VCO는 소망 출력 주파수 fo를 제공할 뿐만 아니라 그 입력을 가변 디지탈 주파수 분할기 회로(103)에 공급한다. 가변 주파수 분할기(103)의 출력은 기준 발진기(107)에서 공급되는 다른 입력으로 위상 비교기 회로(105)의 한 출력을 공급한다. 위상 비교기(105)의 출력은 루프 필터(109)에 의해 외부 노이즈 성분을 제거하도록 필터된다. 루프 필터(109)의 출력은 VCO(10 1)가 주파수 분할기(103)의 디지탈 분할비를 기준 발진기(107)의 주파수와 동일하게 그의 출력 주파수 fo를 조정하도록 VCO(101)의 제어 입력에 피드백된다.
바람직한 실시예에 있어서, 주파수 분할기(103)의 분할비 N는 VCO(101)의 출력 주파수 fo가 기준 발진기(107)의 주파수 분수와 동일한 주파수 스텝으로 조정되도록 주기적 시퀀스로 가변된다. 이러한 주기적 시퀀스는 다중 누산기 디지탈 회로망(611)에 의해 생성된다. 제6도에는 4개의 누산기 디지탈 회로망이 도시된다.
주파수 오프셋에 대응하고, 변조 정보를 포함하는 분자 데이타는 주파수 선택 회로(도시하지 않음)로부터 입력되어 누산기(615)의 제1가산기(113)에 인가된다. 제1누산기(615)로 부터의 데이타 출력은 비교기(115)에 의한 프로세싱후 피드백 논리 (117)의 입력에서 취해진다. 이 데이타 출력은 주파수 분할기(103)로부터 유도된 클럭 입력 신호가 누산기(615)를 클럭한후 가용한다. 한 누산기에서 다음 누산기로 전시된 데이타가 한 클럭 사이클동안 스트링(string)에서 다음 누산기로만 전송되어 한 클럭 펄스동안 모든 누산기를 통해 리플을 갖는 문제점을 피하게 되는 것이 분말의 중요한 특징이다. 제1누산기 이외의 각 누산기는 다음의 보다 낮은 차수의 누산기 용량으로 공급된다. 각 누산기는 입력 분자 데이타의 디지탈 미분을 수행하는 제1누산기(615)로 다음의 보다 낮은 차수의 누산기 용량의 디지탈 미분을 실행한다. 제2누산기(617)는 입력 분자 데이타의 2층 적분을 수행하고, 제3누산기(619)는 입력 분자 데이타의 3중 적분을 수행하며, 제4누산기(612)는 입력 분자 데이타의 4중 적분을 수행한다.
각 누산기 출력은 캐리 또는 오버플로우 출력이다. 제1누산기(615)에 대해, 이 출력은 VCO(101)의 출력 주파수 fo가 기준 발진기(107)로부터의 출력된 신호 주파수에 비례하는 360°의 위상 에러를 획득함을 의미한다. 이를 정정하기 위하여, 주파수 분할기(103)이 나눗수 비는 다음 클럭 간격동안 1씩 증가되고, 누산기(615)의 내부 용량은 그의 능력에 의해 저하된다. 이러한 작용은 위상 검출기(105) 입력으로부터의 출력 주파수 fo의 1사이클을 제거함으로써, VCO(101) 출력에서 360°의 위상 정정이 된다. 이러한 정정은 출력 주파수 fo가 루프 필터(109)없이 360°의 위상 에러를 성취하는 fo포인트에서만 발생한다. 이러한 상태에 의해 루프 필터(109)에 의해 필터되는 위상 검출기(105)의 출력에서 톱니파 형태의 파형이 된다. 이러한 톱니 파형의 평균치는 기준 발진기(107)로부터 출력된 기준 주파수의 분수 증가에서 이격되는 주파수는 선택하기 위한 정확한 제어 신호이다.
그러나, 제1누산기(615)의 내부 용량은 중간 위상 에러를 나타낸다. 고차 누산기는 톱니 파형이 본래 톱니 파형의 기본 주파수에서 저노이즈 출력으로 되도록 하는 주파수로 부분할되는 결과를 갖는 위상 에러에 중간 정정을 제공하는 제1누산기(615)의 내부 용량에서 동작하도록 포함된다.
고차 누산기의 출력은 디지탈 지연 회로망(623,625,627,629)을 통해 공급되며, 캐리 출력의 도함수를 수행한다. 이러한 누산기의 캐리 출력은, 분자 데이타 입력의 디지탈 적분이기 때문, 그 결과는 소망 위상에 대한 고차 정정이다.
예를들면, 제2누산기(617)의 캐리 출력은 종래 디지탈 가산기(635)에 공급되기전 종래 지연 소자(631,632 및 633)에 의해 지연되는 경우 디지탈 지연 회로망 (625)에 인가된다. 가산기(635)에서, 제2누산기(617)의 지연 출력은 종래 지연소자 (637)의 출력에서 얻어진 부의 이전값에 가산된다. 이것이 디지탈 의미에 있어서 제1도함수이다. 제2누산기(617)의 출력은 입력 분자 데이타의 제2적분이므로, 이러한 배열의 순출력은 분수 주파수 오프셋의 제2차 위상 결정이다(분자 데이타는 위상의 도함수인 주파수 오프셋이다).
제3누산기(619)의 캐리 출력은 지연 소자(639,640)에 의해 지연되고 부의 이전값 더하기 제2의 이전값이 2번 가산되는 디지탈 지연 회로망(727)에 인가된다. 이러한 이전값은 지연 소자(641, 643)의 출력으로부터 구해진다. 이것은 제2차 디지탈 도함수에 대응한다. 제3누산기(619)의 출력이 분자 데이타 입력의 제3적분을 표현하기 때문에, 전반적인 영향은 분수 주파수 오프셋 위상에 대한 제3차 정정이다.
이러한 기술은 보다 많은 누산기부를 디지탈 회로망(611)에 가산함으로써 정정의 소망 정도로 실행될 수 있다. 각 시퀀스의 가산 계수는 (1-z-1)x의 확장에서의 계수에 대응하여, 여기서 x는 누산기 차수이다. 또한 계수의 합이 제1누산기에 대해서 1이고, 모든 고차 누산기에 대해서는 0인 다른 계수를 유도하는 것이 가능하다. 그러나, 상기 계수이외의 어느 선택은 결코 최적의 노이즈 거절 성능이 되지 않는다.
제7도에서, 리플 누산기의 블럭도가 도시되어 있다. 다수의 누산기가 종속 접속되면, 제3도에 도시한 바와 같이, 하나의 데이타 출력이 다음 데이타 입력을 공급한 다음, 합성 회로는 누산기 수와 동일한 깊이의 종속 접솝된 가산기 그룹을 가진다. 이러한 배열은 한 누산기에 대해 가산 과정의 지연과 동일한 설정 시간을 요한다. 위상에 대한 고차 정정이 바람직하다면, 다수의 누산기는 최대 동작속도에서 대응 감소가 필요케 된다.
바람직한 실시예에 있어서, 누산기(615,617,619 및 621)에 대해 제8도에 도시한 바와 같이 래치형 누산기 구성이 채용된다. 각 누산기의 데이타 아웃 신호(801)가 종래의 래치회로(803)로부터의 래치형 출력으로 취해진다. 이러한 누산기의 종속 접속은 래치(803)가 결합 가산기(807)를 분리하기 때문에 각 클럭 펄스((805)를 거쳐 래치 회로(803)에 인가되는)의 발생시 단일 가산기 지연을 갖는다. 이러한 배열로 다음의 저차수 가산기의 출력 시퀀스로부터 1클럭 사이클씩 지연되는 가산기(807)에서 각 누산기 캐리 출력 시퀀스로 된다.
제6도에 있어서, 4개의 누산기 시스템에 경우, 예를들어, 디지탈 회로망(629)에 인가된 제4누산기(621) 캐리 출력 시퀀스는 제1누산기(615) 캐리 출력 시퀀스에서 3사이클 지연되며, 제3누산기(619) 캐리 출력 시퀀스는 제1누산기(615) 캐리 출력 시퀀스에서 2사이클 지연되고, 제2누산기(617) 캐리 출력 시퀀스는 제1누산기(615)캐리 출력 시퀀스에서 1사이클 지연된다. 시간에 따라 시퀀스를 정열하기 위하여, 제1누산기(615)의 출력은 지연 소자(645,647 및 649)에 의해 3회 지연되고, 제2누산기 (617)의 출력은 지연소자(631,633)에 의해 2회 지연되며, 제3누산기(619)의 출력은 지연 소자(639)에 의해 1회 지연된다. 모든 다른 지연은 디지탈 미분화 과정과 연관된다.
동작 속도의 필요성을 설명하기 위해, 디지탈 회로망의 노이즈 성능을 해석하는데 적합한 결합된 디지탈 지연 회로망과 래치형 누산기의 등가 모델(900)이 제9도에 표현된다. 종래의 Z변환 이론에 의거한 이 모델은 디지탈 지연 또는 z-1이득 블럭(901)으로 래치 동작을 나타낸다. 누산기내 가산기는 지연블럭(901)과 결합된 가산기 블럭 (903)으로 표현된다. 제2가산기 블럭(905)은 누산기가 오버플로우할때마다. 발생하는 누산기 용량의 공제를 표현하도록 외부 루프에서 사용된다. 마지막으로, 제3가산기 블럭(907)은 위상 에러의 양자화로 야기된 노이즈를 표현하기 위해 사용된다.
두 개의 전달 함수가 이러한 누산기 구조를 정의한다.
[수학식 15]
캐리 아웃 = z-1*데이타 인+(1-z-1)Q
[수학식 16]
데이타 아웃 =데이타 인 다음=z-1*데이타 인-z-1*Q
간결성을 위해, 제6도의 3개의 래치형 누산기 및 결합 지연 회로망이 제10도와 등가인 Z변환도로 도시된다. 각 고차 누산기의 캐리 출력이 디지탈 도함수의 대응수로 통과되어 공통가산기(1001)에서 재결합된다. 각 저차 누산기 출력은 모든 시퀀스를 재정열하기 위해 지연된다. 이러한 시스템에 대한 전체 전달 함수는 다음과 같다.
[수학식 17]
이러한 식은 치환 eiIIv=z 에 의한 주파수 영역으로 다시 변환된다. 이것은 DO에 대해 다음 같은 식으로 된다.(주, 이것은 항과 항 크기 식이다)
[수학식 18]
상기식에서, v는 접지 주파수에 정규화된 주파수이다. 접지 주파수는 누산기 클럭이 작동하는 속도에 1/2과 같다.
제11도에 주파수 대 감쇠 곡선은 이 식의 각 항의 출력을 도시한다. D1(또는 데이타 인)이 데이타 아웃(D0)에 대해 왜곡을 가지고 통과되고 각각의 양자화 노이즈 항(Q)은 저역 통과 필터된다. 고역 통과 항은 60d10진의 슬로프로 롤 오프(roll off)하고 고역 통과 모서리는 접지 주파수의 약 1/2에서 발생한다.
두 결과가 제11도에서 해석된다. 첫째로 소망 주파수 오프셋 데이타는 왜곡이 없는 디지탈 회로망에 통과된다. 둘째로 각각의 가산된 누산기에 대해서 저주파수에서 디지탈 회로망의 노이즈 제거가 개선되는데 이것은 양자화 노이즈에 대한 고역 통과 특성의 슬로프가 10진당 db로 누산기 수에 20배가 되기 때문이다.
또한 디지탈 회로망은 고역 통과 특성의 모서리가 가능한한 고주파수에 있도록 가능한한 높은 속도로 동작되어야 한다. 저주파수 노이즈가 디지탈 회로망에서 적절히 제거되면 전체 용성 합성 장치는 낮은 노이즈로 만들어질 수 있는데, 이것은 디지탈 회로망 공급이 디지탈 회로망에 의해 제거되지 않는 어느 나머지 고주파 노이즈 성분을 제거하는 저역 통과 회로망인 위상 동기 루프이기 때문이다.
바람직한 실시예에 있어서, 송수신기 제어 논리(509)로부터 24비트수 분자 데이타 입력의 16최하위 비트로서 분수 N음성 합성 장치의 다중 누산기 디지탈 회로망(611)에 변조 정보가 인가된다. 본 발명을 채용하는 송수신기는 범유럽 디지탈 무선 전화기 시스템에서 유용하기 때문에, 빠른 주파수 변환, 변조 및 저수퓨리어스 및 노이즈 레벨은 분수 N음성 장치로 실현된다. 변조를 위해 분수 N음성 합성 장치는 전송되는 데이타 스트림을 분수 N음성 합성 장치용 주파수 오프셋으로 변환하도록 룩업 테이블을 채용한다. 음성 합성 장치의 루프 분할은 GMSK 변조 신호에 요구되는 순시 주파수 오프셋을 수행하는 입력 데이타 스트림에 따라 조정된다. 이는 메인 주파수에서 직접 또는 오프셋 주파수에서 있을 수 있다.
래치형 누산기 분수 N음성 합성 장치 구성은 스퓨리어스 신호를 제거하고 이산 스퓨리어스 신호를 축소하는 D/A정정을 제공하며, PLL에 직접 디지탈 변조를 제공하기 위하여 대규모 누산기로 동작된다. GSM시스템에서, 데이타 속도는 0.3의 BT공을 갖는 270.83333kb이다. 이것은 변로로서 PLL을 통한 저왜곡으로 통과되는 약 81kHz의 주파수로 된다.
GMSK신호의 실제 주파수 오프셋 성분은 10kHz 내지 약 70kHz이다. 이 범위는 10Hz보다 작은 스텝을 합성하는데 필요한 바와 같이 누산기의 길이를 결정한다. GSM시스템의 바람직한 실시예에 있어서, 누산기 길이는 24비트이나 최소로서 최소한 22비트일 수 있다.
명백히, 변조에 의한 소망 순시 주파수 오프셋은 루프 필터의 차단 이하가 좋다. 그러므로 주파수 음성 합성 장치 루프는 변조에 의한 임의 기본 주파수 ″채널화″스퓨리어스 신호를 감쇄하지 않는다. 그러나 다중 누산기 시스템으로 이 문제가 극복된다.
모든 스퓨리어스 출력이 분수 과정의 양지화 잡음의 큰 감쇄가 높은 클럭 속도에 많은 누산기를 이용한 결합 효과에 의한 경우 매우 낮은 주파수로 이동하도록 분수화(나눗수의 소수부의 분모치)를 증대하는 것이 가능하다. 이처럼 큰 분모는 생성된 스퓨리어스 신호가 루프 고역 통과 특성의 3데시벨 모서리 이하로 떨어지도록 기준 발진기의 주파수를 효율적으로 분할한다. 여러 누산기 사용이 고역 통과 필터링 작용의 슬로프를 증대한다. 동작 속도의 증가는 주파수에 있어 고역 통과 필터의 모서리 주파수를 이동한다.
다시 제6도의 래치형 누산기 분수 N음성 합성 장치의 블럭도에 있어서, 분수 N다중 누산기 디지탈 회로망(611)의 출력은 주파수 분할기(103)의 분할 제어 입력에 공급된다. 회로망(611)이 1클럭 기준 주기동안 1씩 나눗수가 증가케할때, VCO(101)의 한 출력 펄스는 주파수 분할기(103)에 의해서 효율적으로 제거된다. 이 작용은 VCO(101)의 출력 주파수에서 2π라디안의 위상 이동에 대응한다. 이 위상 이동은 위상 검출기(105) 입력에서 위상 이동이 주파수 분할기(103)의 나눗수에 의해 분할된 2π라디안이 되도록 주파수 분할기(103)에 의해 분할된다. 일반적으로 회로망(611)은 시변 나눗수 비율을 생성한다. 이처럼 일반적인 경우, 위상 검출기(105)에서의 입력은 다음과 같이 표현된다.
[수학식 19]
여기서, NL은 공칭 루프 나눗수 비이고, c(n)은 오프셋 주파수에서 디지탈 시퀀스의 퓨리에 성부분이고, 1/s은 주파수를 위장으로 변환하도록 유도된다.
디지탈 시퀀스의 퓨리에 성분은 다음과 같이 계산된다.
[수학식 20]
여기서, N은 1주기의 시퀀스에서 총 포인트 수 θ(i)는 디지탈 시퀀스의 시간 파형 i는 시간 성분 n는 주파수 성분
위상 검출기(015)를 통과한 후 신호는 루프 필터(109)에 입력된다. 루프 필터(109)의 출력은 VCO(101)의 제어 입력을 공급한다. VCO(101)의 입력에서 제어 에러 전압의 크기는 다음과 같이 표현된다.
[수학식 21]
여기서, KØ는 위상 검출기 변환 이득는 오프셋 주파수에서 필터 응답의 크기이 제어 전압으로 VCO(101)는 다음과 같은 스프리어스 성분을 출력한다.
[수학식 22]
여기서, ωm은 디지탈 시퀀스의 스퓨리어스 주파수 성분 KV는 가변 발진기의 변환 이득
위상 동기 루프의 피드백 특성은 스퓨리어스 성분이 다음과 같이 되도록 이를 정정하는 것이다.
[수학식 23]
작은 스퓨리어스 성분에 대해서 스퓨리어스 레벨은 β가 상기 유도된 주파수에 대응하는 위상인 β/2로 근접된다.
[수학식 24]
이처럼 스퓨리어스 레벨은 다음과 같이 근사화된다.
[수학식 25]
저주파인 경우 F(ω)→∞이고 ωm→0이처럼 스퓨리어스 레벨은 다음과 같이 근사화될 수 있다.
[수학식 26]
이처럼, 다중 누산기 디지탈 회로망(611)의 퓨리에 성분이 모든 스퓨리어스 성분이 작은 값이 되도록 형태지어지면, 위상 동기 루프의 출력은 또한 작은 스퓨리어스 값을 포함한다. 회로망(611)은 양자화 잡음에 대해 고역 통과 필터로서 행동한다. 매우 큰 수에 대한 분수를 증가함으로써 모든 스퓨리어스 신호는 분수 시퀀스 발생기가 위상 동기 루프의 노이즈 플로어(nogic floor)의 레벨 이하로 스퓨어리스 레벨을 감쇠하는 주파수 오프셋에서 위치 결정될 것이다. 위상 동기 루프 출력으로 통과한 후, 스퓨리어스 신호는 여전히 분수 시퀀스 발생기에 의해 달성된 레벨을 유지한다.
바람직한 실시예에 있어서, 기준 발진기(107)에 의해 공급된 26MHz에서 위상 검출기가 동작하고 분수화는 큰 수(224=16,777,216)에 의해 동작한다. 분수 N스퓨리어스 신호는 1.52972헬르쯔의 부고조파 및 고조파에서 발생한다. 그 기준은 고주파수에 있기 때문에 분수 N다중 누산기 디지탈 회로망(611)이 고역 통과 모서리는 약 6.5MHz에서 발생한다. 분수화에 의해 야기된 스퓨리어스 신호의 감쇠는 매우 크다.
회로망(611) 고역 통과 특성의 사용에 의한 스퓨리어스 신호의 제거는 중요한 잇점을 가진다. 첫째 채널 스페이스 저왜곡 변조를 위한 최소 요구 주파수 스텝보다 휠씬 작다. 둘째, 제거되는 위상 동기 루프의 노이트 플로어 위에 이산 스퓨리어스 신호는 없기 때문에 루프 대역폭은 극히 넓다(26MHz인 실제 기준에의 스퓨리어스는 제외), 바람직한 실시예에 있어서, 400kHz의 개방 루프 단일 이득 주파수는 5°피크 및 3.5° RMS 위상 에러를 GMSK신호로 만든다. 이것은 25°피크 및 5'RMS의 GSM규정에 주어진 한계이다. 3.5°의 RMS값은 광루프 대역폭에 의해 결정되어진다는 점에 있어서 매우 합리적이다.
어느 채널 오프셋이 분자 및 분모의 공통 인수로 되는 매우 높은 분수화로 설계된 시스템으로 문제점이 있어 왔다. 이것은 소망 및 이산 스퓨리어스 신호가 다시 나타나는 것보다 휠씬 작은 효율적인 분수화로 된다. 이러한 상황은 누산기의 최상위 비트를 설정함으로써 피해질 수 있다. 채널이 분수 오프셋을 필요로 하는 상기 상황을 고려하자. 이것은 6.5MHZ의 고조파 및 부고조파에서 스퓨리어스 출력으로 된다. LSB가 설정되면 분수화는 1Hz영역으로 수퓨리어스 신호를 다시 움직이는 4,194,305 /16, 777, 216가 된다. 이것은 작은 주파수 에러이나 대부분의 경우 이러한 에러는 중요치 않다. 높은 분수화를 하기 위한 제2방법은 수를 가진 누산기 또는 수그릅의 누산기 초기에 오프셋하는 것이며 이때 소망 주파수 데이타를 입력한다. 이러한 초기 오프셋은 두개 이상의 내부 누산기를 포함하는 복수 N누산기로 하여금 입력 데이타에 임의의 값에 대해 그의 전체 누산기 길이의 것에 대응하는 스퓨리어스 패턴을 생성한다. 다중 누산기 시스템에 있어서 하부 비트의 초기 오프셋은 오프셋 데이타에 부가된 필수적 랜덤 패턴으로 된다. 일단 데이타가 시스템으로 전달되면 초기 오프셋이 제거되기 때문에 이러한 방법은 주파수 에러를 유발하지 않는다. 단일 누산기 시스템에 있어서 파형은 초기 오프셋에 관계없이 동일 파형으로 복귀하는 단순 톱니파에 대응하기 때문에 이러한 방법은 단일 누산기 시스템에 있어서는 작용하지 않는다. 에러 누산기도 오프셋은 디지탈 회로망 (111)에서 제거되는 저주파 스펙트럼 성분을 갖는 매우 긴 타임 시퀀스를 형성하도록 작용하는 패턴의 크기를 설정한다.
이처럼 n차수 분수 N시스템이 주어졌다고 하면 누산기는 한 클럭 사이클에서 한 누산기 이상을 통해 데이타가 리플하지 않는 동기 시스템으로 되는 래치형이다. 일차 또는 가장 낮은 치수인 가변 루프 분할기에 출력된 누산기는 n출력 유니트에 의해 지연되고 다음의 가장 낮은 레벨 누산기가 다음 누산기 내지 최종 누산기가 2클럭 단위씩 지연되거나 최상 레벨인 누산기가 지연되지 않을 때까지 n-1클럭 단위까지 지연된다. 이것은 비래치형 누산기의 노이즈 성능을 허용하도록 타임 시퀀스를 제정렬한다.
시스템에 동기적 특성때문에 고주파에서 동작하는 것이 가능하며 이에 따라 PLL 대역폭이 보다 넒게된다. 이것은 분수 분할기를 통해 보다 빠른 동기 시간 및 광대역 디지탈 변조(또는 기준 발진기 입력을 통해 위상 검출에서 아나로그 변조)를 허용하며, 우수한 예견 가능의 스퓨리어스 성능을 유지한다. 나머지 에러의 디지탈 표현은, D/A변환 체계에서 사용하기 적합한 형태로 구해진다. 이러한 변환의 아나로그 출력은 어느 나머지 노이즈를 상쇄하도록 위상 검출기에 인가된다.
이처럼 n차수 분수 N시스템이 주어졌다고 하면 누산기는 한 클럭 사이클에서 한 누산기 이상을 통해 데이타가 리플하지 않는 동기 시스템으로 되는 래치형이다. 일차 또는 가장 낮은 차수인 가변 루프 분할기에 출력된 누산기는 n클럭 유니트에 의해 지연되고 다음의 가장 낮은 레벨 누산기가 다음 누산기 내지 최종 누산기가 2클럭 단위씩 지연되거나 최상 레벨인 누산기가 지연되지 않을때까지 n-1클럭 단위까지 지연된다. 이것은 비래칭형 누산기의 노이즈 성능을 하용하도록 타임 시퀀스를 재정렬한다.
시스템에 동기적 특성 때문에 고주파수에서 동작하는 것이 가능하며 이에 따라 PLL 대역폭이 보다 넓게 된다. 이것은 분수 분할기를 통해 보다 빠른 동기 시간 및 광대역 디지탈 변조(또는 기존 발진기 입력을 통해 위상 검출에서 아나로그 변조)를 허용하며, 우수한 예견 가능의 스퓨리어스 성능을 유지한다.

Claims (14)

  1. 제어 가능한 발진기 출력 신호 주파수를 선택하기 위해 다수의 비트중 디지탈 수를 수용하며, 루프 분할기에 의해 출력 신호 주파수를 분할하며, 상기 루프 분할기는 기준 신호에 비교될 피드백 신호를 발생하기 위해 제어 입력 신호에 의해 제어되는 가변 나숫수를 가지는 분수 N음성 합성 장치에 있어서, 클럭신호를 발생하는 수단과, 디지탈 수를 적분하며, 상기 클럭 신호의 제1발생시 래치형 출력 신호와 제1캐리 출력 신호를 발생하는 수단과, 상기 래치형 출력 신호를 적분하며, 상기 클럭 신호의 제2발생시 제2캐리 출력 신호를 발생하는 수단과, 상기 클럭 신호의 제2발생시까지 상기 제1캐리 출력 신호를 지연하는 수단과, 상기 제2캐리 출력 신호를 미분하는 수단과, 제어 입력 신호를 발생하기 위해 상기 지연된 제1캐리 출력 신호의 상기 미분된 제2캐리 출력 신호를 결합하는 수단을 구비하는 것을 특징으로 하는 분수 N음성 합성 장치.
  2. 제1항에 있어서, 상기 디지탈 수중 최소한 하나의 비트를 시간 변화시킴으로써 출력 신호를 변조하는 수단을 더 구비하는 것을 특징으로 하는 N음성 합성 장치.
  3. 제1항에 있어서, 변수 나눗수는 분모로 나누어진 분자의 정수 및 지수의 합으로 표시된 평균값을 갖는 것을 특징으로 하는 N음성 합성 장치.
  4. 제3항에 있어서, 변수 나눗수의 분모는 큰 값이며, 상기 분모로 나누어진 기준 신호의 지수 주파수는 분수 N음성 합성 장치의 고역 통과 특성의 코너 주파수보다 휠씬 작으며, 출력 신호에서 거짓 신호는 거절되는 것을 특징으로 하는 N음성 합성 장치.
  5. 제3항에 있어서, 상기 디지탈 수중 최소한 하나의 비트에 대한 소정의 상태를 선택함으로써 다수의 분자값을 위해 분모를 유지하는 수단을 구비하는 것을 특징으로 하는 N음성 합성 장치.
  6. 동작 신호용 주파수를 선택하기 위해 제어기로부터 다수의 비트중 디지탈 수를 수용하며, 루프 분할기에 의해 동작 신호 주파수를 분할하며, 상기 루프 분할기는 기준 신호에 비교될 피드백 신호를 발생하기 위해 제어 입력 신호에 의해 제어되는 가변 나눗수를 가지는 분수 N음성 합성 장치를 사용하는 무선 전송시에 있어서, 클럭 신호를 발생하는 수단과, 디지탈 수를 적분하며, 상기 클럭 신호의 제1발생시 래치형 출력 신호와 제1캐리 출력 신호를 발생하는 수단과, 상기 래치형 출력 신호를 적분하며, 상기 클럭 신호의 제2발생시 제2캐리 출력 신호를 발생하는 수단과, 상기 클럭 신호의 제2발생시까지 상기 제1캐리 출력 신호를 지연하는 수단과, 상기 제2캐리 출력 신호를 미분하는 수단과, 제어 입력 신호을 발생하기 위해 상기 지연된 제1캐리 출력 신호와 상기 미분된 제2캐리 출력 신호를 결합하는 수단과, 상기 제어 입력 신호에 응답하여 동작 신호를 발생하는 수단과, 상기 동작 신호를 전송하는 수단을 구비하는 것을 특징으로 하는 무선 전송기.
  7. 제6항에 있어서, 상기 디지탈 수중 최소한 하나의 비트를 시간 변화시킴으로써 동작 신호를 변조하는 수단을 더 구비하는 것을 특징으로 하는 무선 전송기.
  8. 제6항에 있어서, 변수 나눗수는 분모로 나누어진 분자의 정수 및 지수의 합으로 표시된 평균값을 갖는 것을 특징으로 하는 무선 전송기.
  9. 제8항에 있어서, 변수 나눗수의 분모는 큰 값이며, 상기 분모로 나누어진 기존 신호의 지수 주파수는 분수 N음성 합성 장치의 고역 통과 특성의 코너 주파수보다 휠씬 작으며, 출력 신호에서 거짓 신호는 거절되는 것을 특징으로 하는 무선 전송기.
  10. 제8항에 있어서, 상기 디지탈 수중 최소한 하나의 비트에 대한 소정의 상태를 선택함으로써 다수의 분자값을 위해 분모를 유지하는 수단을 구비하는 것을 특징으로 하는 무선 전송기.
  11. 제어 가능한 발진기 출력 신호 주파수를 선택하기 위해 다수의 비트중 디지탈 수를 수용하며, 루프 분할기에 의해 출력 신호 주파수를 분할하며, 상기 루프 분할기는 기준 신호에 비교될 피드백 신호를 발생하기 위해 제어 입력 신호에 의해 제어되는 가변 나숫수를 가지는 분수 N음성 합성 장치내 음성 합성 방법에 있어서, 클럭신호를 발생하는 단계와, 디지탈 수를 적분하며, 상기 클럭 신호의 제1발생시 래치형 출력신호와 제1캐리 출력신호를 발생하는 단계와, 상기 래치형 출력 신호를 적분하며, 상기 클럭 신호의 제2발생시 제2캐리 출력 신호를 발생하는 단계와, 상기 클럭 신호의 제2발생시까지 상기 제1캐리 출력 신호를 지연하는 단계와, 상기 제2캐리 출력 신호를 미분하는 단계와, 제어 입력 신호를 발생하기 위해 상기 지연된 제1캐리 출력 신호의 상기 미분된 제2캐리 출력 신호를 결합하는 방법을 구비하는 것을 특징으로 하는 음성 신호 합성 방법.
  12. 제11항에 있어서, 상기 디지탈 수중 최소한 하나의 비트를 시간 변화시킴으로써 출력 신호를 변조하는 단계를 더 구비하는 것을 특징으로 하는 음성 신호 합성 방법.
  13. 제11항에 있어서, 변수 나눗수는 분모로 나누어진 분자의 정수 및 지수의 합으로 표시된 평균값을 가지며, 변수 나눗수의 분모는 큰 값이며, 상기 분모로 나누어진 기준 신호의 지수 주파수는 분수 N음성 합성 장치의 고역 통과 특성의 코너 주파수보다 휠씬 작으며, 출력 신호에서 거짓 신호를 거절하는 단계를 구비하는 것을 특징으로 하는 음성 신호 합성 방법.
  14. 제13항에 있어서, 상기 디지탈 수중 최소한 하나의 비트에 대하 소정의 상태를 선택함으써 다수의 분자값을 위해 분모를 유지하는 단계를 구비하는 것을 특징으로 하는 음성 신호 합성 방법.
KR1019920700995A 1990-08-31 1991-08-01 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법 KR960001074B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US07/576,342 US5070310A (en) 1990-08-31 1990-08-31 Multiple latched accumulator fractional N synthesis
US90-576342 1990-08-31
US576342 1990-08-31
PCT/US1991/005455 WO1992004766A1 (en) 1990-08-31 1991-08-01 Multiple latched accumulator fractional n synthesis

Publications (2)

Publication Number Publication Date
KR920702570A KR920702570A (ko) 1992-09-04
KR960001074B1 true KR960001074B1 (ko) 1996-01-18

Family

ID=24304043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920700995A KR960001074B1 (ko) 1990-08-31 1991-08-01 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법

Country Status (17)

Country Link
US (1) US5070310A (ko)
JP (1) JP2844389B2 (ko)
KR (1) KR960001074B1 (ko)
AT (1) AT402247B (ko)
AU (1) AU632243B2 (ko)
BR (1) BR9105891A (ko)
CA (1) CA2066745C (ko)
DE (2) DE4192081C2 (ko)
DK (1) DK54892D0 (ko)
ES (1) ES2088714B1 (ko)
FR (1) FR2666464A1 (ko)
GB (1) GB2255680B (ko)
IE (1) IE67289B1 (ko)
IT (1) IT1250771B (ko)
MX (1) MX9100853A (ko)
SE (1) SE469579B (ko)
WO (1) WO1992004766A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748872B1 (fr) * 1990-08-21 1998-11-27 Thomson Trt Defense Synthetiseur de frequence a boucle a verrouillage de phase a division fractionnaire multiple
US5111162A (en) * 1991-05-03 1992-05-05 Motorola, Inc. Digital frequency synthesizer having AFC and modulation applied to frequency divider
US5166642A (en) * 1992-02-18 1992-11-24 Motorola, Inc. Multiple accumulator fractional N synthesis with series recombination
US5347234A (en) * 1993-03-26 1994-09-13 International Business Machines Corp. Digital voltage controlled oscillator
FI96255C (fi) * 1993-04-05 1996-05-27 Tapio Antero Saramaeki Desimointisuodatin
AU6339594A (en) * 1993-06-09 1994-12-15 Alcatel N.V. Synchronized clock
US5337024A (en) * 1993-06-22 1994-08-09 Rockwell International Corporation Phase locked loop frequency modulator using fractional division
US5493700A (en) * 1993-10-29 1996-02-20 Motorola Automatic frequency control apparatus
US5943613A (en) * 1996-11-07 1999-08-24 Telefonaktiebolaget Lm Ericsson Method and apparatus for reducing standby current in communications equipment
JP3132810B2 (ja) * 1997-02-21 2001-02-05 松下電器産業株式会社 拡散型分数分周器
US5777521A (en) * 1997-08-12 1998-07-07 Motorola Inc. Parallel accumulator fractional-n frequency synthesizer
US6259318B1 (en) 1999-05-28 2001-07-10 Motorola, Inc. Method for extending the liner range of an amplifier
US6490440B1 (en) 1999-06-01 2002-12-03 Motorola, Inc. Digital transmitter circuit and method of operation
JP2001127632A (ja) 1999-10-29 2001-05-11 Matsushita Electric Ind Co Ltd 周波数シンセサイザ及び発振周波数制御方法
US6747987B1 (en) 2000-02-29 2004-06-08 Motorola, Inc. Transmit modulation circuit and method of operating a transmitter
US6564039B1 (en) 2000-02-29 2003-05-13 Motorola, Inc. Frequency generation circuit and method of operating a tranceiver
US6278333B1 (en) 2000-02-29 2001-08-21 Motorola, Inc. Phase lock loop with dual state charge pump and method of operating the same
JP2001298363A (ja) 2000-04-17 2001-10-26 Matsushita Electric Ind Co Ltd 周波数シンセサイザ装置とそれを用いた移動無線機
EP1193876A1 (fr) * 2000-09-29 2002-04-03 Koninklijke Philips Electronics N.V. Synthétiseur de fréquence et procédé de synthèse de fréquence à faible bruit
KR100346839B1 (ko) 2000-10-10 2002-08-03 삼성전자 주식회사 시그마-델타 변조기를 이용한 분수-ｎ 주파수 합성 장치및 그 방법
US6456164B1 (en) 2001-03-05 2002-09-24 Koninklijke Philips Electronics N.V. Sigma delta fractional-N frequency divider with improved noise and spur performance
US6779010B2 (en) 2001-06-12 2004-08-17 Rf Micro Devices, Inc. Accumulator with programmable full-scale range
US6385276B1 (en) 2001-06-12 2002-05-07 Rf Micro Devices, Inc. Dual-modulus prescaler
US6448831B1 (en) 2001-06-12 2002-09-10 Rf Micro Devices, Inc. True single-phase flip-flop
US7003049B2 (en) * 2001-06-12 2006-02-21 Rf Micro Devices, Inc. Fractional-N digital modulation with analog IQ interface
US6693468B2 (en) 2001-06-12 2004-02-17 Rf Micro Devices, Inc. Fractional-N synthesizer with improved noise performance
US6710951B1 (en) * 2001-10-31 2004-03-23 Western Digital Technologies, Inc. Phase locked loop employing a fractional frequency synthesizer as a variable oscillator
US7437393B2 (en) 2002-07-23 2008-10-14 Nec Corporation Signal processing apparatus, non-integer divider, and fractional N-PLL synthesizer using the same
JP3901607B2 (ja) * 2002-07-23 2007-04-04 日本電気株式会社 信号処理装置及び非整数分周器並びにこれを用いたフラクショナルｎ−ｐｌｌシンセサイザ
JP2004104228A (ja) * 2002-09-05 2004-04-02 Matsushita Electric Ind Co Ltd 信号処理装置および信号処理方法、デルタ・シグマ変調型分数分周ｐｌｌ周波数シンセサイザ、無線通信機器、デルタ・シグマ変調型ｄ／ａ変換器
US6952125B2 (en) * 2002-10-25 2005-10-04 Gct Semiconductor, Inc. System and method for suppressing noise in a phase-locked loop circuit
JP4064338B2 (ja) * 2003-12-10 2008-03-19 松下電器産業株式会社 デルタシグマ型分数分周ｐｌｌシンセサイザ
US7199677B2 (en) 2004-03-19 2007-04-03 Matsushita Electric Industrial Co., Ltd. Frequency modulation apparatus
US7482885B2 (en) * 2005-12-29 2009-01-27 Orca Systems, Inc. Method of frequency synthesis for fast switching
US7519349B2 (en) * 2006-02-17 2009-04-14 Orca Systems, Inc. Transceiver development in VHF/UHF/GSM/GPS/bluetooth/cordless telephones
US8443023B2 (en) * 2007-03-13 2013-05-14 Applied Micro Circuits Corporation Frequency synthesis rational division
US8971455B2 (en) * 2011-12-12 2015-03-03 Texas Instruments Incorporated Near-integer channel spur mitigation in a phase-locked loop
RU2616877C1 (ru) * 2015-12-07 2017-04-18 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") Цифровой генератор гармонических сигналов
RU2726833C1 (ru) * 2019-10-17 2020-07-15 Федеральное государственное бюджетное образовательное учреждение высшего образования "Поволжский государственный технологический университет" Цифровой вычислительный синтезатор с подавлением перекрестных помех

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3928813A (en) * 1974-09-26 1975-12-23 Hewlett Packard Co Device for synthesizing frequencies which are rational multiples of a fundamental frequency
GB1560233A (en) * 1977-02-02 1980-01-30 Marconi Co Ltd Frequency synthesisers
GB2026268B (en) * 1978-07-22 1982-07-28 Racal Communcations Equipment Frequency synthesizers
GB2091960B (en) * 1981-01-27 1985-06-19 Int Standard Electric Corp High speed frequency synthesizer
GB2140232B (en) * 1983-05-17 1986-10-29 Marconi Instruments Ltd Frequency synthesisers
US4602225A (en) * 1984-06-24 1986-07-22 Hewlett Packard Company Apparatus for frequency correction in a frequency synthesizer
EP0214217B1 (en) * 1985-02-21 1990-06-06 Plessey Overseas Limited Improvement in or relating to synthesisers
US4758802A (en) * 1985-02-21 1988-07-19 Plessey Overseas Limited Fractional N synthesizer
DE3544371A1 (de) * 1985-12-14 1987-06-19 Wandel & Goltermann Generator mit digitaler frequenzeinstellung
US4815018A (en) * 1985-12-24 1989-03-21 Hughes Aircraft Company Spurless fractional divider direct digital frequency synthesizer and method
US4810977A (en) * 1987-12-22 1989-03-07 Hewlett-Packard Company Frequency modulation in phase-locked loops
AU617455B2 (en) * 1988-05-06 1991-11-28 Alcatel N.V. A digital frequency synthesizer
US4816774A (en) * 1988-06-03 1989-03-28 Motorola, Inc. Frequency synthesizer with spur compensation
DE3826006C1 (ko) * 1988-07-30 1989-10-12 Wandel & Goltermann Gmbh & Co, 7412 Eningen, De
US5055800A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Fractional n/m synthesis
US5055802A (en) * 1990-04-30 1991-10-08 Motorola, Inc. Multiaccumulator sigma-delta fractional-n synthesis

Also Published As

Publication number Publication date
JP2844389B2 (ja) 1999-01-06
FR2666464A1 (fr) 1992-03-06
MX9100853A (es) 1992-04-01
BR9105891A (pt) 1992-10-13
GB2255680A (en) 1992-11-11
GB2255680B (en) 1994-08-03
ATA900691A (de) 1996-07-15
AU632243B2 (en) 1992-12-17
GB9209282D0 (en) 1992-07-08
AT402247B (de) 1997-03-25
WO1992004766A1 (en) 1992-03-19
ES2088714B1 (es) 1997-02-16
DK54892A (da) 1992-04-28
IE913059A1 (en) 1992-03-11
ES2088714A1 (es) 1996-08-16
CA2066745A1 (en) 1992-03-01
DE4192081T (ko) 1992-08-27
SE469579B (sv) 1993-07-26
DE4192081C2 (de) 1996-02-01
ITRM910653A0 (it) 1991-08-30
AU8395591A (en) 1992-03-30
DK54892D0 (da) 1992-04-28
SE9201350D0 (sv) 1992-04-29
US5070310A (en) 1991-12-03
JPH05502154A (ja) 1993-04-15
IT1250771B (it) 1995-04-21
IE67289B1 (en) 1996-03-20
ITRM910653A1 (it) 1992-03-01
SE9201350L (sv) 1992-06-22
CA2066745C (en) 1996-09-17
KR920702570A (ko) 1992-09-04
FR2666464B1 (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
KR960001074B1 (ko) 분수 n음성 합성 장치와 이를 사용한 무선 전송기 및 음성 신호 합성 방법
US5093632A (en) Latched accumulator fractional n synthesis with residual error reduction
US5055802A (en) Multiaccumulator sigma-delta fractional-n synthesis
US5166642A (en) Multiple accumulator fractional N synthesis with series recombination
US5055800A (en) Fractional n/m synthesis
EP0815648B1 (en) Direct digital synthesizer driven pll frequency synthesizer with clean-up pll
JP2002217724A (ja) 周波数シンセサイザ
GB2252879A (en) Frequency synthesisers
GB2217535A (en) Digital circuit arrangement
JPH04315317A (ja) 周波数シンセサイザ

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101229

Year of fee payment: 16

EXPY Expiration of term