JPH09511118A - シンボルタイミング復旧回路及び方法 - Google Patents

シンボルタイミング復旧回路及び方法

Info

Publication number
JPH09511118A
JPH09511118A JP9502934A JP50293497A JPH09511118A JP H09511118 A JPH09511118 A JP H09511118A JP 9502934 A JP9502934 A JP 9502934A JP 50293497 A JP50293497 A JP 50293497A JP H09511118 A JPH09511118 A JP H09511118A
Authority
JP
Japan
Prior art keywords
signal
segment
symbol
synchronization
phase error
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9502934A
Other languages
English (en)
Other versions
JP3322677B2 (ja
Inventor
キ ブン キム
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH09511118A publication Critical patent/JPH09511118A/ja
Application granted granted Critical
Publication of JP3322677B2 publication Critical patent/JP3322677B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/044Speed or phase control by synchronisation signals using special codes as synchronising signal using a single bit, e.g. start stop bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/08Separation of synchronising signals from picture signals
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/04Synchronising
    • H04N5/12Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
    • H04N5/126Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Television Systems (AREA)

Abstract

(57)【要約】 開示されたディジタルテレビジョンのシンボルタイミング復旧回路及び方法は、受信されるアナログ信号をシンボルクロックによりサンプリングしてディジタルデータに変換するアナログ・ディジタル変換器(10)と、搬送波を復元し、前記ディジタルデータを基底帯域の信号に復調し、セグメント信号を発生させる復調器(20)と、前記セグメント信号からセグメント同期信号を検出するセグメント同期信号検出器(40)と、前記セグメント信号を受け、前記セグメント同期信号によって活性化され、前記セグメント同期信号の位相誤差を検出する位相誤差検出器(50)と、シンボルクロックとして前記アナログ・ディジタル変換器に供給されるように、前記同期シンボルの位相誤差により前記シンボルクロックの位相を調節するシンボルクロック位相調節器(60)とから構成されることを特徴とする。

Description

【発明の詳細な説明】 シンボルタイミング復旧回路及び方法 技術分野 本発明はディジタルテレビジョン受信機に関するもので、特に、伝送される信 号を正確に復調するためにシンボルタイミングを復旧することができる回路及び 方法に関するものである。 背景技術 ディジタル受信機は最適の復調を行なうため、入力されるディジタル信号のシ ンボル遷移と同期した復調器を使用しなければならない。チャネル等化器を含む 受信機は、通常、ディジタル回路により実現されるので、受信されるアナログ信 号は、アナログ/ディジタル変換器により正確な標本化時点でディジタル信号に 変換可能でなければならない。すなわち、信号処理は、アナログ信号がディジタ ル信号に変換された後、実行されるので、ディジタル受信機は、データが正確に 標本化時点で発生されたとき、正常な動作を行える。 ディジタル高画質テレビジョン方式のうち、GA(Grand Alliance)方式は、 受信側での搬送波の復旧が容易になるように、伝送時に1.25程度の直流値を有す るパイロット(pilot)信号を搬送波として使用する。したがって、受信機で受 信されたデータには前記パイロット信号による直流成分が含まれている。このと き、タイミングエラー成分が受信されたデータで直接に検出された場合、前記直 流成分の影響を受けるようになるので、正しいタイミングエラー値を検出するこ とが難しい。 発明の開示 本発明の目的は、ディジタル高画質テレビジョン受信機において、受信される データセグメント同期信号の位相誤差を検出し、検出された位相誤差を補償する ことにより、伝送信号を誤差なしに復調す るシンボルタイミング復旧回路及び方法を提供することにある。 本発明を具現化するディジタルテレビジョンのシンボルタイミング復旧回路は 、受信されるアナログ信号をシンボルクロックによりサンプリングしてディジタ ルデータに変換するアナログ/ディジタル変換器と、前記ディジタルデータを入 力して搬送波を復旧し、基底帯域の信号に復調してセグメント信号を発生する復 調器と、前記セグメント信号を入力し、前記セグメント信号からセグメント同期 信号を検出するセグメント同期信号検出器と、前記セグメント信号を入力とし、 前記セグメント同期信号によって活性化され、セグメント同期信号の中の同期シ ンボルの位相誤差を検出する位相誤差検出器と、前記アナログ/ディジタル変換 器にシンボルクロックとして供給されるべき前記同期シンボルの位相誤差に従っ て前記シンボルクロックの位相を調節するシンボルクロック位相調節器とから構 成される。 図面の簡単な説明 本発明及びその利点の完全な理解のため、添付図面を参照して以下の説明を行 なう。図面の説明において、類似した参照番号は、類似又は対応した構成要素を 示し、 図1は本発明によるシンボルタイミング復旧回路の構成を示すブロック図であ り、 図2A,2B及び図2Cはシンボルタイミングエラーによるセグメント同期信 号の変化を示す図であり、 図3は図1に示すシンボルタイミング復旧回路のブロック図の詳細回路図であ り、 図4は図1及び図3のセグメント同期信号検出器の詳細なブロック図であり、 図5は図1に示すシンボルタイミング復旧回路のブロック図の別の詳細回路図 である。 本発明を実施する最良の態様 ここで、“ディジタル高画質テレビジョン”とはGA(Grand Alliance)方式 の高解像度テレビジョンを意味する。“セグメント信号”又は“データセグメン ト信号”とは、828シンボルのデータと4シンボルの同期信号で構成される8 32シンボルの信号であり、1水平ラインの信号を意味する。“同期信号”又は “セグメント同期信号”とは、前記データセグメント信号の開始を知らせる(第 1同期シンボル乃至第4同期シンボルからなる)4つの同期シンボルを意味する 。前記第1同期シンボル及び第4同期シンボルの信号レベルは+5で、前記第2 同期シンボル及び第3同期シンボルは−5の信号レベルを有する。 図1は、ディジタル高画質テレビジョン受信機のシンボルタイミング復旧回路 の回路図である。アナログ/ディジタル(A/D)変換器10は、チューナから 出力される選択チャネルのアナログ信号を2倍のシンボルレート2fsを有するシ ンボルクロックによりディジタルデータに変換する。搬送波復旧回路のディジタ ル復調器20は前記アナログ/ディジタル変換器10から出力されたデータを伝 送データである基底帯域の信号に復元する。前記ディジタル復調器20はDFP LL(ディジタル周波数及び位相ロックループ)を使用できる。整合回路30は マッチドフィルタであって、シンボルレートを調節してセグメント同期信号検出 器40と整合させる。すなわち、前記ディジタル復調器20から出力される2fs のシンボルレートを有するデータが整合回路30でfsのシンボルレートを有する データに調節される。 整合回路30から出力されたセグメント信号は、次の段の信号処理部に入力さ れると同時に、同期信号を検出するためセグメント同期信号検出器40に印加さ れる。前記セグメント同期信号検出部40は第1同期シンボル乃至第4同期シン ボルの特性を利用し前記セグメント信号から同期信号を検出する。 位相誤差検出器50は前記セグメント信号を入力し、第2同期シ ンボルと第3同期シンボルとの位相差を検出して位相誤差信号として出力する。 シンボルクロック位相調節器60は、前記位相誤差信号によりシンボルクロック の位相を調節し、位相調節されたシンボルクロックを前記アナログ/ディジタル 変換器10に供給する。 図2A乃至図2Cは、シンボルタイミングエラーによるセグメント同期信号の 変化を示す。図2Aはシンボルタイミングが正確になされたときのセグメント同 期信号を示す。図2Bはシンボルタイミングエラーが正の値を有するときのセグ メント同期信号を示し、図2Cはシンボルタイミングエラーが負の値を有すると きのセグメント同期信号を示す。 データセグメント信号でシンボルタイミングが正確に行われた場合、図2Aの ように第2同期シンボル及び第3同期シンボルのセグメント同期信号はほぼ同じ 形状を有するので、伝送前の形態がそのまま維持される。しかし、チャネル雑音 やゴーストなどの不要なアーティファクトが伝送途中に含まれると、ディジタル データへの変換中にシンボルタイミングエラーが発生し、図2B及び図2Cのよ うに同期シンボルが歪む。同期信号の歪み程度は第2同期シンボルと第3同期シ ンボルとの差を計算して求められる。すなわち、第2及び第3同期シンボル間の 差はシンボルタイミングエラーに対応する。このとき、図2B及び図2Cに示す ように、同期信号の歪み方向はシンボルタイミングエラー値が正の値であるかあ るいは負の値であるかに依存する。シンボルタイミングエラーである位相誤差を 利用してシンボルクロックの位相が調節される。位相調節されたシンボルクロッ クがアナログ/ディジタル変換器10に供給されたならば、シンボルタイミング エラーを正確に復旧することができる。 図3は、図1のシンボルタイミング復旧回路の詳細ブロック構成図である。位 相誤差検出器50の遅延器151は、整合回路30から出力されたセグメント信 号を遅延し、遅延器152は前記遅延器151の出力をさらに遅延する。ここで 、前記遅延器151及び1 52はシンボル周期と共に入力されたセグメント信号を遅延する。減算器153 は、前記遅延器151及び遅延器152の出力間の位相差を計算する。スイッチ 154は前記減算器153の出力を受け、セグメント同期信号検出器40から発 生されたセグメント同期信号が活性化されるとき、減算器153の出力を位相誤 差信号として発生する。ここで、前記セグメント同期信号検出器40は、第4同 期シンボルを入力した状態で前記セグメント同期信号を発生するので、前記遅延 器151及び遅延器152は第2同期シンボルと第3同期シンボルとの差を位相 誤差信号として発生するようにタイミングを調節する。すなわち、セグメント同 期信号検出器40がセグメント同期信号を発生する時点で前記遅延器152は第 2同期シンボルを出力し、前記遅延器151は第3同期シンボルを出力する。し たがって、前記スイッチ154が前記セグメント同期信号により前記減算器15 3にスイッチングされる時点で、前記減算器153は前記第2同期シンボルと第 3同期シンボルとの差信号を出力する。したがって、前記位相誤差検出器50は 、セグメント信号の入力時に、シンボルタイミングエラー値である位相誤差信号 として発生されるように前記第2同期シンボルと第3同期シンボルとの差を計算 する。 位相誤差信号によりシンボルクロックの位相を調節するシンボルクロック位相 調節器60において、ループフィルタ161は前記位相誤差信号を累積し、累積 された位相誤差信号を電圧制御発振器の制御電圧レベルにスケーリングする。デ ィジタル/アナログ(D/A)変換器162は前記ループフィルタ161の出力 をアナログ電圧に変換する。電圧制御発振器163を前記ディジタル/アナログ 変換器162から出力された電圧により発振制御され、シンボルクロックとして 前記アナログ/ディジタル変換器10に供給されるべきシンボルクロックの位相 を調節する。 図4は、前記図1及び図3のセグメント同期信号検出器40の詳細構成図であ る。セグメント同期信号検出器40は、セグメント累 積部110、シンボル相関部120、及びシンボル同期信号発生部130からな る。セグメント累積部110は、受信されたデータセグメント信号をセグメント 周期ずつ遅延し、遅延されたデータセグメント信号を累積する。シンボル相関部 120は前記セグメント累積部110の出力を同期信号の周期ずつ遅延し、遅延 された各同期信号を対応する同期信号の相関値と乗算し、前記乗算された同期信 号を加算して同期信号周期で前記値を有する同期信号を検出する機能を遂行する 。同期信号発生部130は所定の基準値を備え、前記シンボル相関部120の出 力と前記基準値とを比較し、データセグメント信号の同期信号を発生する機能を 遂行する。 セグメント累積部110の構成を説明すれば、加算器111は入力される現在 のデータセグメント信号と1セグメント周期ずつ遅延された以前のデータセグメ ント信号を順次に加算して累積する。セグメント遅延器112は前記加算器11 1で順次に出力される累積されたデータセグメント信号を蓄積し、1セグメント 周期遅延させた後に前記加算器111に負帰還させる。したがって、前記セグメ ント累積部110は累積されたデータセグメントの信号と現在入力されるセグメ ント信号を順次に加算する。このとき、加算される信号はセグメント周期の同一 の位置のシンボルである。 シンボル相関部120の構成を説明すれば、遅延手段として第1遅延器121 〜第4遅延器124を備え、遅延器121〜124は、セグメント累積部110 の加算器111から順次に出力される各シンボルの累積値をそれぞれ順次に遅延 して第1遅延シンボル信号〜第4遅延シンボル信号を発生する。乗算手段として は第1乗算器125〜第4乗算器128を備え、乗算器125〜128は、それ ぞれ前記第1遅延シンボル信号〜第4遅延シンボル信号を前記同期信号の相関値 とそれぞれ乗算して出力する。このとき、第1乗算器125及び第4乗算器12 8は正の相関関係を有する第1シンボル信号及び第4同期シンボル信号を乗算で きるように+1の正の値を入 力し、第2乗算器126及び第3乗算器127は負の相関関係を有する第2同期 シンボル信号及び第3同期シンボル信号を乗算して正の値が得られるように負の 値を入力する。したがって、第1乗算器125〜第4乗算器128は同期信号の 周期で正の値を有する信号を発生する。加算器129は、第1乗算器125〜第 4乗算器128の出力を加算して同期信号周期でピーク値を有する同期相関信号 を発生する。 同期信号発生部130の構成を説明すれば、基準値発生器131は前記加算器 129から出力される同期信号の累積値よりは小さく、他のランダムデータの累 積値よりは大きい基準値を発生する。比較器132は、前記基準値と前記加算器 129から出力された同期相関信号を比較し、前記同期相関信号が前記基準値よ り大きいときに同期信号を発生する。 以下、上記のような構成を有する本発明のシンボルタイミング復旧回路の動作 について説明する。 まず、セグメント信号の同期信号を検出する動作について説明すれば、整合部 30から出力されるセグメント信号を受ける一方の入力端子を有する2入力加算 器111は、他方の端子に入力されたセグメント遅延器112の出力を最後に入 力されたセグメント信号に加算する。このとき、セグメント遅延器112は1セ グメント周期だけ遅延したデータを出力するので、加算器111に入力される2 個のセグメント信号はセグメントを周期に同一の位置のシンボルデータになるこ とが分かる。この加算器111から出力される加算データは、前記セグメント遅 延器112に入力されると同時に第1遅延器121に入力される。したがって、 セグメント遅延器112はデータを1セグメント周期ずつ遅延すると同時に、セ グメント周期で加算される対応したシンボルデータの累積値を蓄積することが分 かる。したがって、セグメント累積部110は、各データセグメント信号内の同 一の位置のシンボルデータを継続して累積する。こ のとき、セグメント周期ごとに反復入力される同期シンボルの累積値はランダム なデータシンボルの累積値より大きくなる。 上記のように変化するシンボルの累積値は、第1遅延器121〜第4遅延器1 24により順次に遅延され、第1遅延シンボル〜第4遅延シンボルが発生される 。そして、これら第1遅延シンボル〜第4遅延シンボルはそれぞれ第1乗算器1 25〜第4乗算器128の一方の入力端子に供給される。このとき、第1乗算器 125〜第4乗算器128の他方の端子には第1同期シンボル〜第4同期シンボ ルの相関値が供給される。すなわち、加算器111で累積された第1同期シンボ ル及び第4同期シンボルは正の値を有し、第2同期シンボル及び第3同期シンボ ルは負の値を有する。したがって、前記第1乗算器125〜第4乗算器128の 他方の入力端にそれぞれ+1,−1,−1,+1を供給すると、前記第1同期シ ンボル〜第4同期シンボルの累積値が入力されるとき、2つの信号が乗算され、 正の値を有する同期シンボルが乗算器125〜128により出力される。すなわ ち、前記乗算時にデータセグメント信号のうち4シンボルの同期信号部分は(+ 5)*(+1),(−5)*(−1),(−5)*(−1),(+5)*(+1 )になるので、セグメント周期ごとに一定の値が発生され、それ以外のランダム なデータ部分は、セグメント周期ごとにランダムな値を有する。これら第1乗算 器125〜第4乗算器128で出力される第1乗算信号〜第4乗算信号は加算器 129で加算される。このとき、加算器129が第1〜第4乗算器125〜12 8の出力をすべて加算すれば、同期信号の部分では非常に大きな相関値を有し、 その他のランダムなデータ部分では相互に相殺されて同期部分に比べて非常に小 さい値を有する信号を発生する。したがって、前記加算器129から出力される 累積相関値の出力特性について説明すれば、ランダムなデータ部分で発生される 累積相関値より非常に大きい累積相関値を有する信号が同期信号部分で出力され る。この信号は同期相関信号である。 また、加算器129の出力は比較器132の一方の端子に入力され、この比較 器132の他方の端子には基準値発生器131から出力された基準値が入力され る。このとき、基準値は前記同期部分で検出された4個のシンボルの累積値より は小さく、ランダムなデータ部分で検出された4個のシンボルの累積値よりは大 きく設定される。したがって、比較器132は、同期信号部分で論理“ハイ”の パルス信号を発生し、ランダムなデータ部分で論理“ロウ”の信号を発生するよ うになる。このとき、比較器132から出力される論理“ハイ”のパルス成分を 同期信号として使用すれば、受信されたデータセグメント信号の同期を正確に合 わせることができる。したがって、前記比較器132からの出力信号は、データ セグメント同期信号として発生される。 また、整合部30から出力されるデータセグメント信号は位相誤差検出部50 に入力される。前記位相誤差検出部50の動作の際に、遅延器151は前記デー タセグメント信号をシンボル周期ずつ遅延し、遅延されたセグメント信号は減算 器153の一方の端子に入力される。また、遅延されたセグメント信号は遅延器 152にも供給される。遅延器152により更に遅延されたセグメント信号は減 算器153の他方の端子に入力される。そして、減算器153は、前記遅延器1 51の出力と、遅延器152の出力との間の差を計算する。したがって、前記減 算器153は、すべてのデータセグメント信号に対して1シンボル前と1シンボ ル後の信号の減算結果を出力する。 減算器153の出力はスイッチ154の第1入力端子に連結される。このスイ ッチ154は、第2入力端子が接地端子に連結され、制御端子が前記セグメント 同期信号検出部40の出力に連結される。したがって、スイッチ154は、セグ メント同期信号検出部40から前記セグメント同期信号が発生されるとき、前記 第1入力端子の出力を選択し、セグメント同期信号が発生されないとき、接地電 圧 を選択する。したがって、このスイッチ154は前記セグメント同期信号が発生 される周期に限り前記減算器153の出力を選択する。また、スイッチ154は 2入力マルチプレクサを使用して実現できる。 第2同期シンボルと第3同期シンボルの位相誤差の値を検出しなければならな い。このとき、前記セグメント同期信号検出部40は、上記のように第4同期シ ンボルが入力された時点でセグメント同期信号を検出する。したがって、位相誤 差検出部50は、前記セグメント同期信号が発生される時点を一致させるため、 遅延器151,152を使用して第2同期シンボルと第3同期シンボルの減算の 時点を調整する。したがって、前記セグメント同期信号が発生されたとき、前記 スイッチ154は第2同期シンボルと第3同期シンボルとの間の誤差値を発生し 、この誤差値はシンボルタイミングの位相誤差値である。 前記第2同期シンボルと第3同期シンボルとの関係は、伝送条件により図2A 乃至図2Cに示すような特性を有する。シンボルタイミングが正確な場合には、 図2Aに示すように第2同期シンボルと第3同期シンボルはほぼ同じ信号レベル (−5)を有する。しかしながら、シンボルタイミング誤差が正の値を有する場 合には、図2Bに示すように第2同期シンボルの信号レベルは第3同期シンボル の信号レベルより大きい。前記シンボルタイミング誤差が負の値を有する場合に は、図2Cに示すように第3同期シンボルの信号レベルは第2同期シンボルの信 号レベルより大きくなる。セグメント同期信号が発生され前記シンボルクロック 位相調節部60に供給されたとき、同期シンボル間の位相誤差が位相誤差検出部 50で検出される。 シンボルクロック位相調節部60の動作中に、ループフィルタ161は前記同 期シンボルのタイミング位相誤差であるシンボルタイミング誤差値を累積し、前 記電圧制御発振器163を制御できる適 切な値をスケーリングする。そして、前記ループフィルタ161の出力はディジ タル/アナログ変換器162でアナログの電圧値に変換された後、制御電圧とし て前記電圧制御発振器163に入力される。このとき、前記制御電圧は同期シン ボルの位相誤差に従って変化するので、前記制御電圧により発振させられた電圧 制御発振器163は、位相誤差を徐々に減少させるため、シンボルクロックの周 波数及び位相を調節する。その結果、シンボルクロックの位相誤差が正確に復元 される。 上記のような動作は、前記位相誤差検出部50から検出される同期シンボルの 位相誤差値が“0”に近接するまで継続して繰り返される。前記位相誤差値が“ 0”になると、前記電圧制御発振器163から出力されたシンボルクロックの周 波数及び位相はその状態を維持する。 図5はシンボルタイミング復旧回路の他の実施例である。図5の回路は、位相 誤差検出部50を除いて図3の回路と同一である。位相誤差検出部50の遅延器 171〜175は入力されるセグメント信号のシンボルを遅延する。そして、遅 延器173から出力された第3遅延シンボル及び遅延器174から出力された第 4遅延シンボルは減算器153に供給される。ここで、遅延器171〜175は 、減算器153の出力信号を発生させる時点が前記セグメント同期信号検出部4 0から発生されたセグメント同期信号の出力時点と一致するように制御される。 したがって、スイッチ154は前記セグメント同期信号により前記減算器153 から発生された第2同期シンボルと第3同期シンボルとの間の位相誤差値を選択 的に出力する。 以上述べてきたように、位相誤差は、ディジタル高画質テレビジョンで伝送さ れたデータセグメント同期信号の歪み程度を利用して直接に検出され、シンボル クロックの周波数及び位相は検出された位相誤差値を利用して制御されるので、 シンボルタイミングエラーが完璧に復元される。このとき、タイミングエラーを 復元した シンボルクロックは、伝送されたデータセグメント信号の遷移時のデータの標本 化時間を正確に決定することが可能なので、受信機はエラーなしにデータを復元 することができる。 従って、本発明は、本発明を実施するため考えられる最良の態様としてここに 開示された特定の実施例に限定されることはなく、さらに、本発明は、請求項に 定義されたような事項を除いて本明細書に記載された特定の実施例には限定され ない。

Claims (1)

  1. 【特許請求の範囲】 1.ディジタルテレビジョンのシンボルタイミング復旧回路であって、 受信されるアナログ信号をシンボルクロックによりサンプリングしてディジタ ルデータに変換するアナログ・ディジタル変換手段と、 搬送波を復元し、前記ディジタルデータを基底帯域の信号に復調し、セグメン ト信号を発生する復調手段と、 前記セグメント信号からセグメント同期信号を検出するセグメント同期信号検 出手段と、 前記セグメント信号を受け、前記セグメント同期信号によって活性化されて前 記セグメント同期信号の同期シンボルから位相誤差を検出する位相誤差検出手段 と、 前記シンボルクロックとして前記アナログ・ディジタル変換手段に供給される ように、前記同期シンボルの位相誤差により前記シンボルクロックの位相を調節 するシンボルクロック位相調節手段とから構成されることを特徴とするディジタ ルテレビジョンのシンボルタイミング復旧回路。 2.前記位相誤差検出手段は、 第1及び第2の遅延したセグメント信号を発生させるため、前記セグメント信 号を遅延させ、遅延されたセグメント信号を再び遅延する手段と、 前記第1及び第2の遅延したセグメント信号の間の差を計算することにより2 つのセグメント信号の位相誤差を検出する手段と、 前記セグメント同期信号により活性化され、前記位相誤差を切換えるスイッチ ング手段とから構成されることを特徴とする請求項1記載のディジタルテレビジ ョンのシンボルタイミング復旧回路。 3.前記シンボルクロック位相調節手段は、 前記位相誤差を累積し、累積された位相誤差を制御電圧レベルにスケーリング するループフィルタと、 前記ループフィルタの出力をアナログ制御電圧に変換するディジタル・アナロ グ変換手段と、 前記アナログ制御電圧により発振され、シンボルクロックの位相を調節する発 振手段とから構成されることを特徴とする請求項2記載のディジタルテレビジョ ンのシンボルタイミング復旧回路。 4.前記セグメント同期信号検出手段は、 受信されたデータセグメント信号をセグメント周期ずつ遅延させ、遅延された セグメント信号を累積する累積手段と、 前記累積手段の出力を同期信号の周期ずつ遅延させ、それぞれの遅延された同 期信号を対応する同期信号の相関値により乗算し、前記乗算された各同期信号を 加算し、前記同期信号の周期でピーク値を有するセグメント同期信号を検出する 同期信号相関手段と、 セグメントの同期信号を発生するため、前記同期相関手段の出力を内部基準値 とを比較する手段とから構成されることを特徴とする請求項1乃至3のうちいず れか1項記載のディジタルテレビジョンのシンボルタイミング復旧回路。 5.一つのデータセグメントが第1乃至第4の同期シンボルの信号と828シン ボルのデータにより構成され、前記第1同期シンボル及び第4同期シンボルは第 1信号レベルで伝送され、前記第2同期シンボル及び第3同期シンボルは第2信 号レベルで伝送されるディジタルテレビジョンのシンボルタイミング復旧回路で あって、 受信されるアナログ信号をシンボルクロックによりサンプリングし、ディジタ ルデータに変換するアナログ・ディジタル変換手段と、 搬送波を復元し、前記ディジタルデータを基底帯域の信号に復調 し、セグメント信号を発生させる復調手段と、 前記セグメント信号からセグメント同期信号を検出するセグメント同期信号検 出手段と、 前記セグメント信号を受け、前記セグメント同期信号により活性化され、前記 第2同期シンボルと第3同期シンボルとの差による位相誤差を検出する位相誤差 検出手段と、 前記シンボルクロックとして、前記アナログ・ディジタル変換手段に供給され るように、前記同期シンボルの位相誤差により前記シンボルクロックの位相を調 節するシンボルクロック位相調節手段とから構成されることを特徴とするディジ タルテレビジョンのシンボルタイミング復旧回路。 6.前記位相誤差検出手段は、 第1及び第2の遅延したセグメント信号を発生させるため、前記セグメント信 号を遅延させ、遅延されたセグメント信号を再び遅延する手段と、 前記第1及び第2の遅延したセグメント信号の間の差を計算することにより2 つのセグメント信号の位相誤差を検出する手段と、 前記セグメント同期信号により活性化され、前記位相誤差を切換えるスイッチ ング手段とから構成されることを特徴とする請求項5記載のディジタルテレビジ ョンのシンボルタイミング復旧回路。 7.前記シンボルクロック位相調節手段は、 前記位相誤差を累積し、累積された位相誤差を制御電圧レベルにスケーリング するループフィルタと、 前記ループフィルタの出力をアナログ制御電圧に変換するディジタル・アナロ グ変換手段と、 前記アナログ制御電圧により発振され、シンボルクロックの位相を調節する発 振手段とから構成されることを特徴とする請求項6記 載のディジタルテレビジョンのシンボルタイミング復旧回路。 8.前記セグメント同期信号検出手段は、 セグメント遅延器を備え、前記セグメント信号を前記セグメント遅延器から出 力された遅延セグメント信号に加算する累積手段と、 第1乃至第4の遅延器を備え、第1乃至第4の遅延シンボル信号を発生させる ための前記累積手段の出力を遅延させる第1遅延手段と、 第1乃至第4の乗算器を備え、前記第1乃至第4の遅延シンボル信号を対応す る同期信号の相関値により乗算する手段と、 前記第1乃至第4の乗算器の出力を加算し、同期信号の周期でピーク値を発生 させる加算手段と、 セグメントの同期を発生させるため、前記加算手段の出力を内部基準値と比較 する手段とから構成されることを特徴とする請求項5乃至7のうちいずれか1項 記載のディジタルテレビジョンのシンボルタイミング復旧回路。 9.一つのデータセグメントが第1乃至第4の同期シンボルの信号と828シン ボルのデータにより構成され、前記第1同期シンボル及び第4同期シンボルは第 1信号レベルで伝送され、第2同期シンボル及び第3同期シンボルは第2信号レ ベルで伝送されるディジタルテレビジョンのシンボルタイミング復旧方法であっ て、 ディジタルデータに変換されるように受信されたアナログ信号をシンボルクロ ックによりサンプリングする過程と、 搬送波を復元し、前記ディジタルデータを基底帯域の信号に復調し、セグメン ト信号を発生させる過程と、 前記セグメント信号から同期信号を検出する過程と、 前記セグメント同期信号により前記第2同期シンボルと前記第3同期シンボル との間の位相誤差を検出する過程と、 前記同期シンボルの位相誤差により前記シンボルクロックの位相を調節し、前 記位相を調節されたシンボルクロックを上記サンプリング過程に供給する過程と からなることを特徴とするディジタルテレビジョンのシンボルタイミング復旧方 法。
JP50293497A 1995-06-09 1996-06-05 シンボルタイミング復旧回路及び方法 Expired - Fee Related JP3322677B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019950015219A KR0143115B1 (ko) 1995-06-09 1995-06-09 심볼 타이밍 복구회로 및 방법
KR1995/15219 1995-06-09
PCT/KR1996/000085 WO1996042170A1 (en) 1995-06-09 1996-06-05 Symbol timing recovery circuit and method

Publications (2)

Publication Number Publication Date
JPH09511118A true JPH09511118A (ja) 1997-11-04
JP3322677B2 JP3322677B2 (ja) 2002-09-09

Family

ID=19416768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50293497A Expired - Fee Related JP3322677B2 (ja) 1995-06-09 1996-06-05 シンボルタイミング復旧回路及び方法

Country Status (8)

Country Link
US (1) US5859671A (ja)
JP (1) JP3322677B2 (ja)
KR (1) KR0143115B1 (ja)
CN (1) CN1058122C (ja)
CA (1) CA2193817C (ja)
DE (1) DE19680412B4 (ja)
GB (1) GB2304476B (ja)
WO (1) WO1996042170A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206358B2 (en) 2001-11-01 2007-04-17 Samsung Electronics Co., Ltd. Error recovery apparatus of digital broadcasting receiver to compensate a phase-error generated by a broadcasting signal transmitted through a multi-path channel
JP2010518689A (ja) * 2007-02-02 2010-05-27 トムソン ライセンシング Sn比が低いatsc信号を検知する装置および方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200589B1 (ko) * 1996-06-12 1999-06-15 윤종용 고해상도 텔레비젼 수신기의 디지털 복조회로 및 방법
US6212246B1 (en) * 1996-11-21 2001-04-03 Dsp Group, Inc. Symbol-quality evaluation in a digital communications receiver
KR100463503B1 (ko) * 1996-12-31 2005-04-20 엘지전자 주식회사 디지털티브이의동기복원장치
KR100413415B1 (ko) * 1997-02-17 2004-03-19 엘지전자 주식회사 에이치디티브이(hdtv)의 타이밍 복원장치
KR100413414B1 (ko) * 1997-02-17 2004-03-19 엘지전자 주식회사 에이치디티브이(hdtv)의 타이밍 복원장치
KR100413416B1 (ko) * 1997-02-18 2004-03-19 엘지전자 주식회사 에이치디티브이(hdtv)의 타이밍 복원장치
KR100243001B1 (ko) * 1997-02-19 2000-02-01 김영환 복수 채널용 심볼 타이밍 복구회로
US6002728A (en) * 1997-04-17 1999-12-14 Itt Manufacturing Enterprises Inc. Synchronization and tracking in a digital communication system
KR19980085431A (ko) * 1997-05-29 1998-12-05 윤종용 동기신호 처리시 발생된 오류 동작 코드화 장치 및 방법
KR100474995B1 (ko) * 1997-08-21 2005-06-07 삼성전자주식회사 Pr4 신호처리 채널의 신호 전처리 영역에서의 adc 클럭 타이밍 에러 복구 회로 및 복구 방법
AU1271099A (en) * 1997-10-31 1999-05-24 Thomson Consumer Electronics, Inc Segment sync recovery network for an hdtv receiver
KR100300947B1 (ko) * 1997-12-31 2001-09-03 박종섭 디지털텔레비젼수신장치의세그먼트동기신호검출장치
WO2000028712A2 (en) * 1998-10-30 2000-05-18 Broadcom Corporation Cable modem system
US6961314B1 (en) 1998-10-30 2005-11-01 Broadcom Corporation Burst receiver for cable modem system
US7103065B1 (en) * 1998-10-30 2006-09-05 Broadcom Corporation Data packet fragmentation in a cable modem system
US6882711B1 (en) 1999-09-20 2005-04-19 Broadcom Corporation Packet based network exchange with rate synchronization
US6549587B1 (en) * 1999-09-20 2003-04-15 Broadcom Corporation Voice and data exchange over a packet based network with timing recovery
US6765931B1 (en) * 1999-04-13 2004-07-20 Broadcom Corporation Gateway with voice
US7423983B1 (en) 1999-09-20 2008-09-09 Broadcom Corporation Voice and data exchange over a packet based network
US6445423B1 (en) * 1999-07-09 2002-09-03 Thomson Licensing S.A. Controlled oscillator in a digital symbol timing recovery network
US6556250B1 (en) * 1999-08-10 2003-04-29 General Instrument Corporation Method and apparatus for providing a timing signal with high frequency accuracy in video equipment for supporting an on-screen display in the absence of a video signal
US7161931B1 (en) 1999-09-20 2007-01-09 Broadcom Corporation Voice and data exchange over a packet based network
US7924752B2 (en) 1999-09-20 2011-04-12 Broadcom Corporation Voice and data exchange over a packet based network with AGC
US6757367B1 (en) 1999-09-20 2004-06-29 Broadcom Corporation Packet based network exchange with rate synchronization
JP3727206B2 (ja) * 1999-11-11 2005-12-14 Necエレクトロニクス株式会社 クロック乗換回路及びその方法
US7920697B2 (en) * 1999-12-09 2011-04-05 Broadcom Corp. Interaction between echo canceller and packet voice processing
AU2094201A (en) * 1999-12-13 2001-06-18 Broadcom Corporation Voice gateway with downstream voice synchronization
KR100677195B1 (ko) * 2000-01-24 2007-02-05 엘지전자 주식회사 디지털 티브이의 수평동기 신호 검출장치
JP3537738B2 (ja) * 2000-06-20 2004-06-14 松下電器産業株式会社 クロック再生回路
US6760076B2 (en) * 2000-12-08 2004-07-06 Koninklijke Philips Electronics N.V. System and method of synchronization recovery in the presence of pilot carrier phase rotation for an ATSC-HDTV receiver
KR100414208B1 (ko) * 2001-03-05 2004-01-07 삼성전자주식회사 데이터 복구장치
US7177364B2 (en) * 2002-01-10 2007-02-13 The Boeing Company System, decoder and method for transmitting, receiving and decoding high-speed digital data signals with reduced electromagnetic emissions
KR100466589B1 (ko) * 2002-02-18 2005-01-24 한국전자통신연구원 디지털 심볼 동기 장치 및 그 방법
KR100499491B1 (ko) * 2002-11-27 2005-07-05 엘지전자 주식회사 디지털 티브이 수신기
EP1439658A1 (en) * 2003-01-17 2004-07-21 Telefonaktiebolaget LM Ericsson (publ) A signal processing apparatus and method for decision directed symbol synchronisation
CN100499755C (zh) * 2003-12-11 2009-06-10 南京Lg新港显示有限公司 数字电视的符号时钟恢复装置
EP1712030B1 (en) * 2004-03-18 2008-01-09 Matsushita Electric Industrial Co., Ltd. Clock recovery circuit and receiver using the circuit
CN1954536B (zh) 2004-05-12 2011-05-18 汤姆森许可贸易公司 符号时序模糊校正
MXPA06013000A (es) * 2004-05-12 2006-12-20 Thomson Licensing Generador de sincronizacion de modo doble en un receptor de acuerdo con el comite de sistemas de television avanzada-television digital (atsc-dtv).
US7719529B2 (en) * 2004-09-28 2010-05-18 Honeywell International Inc. Phase-tolerant pixel rendering of high-resolution analog video
US8234684B2 (en) 2005-11-07 2012-07-31 Thomson Licensing Digital detector for ATSC digital television signals
CN101405984B (zh) * 2005-12-23 2011-08-24 创达特(苏州)科技有限责任公司 多通道时钟恢复系统
KR101267764B1 (ko) * 2009-12-21 2013-05-24 한국전자통신연구원 Ip 네트워크 기반의 헤드엔드 시스템 및 그의 동작 방법, 그리고 직교진폭변조 전처리 장치
CN110324269B (zh) * 2019-06-24 2022-01-04 西安空间无线电技术研究所 一种高速解调器的符号同步系统及实现方法
CN111917679B (zh) * 2020-08-12 2021-04-06 雅泰歌思(上海)通讯科技有限公司 在低信噪比条件下载波及符号定时同步方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4815103A (en) * 1987-10-29 1989-03-21 American Telephone And Telegraph Company Equalizer-based timing recovery
US4805191A (en) * 1987-11-25 1989-02-14 Motorola, Inc. Modem with improved timing recovery using equalized data
GB9013151D0 (en) * 1990-06-13 1990-08-01 Questech Ltd Digital signal processing system
US5416524A (en) * 1991-07-18 1995-05-16 Zenith Electronics Corp. Digital television synchronization system and method
JPH0590904A (ja) * 1991-09-27 1993-04-09 Nec Corp 制御信号発生回路
FR2685594B1 (fr) * 1991-12-19 1994-01-28 Alcatel Telspace Dispositif de recuperation de rythme pour installation de reception utilisant l'egalisation auto-adaptative a sur-echantillonnage associee a la demodulation differentiellement coherente.
US5388127A (en) * 1993-02-09 1995-02-07 Hitachi America, Ltd. Digital timing recovery circuit
US5572249A (en) * 1994-07-07 1996-11-05 Philips Electronics North America Corporation Method and apparatus for optimal NTSC rejection filtering and transmitter and receiver comprising same
US5565932A (en) * 1994-11-08 1996-10-15 Zenith Electronics Corp. AGC system with pilot using digital data reference
US5594506A (en) * 1995-09-26 1997-01-14 Samsung Electronics Co., Ltd. Line sync detector for digital television receiver

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7206358B2 (en) 2001-11-01 2007-04-17 Samsung Electronics Co., Ltd. Error recovery apparatus of digital broadcasting receiver to compensate a phase-error generated by a broadcasting signal transmitted through a multi-path channel
JP2010518689A (ja) * 2007-02-02 2010-05-27 トムソン ライセンシング Sn比が低いatsc信号を検知する装置および方法
US8238830B2 (en) 2007-02-02 2012-08-07 Thomson Licensing Apparatus and method for detecting free ATSE channels

Also Published As

Publication number Publication date
CN1058122C (zh) 2000-11-01
DE19680412B4 (de) 2005-03-03
GB2304476A (en) 1997-03-19
GB9626476D0 (en) 1997-02-05
CA2193817A1 (en) 1996-12-27
US5859671A (en) 1999-01-12
DE19680412T5 (de) 2004-10-07
WO1996042170A1 (en) 1996-12-27
CN1152386A (zh) 1997-06-18
CA2193817C (en) 2002-03-05
GB2304476B (en) 1999-09-29
JP3322677B2 (ja) 2002-09-09
KR0143115B1 (ko) 1998-07-15
KR970004743A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
JP3322677B2 (ja) シンボルタイミング復旧回路及び方法
KR100651049B1 (ko) Hdtv 수신기의 복조기를 위한 위상 에러 추정 방법
JP3432700B2 (ja) 自動利得調節回路及びその方法
EP0777885A2 (en) Method for enabling a user to fetch a specific information item from a set of information items, and a system for carrying out such a method
MXPA00010469A (es) Demodulador para un receptor de television de alta definicion.
US6198780B1 (en) Method and apparatus for symbol timing recovery of a vestigial sideband television signal
JPH08340359A (ja) ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路
KR100486269B1 (ko) 고 선명 텔레비전의 반송파 복구 장치 및 방법.
JP4690655B2 (ja) デジタルtv受信システムの復調回路及び復調方法
JP3419463B2 (ja) データセグメント同期信号発生装置及び方法
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
KR100327905B1 (ko) 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치
JP2003505948A (ja) 高精細度テレビジョン受信機内における搬送波捕捉を助けるための選択的利得調節
KR960000542B1 (ko) 디지탈 무선 통신 시스템에서 동기 신호를 이용한 프레임 타이밍신호 추출방법 및 시스템
KR100209647B1 (ko) 디지탈 데이타의 타이밍 복원시스템
KR100275703B1 (ko) 위상 추적 회로 및 위상 검출방법
JPH0767167B2 (ja) 波形等化器
KR20010074395A (ko) 타이밍 복원장치의 출력 오차 감소장치
KR100709125B1 (ko) 위상잡음이 낮은 적응형 주파수 위상 검출 장치 및 그 방법
JP3398537B2 (ja) クロック再生装置
KR100577199B1 (ko) Dtv 수신기에서의 반송파 복구 장치
KR20040080221A (ko) 하이브리드 타이밍 복원 장치
JPH04296172A (ja) ゴースト除去装置
KR20020069821A (ko) 타이밍 복원 장치 및 이를 적용한 디지털 티브이 수신기
JP2001285144A (ja) 自動等化回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080628

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090628

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees