KR20010074395A - 타이밍 복원장치의 출력 오차 감소장치 - Google Patents

타이밍 복원장치의 출력 오차 감소장치 Download PDF

Info

Publication number
KR20010074395A
KR20010074395A KR1020000003445A KR20000003445A KR20010074395A KR 20010074395 A KR20010074395 A KR 20010074395A KR 1020000003445 A KR1020000003445 A KR 1020000003445A KR 20000003445 A KR20000003445 A KR 20000003445A KR 20010074395 A KR20010074395 A KR 20010074395A
Authority
KR
South Korea
Prior art keywords
signal
segment
detector
digital
seg
Prior art date
Application number
KR1020000003445A
Other languages
English (en)
Other versions
KR100323675B1 (ko
Inventor
홍경철
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1020000003445A priority Critical patent/KR100323675B1/ko
Publication of KR20010074395A publication Critical patent/KR20010074395A/ko
Application granted granted Critical
Publication of KR100323675B1 publication Critical patent/KR100323675B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

다중 경로 채널에 의한 타이밍 복원장치의 출력 오차를 줄여 필드 동기 검출 성능의 저하를 방지하기 위한 타이밍 복원장치의 타이밍 오차 감소장치를 제공하기 위한 것으로서, 아날로그/디지털 변환부와 세그먼트 적분기를 구비한 타이밍 복원장치의 출력 오차 감소장치에 있어서, 상기 세그먼트 적분기에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 세그먼트 동기 검출신호를 매 세그먼트마다 출력하는 세그먼트 동기신호 검출부와, 상기 세그먼트 동기신호 검출부에서 출력된 세그먼트 동기 검출신호에 따라 상기 아날로그/디지털 변환기에서 변환된 디지털 복합 I채널신호를 등화하는 등화부를 포함하여 구성되며, 등화기를 부가하여 타이밍과 등화기가 서로 연계되어 동시에 동작시키므로써 다중 경로 채널에 의한 타이밍 복원장치의 출력 오차를 줄여 필드 동기 검출 성능의 저하를 방지할 수 있는 효과가 있다.

Description

타이밍 복원장치의 출력 오차 감소장치{apparatus for reducing output error of timing recovery device in digital TV}
본 발명은 디지털 티브이에 관한 것으로, 특히 타이밍 복원장치의 출력 오차 감소장치에 관한 것이다.
디지털 통신시스템에서 수신기는 수신된 아날로그신호를 적절한 순간에 표본을 위하여 디지털신호로 전환해 주어야 한다.
이때 표본을 취하는 적절한 순간을 결정하는 것을 타이밍 복원이라고 한다.
VSB(Vestigial Side Band) 디지털 티브이에서 사용하는 타이밍 복원방법은 동기신호를 이용한 타이밍 복원방법인데 이 방법은 랜덤 데이터를 이용하여 타이밍 복원을 하는 것이 아니고, 데이터 열중에 주기적으로 들어오는 세그먼트 동기신호를 검출한 후 이를 이용하여 타이밍 복원을 하게 된다.
이하, 종래 기술에 따른 디지털 티브이의 타이밍 복원장치에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도1은 종래 기술에 따른 타이밍 복원장치의 심볼 타이밍 복원하기 위한 도면으로, 수신되는 아날로그 복합 I채널신호를 샘플링 주파수에 따라 디지털 복합 I채널신호로 변환하는 아날로그/디지털 변환기(1)와, 상기 아날로그/디지털 변환기(1)에서 변환된 디지털 복합 I채널신호의 4심볼과 미리 세팅시켜 놓은 계수 4심볼을 대응되는 위치끼리 곱한 후 더하는 상관 필터(2)와, 상기 상관 필터(2)에서 출력된 신호를 1세그먼트 주기로 적분하는 세그먼트 적분기(3)와, 상기 세그먼트적분기(3)에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 플래그(flag) 신호인 SEG_SYNC신호를 하이(high)로 유지하고, 세그먼트 동기신호를 가리켜주는 SEG_LOCK신호를 매 세그먼트마다 출력하는 세그먼트 동기신호 검출기(4)와, 상기 세그먼트 동기신호 검출기(4)에서 검출된 SEG_SYNC신호와 SEG_LOCK신호에 따라 상기 아날로그/디지털 변환기(1)에서 변환된 디지털 복합 I채널신호로부터 위상을 검출하는 위상 검출기(5)와, 상기 위상 검출기(5)에서 검출된 위상에 따른 펄스폭변조(PWM)신호를 출력하는 루프 필터(6)와, 상기 루프 필터(6)에서 출력된 펄스폭변조(PWM)신호에 따라 전압을 제어하여 샘플링 주파수를 가변하는 전압 제어 발진기(7)로 구성된다.
도2는 도1의 세그먼트 동기신호 검출기의 상세 구성을 나타낸 도면이고, 도3은 도1의 상관 필터의 특성 곡선을 나타낸 도면이며, 도4는 도3의 상관 누적값에 의한 세그먼트 동기신호의 검출 파형을 나타낸 도면이고, 도5는 도1의 위상 검출기의 타이밍 에러 파형을 나타낸 도면이다.
도6은 종래 기술에 따른 타이밍 복원장치의 데이터 세그먼트 동기신호를 검출하기 위한 도면으로, 데이터 세그먼트 동기신호에 따라 약속된 필드 동기 데이터를 출력하는 제1 데이터 필드 동기신호 참조부(11)와, 상기 제1 데이터 필드 동기신호 참조부(11)에서 출력된 필드 동기 데이터와 아날로그 복합 I채널신호를 감산하는 제1 감산기(12)와, 상기 제1 감산기(12)에서 감산된 신호를 상기 데이터 세그먼트 동기신호에 따라 세그먼트별로 적분하는 제1 적분기(13)와, 상기 제1 적분기(13)에서 세그먼트별로 적분된 신호로부터 최소 에러 세그먼트를 검출하는제1 최소 에러 세그먼트 검출기(14)와, 상기 제1 최소 에러 세그먼트 검출기(14)에서 검출된 최소 에러 세그먼트가 소정 횟수에 도달하면 제1 데이터 필드 동기신호를 출력하는 제1 신뢰도 카운터(15)와, 상기 데이터 세그먼트 동기신호에 따라 약속된 필드 동기 데이터를 출력하는 제2 데이터 필드 동기신호 참조부(16)와, 상기 제2 데이터 필드 동기신호 참조부(16)에서 출력된 필드 동기 데이터와 아날로그 복합 I채널신호를 감산하는 제2 감산기(17)와, 상기 제2 감산기(17)에서 감산된 신호를 상기 데이터 세그먼트 동기신호에 따라 세그먼트별로 적분하는 제2 적분기(18)와, 상기 제2 적분기(18)에서 세그먼트별로 적분된 신호로부터 최소 에러 세그먼트를 검출하는 제2 최소 에러 세그먼트 검출기(19)와, 상기 제2 최소 에러 세그먼트 검출기(19)에서 검출된 최소 에러 세그먼트가 소정 횟수에 도달하면 제1 데이터 필드 동기신호를 출력하는 제2 신뢰도 카운터(20)로 구성된다.
이와 같이 구성된 종래 기술에 따른 디지털 티브이의 타이밍 복원장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 아날로그/디지털 변환기(1)는 수신되는 아날로그 복합 I채널신호를 자유 발진하는 샘플링 주파수에 따라 디지털 복합 I채널신호로 변환한 후 그 결과신호를 출력한다.
그러면 상관 필터(2)는 상기 아날로그/디지털 변환기(1)에서 변환된 디지털 복합 I채널신호의 4심볼과 미리 세팅시켜 놓은 계수 4심볼을 대응되는 위치끼리 곱한 후 더하여 그 결과신호를 출력한다.
즉 상관 필터(2)는 도2에 도시된 바와 같이, 상기 수신되는 아날로그 복합 I채널신호의 4심볼에 대해 동기부분 4심볼 {5, -5, -5, 5}와의 유사 정보를 수치로 계산한다.
여기서 상관 필터(2)는 매 심볼 입력마다 4개의 심볼값과 세그먼트 동기신호와 같은 패턴인 필터 계수 {1, -1, -1, 1}을 대응되는 위치끼리 곱해서 더함으로써 도3에 도시된 바와 같이 동기 부분에서 가장 큰 값이 나오게 된다.
그러나 데이터 열 중에서도 동기와 똑같은 패턴의 심볼이 나타날 수 있으므로 한 세그먼트에서만 계산한 결과를 보고 최대값의 위치가 동기 부분이라고 단정지을 수 없다. 이 상황은 잡음이 심한 채널의 경우 더욱 그러하다.
그것을 해소하기 위해 상기 상관 필터(2)의 출력은 832개의 탭으로 구성된 세그먼트 적분기(3)로 입력되어 1세그먼트 주기로 누적된다.
상기 세그먼트 적분기(3)는 한 세그먼트를 주기로 순환적으로 입력을 누적해 나간다.
이렇게 여러 세그먼트 동안 계속 상관값들을 누적해 나가다 보면 도4에 도시된 바와 같이 동기 구간에서의 상관값만이 일관성 있게 커진다.
물론 랜덤 데이터의 상관 누적값도 증가할 수 있으나 각 데이터 사이는 독립적이며 평균이 0인 확률 분포를 가지기 때문에 누적값은 작게 나타난다. 잡음에 의한 영향 또한 마찬가지이다.
이에 따라 세그먼트 동기신호 검출기(4)는 상기 세그먼트 적분기(3)에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 플래그(flag) 신호인 SEG_SYNC신호를 하이(high)로 유지하고, 세그먼트 동기신호를 가리켜주는 SEG_LOCK신호를 매 세그먼트마다 출력한다.
즉 세그먼트 동기신호 검출기(4)는 상기 세그먼트 적분기(3)의 세그먼트 동기 상관값을 충분히 누적하여 양의 값으로 최대가 되는 지점에 세그먼트 동기신호가 있다고 판단할 수 있다.
따라서 자유 발진하는 클럭에 의해 어긋난 지점에서 읽혀진 값들에 대한 상관값을 누적한 것이지만 여러 세그먼트 동안 상관값을 누적함으로써 이런 동기 검출방법은 유효하게 동작하게 되며 상기 세그먼트 동기신호 검출기(4)는 최종적으로 동기 검출이 완료되면 세그먼트 동기신호를 검출했다는 플래그(flag)신호인 SEG_LOCK신호가 하이(high)를 유지하고, 세그먼트 동기신호를 가리켜 주는 SEG_SYNC신호를 매 세그먼트마다 한 번씩 출력하게 된다.
상기 신호들은 타이밍 복원기(미도시)로 출력되어, SEG_LOCK신호는 타이밍 복원의 동작 여부를 결정짓고, SEG_LOCK신호는 세그먼트 동기신호의 위치를 가리켜주는 역할을 하게 된다.
그러면 위상 검출기(5)는 상기 세그먼트 동기신호 검출기(4)에서 검출된 SEG_SYNC신호와 SEG_LOCK신호에 따라 상기 아날로그/디지털 변환기(1)에서 변환된 디지털 복합 I채널신호로부터 위상을 검출한 후 그 결과신호를 출력한다.
여기서 상기 위상 검출기(5)는 동기 4심볼에 대해 위상 검출기의 역할을 하는 직교 필터(quadrature filter)로서, 상기 세그먼트 동기신호 검출기(4)에서 검출된 SEG_LOCK신호의 하이(high)에 따라 상기 아날로그/디지털 변환기(1)에서 변환된 디지털 복합 I채널신호로부터 도5에 도시된 바와 같은 위상을 검출한 후 상기SEG_SYNC신호에 따라 검출된 위상값을 출력한다.
즉 위상 검출기(5)는 상기 아날로그/디지털 변환기(1)에서 변환된 데이터가 정확히 {5, -5, -5, 5}인 경우는 0의 값을, 타이밍이 왼쪽으로 치우쳐져서 변환된 경우는 음의 값을, 그리고 오른쪽으로 치우쳐져 변환된 경우는 양의 값을 출력하게 된다.
이에 따라 루프 필터(6)는 상기 위상 검출기(5)에서 검출된 위상 오차에 따른 펄스폭변조(PWM)신호를 출력하며, 전압 제어 발진기(7)는 상기 루프 필터(6)에서 출력된 펄스폭변조(PWM)신호에 따라 전압을 제어하여 샘플링 주파수를 가변한 후 그 결과신호를 출력하여 상기 아날로그/디지털 변환기(1)의 샘플링 주파수를 제어하게 된다.
한편, 상기 세그먼트 동기가 검출되고 타이밍 복원이 끝나면 필드 동기 검출이 가능해진다.
즉 도6에 도시된 바와 같이, 제1 데이터 필드 동기신호 참조부(11)는 데이터 세그먼트 동기신호에 따라 약속된 필드 동기 데이터를 출력한다.
그러면 제1 감산기(12)는 상기 제1 데이터 필드 동기신호 참조부(11)에서 출력된 필드 동기 데이터와 아날로그 복합 I채널신호를 감산한 후 그 결과신호를 출력한다.
이에 따라 제1 적분기(13)는 상기 제1 감산기(12)에서 감산된 신호를 상기 데이터 세그먼트 동기신호에 따라 세그먼트별로 적분한 후 그 결과신호를 출력한다.
즉 제1 적분기(13)는 상기 제1 감산기(12)에서 세그먼트 동기신호가 들어오는 세그먼트 주기마다 약속된 필드 동기 데이터와 입력되는 데이터의 차를 누적한 후 그 결과신호를 출력한다.
그러면 제1 최소 에러 세그먼트 검출기(14)는 상기 제1 적분기(13)에서 세그먼트별로 적분된 신호로부터 최소 에러 세그먼트를 검출한 후 그 결과신호를 출력한다.
즉 제1 최소 에러 세그먼트 검출기(14)는 상기 제1 적분기(13)에서 세그먼트별로 적분된 신호가 기 설정된 레벨 이하면 이를 필드 동기신호로 간주한 후 그 결과신호를 출력한다.
이에 따라 제1 신뢰도 카운터(15)는 상기 제1 최소 에러 세그먼트 검출기(14)에서 검출된 최소 에러 세그먼트가 소정 횟수에 도달하면 제1 데이터 필드 동기신호를 출력한다.
즉, 제1 신뢰도 카운터(15)는 상기 제1 최소 에러 세그먼트 검출기(14)에서 필드 동기신호로 간주되는 횟수를 카운트하여 기 설정된 횟수에 다다르면 필드 동기 검출신호로 제1 데이터 필드 동기신호를 출력한다.
또한, 제2 데이터 필드 동기신호 참조부(16)는 상기 데이터 세그먼트 동기신호에 따라 약속된 필드 동기 데이터를 출력한다.
그러면 제2 감산기(17)는 상기 제2 데이터 필드 동기신호 참조부(16)에서 출력된 필드 동기 데이터와 아날로그 복합 I채널신호를 감산한 후 그 결과신호를 출력한다.
이에 따라 제2 적분기(18)는 상기 제2 감산기(17)에서 감산된 신호를 상기 데이터 세그먼트 동기신호에 따라 세그먼트별로 적분한 후 그 결과신호를 출력한다.
즉 제2 적분기(18)는 상기 제2 감산기(17)에서 세그먼트 동기신호가 들어오는 세그먼트 주기마다 약속된 필드 동기 데이터와 입력되는 데이터의 차를 누적한 후 그 결과신호를 출력한다.
그러면 제2 최소 에러 세그먼트 검출기(19)는 상기 제2 적분기(18)에서 세그먼트별로 적분된 신호로부터 최소 에러 세그먼트를 검출한 후 그 결과신호를 출력한다.
즉 제2 최소 에러 세그먼트 검출기(19)는 상기 제2 적분기(18)에서 세그먼트별로 적분된 신호가 기 설정된 레벨 이하면 이를 필드 동기신호로 간주한 후 그 결과신호를 출력한다.
이에 따라 제2 신뢰도 카운터(20)는 상기 제2 최소 에러 세그먼트 검출기(19)에서 검출된 최소 에러 세그먼트가 소정 횟수에 도달하면 제1 데이터 필드 동기신호를 출력한다.
즉, 제2 신뢰도 카운터(20)는 상기 제2 최소 에러 세그먼트 검출기(19)에서 필드 동기신호로 간주되는 횟수를 카운트하여 기 설정된 횟수에 다다르면 필드 동기 검출신호로 제1 데이터 필드 동기신호를 출력한다.
그러나 종래 기술에 따른 디지털 티브이의 타이밍 복원장치는 디지털 티브이 방송에서 다중 경로 채널이 존재할 경우 이 영향으로 타이밍 복원장치의 출력 오차가 증가하게 되는 문제점이 있다.
따라서 본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, 다중 경로 채널에 의한 타이밍 복원장치의 출력 오차를 줄여 필드 동기 검출 성능의 저하를 방지하기 위한 타이밍 복원장치의 출력 오차 감소장치를 제공하는데 그 목적이 있다.
도1은 종래 기술에 따른 타이밍 복원장치의 심볼 타이밍 복원하기 위한 도면
도2는 도1의 세그먼트 동기신호 검출기의 상세 구성을 나타낸 도면
도3은 도1의 상관 필터의 특성 곡선을 나타낸 도면
도4는 도3의 상관 누적값에 의한 세그먼트 동기신호의 검출 파형을 나타낸 도면
도5는 도1의 위상 검출기의 타이밍 에러 파형을 나타낸 도면
도6은 종래 기술에 따른 타이밍 복원장치의 데이터 세그먼트 동기신호를 검출하기 위한 도면
도7은 본 발명에 따른 타이밍 복원장치의 출력 오차 감소장치를 나타낸 도면
도8a 내지 도8c는 도7의 각 부 파형을 나타낸 도면
도면의 주요부분에 대한 부호의 설명
101 : 아날로그/디지털 변환기 102 : 등화부
103 : 상관 필터 104 : 세그먼트 적분기
105 : 세그먼트 동기신호 검출기 106 : 위상 검출기
107 : 루프 필터 108 : 전압 제어 발진기
상기와 같은 목적을 달성하기 위한 본 발명에 따른 타이밍 복원장치의 출력 오차 감소장치의 특징은, 아날로그/디지털 변환부와 세그먼트 적분기를 구비한 타이밍 복원장치의 출력 오차 감소장치에 있어서, 상기 세그먼트 적분기에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 세그먼트 동기 검출신호를 매 세그먼트마다 출력하는 세그먼트 동기신호 검출부와, 상기 세그먼트 동기신호 검출부에서 출력된 세그먼트 동기 검출신호에 따라 상기 아날로그/디지털 변환기에서 변환된 디지털 복합 I채널신호를 등화하는 등화부를 포함하여 구성된 것을 특징으로 하는데 있다.
상기 등화부는 초기 상태에서는 세그먼트 동기 검출신호가 없으므로 상기 아날로그/디지털 변환기에서 변환된 디지털 복합 I채널신호를 바이패스(bypass)하는 것을 다른 특징으로 하는데 있다.
상기 세그먼트 동기 검출신호는 타이밍 복원의 동작 여부를 결정짓는 SEG_LOCK신호와 세그먼트 동기신호의 위치를 가리켜주는 SEG_LOCK신호임을 또다른 특징으로 하는데 있다.
상기 등화부는 상기 아날로그/디지털 변환기에서 출력된 디지털 복합 I채널신호를 상기 세그먼트 동기신호 검출부에서 출력된 SEG_LOCK신호가 하이(high)인 구간동안 SEG_SYNC신호에 따라 {5, -5, -5, 5}인 신호를 만들어 오차신호를 구하여 등화한 후 그 결과신호를 출력하는 것을 또다른 특징으로 하는데 있다.
상기 등화부는 나머지 구간에서는 송신신호를 알 수 없으므로 동기 구간에서만 탭 계수 갱신을 허용하도록 하는 것을 또다른 특징으로 하는데 있다.
본 발명은 선형 등화기를 부가하여 타이밍과 등화기가 서로 연계되어 동시에 동작시키므로써 다중 경로 채널에 의한 타이밍 복원장치의 출력 오차를 줄여 필드 동기 검출 성능의 저하를 방지할 수 있다.
본 발명의 다른 목적, 특징 및 잇점들은 첨부한 도면을 참조한 실시예들의 상세한 설명을 통해 명백해질 것이다.
이하, 본 발명에 따른 타이밍 복원장치의 출력 오차 감소장치의 바람직한 실시예에 대하여 첨부한 도면을 참조하여 설명하면 다음과 같다.
도7은 본 발명에 따른 타이밍 복원장치의 출력 오차 감소장치를 나타낸 도면으로, 수신되는 아날로그 복합 I채널신호를 샘플링 주파수에 따라 디지털 복합 I채널신호로 변환하는 아날로그/디지털 변환기(101)와, 상기 아날로그/디지털 변환기(101)에서 변환된 디지털 복합 I채널신호를 세그먼트 동기 검출신호에 따라등화하는 등화부(102)와, 상기 등화부(102)에서 등화된 디지털 복합 I채널신호의 4심볼과 미리 세팅시켜 놓은 계수 4심볼을 대응되는 위치끼리 곱한 후 더하는 상관 필터(103)와, 상기 상관 필터(103)에서 출력된 신호를 1세그먼트 주기로 적분하는 세그먼트 적분기(104)와, 상기 세그먼트 적분기(104)에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 플래그(flag) 신호인 SEG_SYNC신호를 하이(high)로 유지하고, 세그먼트 동기신호를 가리켜주는 SEG_LOCK신호를 매 세그먼트마다 출력하는 세그먼트 동기신호 검출기(105)와, 상기 세그먼트 동기신호 검출기(105)에서 검출된 SEG_SYNC신호와 SEG_LOCK신호에 따라 상기 아날로그/디지털 변환기(101)에서 변환된 디지털 복합 I채널신호로부터 위상을 검출하는 위상 검출기(106)와, 상기 위상 검출기(106)에서 검출된 위상에 따른 펄스폭변조(PWM)신호를 출력하는 루프 필터(107)와, 상기 루프 필터(107)에서 출력된 펄스폭변조(PWM)신호에 따라 전압을 제어하여 샘플링 주파수를 가변하는 전압 제어 발진기(108)로 구성되며, 여기에 도시된 것에 의해서 본 발명이 제한되지는 않는다.
도8a 내지 도8c는 도7의 각 부 파형을 나타낸 도면이다.
이와 같이 구성된 본 발명에 따른 타이밍 복원장치의 출력 오차 감소장치의 동작을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
먼저, 아날로그/디지털 변환기(101)는 수신되는 아날로그 복합 I채널신호를 샘플링 주파수에 따라 디지털 복합 I채널신호로 변환한 후 그 결과신호를 출력한다.
그러면 등화부(102)는 상기 아날로그/디지털 변환기(101)에서 변환된 디지털 복합 I채널신호를 세그먼트 동기 검출신호에 따라 등화한 후 그 결과신호를 프레임 동기신호 검출기(미도시) 및 상관 필터(103)로 출력한다.
즉 등화부(102)는 초기 상태에서는 세그먼트 동기 검출신호가 없으므로 상기 아날로그/디지털 변환기(101)에서 변환된 디지털 복합 I채널신호를 바이패스(bypass)한다.
이어 상관 필터(103)는 상기 등화부(102)에서 등화된 디지털 복합 I채널신호의 4심볼과 미리 세팅시켜 놓은 계수 4심볼을 대응되는 위치끼리 곱한 후 더하여 그 결과신호를 출력한다.
그러면 세그먼트 적분기(104)는 상기 상관 필터(103)에서 출력된 신호를 1세그먼트 주기로 적분한 후 그 결과신호를 출력한다.
이에 따라 세그먼트 동기신호 검출기(105)는 상기 세그먼트 적분기(104)에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 플래그(flag) 신호인 SEG_SYNC신호를 하이(high)로 유지하고, 세그먼트 동기신호를 가리켜주는 SEG_LOCK신호를 세그먼트 동기 검출신호로 매 세그먼트마다 타이밍 복원기(미도시), 등화기(102), 위상 검출기(106)로 출력한다.
그러면 등화부(102)는 상기 아날로그/디지털 변환기(101)에서 출력된 디지털 복합 I채널신호를 상기 세그먼트 동기신호 검출부(105)에서 출력된 SEG_SYNC신호와 SEG_LOCK신호에 따라 등화한 후 그 결과신호를 프레임 동기신호 검출기(미도시) 및 상관 필터(103)로 출력한다.
즉 등화부(102)는 상기 아날로그/디지털 변환기(101)에서 출력된 디지털 복합 I채널신호를 상기 세그먼트 동기신호 검출부(105)에서 출력된 SEG_LOCK신호가 하이(high)인 구간동안 도8a에 도시된 바와 같은 SEG_SYNC신호에 따라 도8b에 도시된 바와 같은 {5, -5, -5, 5}인 신호를 만들어 오차신호를 구하여 등화한 후 그 결과신호를 프레임 동기신호 검출기(미도시) 및 상관 필터(103)로 출력한다.
그리고 등화부(102)는 나머지 구간에서는 송신신호를 알 수 없으므로 도8c에 도시된 바와 같이 동기 구간에서만 탭 계수 갱신을 허용하도록 해야 한다.
말하자면 등화부(102)는 상기 아날로그/디지털 변환기(101)에서 변환된 디지털 복합 I채널신호의 데이터를 동기구간 동안에 세그먼트 동기신호 {5, -5, -5, 5}와 평균 제곱 오차가 작아지도록 탭 계수를 갱신하게 된다.
이렇게 갱신된 탭 계수를 갖는 필터를 통과한 데이터들은 원래 송신된 신호와의 평균제곱오차(MSE)가 줄어들게 되는데 이것은 입력되는 신호가 동기구간에서 동기신호인 {5, -5, -5, 5}와 가까워짐을 의미하여 결과 등화부(102)에서 위상오차가 보상되고 있음을 의미하게 된다.
이후 상기 등화부(102)에서 등화된 신호에 따라 상관 필터(103)와, 세그먼트 적분기(104) 및 세그먼트 동기신호 검출부(105)는 상기의 과정을 반복 수행한다.
그리고 타이밍 복원기는 상기 세그먼트 동기신호 검출부(105)에서 검출된 세그먼트 동기 검출신호에 따라 타이밍을 복원하게 된다.
아울러 위상 검출기(106)는 상기 세그먼트 동기신호 검출기(105)에서 검출된 SEG_SYNC신호와 SEG_LOCK신호에 따라 상기 아날로그/디지털 변환기(101)에서 변환된 디지털 복합 I채널신호로부터 위상을 검출한 후 그 결과신호를 출력한다.
그러면 루프 필터(107)는 상기 위상 검출기(106)에서 검출된 위상에 따른 펄스폭변조(PWM)신호를 출력한다.
이에 따라 전압 제어 발진기(108)는 상기 루프 필터(107)에서 출력된 펄스폭변조(PWM)신호에 따라 전압을 제어하여 샘플링 주파수를 가변한 후 그 결과신호를 상기 아날로그/디지털 변환기(101)로 출력하여 상기의 과정을 반복수행하게 된다.
이러한 과정을 통해 동기 구간의 4개의 심볼 기간중 첫 번째 심볼 기간은 상기 등화부(102)와, 위상 검출기(106)와 루프 필터(107), 및 전압 제어 발진기(108)로 구성된 DPLL을 모두 거치면서 타이밍 보정이 이루어지지만 나머지 3개의 심볼 기간동안은 DPLL은 동작하지 않고 상기 등화부(102)만 동작하여 타이밍 보정이 이루어진다.
이것은 등화부(102)에서는 동기 심볼 구간의 4심볼에 대해 각각 오차신호를 구해 사용할 수 있으나 DPLL의 위상 검출기(106)인 직교 필터에서는 위상 검출을 하기 위해 필요한 상관값을 동기신호 4심볼 전체에 대해 한번만 구할 수 잇기 때문이다.
이처럼 타이밍 위상 오차는 등화부(102)를 거치면서는 선형적인 보상에 의해서 어느 정보 이루어지고, DPLL을 거치면서는 샘플링 위치를 변환시키면서 보상이 이루어지게 된다.
이런 과정에서 입력 신호에 고스트가 존재한다면 등화부(102)를 통과하면서 고프트는 줄어들게 된다.
즉 등화부(102)는 동기 구간동안 MSE가 줄어드는 방향으로 탭 계수를 갱신해서 필터에 의한 선형적인 보상을 하는데, 고스트의 영항으로 동기신호가 왜곡되어 있으면 이 왜곡된 동기신호를 원래의 동기신호에 가깝도록 탭 계수를 갱신하게 되고, 고스트가 있는 신호가 이렇게 갱신된 탭 계수를 갖는 필터를 통과하면서 보상되어 고스트에 의한 오차가 줄어들게 된다.
결국 등화부(102)s는 타이밍 위상 오차를 보상하는 동시에 고스트에 의해 발생하는 타이밍 복원 출력 오차를 타이밍 복원 단계에서 줄여주는 역할을 하게 된다.
이상에서 설명한 바와 같이 본 발명에 따른 타이밍 복원장치의 출력 오차 감소장치는 등화기를 부가하여 타이밍과 등화기가 서로 연계되어 동시에 동작시키므로써 다중 경로 채널에 의한 타이밍 복원장치의 출력 오차를 줄여 필드 동기 검출 성능의 저하를 방지할 수 있는 효과가 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 실시예에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의하여 정해져야 한다.

Claims (5)

  1. 아날로그/디지털 변환부와 세그먼트 적분기를 구비한 타이밍 복원장치의 출력 오차 감소장치에 있어서,
    상기 세그먼트 적분기에서 적분된 값이 최대가 되는 지점을 세그먼트 동기신호로 검출한 후 세그먼트 동기신호를 검출했다는 세그먼트 동기 검출신호를 매 세그먼트마다 출력하는 세그먼트 동기신호 검출부와;
    상기 세그먼트 동기신호 검출부에서 출력된 세그먼트 동기 검출신호에 따라 상기 아날로그/디지털 변환기에서 변환된 디지털 복합 I채널신호를 등화하는 등화부를 포함하여 구성된 것을 특징으로 하는 타이밍 복원장치의 출력 오차 감소장치.
  2. 제1항에 있어서,
    상기 등화부는
    초기 상태에서는 세그먼트 동기신호가 없으므로 상기 아날로그/디지털 변환기에서 변환된 디지털 복합 I채널신호를 바이패스(bypass)하는 것을 특징으로 하는 타이밍 복원장치의 출력 오차 감소장치.
  3. 제1항에 있어서,
    상기 세그먼트 동기 검출신호는
    타이밍 복원의 동작 여부를 결정짓는 SEG_LOCK신호와 세그먼트 동기신호의위치를 가리켜주는 SEG_LOCK신호임을 특징으로 하는 타이밍 복원장치의 출력 오차 감소장치.
  4. 제1항에 있어서,
    상기 등화부는
    상기 아날로그/디지털 변환기에서 출력된 디지털 복합 I채널신호를 상기 세그먼트 동기신호 검출부에서 출력된 SEG_LOCK신호가 하이(high)인 구간동안 SEG_SYNC신호에 따라 {5, -5, -5, 5}인 신호를 만들어 오차신호를 구하여 등화한 후 그 결과신호를 출력하는 것을 특징으로 하는 타이밍 복원장치의 출력 오차 감소장치.
  5. 제1항에 있어서,
    상기 등화부는
    나머지 구간에서는 송신신호를 알 수 없으므로 동기 구간에서만 탭 계수 갱신을 허용하도록 하는 것을 특징으로 하는 타이밍 복원장치의 출력 오차 감소장치.
KR1020000003445A 2000-01-25 2000-01-25 타이밍 복원장치의 출력 오차 감소장치 KR100323675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000003445A KR100323675B1 (ko) 2000-01-25 2000-01-25 타이밍 복원장치의 출력 오차 감소장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000003445A KR100323675B1 (ko) 2000-01-25 2000-01-25 타이밍 복원장치의 출력 오차 감소장치

Publications (2)

Publication Number Publication Date
KR20010074395A true KR20010074395A (ko) 2001-08-04
KR100323675B1 KR100323675B1 (ko) 2002-02-07

Family

ID=19641241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000003445A KR100323675B1 (ko) 2000-01-25 2000-01-25 타이밍 복원장치의 출력 오차 감소장치

Country Status (1)

Country Link
KR (1) KR100323675B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859876B1 (ko) * 2002-05-28 2008-09-24 삼성전자주식회사 세그먼트동기정보를 이용하여 등화를 수행할 수 있는ｖｓｂ수신기의 등화기

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100859876B1 (ko) * 2002-05-28 2008-09-24 삼성전자주식회사 세그먼트동기정보를 이용하여 등화를 수행할 수 있는ｖｓｂ수신기의 등화기

Also Published As

Publication number Publication date
KR100323675B1 (ko) 2002-02-07

Similar Documents

Publication Publication Date Title
US5859671A (en) Symbol timing recovery circuit and method
US5757857A (en) High speed self-adjusting clock recovery circuit with frequency detection
KR100812554B1 (ko) 디지탈 신호 처리기용의 타이밍 복원 회로망
MXPA00010469A (es) Demodulador para un receptor de television de alta definicion.
KR20010021059A (ko) 디지탈 기호 타이밍 복구 네트워크를 구비하여데이타스트림을 처리하는 장치 및 그 방법
KR100609941B1 (ko) 결정 지향 위상 검출기
KR100337097B1 (ko) 타이밍수단을포함하는전송시스템및수신기
KR100351144B1 (ko) 디지털 티브이의 타이밍 복구장치 및 방법
US20020131536A1 (en) Method and apparatus for timing recovery in signal combiner
KR101019481B1 (ko) 타이밍 복구 장치 및 방법
KR100323675B1 (ko) 타이밍 복원장치의 출력 오차 감소장치
KR100613602B1 (ko) Ｖｓｂ 수신기에 적용되는 심벌 타이밍 복원 장치 및 그방법
KR100407975B1 (ko) 반송파 복구 장치
KR100896275B1 (ko) 반송파 복구 장치 및 방법
KR100327905B1 (ko) 보간 필터를 사용한 타이밍 복원 병렬 처리 방법 및 그 장치
KR20040046168A (ko) 다중레벨 변조 기법을 위한 타이밍 동기루프 제어 장치를이용한 심볼 타이밍 동기 장치 및 그 방법
US20040047410A1 (en) Method and apparatus for compensating for phase error of digital signal
KR100343689B1 (ko) 심볼 동기화 장치
JP3082757B2 (ja) ガードインターバル相関器及びその相関取得方法
KR100209609B1 (ko) 디지탈 브이에스비 복조장치
KR100279618B1 (ko) 고선명티브이의 타이밍 복원기 및 이를 이용한 동기화장치
KR0155935B1 (ko) 위상 지터 트래커를 갖는 캐리어 복구 방법 및 장치
JP2901646B2 (ja) 波形等化器
KR0139173B1 (ko) 양자화손실 감소를 위한 블라인드등화장치 및 등화계수계산방법
JPH0767167B2 (ja) 波形等化器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091230

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee