JPH09503887A - 静電放電保護回路 - Google Patents
静電放電保護回路Info
- Publication number
- JPH09503887A JPH09503887A JP7511771A JP51177195A JPH09503887A JP H09503887 A JPH09503887 A JP H09503887A JP 7511771 A JP7511771 A JP 7511771A JP 51177195 A JP51177195 A JP 51177195A JP H09503887 A JPH09503887 A JP H09503887A
- Authority
- JP
- Japan
- Prior art keywords
- region
- coupled
- scr
- supply potential
- type well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000015556 catabolic process Effects 0.000 claims abstract description 26
- 239000000872 buffer Substances 0.000 claims abstract description 24
- 230000001960 triggered effect Effects 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 230000002441 reversible effect Effects 0.000 claims abstract description 6
- 230000001066 destructive effect Effects 0.000 claims abstract description 3
- 230000008878 coupling Effects 0.000 claims description 9
- 238000010168 coupling process Methods 0.000 claims description 9
- 238000005859 coupling reaction Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 abstract description 14
- 238000009792 diffusion process Methods 0.000 description 30
- 238000000034 method Methods 0.000 description 28
- 239000003990 capacitor Substances 0.000 description 12
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 230000006378 damage Effects 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000007246 mechanism Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 210000001503 joint Anatomy 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 241000656145 Thyrsites atun Species 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 208000033999 Device damage Diseases 0.000 description 1
- 244000307700 Fragaria vesca Species 0.000 description 1
- 235000016623 Fragaria vesca Nutrition 0.000 description 1
- 235000011363 Fragaria x ananassa Nutrition 0.000 description 1
- 241000557769 Iodes Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000006854 communication Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000001363 water suppression through gradient tailored excitation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
- H01L27/0262—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements including a PNP transistor and a NPN transistor, wherein each of said transistors has its base coupled to the collector of the other transistor, e.g. silicon controlled rectifier [SCR] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
集積回路(IC)を静電放電(ESD)から保護する装置は、集積回路の内部供給電位(Vcc,Vss)間に結合された自己トリガシリコン制御整流器(STSCR)を含む。STSCRは、その電流対電圧特性の中で、ESD事象の間に所定の電圧でトリガされるスナップバックを示す。チップキャパシタンスの両側で大きな電圧が増すにつれて、ICの内部接合部を破壊逆ブレークダウンから保護するために十分に低い電位で、SCR(30)の所定の電圧がトリガされる。STSCRは、p型基板の中に配置されたn型ウェルを含むpnpn半導体構造から構成されている。第1のn+領域(62)とp型領域(64)は共にn型ウェル(60)の中に配置されている。n+領域とp型領域は互いに離間されると共に、電気的に接続されて、SCRの陽極を形成する。ESD保護装置は周辺給電線路と内部給電線路との間のダイオードクランプ(26,27)と、抵抗を分散させて、感度の高い出力バッファ回路をさらに保護する新規なウェル抵抗器とをさらに含む。
Description
【発明の詳細な説明】
静電放電保護回路発明の分野
本発明は、静電放電保護回路の分野に関する。さらに特定すれば、本発明は、
集積回路の入力デバイス及び出力デバイスを保護する静電放電装置に関する。発明の背景
集積回路において、静電荷の蓄積に起因してきわめて高い電圧(たとえば、1
0000ボルト以上)が発生するおそれがあることは長年にわたって知られてい
る。静電放電(ESD)は、静電荷の蓄積の結果として集積回路の入力ノードと
出力ノードで高エネルギーの電流放出を発生させる現象を指す。静電放電は集積
回路全体を機能不全にするか又は破壊するおそれがあるので、半導体デバイスに
とっては重大な問題である。大半の場合、ESD事象は入力トランジスタ又は出
力トランジスタの接合部にまたがって起こるため、回路設計に際しては、これま
で、それらの感度の高い回路素子について適切な保護メカニズムを開発すること
に力を注いできた。理想的には、ESD保護デバイスはICの任意の2本のピン
の間で、破壊を生じないような方法できわめて大きな電位を放電できるべきであ
る。
従来の技法は、ESD保護を実行するために、「スナップバック」として一般
に知られている現象に大きく依存していた。この方式に伴う難題は、接合部のブ
レークダウンとバイポーラスナップバック現象が全く一様でなく、また、導通時
に正の温度係数を有することである。その結果、電流の導通はきわめて局限され
てしまうので、それらのデバイスは本質的に弱く、局所的な接合部損傷を受けや
すい。電流導通が局限されるために、デバイスの規模の可能性も問題である。さ
らに、これらの技法においてデバイスのサイズを大きくしても、必ずしもESD
性能は向上しない。
スナップバックを受けたデバイスが致命的な損傷を受けることなく高いエネル
ギーレベルに耐えられれば、スナップバック現象は実際にはESD保護のための
価値あるツールになりうる。スナップバック現象は、電流と電圧の推移を電圧ク
ランプの方式で制御するために接合部ブレークダウンを使用することを表わして
いる。スナップバック装置は、電圧を感度の高いゲート誘電体を十分に保護しう
る低いレベルに保持するように設計されている。1例として、初期の技法におい
ては、拡散層の中で抵抗を分散させることにより、nチャネルデバイスを致命的
な損傷から保護していた。言いかえれば、金属−ドレイン間拡散部接点をゲート
縁部から数ミクロン離間させることによって、ドレイン拡散部はスナップバック
回路に大きな抵抗を導入していた。この分散拡散部抵抗は電流クラウディングに
対する負のフィードバックを与え、それにより、電流導通の均一性を増し、ES
D性能をより許容しうるレベルまで向上させていた。
この方式に伴う問題は、最進の半導体プロセスの多くがチタン又はチタン合金
(たとえば、サリシン化チタン)で被覆した拡散部を利用しているという点であ
る。チタンなどの金属を拡散領域上に合金化すると、分散抵抗が少なくとも1桁
は減少するという効果が生じる。最終的には、スナップバック作用がESD保護
の役に立たなくなるという結果をもたらす。
ESD回路を設計するときのもう1つの難題は、苛酷な性能条件に適合しなけ
ればならないということである。たとえば、ESD堅牢性を測定するための主な
工業規格の1つであるM1L−STD−883C method 3015.7
Notice8は、考えうるあらゆるピンと電源の組合わせに対してESD「ザ
ッピング」を要求する。これまで、ESD保護回路で、適切な雑音余裕度を維持
しつつそれらの厳しい軍用規格性能に適合させるのは困難であった。
従って、必要とされているのは、製品の設計性能に対する要求の増加に対応す
ることができる堅牢な静電保護回路である。以下の説明からわかるように、本発
明は、雑音余裕限界を維持しつつ工業用性能の目標を越えるESD保護回路を提
供する。加えて、本発明は、チタン又はチタン合金で被覆された拡散部を利用す
るものを含めて、多種多様な半導体プロセスで利用しうる本質的に一様な電流導
通プロセスを提供する。発明の概要
本発明は、集積回路(IC)を静電放電(ESD)から保護する装置に関する
。
本発明の基本構成は、種々の異なる回路保護条件に対して実現可能である。たと
えば、一実施例においては、入力バッファのみをESD事象から保護するために
本発明を使用することができる。別の実施例では、集積回路の出力バッファを保
護することができ、さらに別の実施例においては、外部信号として入力を受信す
ることと出力を供給することの双方が可能である集積回路の端子を保護するため
に、本発明のESD保護回路を利用できる。
いずれの場合にも、本発明は、重要な1つの特徴として、集積回路の内部供給
電位間に結合されるのが好ましい自己トリガシリコン制御整流器を含む。たとえ
ば、本発明によるSCRの陽極は第1の供給電位に結合し、陰極は第2の内部供
給電位に結合している。SCRは、その電流対電圧特性の中で、ESD事象の間
に所定の電圧でトリガされるスナップバックを示す。チップキャパシタンスの両
側で大きな電圧が蓄積する間、SCRの所定の電圧は、ICの内部接合部を破壊
逆ブレークダウンから保護するために十分に低い電位でトリガされる。SCRは
、トリガした時点で、第1の供給電位と第2の供給電位との間に抵抗の小さい経
路を形成する。
一実施態様においては、SCRは、p型基板の中に配置されたn型ウェルを含
むpnpn半導体構造から構成されている。第1のn+領域とp型領域は共にn
型ウェルの中に配置されている。n+領域とp型領域は互いに離間し且つ電気的
に接続されて、SCRの陽極を形成する。第2のn+領域も含まれている。図面の簡単な説明
本発明は、以下の詳細な説明及び添付の図面からさらに十分に理解されるであ
ろう。しかしながら、図面は図示されている特定の実施例に本発明を限定するも
のとみなされるべきではなく、説明と理解のみを目的としている。たとえば、図
面に示されている層の相対的な厚さが実際の厚さを表わすものとして解釈すべき
ではない。
図1は、M1L−STD883C,Method 3015.7,Notic
e8による静電放電試験回路を示す。
図2は、本発明の静電放電保護回路の概略回路図である。
図3は、典型的な入力専用ピンに関してESD保護を実行する本発明の別の実
施例の概略回路図である。
図4は、Vssに関する正の静電放電の間の本発明の回路を通る電流経路を示
す。
図5は、周辺Vssに関する負の静電放電の間の本発明の回路を通る電流経路
を示す。
図6は、別個の内部電源に対する特殊なESD保護回路を示す。
図7は、本発明の一実施例に取り入れられているN型ウェル抵抗器の横断面図
である。
図8は、本発明によるESD保護回路で利用される自己トリガシリコン制御整
流器の横断面図である。
図9は、図8に示す自己トリガシリコン制御整流器の概略回路図である。
図10は、本発明の一実施例で利用されるダイオード電源クランプの横断面図
を示す概念図である。詳細な説明
MOS集積回路、CMOS集積回路、バイポーラ集積回路及びBiCMOS集
積回路において使用するための堅牢な静電放電(ESD)保護回路を説明する。
以下の説明中、本発明を完全に理解させるために、回路構成、導電型、電流、電
圧などの数多くの特定の詳細な事項を記載する。しかしながら、本発明を実施す
る際にそれらの特定の詳細な事項が必要ない場合もあることは当業者には自明で
あろう。他の場合には、本発明を無用にわかりにくくしないために、周知の回路
素子や構造を特に詳細には説明しなかった。
図1は、M1L−STD−883C Method 3015.7,Noti
ce8に適合すべく使用される人体モデル(Human Body Model
、HBM)パルス試験を示す。この試験によれば、装置12は抵抗器R1,R2と
、スイッチS1と、コンデンサC1とから構成される回路網を介して調整高圧電源
11に結合している。放電パルス、すなわち、「zap」はコンデンサC1によ
り発生されるが、このコンデンサC1は100ピコファラドのキャパシタンスを
有
し、抵抗器R1を介して数千ボルトまで充電される。抵抗器R1は1Mohmから
10Mohmの値を有する。
試験を実施するときには、まず、コンデンサC1を抵抗器R1を介して適切に充
電し、次に、コンデンサC1が抵抗器R2を介して装置12に結合するようにリレ
ーS1を切替える。次に、コンデンサC1の電位を抵抗器R2(1.5Kohm)
を介して試験すべきピンへ放電する。M1L−STDでは、考えうる全ての放電
の組合わせに対してザップを正で3度、負で3度供給することが要求される。そ
れらの組合わせは次の通りである。
1.接地されたそれぞれ別個の電源に関する全ての信号ピン。
2.接地された別個の電源を有する、互いに関する全ての電源ピン。
3.接地されている他の全ての信号ピンに関する全ての信号ピン。
次に図2を参照すると、本発明のESD保護回路の概略回路図が示されている
。最も一般的な場合、図2の回路は入出力(I/O)バッファでESD保護を実
行するために利用され、分離したVcc電源とVss電源を利用する。分離した
電源は、内部回路にではなく周辺用の電源を示すVccp及びVsspとして表
わされている。図2の回路は、保護すべき集積回路を形成しているのと同じシリ
コン基板に形成されると有利であることを理解すべきである。従って、本発明に
よるESD保護回路は通常の集積回路製造工程の一部として容易に製造される。
典型的な入出力ピンを保護する場合に使用される重要な回路素子を以下にさら
に詳細に説明する。それらの回路素子は個別のデバイスと、寄生構造との組合わ
せから構成されている。
図2のESD保護回路に関して第1に注意すべきことの1つは、回路が分離し
た電源を採用していることである。たとえば、周辺用電源Vccp及びVssp
はノード44と、ノード45とにそれぞれ結合し、内部電源Vcc及びVssは
ノード33と、ノード34とにそれぞれ結合している。周辺用電源の各々はダイ
オードクランプを介して対応する内部電源に結合している。たとえば、ダイオー
ド26はノード44をノード43に接続し、ダイオード27はノード45をノー
ド34に接続している。尚、通常はICの出力回路の一部を形成するバッファ回
路が図2においてはPMOSトランジスタ42と、NMOSトランジスタ41と
の組合わせによって示されていることに注意する。トランジスタ41及び42は
ノード45と、ノード44との間に直列に結合している。
本発明の主要な特徴は、入出力バッファ回路が周辺用電源に結合しているとい
うことであるのは、当業者には理解されるであろう。これは、入出力装置により
発生される雑音がICの内部電源経路から全て有効に隔離されることを意味して
いる。ダイオードクランプ26及び27は、雑音を含む周辺用電源線路と内部電
源との分離を維持する。さらに、ダイオードクランプメカニズムは、チップの周
辺電源とコア電源との間の経路のインピーダンスをできる限り小さくする。ダイ
オード26及び27は、それら2つの電源の間で望まれる雑音分離のレベルに応
じて、1つのダイオードであっても良く、2つの直列のダイオードを含んでいて
も良い。1例として、VccpとVccとの間で少なくとも2.0ボルトの雑音
分離を実行することが望まれる場合には、ダイオード26は直列に結合した少な
くとも4つのダイオードから構成されているべきである。
図10は、直列に結合した4つのダイオードから構成されているダイオードク
ランプ構造の1例の横断面図である。ダイオードは、基板50の中に配置された
一連の別個の構造から構成されるものとして示されている。各々の構造は、浮遊
n型ウェル89の中に配置されたp+拡散部とn+拡散部(それぞれ、93と9
4)の双方を含む。4つの別個のn型ウェル領域89a〜89dのそれぞれは、
p型基板50の中に形成されている。たとえば、直列のダイオードの中の第1の
ダイオードは拡散領域93a及び94aを含み、p+拡散領域93aは周辺用電
源Vccpに結合している。
ダイオードクランプを構成する個別のダイオードから成る直列接続構造は、何
らかの利用可能な金属層を使用して互いに結合されれば良い。金属による接続は
、常に、先行するダイオード段のn+領域から次の段のp+領域に至る。すなわ
ち、n+領域94Aはp+領域93Bに結合し、n+領域94Bはp+領域93
Cに結合する等々となっている。ダイオードクランプの陰極端子では、n+領域
94Dは内部電源Vccに結合する。尚、電源ダイオードクランプ27は図10
に示すのと同じ浮遊n型ウェル概念を使用して実現できることに注意する。とこ
ろが、ダイオード27の場合、p+側は周辺用Vssp電源に接続し、ダイオー
ドのn
+側は内部Vssに接続している。ダイオード26及び27は、静電放電事象の
間に電流経路を形成するように設計されている。
図2のESD保護回路において重要な素子の1つは、自己トリガシリコン制御
整流器(STSCR)30である。シリコン制御整流器(SCR)は、電流対電
圧特性でスナップバックを示すpnpn半導体デバイスである。STSCR30
はESDザップ条件の下で約12〜13ボルトでトリガするように設計されてい
る。解析を目的とする場合、ESD事象の間、約12〜13ボルトになるまで、
STSCR30を開回路として扱うことができる。その時点で、STSCR30
はVccとVssとの間で低抵抗短絡として動作する。12〜13ボルトのレベ
ルは、内部接合部を破壊逆ブレークダウンから適切に保護するのに十分な低さで
あることが重要である。
また、STSCR30がノード33及び34にまたがって結合していることも
注目に値する。すなわち、STSCR30は、拡散キャパシタンスとパッケージ
キャパシタンスの双方を含む内部チップキャパシタンスに結合している。集積回
路の典型的なチップキャパシタンスは10,000ピコファラドの大きさである
。そのように大きいキャパシタンスは、放電経路に存在している場合、ESDz
ap事象からのエネルギーの大半を消散させる可能性がある。しかしながら、S
TSCRがトリガすると、STSCRは内部チップキャパシタンスから全ての破
壊電流を分離することにより、ICのコアを保護するように機能する。また、S
TSCR30を適正に機能させるための命令は正規の回路動作の間にラッチアッ
プする必要がないことも理解すべきである。すなわち、STSCR30は真のE
SD事象の間にのみ起動されれば良い。デバイスのいくつかの重要な寸法を適正
に制御し且つ適正に間隔を保てば、STSCR30が正規の回路動作中にトリガ
されることは確実になくなる。
STSCR30と関連するダイオード28は、ノード33とノード34との間
に結合するものとして示されている。図2の保護回路を実現する場合、ダイオー
ド28はp型基板と、STSCR構造と関連するn型ウェルタップとの間のpn
接合部によって形成されている。従って、ダイオード28は内部VccとVss
との間に接続している。本発明のこの面は、以下にSTSCR30の横断面構造
をさらに詳細に論じるときに一層明らかになるであろう。
続けて図2を参照すると、パッドと入力ゲートとの接続は、抵抗器Rs(抵抗
器37とラベル付けされている)と、ダイオード23及び24とから構成される
局所入力ゲートクランプ回路網を介して成立する。抵抗器37の典型的な値は1
00オームである。多くの場合、ダイオードD3及びD4は、ゲートの付近で低
電圧を維持するために、入力ゲート回路に隣接して配置されているのが最適であ
る。局所入力ゲートクランプは電圧降下回路網として動作して、I/Oバッファ
の入力側のゲート電圧を許容しうるレベルにクランプする。たとえば、このレベ
ルは入力バッファのゲート絶縁破壊電圧を表わしていても良い。一実施例におい
ては、抵抗器37は通常のポリシリコン抵抗器から構成されている。さらに、ダ
イオード23及び24は普通は小型(たとえば、幅が30ミクロン)であり且つ
ダイオード26及び27に類似する構成を有することに注意する。
先に論じた通り、サリシン化物拡散を含む従来の技術の構造に伴う問題の1つ
は、I/Oバッファと関連するトランジスタデバイスの損傷の問題である。サリ
シン化物は本質的にはドレイン拡散と関連する通常の抵抗を取り除くので、これ
らの技法では電流の広がりはもはや存在せず、ソース領域とドレイン領域の双方
で損傷が起こりうる。このため、本発明は特殊なn型ウェル抵抗器38(図2に
はRwとラベル付けされている)を含む。抵抗器Rwはnチャネル出力トランジ
スタ41のドレインの中へ電流を広げて行くもので、分散n型ウェル抵抗器構造
を有する。これにより、デバイス41ははるかに強力になり、従って、より高い
電流密度を処理することができる。
図7は、現時点で好ましい実施例において実現されるn型ウェル抵抗器38の
横断面図である。尚、n型ウェル抵抗器はデバイス41のドレインに完全に集積
されている。図7では、デバイス41は別個のMOS構造41a及び41bに分
割されているものとして示されている。MOSトランジスタ41Aはn+領域5
5a及び56aを含む。トランジスタ41aのゲートはトランジスタ41bのゲ
ートに電気的に結合し、トランジスタ41bもn+領域56b及び55bを含む
。この構造のパッド接合部は、n型ウェル53の中に配置されたn+領域60か
ら構成されている。n+領域60はフィールド酸化物領域58a及び58bによ
り
MOSトランジスタ41a及び41bからそれぞれ分離されていることに注意す
る。
図7の構造においては、n+ドレイン拡散部56a及び56bはn型ウェル5
3の境界を越えて延出して、ウェルからドレインに至る抵抗の低いサリシン化物
接続を形成する。n+拡散領域60はそれらのドレイン拡散部から所定の距離だ
け離間して配置されており、接合パッドに対するn型ウェルタップを形成する。
電流はn+タップ60から側方へ流れ、抵抗n型領域53を通ってドレイン拡散
領域56a及び56bに達する。この構成においては、n型ウェル53のドーピ
ングレベルは抵抗器Rwの値を決定し、この実施例では、その値は約100オー
ムである。
n型ウェル抵抗器38の適正な性能を得るために重要である寸法がいくつかあ
る。第1の重要な寸法CD1は、浮遊n型ウェル53の中のn+ドレイン拡散部
56のウェル縁部と、n+ウェルタブ60の縁部との間隔を表わす。寸法CD1
はn型ウェル抵抗器の有効抵抗を確定し、最終的にはnチャネルデバイス41の
総ESD性能を確定する。
第2の重要な寸法CD2は、ゲート縁部からn型ウェル境界までの間隔を表わ
す。寸法CD2の間隔を適切にすることは、処理中にn型ウェルがゲート縁部に
達するのを防止するために重要である。
第3の重要な寸法CD3は、n型ウェル境界を越えたn+ドレイン拡散部の重
なり合いの程度である。この寸法はトランジスタのn型ウェルとドレイン領域と
のつながりを維持する上で重要である。
最後の重要な寸法CD4は、出力トランジスタ41の抵抗セグメント(すなわ
ち、Rw)の幅を規定する。抵抗器構造の幅が大きくなるにつれて、CD1が一
定のままであっても、有効抵抗Rwは減少することは自明である。
現時点で好ましい実施形態において様々の重要な寸法間隔CD1、CD2及びC
D4がESD性能に及ぼす影響を以下の表1から表3に示す。いずれの場合にも
、CD3を1.4ミクロンのままに保った。n型ウェル抵抗器をもたず、ドレイ
ン接点とゲート縁部との間隔を6.0ミクロンとしたI/OセルのESD性能も
参考のために表1〜表3に示した。
表3の数値を検討することによりわかるように、CD4の寸法がある点を越え
て増えると、ESD性能は著しく低下する。n型ウェル抵抗器の幅が大きくなる
と、電流を均一に拡散させるという利点がそこなわれると考えられる。非常に大
きい電流(ESD事象の間に受けるような電流)を導通している間、セグメント
の幅が非常に広いときには、均一な加熱と抵抗を維持できない。電流と熱の大部
分が最初にゲート縁部に沿った1点に集中するスナップバック事象の間に、特に
この傾向は強くなる。
再び図2を参照すると、まだ説明していない他の回路素子の中に、ダイオード
21、22及び25がある。ダイオード22はパッドとノード44との間に結合
し、パッド又はピンが正にザップされたときに電源Vccpへ電流を分路するよ
うに動作する。ダイオード22は、ダイオード22の陽極とトランジスタ42の
ドレインとの間の抵抗を最小にするために、トランジスタ42に隣接して配置さ
れているのが好ましい。同様に、ダイオード21はトランジスタ41のドレイン
とノード34との間に結合するものとして示されている。ダイオード21は出力
バッファの構成には固有の素子であり、パッドがVssに関して負にザップされ
るたびにESD事象から保護する。ダイオード25も出力バッファの構成に固有
の素子であり、VssとVsspとの間に接続している。ダイオード21とダイ
オード25は、共に、nチャネルドレイン/ソーストランジスタ領域とp型基板
との間に形成された縦形ダイオードから構成されている。
図3は、典型的な入力専用ピンに関する本発明のESD保護回路の別の実施例
を示す。出力トランジスタ41及び42がないため、図3の回路はかなり簡単に
なっている。トランジスタ41、42と、関連する抵抗器38及びダイオード2
5が含まれていないことを除いて、図3の実施形態に図2と同じ基本構造がその
まま残されている点に注意する。また、図3の回路は入力専用信号を処理するよ
うに設計されているので、別個の電源と、クランプダイオード26及び27を設
ける必要はない。(入力ピンは、通常、内部電源に結合しており、特別のESD
電源ダイオードクランプは不要になる。)他の全ての点においては、図3の回路
は先に図2について説明した回路と同じである。MOS出力ドライバを設けない
ことにより、もろく薄いゲートはなくなり、そのため、セルのキャパシタンスが
減少することは当業者には理解されるであろう。
図4及び図5は、ESD事象の間に本発明がどのように機能するかをさらに説
明するために提示されている。図4は、Vssに関する正のESDザップの間の
図2の回路を通る電流経路を示す。これに対し、図5は、周辺Vsspに関する
負のESDザップの間の電流経路を示す。これらの例をそれぞれ考慮する前に、
ESD事象をダムにたとえて理解すると有益である。この単純なたとえにおいて
は、貯水池の水がICに蓄積した静電荷を表わし、貯水池の容量は構造キャパシ
タンスを表わし、ダムの流出側は接地点を表わす。ダム自体は、I/Oバッファ
に集積された保護構造を表わす。
貯水池が一杯になったとき、水が必然的にダムを越えて何れかの経路をたどっ
て流れることは自明である。貯水池が容量に達すると、水がダムの最上部からあ
ふれ出るか、又はダムが最も傷つきやすい、すなわち、最も弱い箇所で決壊する
かのいずれかである。ESD保護のための従来の方式はそれらの弱い点に重点を
置き、それらの箇所を補強する無数の方法が確認されている。その結果、一連の
非常に複雑ではあるが、その場しのぎのESD回路が提示されたが、種々の用途
でそれらの回路は様々な理由により失敗を重ねてきた。ところが、それとは正反
対の本発明の方式は、電荷を予測自在に接地点に分路するために堅牢な「水門」
を計画的に構成する。この方式は構成の変形を最小限にとどめ、電流の予測可能
な放電経路を形成する一貫した保護回路を構成する。
この理論を図2のI/O ESD保護回路にあてはめると、ESD事象の間に
電流が流れる場所が容易にわかる。たとえば、図4において、矢印47は、ES
D事象の間にピンがVssに対して正にザップされたときにたどる電流経路を明
示する。この場合、ダイオード22及び26はターンオンされ、電流をコアへ分
路し、チップコンデンサをVssまで充電する。この大型コンデンサ(マイクロ
プロセッサ用の約10,000ピコファラド)は、充電時、EDSエネルギーの
大部分を消散する。ESDザップ電圧が高くなるにつれて、その結果、チップの
両端で発生する電位は最終的には12〜13ボルトに達する。この時点で、Vs
sに至る低インピーダンス経路を形成するために、STSCR30がトリガされ
る。
図5は、I/Oピンが周辺供給電圧Vsspに対して負にザップされるという
逆のケースを明示する。この場合、電流は周辺Vsspからダイオードクランプ
27を通ってVssへ流れる。その後、放電電流経路はnチャネルドレインダイ
オード21を通って続き、最終的には抵抗器38を介してピンに出る。
ESD保護を実現する場合、回路の効果を上げるためには連結性が重要な役割
を果たすことを理解すべきである。図2のESD保護回路の場合には、電源クラ
ンプダイオード26及び27と、STSCR30とをそれらが保護すべき実際の
I/Oバッファから離れた場所に配置しても良い。ところが、他の寄生経路が好
ましい放電経路にならないように、回路の電流経路インピーダンスを最小に保持
すべきである。これに反し、ダイオード23及び24は、電圧降下を最小にする
ために、入力デバイスノード35にできる限り近接して配置されるのが好ましい
。
さらに、瞬時ESDザップ電流は簡単に数アンペアを越え、数ナノ秒継続する
ことがありうるので、金属の幅は重要な関心ごととなる。たとえば、接合パッド
からI/Oセルのノード35まで延出する金属(「リードウェイ金属」と呼ばれ
る)は、その金属の幅が十分でないと、ESD事象の間に溶融するおそれがある
。このため、リードウェイ金属は大きな放電事象を適切に処理するのに十分な幅
を有しているべきである。
また、少量の内部論理を支援するが、I/Oバッファ又は出力バッファを支援
しない内部電源に対しては、多くの場合、特殊なESD保護条件が必要であるこ
とも当業者には認められるであろう。この種の構成は一般にアナログ電源又は内
部クロック供給源に使用される。これらの状況においては、内部電源が入力であ
ったならば、それぞれ個別の内部電源を保護しなければならない。それらの特殊
な状況で保護を実行する回路を図6に示す。
図6は、ダイオード52を介してVccに結合すると共に、ダイオード51を
介してVssに結合する内部電源Vcc1を示す。ダイオード51及び52は直
列に結合する1つ、2つ、3つ又は4つのダイオードから構成されている。寄生
ダイオード49はVcc1とVssとの間に結合している。このダイオードは、
この特殊な保護方式を用いる主な理由の1つを明示している。ダイオード49は
内部論理のn型ウェルタップから基板に形成されるのが好ましい。電源ピンがV
ssに対して負にザップされると、ダイオード49の順方向バイアスはESD電
流の全てを導通する。典型的には、この種の回路ブロックにおける電源バシング
は、相対的に幅が狭く、均一ではなく、ESD事象の間に簡単に溶融して開成し
てしまう金属線路の多くの部分を含む。このため、ダイオード52は、ESD電
流に耐えるための非常に堅牢な金属構造を伴う並列電流経路を形成する。従って
、図6の保護回路は内部論理の感度の高い金属バシングから電流を有効に分路す
る。
次に図8を参照すると、図2の保護回路で採用されている基本自己トリガSC
R構造の横断面図が示されている。この構造はきわめて堅牢な保護メカニズムを
形成し、どのようなCMOSプロセス、バイポーラプロセス又はBiCMOSプ
ロセスにも簡単に組込める。さらに、STSCRのトリガは接合部降伏電圧によ
って制御されるので、基準化集積回路技法で実現するのは容易であり且つ有効で
ある。
STSCR30の構造はn型ウェル60の中に構成されたn+領域62及びp
+領域64を含む。双方の領域62及び64は共に、デバイスの陽極を形成する
ノード33に結合している。図2に示す通り、STSCR30の陽極はVccに
結合する。領域62と領域64は厚いフィールド酸化膜領域63により分離され
ている。また、ダイオード28(再び図2を参照)はn型ウェル60とp型基板
50との接合部により形成されることにも注意すべきである。従って、ダイオー
ド28は図8に示すSTSCRの構成に固有の素子である。
基本構造の説明を続けると、p+領域64はフィールド酸化膜65によりn+
領域66により分離されている。トリガ電圧を制御するために、n+拡散部66
はn型ウェル60の縁部と重なり合っている。さらに、n+領域66はフィール
ド酸化膜領域67によりn+領域69から分離されている。このn+拡散領域6
9自体は、STSCR30の陰極を形成するノード34に結合している。様々な
領域65〜67の幅と関連するいくつかの重要な寸法があることに注意する。そ
れらの寸法については後にさらに詳細に説明する。
基本STSCR構造の残る部分はSCRの陰極に隣接する厚いフィールド酸化
膜デバイスを含む。この厚いフィールド酸化膜デバイスはn+領域69と、n+
領域73と、フィールド酸化膜領域72とから構成されている。n+領域73は
線路80を介して抵抗器76に結合することに注意する。抵抗器76はノード3
3と、拡散領域73との間に結合している。この抵抗器76は通常のポリシリコ
ン抵抗器から構成されるのが好ましく、厚いフィールド酸化膜デバイスを高電流
又は高電圧から保護するように機能する。厚いフィールド酸化膜デバイスは、漏
れ電流の形の追加の電子を供給することにより、SCRデバイスのトリガを助け
る。この漏れ電流を図8に破線70により示す。
STSCR構造における厚いフィールド酸化膜デバイスが果たす主な目的は2
つある。内部n+p接合部のブレークダウンは、pn+陰極接合部の順方向バイ
アスを促して、自己トリガ機能を実行可能にするように、キャリアを基板に漏ら
す。加えて、厚いフィールド酸化膜デバイスは、万一、SCRに短絡又は電圧ス
パイクが起こった場合に、このデバイスに結合するトランジスタゲートの電圧を
クランプするための分圧器(ポリ抵抗器76からn+p接合部)として動作する
。本発明によるSCRが逆極性パルシングを受けると、順方向バイアスの下でき
わめて堅牢である十分にストラップされた、面積の広いダイオードを構成する。
図8に示すSTSCRの動作は、トリガ電圧を制御するために中央n+拡散部
66がn型ウェル60と重なり合っているpnpn構造の形態に基づいている。
ESD事象の下でSCRが堅牢であるのは、本質的に電流の導通が一様であるの
で、自己破壊を伴わずに大きなエネルギーのパルスを消散できるためである。一
度トリガされてしまうと、SCRはその端子間の電圧を約3〜5ボルトにクラン
プすることにより、集積回路の内部回路素子に対する損傷を防止する。
先に述べた通り、有害な電圧が発生しうる前に保護方式を起動させるために要
求される相対的に低いトリガ電圧は、n+拡散領域66をn型ウェル領域60の
境界と重ね合わせることによって得られる。通常のCMOSプロセスやBiCM
OSプロセスにおいては、n型ウェル降伏電圧は約40ボルトを認識すべきであ
る。これに反し、本発明による構造におけるn+拡散部降伏電圧は12〜13ボ
ルト程度である。保護方式全体の一部として被制御ラッチアップ事象を出現させ
るために、PNP及びNPNトランジスタのバイポーラ動作をトリガするのは、
このn+拡散部降伏電圧である。ESD事象の間にラッチアップを実行するよう
にPNP及びNPNトランジスタのベータを設定するという目的をもって、重要
な寸法CD1〜CD4は調整される。
ESD事象の初期段階の間、まず、p+領域64の電位は、n+領域66と基
板50との接合部のブレークダウンがSCRのトリガを開始するまで増加する。
同時に、ノード33の上昇して行く電位も厚いフィールド酸化膜デバイスにまた
がって漏れ電流70を発生させる。この電流は、有効なクランプを実現するため
にSCRを起動するのを助ける。ESD事象は通常は非常に短い(>100ナノ
秒)ので、電流導通領域の加熱は断熱状態で起こり、隣接する領域への導通によ
る冷却はごくわずかである。STSCRは電流の導通を均一に広げて行くので、
所定のSTSCR放電に関わる加熱は少なくなり、ESD性能をサイズによって
基準化することができる。
STSCRをトリガするためには、2つの条件を満たしていなければならない
。まず第1に、寄生PNPバイポーラトランジスタと寄生NPNバイポーラトラ
ンジスタの順方向電流利得(ベータ)の積が1より大きくなければならない。第
2に、ブレークダウンしつつある接合部は、n型ウェル又は基板の領域で発生す
る電圧が約0.7ボルトより大きくなるように、十分に漏れる必要がある。この
順方向バイアスはトランジスタの一方のエミッタ・ベース接合部電位を表わし、
STSCR動作を開始させる。約7と10(それぞれ、PNPデバイスの値とN
PNデバイスの値)の寄生バイポーラ利得は、適切なSTSCR性能を与える。
先に説明したように、SCRの動作は、n型ウェルと基板との接合部がブレー
クダウンした後にトリガする。従来の半導体プロセスにおいては、この降伏電圧
は通常は約40ボルトである。トリガ電圧を安全な値まで低下させるために、自
己トリガ機能は、n+陰極拡散部に結合しているn型ウェル領域60の縁部と重
なり合うような位置にn+領域66を含む。この重なり合いはいくつかの目的を
果たす。第1に、接合部ブレークダウンを40ボルトから約12ボルトに減少さ
せる。第2に、ブレークダウンをSCR動作を開始させるのに最適な場所に限定
する。第3に、この重なり合いの部分は外部と接続していないので、自己トリガ
メカニズムとして動作する。
領域66と基板50との間のn+p接合部ブレークダウンは、通常、きわめて
場所を限定され、一様ではなく、正の温度フィードバックを有する現象であるこ
とを理解すべきである。従って、この接合部に対して永久的な損傷を負わせるの
を回避するために十分に小さい電流でSCRがトリガするように設計すべきであ
る。これに対し、集積回路のラッチアップと破壊を招く結果になると考えられる
偶発的なSCRのトリガを回避するためには、トリガ電流を十分に大きくすべき
である。これら2つの条件のバランスをとるには、重要な寸法CD1〜CD4を慎
重に選択することが必要である。現在の実現形態においては、図8のSTSCR
のトリガ電流は、以下の表4に示す様々な寸法に対して10mAから30mAで
あることに注意する。
重要な寸法CD1,CD2,CD3及びCD4がもつ意味は次の通りである。全て
の寸法の和(CD1+CD2+CD3+CD4)は、導通に関連する半導体のボリュ
ームが高エネルギーESD性能を得るのに十分なエネルギーを消散させるように
、十分に大きくなければならない。その一方で、これらの寸法は、低レベルの漏
れ電流で寄生バイポーラトランジスタの一方を適正にターンオンでき、それによ
り、SCRをトリガするように、十分に小さくなければならない。さらに、低レ
ベルの漏れ電流による自己トリガは、n+p接合部が損傷されないように確実に
保証する。CD1〜CD4についてそれぞれ1.1ミクロン、1.4ミクロン、1
.2ミクロン及び1.2ミクロンの重要な寸法値は、処理に起因する相対的なば
らつきを考慮したとしても適切な結果をもたらす。
図9は、図8に示すSTSCRの概略回路図である。尚、PNPバイポーラデ
バイスとNPNバイポーラデバイスは、それぞれ、トランジスタ87及びトラン
ジスタ88として示されている。n型ウェル抵抗Rnは、トランジスタ87のベ
ースとノード33との間に結合する抵抗器85として表わされている。同様に、
基板抵抗Rpは、トランジスタ88のベースとノード34との間に結合する抵抗
器84として示されている。厚いフィールド酸化膜デバイス79はノード80と
ノード34との間に結合するものとして示されている。
図8及び図9に示すSTSCRデバイスもそれ自体でESD保護を実行できる
ことを理解すべきである。すなわち、ノード33を集積回路の接合パッドに直接
に接続することができ、ノード80は入力バッファに接続している。1例として
、図9はノード80が入力バッファ81に結合するこの構成を示す。従って、説
明
したSTSCRは2つの電位用途で使用しうる。第1に、全ての極性の静電荷に
対して堅牢な性能を示す電源クランプとしてである。このようにして使用する場
合、I/Oアクティブトランジスタ及び寄生トランジスタと、ダイオードはES
D電流パルスをコアVcc−Vssコンデンサへ送る。このキャパシタンスが十
分に大きいならば、電圧をゲート酸化膜に対し危険なレベルまで上昇させること
なく電流パルスからの電荷のダンプとして動作することにより、ESD性能を有
効に向上させることができる。SCRクランプを図2に示すようにコンデンサと
並列に配置すると、Vccコア電圧が12ボルトを越えるのを阻止するための安
全特性が追加される。あるいは、本発明によるSTSCRを入力専用保護装置と
して採用することも可能である。たとえば、図3に示すような回路では、入力専
用ピンについて保護を実行するために使用できる。
以上の説明を読んだ後には、本発明の数多くの代替構成や変形が当業者には確
実に明白になるであろうが、例示を目的として図示し且つ説明した特定の実施例
は決して限定的な意味をもつものとして考えられてはならないことを理解すべき
である。従って、好ましい実施例の詳細を参照しても、それは請求の範囲の範囲
を限定しようとするものではなく、請求の範囲自体は本発明に不可欠であるとみ
なされる特徴のみを挙げている。
【手続補正書】特許法第184条の8
【提出日】1995年8月2日
【補正内容】補正明細書A
明細書
静電放電保護回路発明の分野
本発明は、静電放電保護回路の分野に関する。さらに特定すれば、本発明は、
集積回路の入力デバイス及び出力デバイスを保護する静電放電装置に関する。発明の背景
集積回路において、静電荷の蓄積に起因してきわめて高い電圧(たとえば、1
0000ボルト以上)が発生するおそれがあることは長年にわたって知られてい
る。静電放電(ESD)は、静電荷の蓄積の結果として集積回路の入力ノード及
び/又は出力ノードで高エネルギーの電流放出を発生させる現象を指す。静電放
電は集積回路全体を機能不全にするか又は破壊するおそれがあるので、半導体デ
バイスにとっては重大な問題である。大半の場合、ESD事象は入力トランジス
タ又は出力トランジスタの接合部にまたがって起こるため、回路設計に際しては
、これまで、それらの感度の高い回路素子について適切な保護メカニズムを開発
することに力を注いできた。理想的には、ESD保護デバイスはICの任意の2
本のピンの間で、破壊を生じないような方法できわめて大きな電位を放電できる
べきである。
従来の技法は、ESD保護を実行するために、「スナップバック」として一般
に知られている現象に大きく依存していた。この方式に伴う難題は、接合部のブ
レークダウンとバイポーラスナップバック現象が全く一様でなく、また、導通時
に正の温度係数を有することである。その結果、電流の導通はきわめて局限され
てしまうので、それらのデバイスは本質的に弱く、局所的な接合部損傷を受けや
すい。電流導通が局限されるために、デバイスの規模の可能性も問題である。さ
らに、これらの技法においてデバイスのサイズを大きくしても、必ずしもESD
性能は向上しない。補正明細書B
オードクランプを介して対応する内部電源に結合している。たとえば、ダイオー
ド26はノード44をノード33に接続し、ダイオード27はノード45をノー
ド34に接続している。尚、通常はICの出力回路の一部を形成するバッファ回
路が図2においてはPMOSトランジスタ42と、NMOSトランジスタ41と
の組合わせによって示されていることに注意する。トランジスタ41及び42は
ノード45と、ノード44との間に直列に結合している。
本発明の主要な特徴は、入出力バッファ回路が周辺用電源に結合しているとい
うことであるのは、当業者には理解されるであろう。補正明細書C
n+拡散領域60はそれらのドレイン拡散部から所定の距離だけ離間して配置
されており、接合パッドに対するn型ウェルタップを形成する。電流はn+タッ
プ60から側方へ流れ、抵抗n型領域53を通ってドレイン拡散領域56a及び
56bに達する。この構成においては、n型ウェル53のドーピングレベルは抵
抗器Rwの値を決定し、この実施例では、その値は約100オームである。
n型ウェル抵抗器38の適正な性能を得るために重要である寸法がいくつかあ
る。第1の重要な寸法CD1は、浮遊n型ウェル53の中のn+ドレイン拡散部
56のウェル縁部と、n+ウェルタブ60の縁部との間隔を表わす。寸法CD1
はn型ウェル抵抗器の有効抵抗を確定し、最終的にはnチャネルデバイス41の
総ESD性能を確定する。
第2の重要な寸法CD2は、ゲート縁部からn型ウェル境界までの間隔を表わ
す。寸法CD2の間隔を適切にすることは、処理中にn型ウェルがゲート縁部に
達するのを防止するために重要である。
第3の重要な寸法CD3は、n型ウェル境界を越えたn+ドレイン拡散部の重
なり合いの程度である。この寸法はトランジスタのn型ウェルとドレイン領域と
のつながりを維持する上で重要である。
最後の重要な寸法CD4は、出力トランジスタ41の抵抗セグメント(すなわ
ち、Rw)の幅を規定する。抵抗器構造の幅が大きくなるにつれて、CD1が一
定のままであっても、有効抵抗Rwは減少することは自明である。
CD4の寸法がある点を越えて増えると、ESD性能は著しく低下する。n型
ウェル抵抗器の幅が大きくなると、電流を均一に拡散させるという利点がそこな
われると考えられる。非常に大きい電流(ESD事象の間に受けるような電流)
を導通している間、セグメントの幅が非常に広いときには、均一な加熱と抵抗を
維持できない。電流と熱の大部分が最初にゲート縁部に沿った1点に集中するス
ナップバック事象の間に、特にこの傾向は強くなる。補正明細書D
この理論を図2のI/O ESD保護回路にあてはめると、ESD事象の間に
電流が流れる場所が容易にわかる。たとえば、図4において、矢印47は、ES
D事象の間にピンがVssに対して正にザップされたときにたどる電流経路を明
示する。この場合、ダイオード22及び26はターンオンされ、電流をコアへ分
路し、チップコンデンサをVssまで充電する。この大型コンデンサ(マイクロ
の約10,000ピコファラド)は、充電時、EDSエネルギーの大部分を消散
する。ESDザップ電圧が高くなるにつれて、その結果、チップの両端で発生す
る電位は最終的には12〜13ボルトに達する。この時点で、Vssに至る低イ
ンピーダンス経路を形成するために、STSCR30がトリガされる。
図5は、I/Oピンが周辺供給電圧Vsspに関して負にザップされるという
逆のケースを明示する。この場合、電流は周辺Vsspからダイオードクランプ
27を通ってVssへ流れる。その後、放電電流経路はnチャネルドレインダイ
オード21を通って続き、最終的にはダイオード21及び抵抗器38を介してピ
ンに出る。
ESD保護を実現する場合、回路の効果を上げるためには連結性が重要な役割
を果たすことを理解すべきである。補正明細書E
このn+拡散領域69自体は、STSCR30の陰極を形成するノード34に結
合している。様々な領域65〜67の幅と関連するいくつかの重要な寸法がある
ことに注意する。それらの寸法については後にさらに詳細に説明する。
基本STSCR構造の残る部分はSCRの陰極に隣接する厚いフィールド酸化
膜デバイスを含む。この厚いフィールド酸化膜デバイスはn+領域69と、n+
領域73と、フィールド酸化膜領域72とから構成される。n+領域73は線路
80を介して抵抗器76に結合することに注意する。抵抗器76はノード33と
、拡散領域73との間に結合している。この抵抗器76は通常のポリシリコン抵
抗器から構成されるのが好ましく、厚いフィールド酸化膜デバイスを高電流又は
高電圧から保護するように機能する。厚いフィールド酸化膜デバイスは、漏れ電
流の形の追加の電子を供給することにより、SCRデバイスのトリガを助ける。
この漏れ電流を図8に破線70により示す。
STSCR構造における厚いフィールド酸化膜デバイスが果たす主な目的は2
つある。内部n+p接合部のブレークダウンは、pn+陰極接合部の順方向バイ
アスを促して、自己トリガ機能を実行可能にするように、キャリアを基板に漏ら
す。加えて、厚いフィールド酸化膜デバイスは、万一、SCRに短絡又は電圧ス
パイクが起こった場合に、このデバイスに結合するトランジスタゲートの電圧を
クランプするための分圧器(ポリ抵抗器76からn+p接合部)として動作する
。本発明によるSCRが逆極性パルシングを受けると、順方向バイアスの下でき
わめて堅牢である十分にストラップされた、面積の広いダイオードを構成する。
図8に示すSTSCRの動作は、トリガ電圧を制御するために中央n+拡散部
66がn型ウェル60と重なり合っているpnpn構造の形態に基づいている。補正明細書F
現在の実現形態においては、図8のSTSCRのトリガ電流は、10mAから
30mAであることに注意する。
重要な寸法CD1,CD2,CD3及びCD4がもつ意味は次の通りである。全て
の寸法の和(CD1+CD2+CD3+CD4)は、導通に関連する半導体のボリュ
ームが高エネルギーESD性能を得るのに十分なエネルギーを消散させるように
、十分に大きくなければならない。その一方で、これらの寸法は、低レベルの漏
れ電流で寄生バイポーラトランジスタの一方を適正にターンオンでき、それによ
り、SCRをトリガするように、十分に小さくなければならない。さらに、低レ
ベルの漏れ電流による自己トリガは、n+p接合部が損傷されないように確実に
保証する。CD1〜CD4についてそれぞれ1.1ミクロン、1.4ミクロン、1
.2ミクロン及び1.2ミクロンの重要な寸法値は、処理に起因する相対的なば
らつきを考慮したとしても適切な結果をもたらす。
図9は、図8に示すSTSCRの概略回路図である。尚、PNPバイポーラデ
バイスとNPNバイポーラデバイスは、それぞれ、トランジスタ87及びトラン
ジスタ88として示されている。n型ウェル抵抗Rnは、トランジスタ87のベ
ースとノード33との間に結合する抵抗器85として表わされている。同様に、
基板抵抗Rpは、トランジスタ88のベースとノード34との間に結合する抵抗
器84として示されている。厚いフィールド酸化膜デバイス79はノード80と
ノード34との間に結合するものとして示されている。
図8及び図9に示すSTSCRデバイスもそれ自体でESD保護を実行できる
ことを理解すべきである。すなわち、ノード33を集積回路の接合パッドに直接
に接続することができ、ノード80は入力バッファに接続している。補正請求の範囲
2.前記SCRは、
p型基板の中に配置されたn型ウェルと、
前記n型ウェルの中に配置され、互いに離間すると共に、電気的に接続されて
、前記陽極を構成する第1のn+領域及びp型領域と、
前記基板中に前記n型ウェルの縁部を越えて配置された第2のn+領域と、
前記基板中に前記n型ウェルの前記縁部から第1の距離だけ離間し且つ第2の
n+領域の縁部から前記第1の距離より短い第2の距離だけ離間して配置されて
、前記第3のn+領域とを具備するpnpn半導体デバイス構造から構成される
請求項1記載の装置。
3.前記所定の電圧は前記第2のn+領域の降伏電圧により規定される請求項
2記載の装置。
4.前記第3のn+領域から第1のフィールド酸化膜領域により離間されてい
る第4のn+領域をさらに具備し、前記第4のn+領域は抵抗器を介して前記陽
極に結合し、前記第4のn+領域は前記SCRをトリガするために前記第3のn
+領域に漏れ電流を供給する請求項3記載の装置。
5.前記第2のn+領域及び前記第3のn+領域は第2のフィールド酸化膜領
域により離間されている請求項4記載の装置。
6.集積回路(IC)の入力バッファを静電放電(ESD)から保護するシリ
コン制御整流器(SCR)において、
p型基板の中に配置されたn型ウェルと、
前記n型ウェルの中に配置され、互いに離間されると共に、電気的に接続され
て、前記SCRの陽極を構成する第1のn+領域及びp型領域と、
前記p型基板の中に前記n型ウェルの縁部を越えて配置された第2のn+領域
と、
前記基板の中に前記n型ウェルの前記縁部から第1の距離だけ離間し、前記第
2のn+領域の縁部から前記第1の距離より短い第2の距離だけ離間するように
配置されるとともに、第2のフィールド酸化膜領域により前記第2のn+領域か
ら分離されていて、前記SCRの陰極を構成している第3のn+領域と、
抵抗器を介して前記陽極に結合し、第1のフィールド酸化膜領域により第3の
n+領域から分離され、前記SCRをトリガするのを支援するために前記第3の
n+領域に漏れ電流を供給する第4のn+領域と
を具備し、
このSCRは、その電流対電圧特性の中で、前記第2のn+領域と前記p型基
板の間でブレークダウンにより規定される所定の電圧でESD事象の間にトリガ
されるスナップバックを示し、前記所定の電圧を越えたとき、前記ICの第1と
第2の給電線路間の抵抗の小さい経路を形成するSCR。
9.前記第2のn+領域及び前記第3のn+領域は第2のフィールド酸化膜領
域により分離されている請求項6記載のSCR。
10.集積回路(IC)を静電放電(ESD)から保護する装置において、
陽極が前記ICのパッドに結合し、陰極は第1の供給電位に結合する第1のダ
イオードと、
前記第1の供給電位と前記パッドとの間に結合するpチャネルデバイスと、前
記パッドとnチャネルデバイスのドレインとの間に結合するn型ウェル抵抗器と
を含み、前記nチャネルデバイスのソースは第2の供給電位に結合している出力
バッファと、
陽極が前記第2の供給電位に結合し且つ陰極は前記パッドに前記n型ウェル抵
抗器を介して結合し、前記第1のダイオードと共に、ESD事象の間に、前記第
1の供給電位及び前記第2の供給電位のそれぞれと、前記パッドとの間に導電経
路を形成する第2のダイオードと、
陽極が第3の供給電位に結合し且つ陰極は第4の供給電位に結合し、電流対電
圧特性の中で、ESD事象の間に所定の電圧でトリガされるスナップバックを示
し、前記所定の電圧を越えたとき、前記第3の供給電位と前記第4の供給電位と
の間に抵抗の小さい経路を形成し、それにより、前記ICの内部接合部を破壊逆
ブレークダウンから保護するシリコン制御整流器(SCR)と、
一方が前記第1の供給電位を前記第3の供給電位に結合し、他方が前記第2の
供給電位を前記第4の供給電位に結合する1対のダイオードクランプと
を具備する装置。
【手続補正書】特許法第184条の8
【提出日】1995年8月24日
【補正内容】
補正請求の範囲
12.前記SCRは、
p型基板の中に配置されたn型ウェルと、
前記n型ウェルの中に配置され、互いに離間し、且つ電気的に接続されて、前
記陽極を形成する第1のn+領域及びp型領域と、
前記基板の中に前記n型ウェルの縁部を越えて配置された第2のn+領域と、
前記基板の中に前記n型ウェルの前記縁部から第1の距離だけ離間し且つ前記
第2のn+領域の縁部から前記第1の距離より短い第1の距離だけ離間するよう
に配置されて、前記SCRの前記陰極を構成する第3のn+領域と、
第1のフィールド酸化膜領域により第3のn+領域から分離され、抵抗器を介
して前記陽極に結合し、前記SCRをトリガするのを支援するために前記第3の
n+領域に漏れ電流を供給する第4のn+領域を具備するpnpn半導体構造か
ら構成されている請求項10記載の装置。
13.前記所定の電圧は前記第2のn+領域とp型基板の間の降伏電圧により
規定される請求項12記載の装置。
15.前記第2のn+領域及び前記第3のn+領域は第2のフィールド酸化膜
領域により離間されている請求項12記載の装置。
16.前記パッドを前記ICの入力ノードに結合する抵抗と、
前記入力ノードを前記第3の供給電位に結合する第3のダイオードと、
前記第4の供給電位に前記入力ノードを結合する第4のダイオードとをさらに
具備する請求項14記載の装置。
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AP(KE,MW,SD),AM,AT,
AU,BB,BG,BR,BY,CA,CH,CN,C
Z,DE,DK,ES,FI,GB,GE,HU,JP
,KE,KG,KP,KR,KZ,LK,LT,LU,
LV,MD,MG,MN,MW,NL,NO,NZ,P
L,PT,RO,RU,SD,SE,SI,SK,TJ
,TT,UA,UZ,VN
(72)発明者 メイヅ,ホゼ・エイ
アメリカ合衆国 97229 オレゴン州・ポ
ートランド・ノースウエスト 177ティエ
イチ プレイス・4795
(72)発明者 ウェブ,クレア・シイ
アメリカ合衆国 97007 オレゴン州・ア
ロハ・サウスウエスト イングリス ドラ
イブ・20180
(72)発明者 ホルト,ウィリアム・エム
アメリカ合衆国 97123 オレゴン州・ヒ
ルズボロ・サウスウエスト ストロベリー
ヒル ドライブ・28017
Claims (1)
- 【特許請求の範囲】 1.集積回路(IC)を静電放電(ESD)から保護する装置において、 陽極が前記ICのパッドに結合し、陰極は第1の供給電位に結合する第1のダ イオードと、 陽極が第2の供給電位に結合し、陰極は前記パッドに結合する第2のダイオー ドと、 前記ICの前記パッドと入力ノードとの間に接続する抵抗と、 陽極が前記入力ノードに結合し、陰極は前記第1の供給電位に結合する第3の ダイオードと、 陽極が前記第2の供給電位に結合し、陰極は前記入力ノードに結合する第4の ダイオードと、 陽極が前記第1の供給電位に結合し且つ陰極は前記第2の供給電位に結合し、 電流対電圧特性の中で、ESD事象の間に所定の電圧でトリガされるスナップバ ックを示し、前記所定の電圧を越えたとき、前記第1の供給電位と前記第2の供 給電位との間に抵抗の少ない経路を形成し、それにより、前記ICの内部接合部 を破壊逆ブレークダウンから保護するシリコン制御整流器(SCR)と を具備する装置。 2.前記SCRは、 p型基板の中に配置されたn型ウェルと、 前記n型ウェルの中に配置され、互いに離間すると共に、電気的に接続されて 、前記陽極を構成する第1のn+領域及びp型領域と、 前記基板中に前記n型ウェルの縁部を越えて配置された第2のn+領域と、 前記基板中に前記n型ウェルの前記縁部から第1の距離だけ離間し且つ第2の n+領域の縁部から前記第1の距離より短い第2の距離だけ離間して配置されて 、前記第3のn+領域とを具備するpnpn半導体デバイス構造から構成される 請求項1記載の装置。 3.前記所定の電圧は前記第2のn+領域の降伏電圧により規定される請求項 2記載の装置。 4.前記第3のn+領域から第1のフィールド酸化膜領域により離間されてい る第4のn+領域をさらに具備し、前記第4のn+領域は抵抗器を介して前記陽 極に結合し、前記第4のn+領域は前記SCRをトリガするために前記第3のn +領域に漏れ電流を供給する請求項3記載の装置。 5.前記第2のn+領域及び前記第3のn+領域は第2のフィールド酸化膜領 域により離間されている請求項4記載の装置。 6.集積回路(IC)の入力バッファを静電放電(ESD)から保護するシリ コン制御整流器(SCR)において、 p型基板の中に配置されたn型ウェルと、 前記n型ウェルの中に配置され、互いに離間されると共に、電気的に接続され て、前記SCRの陽極を構成する第1のn+領域及びp型領域と、 前記基板の中に前記n型ウェルの縁部を越えて配置された第2のn+領域と、 前記基板の中に前記n型ウェルの前記縁部から第1の距離だけ離間し且つ前記 第2のn+領域の縁部から前記第1の距離より短い第2の距離だけ離間するよう に配置されて、前記SCRの陰極を構成する第3のn+領域とを具備し、 前記SCRは、その電流対電圧特性の中で、ESD事象の間に所定の電圧でト リガされるスナップバックを示し、前記所定の電圧を越えたとき、前記ICの給 電線路間の抵抗の小さい経路を形成するSCR。 7.前記所定の電圧は前記第2のn+領域の降伏電圧により規定される請求項 6記載のSCR。 8.前記第3のn+領域から第1のフィールド酸化膜領域により離間された第 4のn+領域をさらに具備し、前記第4のn+領域は前記第3のn+領域から第 4のフィールド酸化膜領域により離間され、前記第4のn+領域は抵抗を介して 前記陽極に結合しており、前記第4のn+領域は前記SCRをトリガするために 前記第3のn+領域に漏れ電流を供給する請求項7記載のSCR。 9.前記第2のn+領域及び前記第3のn+領域は第2のフィールド酸化膜領 域により分離されている請求項8記載のSCR。 10.集積回路(IC)を静電放電(ESD)から保護する装置において、 陽極が前記ICのパッドに結合し、陰極は第1の供給電位に結合する第1のダ イオードと、 前記第1の供給電位と前記パッドとの間に結合するpチャネルデバイスと、前 記パッドとnチャネルデバイスのドレインとの間に結合するn型ウェル抵抗器と を含み、前記nチャネルデバイスのソースは第2の供給電位に結合している出力 バッファと、 陽極が前記第2の供給電位に結合し且つ陰極は前記パッドに結合し、前記第1 のダイオードと共に、ESD事象の間に、前記第1の供給電位及び前記第2の供 給電位のそれぞれと、前記パッドとの間に導電経路を形成する第2のダイオード と、 陽極が第3の供給電位に結合し且つ陰極は第4の供給電位に結合し、電流対電 圧特性の中で、ESD事象の間に所定の電圧でトリガされるスナップバックを示 し、前記所定の電圧を越えたとき、前記第1の供給電位と前記第2の供給電位と の間に抵抗の小さい経路を形成し、それにより、前記ICの内部接合部を破壊逆 ブレークダウンから保護するシリコン制御整流器(SCR)とを具備する装置。 11.1対のダイオードクランプをさらに具備し、前記クランプの一方は前記 第1の供給電位を前記第3の供給電位に結合し、他方は前記第2の供給電位を前 記第4の供給電位に結合する請求項10記載の装置。 12.前記SCRは、 p型基板の中に配置されたn型ウェルと、 前記n型ウェルの中に配置され、互いに離間されると共に、電気的に接続され て、前記陽極を形成する第1のn+領域及びp型領域と、 前記基板の中に前記n型ウェルの縁部を越えて配置された第2のn+領域と、 前記基板の中に前記n型ウェルの前記縁部から第1の距離だけ離間し且つ前記 第2のn+領域の縁部から前記第1の距離より短い第1の距離だけ離間するよう に配置されて、前記SCRの前記陰極を構成する第3のn+領域とを具備するp npn半導体構造から構成されている請求項11記載の装置。 13.前記所定の電圧は前記第2のn+領域の降伏電圧により規定される請求 項12記載の装置。 14.前記第3のn+領域から第1のフィールド酸化膜領域により離間された 第4のn+領域をさらに具備し、前記第4のn+領域は抵抗器を介して前記陽極 に結合し、前記第4のn+領域は前記SCRをトリガするために前記第3のn+ 領域に漏れ電流を供給する請求項13記載の装置。 15.前記第2のn+領域及び前記第3のn+領域は第2のフィールド酸化膜 領域により離間されている請求項14記載の装置。 16.前記パッドを前記ICの入力ノードに結合する抵抗と、 前記入力ノードを前記第2の供給電位に結合する第3のダイオードと、前記入 力ノードを前記第4の供給電位に結合する第4のダイオードとをさらに具備する 請求項14記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/138,472 US5430595A (en) | 1993-10-15 | 1993-10-15 | Electrostatic discharge protection circuit |
US08/138,472 | 1993-10-15 | ||
PCT/US1994/009253 WO1995010855A1 (en) | 1993-10-15 | 1994-08-16 | Electrostatic discharge protection circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09503887A true JPH09503887A (ja) | 1997-04-15 |
Family
ID=22482165
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7511771A Pending JPH09503887A (ja) | 1993-10-15 | 1994-08-16 | 静電放電保護回路 |
Country Status (11)
Country | Link |
---|---|
US (1) | US5430595A (ja) |
EP (1) | EP0723706B1 (ja) |
JP (1) | JPH09503887A (ja) |
KR (1) | KR100275252B1 (ja) |
CN (1) | CN1076874C (ja) |
AU (1) | AU7567194A (ja) |
CA (1) | CA2177150C (ja) |
DE (1) | DE69424795T2 (ja) |
HK (1) | HK1011460A1 (ja) |
SG (1) | SG75777A1 (ja) |
WO (1) | WO1995010855A1 (ja) |
Families Citing this family (74)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3499619B2 (ja) * | 1994-12-06 | 2004-02-23 | 東芝マイクロエレクトロニクス株式会社 | 半導体集積回路のインターフェース回路 |
US5528188A (en) * | 1995-03-13 | 1996-06-18 | International Business Machines Corporation | Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier |
US5650355A (en) * | 1995-03-30 | 1997-07-22 | Texas Instruments Incorporated | Process of making and process of trimming a fuse in a top level metal and in a step |
DE69622465T2 (de) * | 1995-04-24 | 2003-05-08 | Conexant Systems Inc | Verfahren und Apparat zum Koppeln verschiedener, unabhängiger on-Chip-Vdd-Busse an eine ESD-Klemme |
US5745323A (en) * | 1995-06-30 | 1998-04-28 | Analog Devices, Inc. | Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes |
US5675469A (en) * | 1995-07-12 | 1997-10-07 | Motorola, Inc. | Integrated circuit with electrostatic discharge (ESD) protection and ESD protection circuit |
US5719733A (en) * | 1995-11-13 | 1998-02-17 | Lsi Logic Corporation | ESD protection for deep submicron CMOS devices with minimum tradeoff for latchup behavior |
KR0166509B1 (ko) * | 1995-12-29 | 1999-01-15 | 김주용 | 정전기 보호 회로 |
US5751525A (en) * | 1996-01-05 | 1998-05-12 | Analog Devices, Inc. | EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages |
US5901065A (en) * | 1996-02-07 | 1999-05-04 | Motorola, Inc. | Apparatus and method for automatically placing ties and connection elements within an integrated circuit |
US5708377A (en) * | 1996-02-23 | 1998-01-13 | Wiltron Company | Low power dual sampler utilizing step recovery diodes (SRDS) |
US5728612A (en) * | 1996-07-19 | 1998-03-17 | Lsi Logic Corporation | Method for forming minimum area structures for sub-micron CMOS ESD protection in integrated circuit structures without extra implant and mask steps, and articles formed thereby |
US5917689A (en) * | 1996-09-12 | 1999-06-29 | Analog Devices, Inc. | General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits |
US5740000A (en) * | 1996-09-30 | 1998-04-14 | Hewlett-Packard Co. | ESD protection system for an integrated circuit with multiple power supply networks |
US6008684A (en) * | 1996-10-23 | 1999-12-28 | Industrial Technology Research Institute | CMOS output buffer with CMOS-controlled lateral SCR devices |
TW307915B (en) * | 1996-11-07 | 1997-06-11 | Winbond Electronics Corp | Electrostatic discharge protection circuit |
US5838146A (en) * | 1996-11-12 | 1998-11-17 | Analog Devices, Inc. | Method and apparatus for providing ESD/EOS protection for IC power supply pins |
US6034399A (en) * | 1997-03-06 | 2000-03-07 | Lockheed Martin Corporation | Electrostatic discharge protection for silicon-on-insulator |
JP3557510B2 (ja) * | 1997-06-30 | 2004-08-25 | 沖電気工業株式会社 | 半導体装置 |
US6040968A (en) * | 1997-06-30 | 2000-03-21 | Texas Instruments Incorporated | EOS/ESD protection for high density integrated circuits |
US5969390A (en) * | 1997-07-22 | 1999-10-19 | Zilog, Inc. | Layout solution for electromagnetic interference reduction |
US6133597A (en) * | 1997-07-25 | 2000-10-17 | Mosel Vitelic Corporation | Biasing an integrated circuit well with a transistor electrode |
US6037636A (en) * | 1998-05-19 | 2000-03-14 | National Semiconductor Corporation | Electrostatic discharge protection circuit and method |
TW399337B (en) * | 1998-06-09 | 2000-07-21 | Koninkl Philips Electronics Nv | Semiconductor device |
US6365924B1 (en) * | 1998-06-19 | 2002-04-02 | National Semiconductor Corporation | Dual direction over-voltage and over-current IC protection device and its cell structure |
US7327541B1 (en) | 1998-06-19 | 2008-02-05 | National Semiconductor Corporation | Operation of dual-directional electrostatic discharge protection device |
US6445039B1 (en) | 1998-11-12 | 2002-09-03 | Broadcom Corporation | System and method for ESD Protection |
US7687858B2 (en) * | 1999-01-15 | 2010-03-30 | Broadcom Corporation | System and method for ESD protection |
EP1145318B1 (en) * | 1999-01-15 | 2015-12-30 | Broadcom Corporation | System and method for esd protection |
US8405152B2 (en) | 1999-01-15 | 2013-03-26 | Broadcom Corporation | System and method for ESD protection |
US6118640A (en) * | 1999-02-17 | 2000-09-12 | Pericom Semiconductor Corp. | Actively-driven thin-oxide MOS transistor shunt for ESD protection of multiple independent supply busses in a mixed-signal chip |
KR100518526B1 (ko) * | 1999-02-25 | 2005-10-04 | 삼성전자주식회사 | 사이리스터의 트리거 전류를 이용한 정전하 방전회로 |
DE19944489A1 (de) * | 1999-09-16 | 2001-04-19 | Infineon Technologies Ag | ESD-Schutzanordnung für Signaleingänge und -ausgänge bei Halbleitervorrichtungen mit Substrattrennung |
US6512662B1 (en) * | 1999-11-30 | 2003-01-28 | Illinois Institute Of Technology | Single structure all-direction ESD protection for integrated circuits |
KR100338105B1 (ko) * | 1999-12-28 | 2002-05-24 | 박종섭 | 반도체 소자용 정전기 방전구조 |
US6358781B1 (en) * | 2000-06-30 | 2002-03-19 | Taiwan Semiconductor Manufacturing Company | Uniform current distribution SCR device for high voltage ESD protection |
US7589944B2 (en) * | 2001-03-16 | 2009-09-15 | Sofics Bvba | Electrostatic discharge protection structures for high speed technologies with mixed and ultra-low voltage supplies |
ATE520186T1 (de) | 2001-03-16 | 2011-08-15 | Sofics Bvba | Strukturen zum schutz vor elektrostatischen entladungen für schnelle technologien mit gemischten und ultraniedrigen spannungsversorgungen |
US6600204B2 (en) * | 2001-07-11 | 2003-07-29 | General Semiconductor, Inc. | Low-voltage punch-through bi-directional transient-voltage suppression devices having surface breakdown protection and methods of making the same |
US6590261B2 (en) * | 2001-10-10 | 2003-07-08 | Macronix International Co., Ltd. | Electrostatic discharge protection structure |
US6770938B1 (en) | 2002-01-16 | 2004-08-03 | Advanced Micro Devices, Inc. | Diode fabrication for ESD/EOS protection |
US6894881B1 (en) * | 2002-02-19 | 2005-05-17 | National Semiconductor Corp | ESD protection methods and devices using additional terminal in the diode structures |
CN100401512C (zh) * | 2002-03-26 | 2008-07-09 | 华邦电子股份有限公司 | 利用硅控整流器的静电放电保护电路 |
US6826025B2 (en) | 2002-05-20 | 2004-11-30 | International Business Machines Corporation | Method and apparatus for providing ESD protection and/or noise reduction in an integrated circuit |
AU2002950581A0 (en) * | 2002-08-02 | 2002-09-12 | Wayne Callen | Electrical safety circuit |
DE10255130B4 (de) * | 2002-11-26 | 2007-03-22 | Infineon Technologies Ag | Schaltungsanordnung zum Schutz integrierter Schaltungen vor elektrostatischen Entladungen mit parallelem Strompfad |
JP4176564B2 (ja) * | 2003-06-23 | 2008-11-05 | 株式会社東芝 | ウェハ移載装置及びこれを用いた半導体装置の製造方法 |
DE10349405A1 (de) | 2003-10-21 | 2005-05-25 | Austriamicrosystems Ag | Aktive Schutzschaltungsanordnung |
EP1560030A1 (en) * | 2004-01-28 | 2005-08-03 | Koninklijke Philips Electronics N.V. | Method and apparatus for testing integrated circuits for susceptibility to latch-up |
US7002218B2 (en) | 2004-02-26 | 2006-02-21 | Microchip Technology Incorporated | Low capacitance ESD-protection structure under a bond pad |
US6849902B1 (en) * | 2004-03-11 | 2005-02-01 | Winbond Electronics Corp. | Input/output cell with robust electrostatic discharge protection |
US20070158817A1 (en) * | 2004-03-12 | 2007-07-12 | Rohm Co., Ltd. | Semiconductor device |
US20050225916A1 (en) * | 2004-04-02 | 2005-10-13 | Siemens Medical Solutions Usa, Inc. | Ultrasound membrane transducer collapse protection system and method |
US7649726B2 (en) * | 2004-08-16 | 2010-01-19 | National Instruments Corporation | Protection circuit for general-purpose digital I/O lines |
US7439592B2 (en) * | 2004-12-13 | 2008-10-21 | Broadcom Corporation | ESD protection for high voltage applications |
US7505238B2 (en) * | 2005-01-07 | 2009-03-17 | Agnes Neves Woo | ESD configuration for low parasitic capacitance I/O |
US7042028B1 (en) * | 2005-03-14 | 2006-05-09 | System General Corp. | Electrostatic discharge device |
US7518844B1 (en) * | 2006-02-10 | 2009-04-14 | Integrated Device Technology, Inc. | Over-voltage tolerant ESD protection circuit |
TWI339886B (en) * | 2006-09-14 | 2011-04-01 | Novatek Microelectronics Corp | Layout structure of electrostatic discharge protection circuit and production method thereof |
CN101154657B (zh) * | 2006-09-25 | 2010-04-07 | 联詠科技股份有限公司 | 静电放电防护电路的布局结构及其制造方法 |
CN101378191B (zh) * | 2007-08-28 | 2010-12-15 | 比亚迪股份有限公司 | 静电放电保护电路及使用其的电子产品 |
US7701682B2 (en) * | 2008-01-31 | 2010-04-20 | Freescale Semiconductors, Inc. | Electrostatic discharge protection |
CN101847633B (zh) * | 2010-05-05 | 2011-10-26 | 北京大学 | 一种静电保护器件及其制备方法 |
US8467162B2 (en) | 2010-12-30 | 2013-06-18 | United Microelectronics Corp. | ESD protection circuit and ESD protection device thereof |
DE102011018450B4 (de) * | 2011-04-21 | 2017-08-31 | Infineon Technologies Ag | Halbleiterbauelement mit durchgeschalteten parasitären Thyristor bei einem Lichtangriff und Halbleiterbauelement mit Alarmschaltung für einen Lichtangriff |
US8648386B2 (en) * | 2011-08-31 | 2014-02-11 | Macronix International Co., Ltd. | Semiconductor structure and manufacturing method for the same and ESD circuit |
WO2013095545A1 (en) * | 2011-12-22 | 2013-06-27 | Intel Corporation | Distributed electrostatic discharge protection for an on-package input/output architecture |
CN105870118B (zh) * | 2011-12-22 | 2019-11-08 | 英特尔公司 | 用于封装体上输入/输出架构的分布式静电放电保护 |
CN104269401B (zh) * | 2014-08-30 | 2017-03-29 | 电子科技大学 | 一种基于scr结构的新型esd保护器件 |
TWI661530B (zh) * | 2018-02-13 | 2019-06-01 | 力晶積成電子製造股份有限公司 | 靜電放電保護元件 |
US11282831B2 (en) | 2019-09-18 | 2022-03-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device having multiple electrostatic discharge (ESD) paths |
CN113540070B (zh) * | 2020-04-20 | 2023-12-12 | 长鑫存储技术有限公司 | 静电保护电路 |
US20210408786A1 (en) * | 2020-06-30 | 2021-12-30 | Qualcomm Incorporated | Circuit techniques for enhanced electrostatic discharge (esd) robustness |
US11689014B2 (en) * | 2021-06-24 | 2023-06-27 | Qualcomm Incorporated | Electrostatic discharge circuit for multi-voltage rail thin-gate output driver |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4922371A (en) * | 1988-11-01 | 1990-05-01 | Teledyne Semiconductor | ESD protection circuit for MOS integrated circuits |
ES2078343T3 (es) * | 1989-05-17 | 1995-12-16 | Sarnoff David Res Center | Dispositivo de proteccion scr de bajo voltaje de disparo y estructura. |
EP0472647A4 (en) * | 1989-05-17 | 1992-12-23 | Sharp Corporation | Voltage stress alterable esd protection structure |
US5274262A (en) * | 1989-05-17 | 1993-12-28 | David Sarnoff Research Center, Inc. | SCR protection structure and circuit with reduced trigger voltage |
US5225702A (en) * | 1991-12-05 | 1993-07-06 | Texas Instruments Incorporated | Silicon controlled rectifier structure for electrostatic discharge protection |
US5287241A (en) * | 1992-02-04 | 1994-02-15 | Cirrus Logic, Inc. | Shunt circuit for electrostatic discharge protection |
-
1993
- 1993-10-15 US US08/138,472 patent/US5430595A/en not_active Expired - Lifetime
-
1994
- 1994-08-16 DE DE69424795T patent/DE69424795T2/de not_active Expired - Fee Related
- 1994-08-16 AU AU75671/94A patent/AU7567194A/en not_active Abandoned
- 1994-08-16 CA CA002177150A patent/CA2177150C/en not_active Expired - Fee Related
- 1994-08-16 JP JP7511771A patent/JPH09503887A/ja active Pending
- 1994-08-16 SG SG1996005014A patent/SG75777A1/en unknown
- 1994-08-16 EP EP94925907A patent/EP0723706B1/en not_active Expired - Lifetime
- 1994-08-16 WO PCT/US1994/009253 patent/WO1995010855A1/en active IP Right Grant
- 1994-08-16 KR KR1019960701924A patent/KR100275252B1/ko not_active IP Right Cessation
- 1994-08-16 CN CN94193796A patent/CN1076874C/zh not_active Expired - Fee Related
-
1998
- 1998-11-30 HK HK98112488A patent/HK1011460A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0723706A4 (en) | 1997-01-08 |
EP0723706A1 (en) | 1996-07-31 |
CN1133105A (zh) | 1996-10-09 |
CN1076874C (zh) | 2001-12-26 |
WO1995010855A1 (en) | 1995-04-20 |
EP0723706B1 (en) | 2000-05-31 |
HK1011460A1 (en) | 1999-07-09 |
DE69424795T2 (de) | 2001-01-04 |
AU7567194A (en) | 1995-05-04 |
CA2177150C (en) | 2003-10-28 |
KR960705369A (ko) | 1996-10-09 |
CA2177150A1 (en) | 1995-04-20 |
US5430595A (en) | 1995-07-04 |
KR100275252B1 (ko) | 2001-01-15 |
SG75777A1 (en) | 2000-10-24 |
DE69424795D1 (de) | 2000-07-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH09503887A (ja) | 静電放電保護回路 | |
EP0708516B1 (en) | Electrostatic discharge protection device for integrated circuit | |
KR100260960B1 (ko) | 상보형 금속 산화물 반도체 집적 회로용 정전방전보호 | |
US6538266B2 (en) | Protection device with a silicon-controlled rectifier | |
US5572394A (en) | CMOS on-chip four-LVTSCR ESD protection scheme | |
US5754381A (en) | Output ESD protection with high-current-triggered lateral SCR | |
JP3058203U (ja) | ラッチアップのない完全に保護されたcmosオンチップesd保護回路 | |
US6479872B1 (en) | Dynamic substrate-coupled electrostatic discharging protection circuit | |
US6624998B2 (en) | Electrostatic discharge protection scheme in low potential drop environments | |
US20070053120A1 (en) | Apparatus and method for improved triggering and leakage current control of esd clamping devices | |
JPH0945862A (ja) | 半導体素子 | |
US6801417B2 (en) | Semiconductor integrated circuit device | |
US6455898B1 (en) | Electrostatic discharge input protection for reducing input resistance | |
US6188263B1 (en) | Electrostatic protection circuit | |
US5579200A (en) | Electrostatic discharge protection for metal-oxide-silicon feedback elements between pins | |
US6940131B2 (en) | MOS ESD CDM clamp with integral substrate injection guardring and method for fabrication | |
US7042689B2 (en) | High voltage tolerant ESD design for analog and RF applications in deep submicron CMOS technologies | |
TW594969B (en) | ESD clamp circuit | |
JP4127007B2 (ja) | 半導体装置 | |
JPH0983323A (ja) | キャパシタカップリング式静電放電防護装置 | |
KR100215760B1 (ko) | 과전류에대하여안정한반도체메모리장치의리던던시디코더회로 | |
KR20050098458A (ko) | Esd 보호 회로 및 그 방법 | |
JPH0685249A (ja) | Mos型半導体装置の入力保護回路 | |
JPH0362567A (ja) | 入力保護回路 | |
KR20020017766A (ko) | Cdm용 정전기 보호 회로 |