KR20020017766A - Ｃｄｍ용 정전기 보호 회로 - Google Patents

Ｃｄｍ용 정전기 보호 회로 Download PDF

Info

Publication number
KR20020017766A
KR20020017766A KR1020000051279A KR20000051279A KR20020017766A KR 20020017766 A KR20020017766 A KR 20020017766A KR 1020000051279 A KR1020000051279 A KR 1020000051279A KR 20000051279 A KR20000051279 A KR 20000051279A KR 20020017766 A KR20020017766 A KR 20020017766A
Authority
KR
South Korea
Prior art keywords
cdm
bipolar transistor
transistor
mos transistor
protection circuit
Prior art date
Application number
KR1020000051279A
Other languages
English (en)
Inventor
최경석
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1020000051279A priority Critical patent/KR20020017766A/ko
Publication of KR20020017766A publication Critical patent/KR20020017766A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 CDM용 정전기 보호 회로에 관한 것으로, 특히 이 정전기 보호회로는 전원 패드와 접지 패드 사이에 게이트와 베이스가 공통 연결된 모스 트랜지스터와 바이폴라 트랜지스터를 구비하여 전원 패드에 인가되는 정전기 전하로 인해 유도되는 포지티브 백 바이어스에 의해 모스 트랜지스터가 턴온되고 이 모스 트랜지스터의 턴온에 의해 베이스 전류량이 많아져 바이폴라 트랜지스터 또한 빠르게 턴온된다. 따라서, 본 발명은 모스 트랜지스터가 바이폴라 트랜지스터의 턴온 시점을 빠르게 하여 내부에 축적된 정전기 전하를 빠르게 방전시켜 내부 칩을 정전기로부터 안전하게 보호할 수 있다.

Description

ＣＤＭ용 정전기 보호 회로{Electro static discharging circuit for a CDM}
본 발명은 반도체 장치의 정전기 보호 회로에 관한 것으로서, 특히 전원 패드의 정전기 방전 특성을 개선시킬 수 있는 CDM용 정전기 보호 회로에 관한 것이다.
반도체 메모리장치의 집적도가 높아지고 이에 소자의 크기가 미세화되어감에 따라서 내부 회로가 점점 낮은 전압에 의하여 파괴되는 등 ESD에 대한 집적회로의 신뢰성이 중요한 과제로 떠오르고 있다. 이것은 서브 미크론 공정 기술이 얇은 산화막, 얕은 접합, 작은 콘택과 단채널 등의 기술을 채용함으로써 정전기 방전을 더욱 나쁘게 만들기 때문이다. 그래서, ESD 보호회로를 직접회로의 패드 근처에 삽입하여 정전기에 대한 보호를 하고 있다.
한편, 반도체장치는 제조 과정이나 유통 과정 등의 다양한 경우에 고전압의 정전기에 의하여 소자에 치명적인 손상을 입는 경우가 종종 일어난다. 정전기에 의해 소자가 손상을 입게 되는 과정은 인체 체형 모델과 기계 모델로서 크게 나누어서 설명되어 왔는데, 최근에는 칩 내부에 축적된 전하에 의하여 손상을 입게 되는 CDM(Charged Device Model)의 경우도 고려되고 있다.
즉, CDM은 일반적인 ESD 회로와 같이 외부의 정전기원으로부터 전하가 집적회로의 내부에 유입되는 것이 아닌 전장에 의하여 집적회로의 내부에서 충전된 전하가 외부의 그라운드로 방전이 일어나는 현상이다.
이렇게 CDM에 대한 면역을 높이기 위하여 대부분 전원 라인(Vcc,Vss)에는 다이오드 또는 바이폴라 트랜지스터, 모스 트랜지스터 등의 정전기 보호 소자를 사용하여 고전위의 정전기를 전원 라인에 직접 바이패스하므로써 축적된 전하로 인한 정전기로부터 내부 회로를 보호한다.
하지만, CDM용 정전기 보호소자의 피크 전류에 이르는 라이징 시간은 아주 짧은데(약 1nsec미만), 이는 정션 브레이크다운(junction breakdown) 조차도 매우 어려운 시간이다. 이에 따라 정전기 보호소자가 제대로 작동을 하지 않을 경우 칩 내부에 축적된 전하를 바로 방전시키지 못해 CDM의 정전기 방전 특성이 크게 저하되는 문제점이 있었다.
본 발명의 목적은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 포지티브 백 바이어스에 의해 턴온되는 모스 트랜지스터와 이 모스 트랜지스터의 턴온에 의해 베이스 전류량이 많아져 턴온 시점이 빨라지는 바이폴라 트랜지스터를 구비함으로써 모스 트랜지스터와 바이폴라 트랜지스터의 턴온 시점이 다르기 때문에 내부에 축적된 전하를 충분히 방전시킬 수 있는 CDM용 정전기 보호 회로를 제공하는데 있다.
도 1은 본 발명에 따른 CDM용 정전기 보호 회로를 나태는 회로 구성도,
도 2는 본 발명에 따른 CDM용 정전기 보호 회로의 수직 단면도.
- 도면의 주요 부분에 대한 부호의 설명 -
1 : 다이
10, 12 : 전원 라인
20, 22 : 전원 패드
30 : 회로들
40 : 정전기 보호소자들
A, B, C, D : 영역
S1, S2, S3, S4 : 회로들
SQ1, SQ2, SQ3, SQ4 : 회로들
상기 목적을 달성하기 위하여 본 발명은 반도체장치의 CDM용 정전기 보호회로에 있어서, 전원 패드와 접지 패드 사이에 게이트와 베이스가 공통 연결된 모스트랜지스터와 바이폴라 트랜지스터를 구비하며 모스 트랜지스터의 드레인과 바이폴라 트랜지스터의 에미터, 소오스 및 콜렉터가 공통 연결되어 있다.
본 발명의 정전기 보호회로에 의하면, 포지티브 백 바이어스에 의해 턴온되는 모스 트랜지스터와 이 모스 트랜지스터의 턴온에 의해 베이스 전류량이 많아져 턴온 시점이 빨라지는 바이폴라 트랜지스터를 구비함으로써 모스 트랜지스터가 바이폴라 트랜지스터의 턴온 시점을 빠르게 하여 내부에 축적된 전하를 빠르게 방전시켜 내부 칩을 정전기로부터 안전하게 보호할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세하게 설명한다.
도 1은 본 발명에 따른 CDM용 정전기 보호 회로를 나태는 회로 구성도이다.
도 1에 도시된 바와 같이, 본 발명의 정전기 보호회로는 전원 패드(VCC,VCCQ)와 접지 패드(VSS,VSSQ) 사이에 게이트(26)와 베이스(20)가 공통 연결된 모스 트랜지스터(M)와 바이폴라 트랜지스터(B)가 구성되어 있다. 이때, 모스 트랜지스터(M)의 드레인(24)과 바이폴라 트랜지스터(B)의 에미터(19), 소오스(22) 및 콜렉터(21)가 공통 접속되어 전원 패드(VCC,VCCQ)와 접지 패드(VSS,VSSQ)에 연결되어 있다.
또한, 모스 트랜지스터(M)의 게이트(26) 길이와 바이폴라 트랜지스터(B)의 베이스(20) 길이가 동일하는 것이 바람직하다.
그러므로, 이러한 구조를 갖는 정전기 보호회로에서는 전원 패드에서부터 인가된 전하로 인해 발생된 포지티브 백 바이어스에 의해 모스 트랜지스터가 먼저 턴온되고 모스 트랜지스터의 턴온으로 바이폴라 트랜지스터의 베이스 전류가 증가되어 바이폴라 트랜지스터 또한 턴온되어 전원 패드의 전하를 접지 패드로 흐르게 한다.
도 2는 본 발명에 따른 CDM용 정전기 보호 회로의 수직 단면도로서, 이를 참조하여 도 1의 정전기 보호회로에 대한 작동을 상세하게 설명하고자 한다.
도 2를 참조하면 본 발명의 CDM용 정전기 보호회로의 수직 구조는 반도체 기판의 p-웰(10), 소자분리막(12),n-웰 가아드링(14), 가이드링(14)내에 형성된 n+ 영역(16), p+ 영역(18,26), 게이트전극(26)과 소오스(22) 및 드레인(24)을 갖는 모스 트랜지스터(M), 소자 분리막을 사이에 두고 모스의 소오스(22)에 이웃하는 베이스(20)를 갖는 바이폴라 트랜지스터로 구성된다. 여기서, 바이폴라 트랜지스터의 에미터와 콜렉터는 생략되어 있다.
그러면, 상기와 같은 CDM용 정전기 보호회로는 전원 패드에 전하가 인가되면 소오스(22) 접합의 측면으로 먼저 브레이크다운(breakdown)이 일어난다. 이에 따라 기판의 p-웰(10) 저항에 의해 기판으로 전류가 흐르게 되어 결국 p-웰(10)에 전압이 걸리게 된다. 이때 p-웰(10)에 걸리는 전압은 포지티브 전압이 걸린다.
그래서, p-웰(10)에 걸리는 포지티브 전압에 의해 모스 트랜지스터에 포지티브 백 바이어스(positive back bias)가 걸리게 된다. 이 바이어스에 의해 트랜지스터 문턱 전압이 낮아져 소오스(22)와 드레인(24) 사이에 더 많은 전류가 흐르게 되어 모스 트랜지스터가 턴온된다.
p-웰(10)에 걸리는 포지티브 전압에 의해 바이폴라 트랜지스터의 베이스(20)에도 바이어스 전압이 걸리게 되어 바이폴라 트랜지스터 역시 턴온되어 전원 라인에 인가된 전하를 모두 접지로 방전시킨다.
그러므로, 본 발명은 모스 트랜지스터가 전압 패드에 유도되는 포지티브 백 바이어스에 의해 턴온이 빨라져 바이폴라 트랜지스터의 베이스 전류를 빠르게 흘려주어 턴온 시점을 빠르게 한다.
상술한 바와 같이, 본 발명은 전원 패드에 인가되는 전하에 의해 유도되는 포지티브 백 바이어스에 의해 먼저 턴온되는 모스 트랜지스터와, 턴온된 모스 트랜지스터에 의해 베이스 전류량이 많아져 턴온 시점이 빨라지는 바이폴라 트랜지스터를 구비함으로써 모스 트랜지스터가 바이폴라 트랜지스터의 턴온 시점을 빠르게 하여 내부에 축적된 전하를 빠르게 방전시켜 내부 칩을 정전기로부터 안전하게 보호할 수 있다.
그러므로, 본 발명은 정전기 보호소자의 피크 전류에 이르는 라이징 시간이 빨라지더라도 모스 트랜지스터와 바이폴라 트랜지스터의 상호 작용에 의해 정전기 방전 시점역시 빨라지기 때문에 칩의 CDM 특성을 향상시킨다.

Claims (2)

  1. 반도체장치의 CDM용 정전기 보호회로에 있어서,
    전원 패드와 접지 패드 사이에 게이트와 베이스가 공통 연결된 모스 트랜지스터와 바이폴라 트랜지스터를 구비하며 상기 모스 트랜지스터의 드레인과 바이폴라 트랜지스터의 에미터, 소오스 및 콜렉터가 공통 연결된 것을 특징으로 하는 CDM용 정전기 보호 회로.
  2. 제 1항에 있어서, 상기 모스 트랜지스터의 게이트 길이와 바이폴라 트랜지스터의 베이스 길이가 동일한 것을 특징으로 하는 CDM용 정전기 보호 회로.
KR1020000051279A 2000-08-31 2000-08-31 Ｃｄｍ용 정전기 보호 회로 KR20020017766A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000051279A KR20020017766A (ko) 2000-08-31 2000-08-31 Ｃｄｍ용 정전기 보호 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000051279A KR20020017766A (ko) 2000-08-31 2000-08-31 Ｃｄｍ용 정전기 보호 회로

Publications (1)

Publication Number Publication Date
KR20020017766A true KR20020017766A (ko) 2002-03-07

Family

ID=19686517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000051279A KR20020017766A (ko) 2000-08-31 2000-08-31 Ｃｄｍ용 정전기 보호 회로

Country Status (1)

Country Link
KR (1) KR20020017766A (ko)

Similar Documents

Publication Publication Date Title
US7825473B2 (en) Initial-on SCR device for on-chip ESD protection
US7196887B2 (en) PMOS electrostatic discharge (ESD) protection device
KR100240872B1 (ko) 정전기 방전 보호 회로 및 그것을 구비하는 집적 회로
US6815775B2 (en) ESD protection design with turn-on restraining method and structures
US6538266B2 (en) Protection device with a silicon-controlled rectifier
USRE38319E1 (en) Dual-node capacitor coupled MOSFET for improving ESD performance
US5528188A (en) Electrostatic discharge suppression circuit employing low-voltage triggering silicon-controlled rectifier
KR100275252B1 (ko) 정전 방전 보호 회로
US5754380A (en) CMOS output buffer with enhanced high ESD protection capability
US5615073A (en) Electrostatic discharge protection apparatus
US8000124B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US7667243B2 (en) Local ESD protection for low-capicitance applications
US6479872B1 (en) Dynamic substrate-coupled electrostatic discharging protection circuit
US6594132B1 (en) Stacked silicon controlled rectifiers for ESD protection
US20030076636A1 (en) On-chip ESD protection circuit with a substrate-triggered SCR device
US7763908B2 (en) Design of silicon-controlled rectifier by considering electrostatic discharge robustness in human-body model and charged-device model devices
US7145204B2 (en) Guardwall structures for ESD protection
JP2001160615A (ja) スタック型ｍｏｓトランジスタ保護回路
US7256460B2 (en) Body-biased pMOS protection against electrostatic discharge
EP1046193B1 (en) An integrated circuit provided with esd protection means
KR100971431B1 (ko) 정전기 보호 장치
US6650165B1 (en) Localized electrostatic discharge protection for integrated circuit input/output pads
US6940131B2 (en) MOS ESD CDM clamp with integral substrate injection guardring and method for fabrication
KR100504203B1 (ko) 반도체장치의 보호소자
KR20020017766A (ko) Ｃｄｍ용 정전기 보호 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination