JPH0926885A - マイクロプロセッサに対する多重優先度割込み要求のための制御回路および制御方法 - Google Patents

マイクロプロセッサに対する多重優先度割込み要求のための制御回路および制御方法

Info

Publication number
JPH0926885A
JPH0926885A JP8117659A JP11765996A JPH0926885A JP H0926885 A JPH0926885 A JP H0926885A JP 8117659 A JP8117659 A JP 8117659A JP 11765996 A JP11765996 A JP 11765996A JP H0926885 A JPH0926885 A JP H0926885A
Authority
JP
Japan
Prior art keywords
interrupt
signal
circuit
microprocessor
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8117659A
Other languages
English (en)
Inventor
Robert J Simpson
ロバート、ジョン、シンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
S G S THOMSON MICROELECTRON Ltd
SGS THOMSON MICROELECTRONICS
STMicroelectronics Ltd Great Britain
Original Assignee
S G S THOMSON MICROELECTRON Ltd
SGS THOMSON MICROELECTRONICS
STMicroelectronics Ltd Great Britain
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by S G S THOMSON MICROELECTRON Ltd, SGS THOMSON MICROELECTRONICS, STMicroelectronics Ltd Great Britain filed Critical S G S THOMSON MICROELECTRON Ltd
Publication of JPH0926885A publication Critical patent/JPH0926885A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
    • G06F13/26—Handling requests for interconnection or transfer for access to input/output bus using interrupt with priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)

Abstract

(57)【要約】 【課題】 プロセッサ自体に対する変更の問題を小さく
して、プロセッサに対する多重優先度割込み要求を取扱
う装置および方法を得ることである。 【解決手段】 割込み識別子を出力するための出力回路
が、現在実行されている割込みプロセスのどれよりも高
い優先度を持つ割込み信号に応答してのみ動作できるよ
うな、マイクロプロセッサに対する多重優先度割込み要
求を制御する制御回路および方法、ならびにそのような
回路を組込んだマイクロプロセッサ装置およびマイクロ
プロセッサ装置を制御する方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、マイクロプロセッ
サのＣＰＵに対する多重優先度割込み要求の制御に関す
る。
【０００２】割込みとは、特定のプロセスのプロセッサ
が割込みプロセスを実行できるように、そのプロセッサ
による実行の一時的な停止を行わせる操作のことであ
る。そのような操作は、周辺装置に関連させられている
割込みプロセスを実行するために、プロセッサが主プロ
セスの実行に割込むことを要求する、その特定の周辺装
置によってプロセッサ回路において通常開始される。
【０００３】
【従来の技術】既知のプロセッサは、固定された数の割
込み優先度をサポートするための容量を持つようにして
設計されてきた。プロセッサは、２つ以上の割込みをサ
ポートすることが必要なことがある。その理由は、種々
の割込み要求が種々の割込みプロセスを要求するためで
ある。プロセッサは、多数の割込み要求をサポートでき
ることを必要とするばかりでなく、それらの要求が同時
に生じた場合に、プロセッサは優先順位をつけることも
必要とする。
【０００４】しかし、サポートできる割込み優先度の数
は、プロセッサによって制約できる。典型的には、プロ
セッサは２つの優先度をサポートできるだけである。プ
ロセッサは追加の優先度をサポートするようにできる
が、そのようにすることは複雑で、プロセッサの命令セ
ットを変更する必要があり、かつ追加のレジスタを設け
る必要があるかも知れない。
【０００５】
【発明が解決しようとする課題】したがって、本発明の
目的は、プロセッサ自体の変更の問題を少くした、プロ
セッサに対する多重優先度割込み要求を取扱うための方
法および装置を得ることである。
【０００６】
【課題を解決するための手段】本発明の１つの態様によ
れば、それぞれの割込み信号を受けるための入力端子を
有し、かつどの入力端子が割込み信号を受けたかの指示
を提供し、しかもそれぞれの割り込み信号に関連させら
れている割込みプロセスが終了するまで前記指示を保持
する入力記憶回路を含む入力回路と、それぞれ１つの前
記割込み信号に対応し、かつプロセッサによって実行す
るための割込みプロセスをそれぞれ識別する割込み識別
子を複数個記憶するための識別子記憶回路と、この記憶
回路に接続されて、前記記憶回路によって保持されてい
る指示に対応する各割込み信号についての優先状態を決
定し、かつ最高の優先状態を有する割込み信号を選択す
る仲裁器回路と、現在実行しているどの割込みプロセス
よりも高い優先状態を持つ割込み信号に応答してのみ動
作でき、かつ前記仲裁器回路に応答して、前記１つの割
込み信号に関連する前記複数の割込み識別子の選択した
１つを出力する出力回路と、をそなえるマイクロプロセ
ッサに対する多重優先度割込み要求のための制御回路が
得られる。
【０００７】したがって、サポートすべき多数の割込み
レベルをプロセッサを変更することなしに使用できる、
プロセッサに対する多割込み要求を制御するための回路
が得られる。前記出力回路は、割込み要求信号をマイク
ロプロセッサに更に出力することが好ましい。
【０００８】割込みプロセスをより高い優先度の割込み
プロセスによって割込むことができるので有利でもあ
る。したがって、前記記憶回路は、割込み信号が受けら
れたことを各入力端子に指示するその入力端子のための
第１の記憶装置と、各入力端子の割込みプロセスが現在
実行されていることを指示するその入力端子のための第
２の記憶装置とを含むことが好ましい。
【０００９】本発明の第２の態様によれば、プロセッサ
とメモリをそなえ、かつマイクロプロセッサに対する多
重優先度割込み要求のための制御回路を含むマイクロプ
ロセッサ装置において、前記制御回路は、それぞれの割
込み信号を受けるための入力端子を有し、かつどの入力
端子が割込み信号を受けたかの指示を提供し、しかもそ
れぞれの割り込み信号に関連させられている割込みプロ
セスが終了するまで前記指示を保持する入力記憶回路を
含む入力回路と、それぞれ１つの前記割込み信号に対応
し、かつプロセッサによって実行するための割込みプロ
セスをそれぞれ識別する割込み識別子を複数個記憶する
ための識別子記憶回路と、この記憶回路に接続されて、
前記記憶回路によって保持されている指示に対応する各
割込み信号についての割込み状態を決定し、かつ最高の
優先状態を有する割込み信号を選択する仲裁器回路と、
現在実行しているどの割込みプロセスよりも高い優先状
態を持つ割込み信号に応答してのみ動作でき、かつ前記
仲裁器回路に応答して、前記１つの割込み信号に関連す
る前記複数の割込み識別子の選択した１つを出力する出
力回路と、をそなえるマイクロプロセッサ装置が得られ
る。
【００１０】メモリは、前記割込みプロセスのそれぞれ
１つにそれぞれ関連させられた複数の割当てられたアド
レス空間を有し、割込みプロセスの１つの実行中に割当
てられたアドレス空間の１つに割込まれたプロセスに関
連させられているパラメータを記憶することが好まし
い。
【００１１】メモリと制御回路とは、１つの集積回路装
置の上に形成されることが好ましい。
【００１２】本発明の第３の態様によれば、複数の並列
割込み信号の少なくとも１つを受ける過程と、どの割込
み信号が受けられたかの指示を記憶する過程と、それぞ
れの割込み信号に関連させられている割込みプロセスが
終了するまで前記指示を保持する過程と、前記割込み信
号の１つにそれぞれ対応し、かつプロセッサが実行する
割込みプロセスをそれぞれ識別する複数の割込み識別子
を記憶する過程と、記憶されている指示に対応する各割
込み信号についての優先状態を決定する過程と、最高の
優先状態を有する１つの割込み信号を選択する過程と、
現在実行しているどの割込みプロセスよりも高い優先状
態を持つ割込み信号に依存して、前記１つの割込み信号
に関連させられている前記複数の割込み識別子の選択し
た１つを出力する過程と、をそなえるマイクロプロセッ
サに対する多重優先度割込み要求を制御する方法が得ら
れる。
【００１３】この方法は、受けられた割込み信号に関連
させられている割込みプロセスが現在実行されているか
どうかについての指示を記憶する過程を更にそなえるこ
とが好ましい。
【００１４】この方法は、割込み要求信号をマイクロプ
ロセッサに出力する過程を更にそなえることが好まし
い。
【００１５】本発明の第４の態様によれば、複数の並列
割込み信号の少なくとも１つを受ける過程と、どの割込
み信号が受けられたかの指示を記憶する過程と、それぞ
れの割込み信号に関連させられている割込みプロセスが
終了するまで前記指示を保持する過程と、前記割込み信
号の１つにそれぞれに対応し、かつプロセッサが実行す
る割込みプロセスをそれぞれ識別する複数の割込み識別
子を記憶する過程と、記憶されている指示に対応する各
割込み信号についての優先状態を決定する過程と、最高
の優先状態を有する１つの割込み信号を選択する過程
と、現在実行しているどの割込みプロセスよりも高い優
先状態を持つ割込み信号に依存して、前記１つの割込み
信号に関連させられている前記複数の割込み識別子の選
択した１つを出力する過程と、をそなえる、メモリとプ
ロセッサを含むマイクロプロセッサ装置において多重優
先度割込み要求を制御する方法が得られる。
【００１６】割込みプロセスの終了までそれぞれの割込
みプロセスに関連させるために少なくとも１つのアドレ
ス空間をメモリにおいて割当てる過程と、割込みプロセ
スの実行中に割込みプロセスによって割込まれた以前の
プロセスに関連させられたパラメータを前記少なくとも
１つのアドレス空間に記憶する過程とを、この方法は更
にそなえることが好ましい。
【００１７】各実行割込みプロセスは、それぞれ複数の
アドレス空間をメモリにおいて割当て、複数の空間のそ
れぞれは各割込みプロセスによって割込まれたプロセス
のパラメータを保持することが好ましい。
【００１８】割込み識別子は、前記メモリのアドレスで
あることが好ましい。
【００１９】
【発明の実施の形態】図１は、マイクロプロセッサ４お
よびメモリ６を含んでいる回路における本発明の好適な
実施例の割込み制御器２の実現を示す。
【００２０】割込み制御器２は、４つの割込み信号ＩＮ
Ｐ ＰＥＮＤＯ０ないしＩＮＰ ＰＥＮＤＯ３を線８ａ
ないし８ｄに並列に受ける。また割込み制御器は、プロ
セッサが割込みプロセスを開始したことを示す信号ＩＮ
Ｐ ＢＥＧを線１４に受け、プロセッサが割込みプロセ
スを終了したことを示す信号ＩＮＰ ＦＩＮを線１６に
受け、割込み制御器を構成するために使用する１組の信
号ＣＯＮＦＩＧを線１８に受ける。割込み制御器は、割
込み要求信号ＩＮＴ ＲＥＱを線１２に出力し、割込み
識別信号ＩＮＴ ＩＤを線１０に出力する。プロセッサ
４は、信号ＩＮＴ ＲＥＱを割込み制御器から受け、信
号ＩＮＰ ＢＥＧと、ＩＮＰ ＦＩＮと、ＣＯＮＦＩＧ
とを割込み制御器に出力する。メモリ６は、信号ＩＮＴ
ＩＤを割込み制御器から受ける。線２０における１組
の制御信号ＣＯＮＴＲＯＬがプロセッサ４とメモリ６と
の間に供給されて、プロセッサ４がメモリ６を制御でき
るようにする。
【００２１】４つの割込み信号ＩＮＰ ＰＥＮＤＯ０な
いしＩＮＰ ＰＥＮＤＯ３は、専用割込み源からそれぞ
れ生ずる。プロセッサがそれに関連させられている特定
の割込みプロセスを実行することを割込み源が求める
と、割込み源がプロセッサからのサービスを求めている
ことを割込み制御器に知らせるように、割込み制御器源
はそれに関連させられている割込み信号をセットする。
割込み制御器は、特定の割込み源に関連させられている
割込みを識別する複数の割込み識別子、この例では４つ
の割込み識別子、を記憶する。割込み制御器によって記
憶される割込み識別子の数は、割込み制御器によって受
けられる割込み信号の数に対応する。割込み制御器は、
任意の数の割込み源から任意の数の割込み信号を並列に
受け、したがって、任意の数のプロセスをサポートする
ための任意の数の割込み識別子を記憶するように適合さ
せることができる。
【００２２】割込み制御器２の動作に先立って、それを
プロセッサ４が信号ＣＯＮＦＩＧを用いて調整する。プ
ロセッサは、各割込みプロセスに関連させられている各
割込み識別子を割込み制御器にロードする。割込み識別
子は、後で詳しく説明するように、割込みプロセスを設
定して実行するためにプロセッサが使用できる特定の割
込みプロセスに関連させられているアドレスなどの、独
特の「タグ」である。プロセッサからの信号ＣＯＮＦＩ
Ｇは、各割込みプロセスに関連させるべき優先度、した
がって各割込み信号ＩＮＰ ＰＥＮＤＯ０ないしＩＮＰ
ＰＥＮＤＯ３に関連させるべき優先度を決定するため
に使用することもできる。
【００２３】セットされている割込み信号ＩＮＰ ＰＥ
ＮＤＯ０ないしＩＮＰ ＰＥＮＤＯ３の１つに応答し
て、割込み制御器２は割込みをサービスすることをプロ
セッサ４に要求するために、割込み要求信号ＩＮＴ Ｒ
ＥＱをセットする。それと同時に、割込み制御器は割込
み識別信号ＩＮＴ ＩＤとして、セットされた割込み信
号ＩＮＰ ＰＥＮＤＯ０ないしＩＮＰ ＰＥＮＤＯ３の
１つに関連させられている割込み識別子を出力する。割
込み要求に応答して、プロセッサはそれの現在のプロセ
スに割込み、割込み識別信号ＩＮＴ ＩＤに関連させら
れている割込みプロセスの実行を開始する。
【００２４】しかし、本発明の異なる実施例において
は、割込み識別信号ＩＮＴ ＩＤはプロセッサに対する
割込み要求信号を形成することもできる。その実施例で
は、信号ＩＮＴ ＲＥＱは不要である。その実施例にお
いては、プロセッサは、たとえば線１０における有効な
割込み識別信号を識別することによって割込み要求を認
識する。
【００２５】後で詳しく説明するように、割込みプロセ
スを実行するためにプロセッサによって実行されている
現在のプロセスに割込むには、割込みプロセスを実行し
た後でプロセッサが割込まれたプロセスに戻って実行を
継続できるように、割込まれたプロセスに関連させられ
ている情報を記憶する必要がある。
【００２６】割込みプロセスの実行の開始においては、
割込みが要求に応じてサービスされていることを割込み
制御器に知らせるように、プロセッサは信号ＩＮＴ Ｂ
ＥＧをセットする。そうすると割込み制御器は、実行す
ることをそれが要求した特定の割込みが実行されている
ことに気がつく。割込みプロセスの実行が終了すると、
プロセッサが割込みの実行を終了したこと、および割込
まれたプロセスの実行に戻っていることに割込み制御器
が気が付くように、プロセッサは信号ＩＮＴＦＩＮをセ
ットする。
【００２７】各割込み信号ＩＮＰ ＰＥＮＤＯ０ないし
ＩＮＰ ＰＥＮＤＯ３が専用割込み源から取出されるに
連れて、割込み信号の任意の１つまたは全てを同時にセ
ットできる。これにより、各割込み信号ＩＮＰ ＰＥＮ
ＤＯ０ないしＩＮＰ ＰＥＮＤＯ３に、したがって各割
込み源に所定の優先度を割当てる仲裁器回路が、割込み
制御器に設けられる。図１の例における割込み制御器は
４優先度の割込み制御器であるが、任意の数の優先度を
取扱うために割込み制御器を拡張できる。したがって、
割込み信号ＩＮＰ ＰＥＮＤＯ０ないしＩＮＰ ＰＥＮ
ＤＯ３のうちの２つ以上が同時にセットされている場合
には、セットされて最高の優先度を持つ割込み信号の１
つに関連させられているその割込み識別子を、割込み制
御器は割込み識別信号として出力する。その割込みを実
行した後で、セットされて次に高い優先度を持つ割込み
信号の１つに関連させられている、次に高い優先度の割
込みを実行するために、割込み制御器はプロセッサにそ
れのプロセスに割込むことを再び求める。
【００２８】後で更に詳しく説明するように、プロセッ
サが割込みプロセスを実行している間に、より高い優先
度を持つ割込みに関連させられている割込み信号がセッ
トされたとすると、割込み制御器はプロセッサがその割
込みプロセスに割込んで、より高い優先度の割込みプロ
セスを実行することをそのプロセッサに求める。そのよ
り高い優先度の割込みを実行した後で、プロセッサはよ
り低い優先度の割込みプロセスを実行するために戻り、
その後で割込まれたプロセスを実行するために戻る。
【００２９】次に、本発明の好適な実施例の割込み制御
器の動作を、図１に示す割込み制御器２の構成を示す図
２を参照して説明する。図１の部品に類似する部品を示
すために、図２においては可能である場合には常に同じ
参照番号を用いる。
【００３０】図２の割込み制御器２は、４つの割込み未
決フラッグ２２ａないし２２ｄを含む未決記憶回路２２
と、仲裁器回路２４と、４つの割込み実行フラッグ記憶
回路２６ａないし２６ｄを含む実行フラッグ記憶回路２
６と、４つの割込み識別子２８ａないし２８ｄを含む割
込み識別子記憶回路２８と、マルチプレクサ３０とをそ
なえる。各割込み未決フラッグ２２ａないし２２ｄは、
線８ａないし８ｄ上の割込み信号ＩＮＰ ＰＥＮＤＯ０
ないしＩＮＰ ＰＥＮＤＯ３のそれぞれ１つと、線３４
ａないし３４ｄ上の４つのクリア割込み未決信号ＣＬＲ
ＰＥＮＤ０ないしＣＬＲ ＰＥＮＤ３のそれぞれ１つ
とを受け、４つの割込み未決状態信号ＳＴＡＴ ＰＥＮ
Ｄ０ないしＳＴＡＴ ＰＥＮＤ３を線３２ａないし３２
ｄに出力する。仲裁器回路２４は、各割込み未決状態信
号ＳＴＡＴ ＰＥＮＤ０ないしＳＴＡＴ ＰＥＮＤ３を
受け、各クリア割込み未決信号ＣＬＲ ＰＥＮＤ０ない
しＣＬＲ ＰＥＮＤ３を出力する。また仲裁器回路２４
は、信号ＩＮＴ ＢＥＧを線１４に受け、信号ＩＮＴ
ＦＩＮを線１６に受け、信号ＩＮＴ ＲＥＱを線１２に
出力する。更に、仲裁器回路２４は、４つのセット割込
み実行信号ＳＥＴＥＸ０ないしＳＥＴ ＥＸ３を割込み
実行フラッグ２６ａないし２６ｄのそれぞれ１つに出力
し、４つのクリア割込み実行信号ＣＬＲ ＥＸ０ないし
ＣＬＲ ＥＸ３を割込み実行フラッグ２６ａないし２６
ｄのそれぞれ１つに出力し、線４４上の選択割込み識別
信号ＳＥＬ ＩＤをマルチプレクサ３０に出力し、割込
み実行フラッグ２６ａないし２６ｄのそれぞれ１つから
４つのＳＴＡＴ ＥＸ０ないしＳＴＡＴ ＥＸ３を線４
０ａないし４０ｄに受ける。４つの割込み識別子２８ａ
ないし２８ｄのそれぞれは、線１８上の信号ＣＯＮＦＩ
Ｇを受け、それぞれの識別子信号ＩＤ０ないしＩＤ３を
線４２ａないし４２ｄを介してマルチプレクサ３０に出
力する。マルチプレクサ３０は、信号ＳＥＬ ＩＤによ
って制御されて、識別子信号ＩＤ０ないしＩＤ３の１つ
を割込み識別子信号ＩＮＴ ＩＤとして線１０に出力す
る。
【００３１】４つの割込み未決フラッグ２２ａないし２
２ｄと、４つの割込み実行フラッグ２６ａないし２６ｄ
と、４つの割込み識別子２８ａないし２８ｄとの各１つ
が４つのプロセス優先度に関連させられる。
【００３２】割込み制御器の動作の前に、信号ＣＯＮＦ
ＩＧを用いて、プロセッサは割込み識別子記憶回路の割
込み識別子２８ａないし２８ｄのそれぞれに、４つの割
込みのそれぞれに関連させられている識別子をロードす
る。この割込み識別子は、各特定の割込みを識別するた
めにプロセッサが使用できる独特の「タグ」でなければ
ならない。命令ポインタと、割込みルーチンによって使
用するためのメモリの領域、または割込まれたプロセス
に関連させられているパラメータを記憶できるメモリの
領域に対するポインタとを識別するために割込み識別子
を使用できる。好適な実施例においては、割込み識別子
は割込みが使用するために留保される主メモリのアドレ
スである。各割込みレベルが、割込まれたプロセスへ戻
るために必須である、割込まれたプロセスに関連させら
れているパラメータ、たとえば割込まれたプロセスに関
連させられているプロセッサのレジスタ内容、を記憶す
るために割当てられた主メモリの領域を有する。このよ
うにメモリを使用することによって、特別の割込みレベ
ルをプロセッサとは独立に付加できるようにされる。主
メモリの領域を割込みレベルに割当てることについて、
図３を参照して説明する。
【００３３】好適な実施例においては、プロセッサ４は
トランスピュータであり、割込み識別子は主メモリ内の
作業域アドレスである。そのアドレスは、特定の割込み
プロセスに関連させられている作業域のスタートアドレ
スである。図３を参照して、作業域アドレスから離れて
いる固定された位置に割込み命令ポインタが記憶され
る。その割込み命令ポインタは、その特定の割込みプロ
セスに関連させられている第１の命令の主メモリ内のア
ドレスである。割込まれたプロセスに正しく戻ることが
でき、かつ割込みを実行した後で実行できるように、割
込みプロセス作業域アドレスから離れている作業域内の
他の場所を用いて、割込まれたプロセスに関連させられ
ている情報を記憶できる。したがって、プロセッサがト
ランスピュータであるとすると、図３に示すように、割
込まれたプロセスのときにＣレジスタの内容と、Ｂレジ
スタの内容と、Ａレジスタの内容と、割込まれたプロセ
スの命令ポインタと、割込まれたプロセスの作業域ポイ
ンタと、割込まれたプロセスの状態とを記憶する必要が
ある。
【００３４】また、上で図１を参照して述べたように、
割込みプロセス自体を他の割込みプロセスで割込むこと
ができる。したがって、主プロセスがレベル０の割込み
で割込まれており、レベル０の割込みがレベル１の割込
みで割込まれており、レベル１の割込みがレベル２の割
込みで割込まれており、レベル２の割込みがレベル３の
割込みで割込まれている、ということが可能である。そ
のような状況では、他のより高い優先度の割込みが係属
中でなければ、主プロセスの実行に戻る前に、レベル３
の割込みを実行し、その割込みが終了すると、レベル２
の割込みと、レベル１の割込みと、レベル０の割込みと
を順次実行する。したがって、任意のレベルの割込みが
終了した後で割込まれプロセスへ常に戻ることができる
ように、各レベルの割込みに対して図３に示すような留
保された作業域を設ける必要がある。したがって、割込
み識別子は独特の作業域アドレスと、割込まれたプロセ
スに関連させられている情報を記憶するための留保され
た領域とを有する。しかし、割込み識別子は異なる種類
の識別「タグ」であることを理解されるであろう。とく
に、識別子自体を割込みの第１の命令の単なるアドレス
にできる。プロセッサがトランスピュータではなくて標
準的なＣＰＵであるとすると、割込みプロセスを実行す
る前に割込まれたプロセスに関連させられている情報を
記憶することが依然として必要である。
【００３５】同じ優先度を持つ割込み源からの割込み要
求によって割込みプロセスに割込むことができないこ
と、および同じ優先度を持つ他の割込みプロセスの実行
を開始する前に割込みプロセスを終了して、割込まれた
プロセスに戻らなければならないこと、に注意すること
が重要である。各優先度には割込まれたプロセスを識別
するそれ自身の作業域を設けることが好ましいから、よ
り低い優先度の割込みの前、または主プロセスに戻る前
に同じ優先度の他の割込みが開始されたとすると、割込
み作業域内の割込まれたプロセスの詳細が上書きされ、
そのために割込まれたプロセスに戻ることは不可能であ
る。したがって、そのような可能性を避けるために、割
込みプロセスの最後の命令と同じサイクルで割込まれた
プロセスにプロセッサは戻らなければならない。
【００３６】次に、図２の割込み制御器２の動作を詳し
く説明する。プロセッサによってサービスされることを
求めている各割込み源は、それの対応する割込み信号Ｉ
ＮＴＰＥＮＤ０ないしＩＮＴ ＰＥＮＤ３をセットす
る。そうすると、割込み未決フラッグ２２ａないし２２
ｄのそれぞれ１つがセットされる。仲裁器回路２４が４
つの割込み未決フラッグ２２ａないし２２ｄの状態を周
期的にモニタして、それらのフラッグのいずれかがセッ
トされたかを、割込み未決状態信号ＳＴＡＴＰＥＮＤ０
ないしＳＴＡＴ ＰＥＮＤ３をモニタすることによって
検査する。１つまたは複数の割込み未決フラッグ２２ａ
ないし２２ｄがセットされたことを検出すると、仲裁器
回路はプロセッサ２への割込み要求信号ＩＮＴ ＲＥＱ
をセットし、セットされた割込み未決フラッグのどれが
最高の優先度を持つかを判定する。その後で仲裁器回路
は、信号ＳＥＬ ＩＤをセットして識別子信号ＩＤ１な
いしＩＤ３のうちの適切な１つを割込み識別子信号ＩＮ
Ｔ ＩＤに接続する。
【００３７】図１を参照して先に説明したように、その
後でプロセッサはそれの現在のプロセスに割込み、割込
み識別子信号ＩＮＴ ＩＤによって識別されている割込
みプロセスの実行を開始する。プロセッサは、信号ＩＮ
Ｔ ＢＥＧをセットして割込みの実行が開始されたこと
を指示する。信号ＩＮＴ ＢＥＧに応答して、仲裁器回
路は信号ＣＬＲ ＰＥＮＤ０ないしＣＬＲ ＰＥＮＤ３
の適切な１つをセットすることによって、今実行されて
いる割込みプロセスに関連させられている割込み未決フ
ラッグをクリアし、かつ信号ＳＥＴ ＥＸ０ないしＳＥ
Ｔ ＥＸ３の適切な１つをセットして、今実行されてい
るその割込みに関連させられている割込み実行フラッグ
２６ａないし２６ｄの適切な１つをセットする。
【００３８】その後で仲裁器回路２４は、割込み未決状
態信号ＳＴＡＴ ＰＥＮＤ０ないしＳＴＡＴ ＰＥＮＤ
３によって割込み未決フラッグ２２ａないし２２ｄの状
態のモニタを継続し、かつ割込み実行状態信号ＳＥＴ
ＥＸ０ないしＳＥＴ ＥＸ３の状態をモニタすることに
よって、割込み実行フラッグ２６ａないし２６ｄのどれ
がセットされているかを調べる。現在実行されている割
込みプロセスのどれよりも高い優先度を持つ割込みプロ
セスに関連させられている割込み未決フラッグがセット
されたとすると、より高い優先度の割込みプロセスが実
行されるように、現在実行中の割込みプロセスが割込み
制御器２によって上記と同じようにして割込まれる。よ
り高い優先度の割込みプロセスを実行した後で、プロセ
ッサは、割込み制御器の制御の下に、割込まれた割込み
プロセスと未決の割込みプロセスのいずれが高い優先度
を持っているかに応じて、割込まれた割込みプロセスま
たは未決の割込みプロセスを実行する。
【００３９】割込み制御器２は、プロセッサ４およびメ
モリ６とともに単一の集積回路装置に設けることができ
る。
【００４０】本発明の割込み制御器を特定の実施例につ
いて説明したが、その割込み制御器は広範囲のプロセッ
サに使用するためにどのようにして適合させることがで
きるかは当業者には明らかであろう。
【図面の簡単な説明】
【図１】本発明の好適な実施例の割込み制御器の構成を
概略的に示す。
【図２】図１に示す割込み制御器の詳細な構成を示す。
【図３】本発明の割込み制御器に関連させられている留
保されたメモリ空間を示す。
【符号の説明】
２ 割込み制御器 ４ プロセッサ ６ メモリ ２２ 未決フラッグ記憶回路 ２４ 仲裁回路 ２６ 実行フラッグ記憶回路 ２８ 割込み識別子記憶回路 ３０ マルチプレクサ

Claims (34)

    【特許請求の範囲】
  1. 【請求項１】それぞれの割込み信号を受けるための入力
    端子を有し、かつどの入力端子が割込み信号を受けたか
    の指示を提供し、しかもそれぞれの割り込み信号に関連
    させられている割込みプロセスが終了するまで前記指示
    を保持する入力記憶回路を含む入力回路と、 それぞれ１つの前記割込み信号に対応し、かつプロセッ
    サによって実行するための割込みプロセスをそれぞれ識
    別する割込み識別子を複数個記憶するための識別子記憶
    回路と、 この記憶回路に接続され、前記記憶回路によって保持さ
    れている指示に対応する各割込み信号についての優先状
    態を決定し、かつ最高の優先状態を有する割込み信号を
    選択する仲裁器回路と、 現在実行しているどの割込みプロセスよりも高い優先状
    態を持つ割込み信号に応答してのみ動作でき、かつ前記
    仲裁器回路に応答して、前記１つの割込み信号に関連さ
    せられている前記複数の割込み識別子の選択した１つを
    出力する出力回路と、 をそなえるマイクロプロセッサに対する多重優先度割込
    み要求のための制御回路。
  2. 【請求項２】請求項１に記載の制御回路であって、 前記出力回路は、割込み要求信号をマイクロプロセッサ
    に更に出力する制御回路。
  3. 【請求項３】請求項１または２に記載の制御回路であっ
    て、 前記記憶回路は、 割込み信号が受けられたことを各入力端子に指示するそ
    の入力端子のための第１の記憶装置と、 各入力端子の割込みプロセスが現在実行されていること
    を指示するその入力端子のための第２の記憶装置とを含
    む制御回路。
  4. 【請求項４】請求項１または２に記載の制御回路であっ
    て、 プロセッサが割込みプロセスの実行を開始したことを示
    す割り込み開始信号を受ける別の入力回路をそなえ、 前記入力回路は、前記第２の記憶装置に接続され、前記
    割込みプロセスに関連する割込み実行フラッグが前記開
    始信号によってセットされるようにする制御回路。
  5. 【請求項５】請求項３に記載の制御回路であって、 前記別の入力回路は、プロセッサが割込みプロセスの実
    行を終了したことを示す終了信号をプロセッサから受け
    る入力端子を含み、 前記割込みプロセスに関連する割込み実行フラッグは、
    前記開始信号によってリセットされる制御回路。
  6. 【請求項６】請求項４または５に記載の制御回路であっ
    て、 前記第１の記憶装置が前記終了信号によってリセットさ
    れるように、前記記憶回路は前記別の入力回路に接続さ
    れる制御回路。
  7. 【請求項７】先行する請求項のいずれかに記載の制御回
    路であって、 仲裁器の出力端子に接続されるマルチプレクサ回路を更
    にそなえ、 そのマルチプレクサ回路は、前記複数の割込み識別子の
    適切な１つを出力するために制御される制御回路。
  8. 【請求項８】プロセッサとメモリをそなえ、かつマイク
    ロプロセッサに対する多重優先度割込み要求のための制
    御回路を含むマイクロプロセッサ装置において、 前記制御回路は、 それぞれの割込み信号を受けるための入力端子を有し、
    かつどの入力端子が割込み信号を受けたかの指示を提供
    し、しかもそれぞれの割り込み信号に関連する割込みプ
    ロセスが終了するまで前記指示を保持する入力記憶回路
    を含む入力回路と、 それぞれ１つの前記割込み信号に対応し、かつプロセッ
    サによって実行するための割込みプロセスをそれぞれ識
    別する割込み識別子を複数個記憶するための識別子記憶
    回路と、 この記憶回路に接続され、前記記憶回路によって保持さ
    れている指示に対応する各割込み信号についての割込み
    状態を決定し、かつ最高の優先状態を有する割込み信号
    を選択する仲裁器回路と、 現在実行しているどの割込みプロセスよりも高い優先状
    態を持つ割込み信号に応答してのみ動作でき、かつ前記
    仲裁器回路に応答して、前記１つの割込み信号に関連す
    る前記複数の割込み識別子の選択した１つを出力する出
    力回路と、 をそなえるマイクロプロセッサ装置。
  9. 【請求項９】請求項８に記載のマイクロプロセッサ装置
    であって、 前記出力回路は、割込み要求信号をマイクロプロセッサ
    に更に出力するマイクロプロセッサ装置。
  10. 【請求項１０】請求項８または９に記載のマイクロプロ
    セッサ装置であって、 前記記憶回路は、 割込み信号が受けられたことを各入力端子に指示するそ
    の入力端子のための第１の記憶装置と、 各入力端子の割込みプロセスが現在実行されていること
    を指示するその入力端子のための第２の記憶装置とを含
    むマイクロプロセッサ装置。
  11. 【請求項１１】請求項１０に記載のマイクロプロセッサ
    装置であって、 マイクロプロセッサが割込みプロセスの実行を開始した
    ことを示す割り込み開始信号を受ける別の入力回路をそ
    なえ、 前記入力回路は、前記第２の記憶装置に作用的に接続さ
    れ、前記割込みプロセスに関連する割込み実行フラッグ
    が前記開始信号によってセットされるようにするマイク
    ロプロセッサ装置。
  12. 【請求項１２】請求項１１に記載のマイクロプロセッサ
    装置であって、 前記別の入力回路は、プロセッサが割込みプロセスの実
    行を終了したことを示す終了信号をプロセッサから受け
    る入力端子を含み、 前記割込みプロセスに関連する割込み実行フラッグは、
    前記終了信号によってリセットされるマイクロプロセッ
    サ装置。
  13. 【請求項１３】請求項１１または１２に記載のマイクロ
    プロセッサ装置であって、 前記第１の記憶装置が前記終了信号によってリセットさ
    れるように、前記記憶回路は前記別の入力回路に接続さ
    れるマイクロプロセッサ装置。
  14. 【請求項１４】請求項８ないし１３のいずれかに記載の
    マイクロプロセッサ装置であって、 仲裁器の出力端子に接続されるマルチプレクサ回路を更
    にそなえ、 そのマルチプレクサ回路は、前記複数の割込み識別子の
    適切な１つを出力するために制御されるマイクロプロセ
    ッサ装置。
  15. 【請求項１５】請求項８ないし１４のいずれかに記載の
    マイクロプロセッサ装置であって、 複数の割込み識別子が、前記メモリ中のアドレスである
    マイクロプロセッサ装置。
  16. 【請求項１６】請求項８ないし１５のいずれかに記載の
    マイクロプロセッサ装置であって、 前記割込みプロセスのそれぞれ１つにそれぞれ関連させ
    られている複数の割当てられたアドレス空間をメモリは
    有し、 割込みプロセスの１つの実行中に割当てられたアドレス
    空間の１つに割込まれたプロセスに関連させられている
    パラメータが記憶されるマイクロプロセッサ装置。
  17. 【請求項１７】請求項８ないし１６のいずれかに記載の
    マイクロプロセッサ装置であって、 プロセッサと、メモリと、制御回路とは１つの集積回路
    装置の上に形成されるマイクロプロセッサ装置。
  18. 【請求項１８】複数の並列割込み信号の少なくとも１つ
    を受ける過程と、 どの割込み信号が受けられたかの指示を記憶する過程
    と、 それぞれの割込み信号に関連させられている割込みプロ
    セスが終了するまで前記指示を保持する過程と、 前記割込み信号の１つにそれぞれ対応し、かつプロセッ
    サが実行する割込みプロセスをそれぞれ識別する複数の
    割込み識別子を記憶する過程と、 記憶されている指示に対応する各割込み信号についての
    優先状態を決定する過程と、 最高の優先状態を有する１つの割込み信号を選択する過
    程と、 現在実行しているどの割込みプロセスよりも高い優先状
    態を持つ割込み信号に依存して、前記１つの割込み信号
    に関連させられている前記複数の割込み識別子の選択し
    た１つを出力する過程と、 をそなえるマイクロプロセッサに対する多重優先度割込
    み要求を制御する方法。
  19. 【請求項１９】請求項１８に記載の方法であって、 受けられた割込み信号に関連させられている割込みプロ
    セスが現在実行されているかどうかについての指示を記
    憶する過程を更にそなえる方法。
  20. 【請求項２０】請求項１８または１９に記載の方法であ
    って、 割込み要求信号をマイクロプロセッサに出力する過程を
    更にそなえる方法。
  21. 【請求項２１】請求項１９に記載の方法であって、 マイクロプロセッサが割込みプロセスの実行を開始した
    ことを示す割込み開始信号を受ける過程を更にそなえ、 受けられた割込み信号に関連させられた割込み実行が現
    在実行されているかどうかの前記指示を前記割込み開始
    信号に応答してセットする方法。
  22. 【請求項２２】請求項２１に記載の方法であって、 マイクロプロセッサが割込みプロセスの実行を終了した
    ことを示す終了信号をマイクロプロセッサから受ける過
    程を更にそなえ、 受けられた割込み信号に関連させられた割込みプロセス
    を現在実行しているかかどうかについての指示を前記終
    了信号に応答してリセットする方法。
  23. 【請求項２３】請求項２１または２２に記載の方法であ
    って、 割込み信号が受けられたかどうかの指示を前記割込み開
    始信号によってリセットする方法。
  24. 【請求項２４】請求項１８ないし２３のいずれかに記載
    の方法であって、 割込みプロセスの実行の後で、プロセッサは割込まれた
    プロセスの実行を継続するために直ちに戻る方法。
  25. 【請求項２５】複数の並列割込み信号の少なくとも１つ
    を受ける過程と、 どの割込み信号が受けられたかの指示を記憶する過程
    と、 それぞれの割り込み信号に関連させられている割込みプ
    ロセスが終了するまで前記指示を保持する過程と、 前記割込み信号の１つにそれぞれに対応し、かつプロセ
    ッサが実行する割込みプロセスをそれぞれ識別する複数
    の割込み識別子を記憶する過程と、 記憶されている指示に対応する各割込み信号についての
    優先状態を決定する過程と、 最高の優先状態を有する１つの割込み信号を選択する過
    程と、 現在実行しているどの割込みプロセスよりも高い優先状
    態を持つ割込み信号に依存して、前記１つの割込み信号
    に関連させられている前記複数の割込み識別子の選択し
    た１つを出力する過程と、をそなえる、メモリとプロセ
    ッサを含むマイクロプロセッサ装置において多重優先度
    割込み要求を制御する方法。
  26. 【請求項２６】請求項２５に記載の方法であって、 受けられた割込み信号に関連させられている割込みプロ
    セスが現在実行されているかどうかについての指示を記
    憶する過程を更にそなえる方法。
  27. 【請求項２７】請求項２５または２６に記載の方法であ
    って、 割込み要求信号をマイクロプロセッサに出力する過程を
    更にそなえる方法。
  28. 【請求項２８】請求項２６に記載の方法であって、 マイクロプロセッサが割込みプロセスの実行を開始した
    ことを示す割込み開始信号を受ける過程を更にそなえ、 受けられた割込み信号に関連させられた割込み実行が現
    在実行されているかどうかの前記指示を前記割込み開始
    信号に応答してセットする方法。
  29. 【請求項２９】請求項２８に記載の方法であって、 マイクロプロセッサが割込みプロセスの実行を終了した
    ことを示す終了信号をマイクロプロセッサから受ける過
    程を更にそなえ、 受けられた割込み信号に関連させられた割込みプロセス
    を現在実行しているかかどうかについての指示を前記終
    了信号に応答してリセットする方法。
  30. 【請求項３０】請求項２８または２９記載の方法であっ
    て、 割込み信号が受けられたかどうかの指示を前記割込み開
    始信号によってリセットする方法。
  31. 【請求項３１】請求項２５ないし３０のいずれかに記載
    の方法であって、 割込みプロセスの実行の後でプロセッサは割込まれたプ
    ロセスの実行を継続するために直ちに戻る方法。
  32. 【請求項３２】請求項２５ないし３０のいずれかに記載
    の方法であって、 割込みプロセスの終了までそれぞれの割込みプロセスに
    関連させるために少なくとも１つのアドレス空間をメモ
    リにおいて割当てる過程と、 割込みプロセスの実行中に割込みプロセスによって割込
    まれた以前のプロセスに関連させられたパラメータを前
    記少なくとも１つのアドレス空間に記憶する過程とを更
    にそなえる方法。
  33. 【請求項３３】請求項３２に記載の方法であって、 各実行割込みプロセスは、それぞれ複数のアドレス空間
    をメモリにおいて割当て、 各複数の空間は、それぞれの割込みプロセスによって割
    込まれたプロセスのパラメータを保持する方法。
  34. 【請求項３４】請求項２５ないし３３のいずれかに記載
    の方法であって、 割込み識別子は、前記メモリのアドレスである方法。
JP8117659A 1995-05-12 1996-05-13 マイクロプロセッサに対する多重優先度割込み要求のための制御回路および制御方法 Pending JPH0926885A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB9509626.9A GB9509626D0 (en) 1995-05-12 1995-05-12 Processor interrupt control
GB9509626.9 1995-05-12

Publications (1)

Publication Number Publication Date
JPH0926885A true JPH0926885A (ja) 1997-01-28

Family

ID=10774357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8117659A Pending JPH0926885A (ja) 1995-05-12 1996-05-13 マイクロプロセッサに対する多重優先度割込み要求のための制御回路および制御方法

Country Status (5)

Country Link
US (1) US5867687A (ja)
EP (1) EP0742522B1 (ja)
JP (1) JPH0926885A (ja)
DE (1) DE69622785T2 (ja)
GB (1) GB9509626D0 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100313945B1 (ko) * 1999-03-03 2001-11-15 김영환 다단 인터럽트 제어 장치
KR100327980B1 (ko) * 1997-06-28 2002-08-14 주식회사 하이닉스반도체 인터럽트유실보상장치및방법

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19731634A1 (de) * 1997-07-23 1999-01-28 Nokia Telecommunications Oy Vorrichtung und Verfahren zum Auffinden einer einer Quelle zugeordneten Unterbrechungsanforderung
US6163829A (en) * 1998-04-17 2000-12-19 Intelect Systems Corporation DSP interrupt control for handling multiple interrupts
US6456628B1 (en) 1998-04-17 2002-09-24 Intelect Communications, Inc. DSP intercommunication network
US6393530B1 (en) 1998-04-17 2002-05-21 Intelect Communications, Inc. Paging method for DSP
US6678801B1 (en) 1998-04-17 2004-01-13 Terraforce Technologies Corp. DSP with distributed RAM structure
US6112274A (en) * 1998-06-17 2000-08-29 Intel Corporation Method and apparatus for processing more than one interrupts without reinitializing the interrupt handler program
US6212592B1 (en) * 1998-09-17 2001-04-03 Micron Technology, Inc. Computer system for processing system management interrupt requests
WO2001063416A1 (en) * 2000-02-24 2001-08-30 Bops Incorporated Methods and apparatus for scalable array processor interrupt detection and response
US7165134B1 (en) * 2000-06-28 2007-01-16 Intel Corporation System for selectively generating real-time interrupts and selectively processing associated data when it has higher priority than currently executing non-real-time operation
KR20030004763A (ko) * 2001-07-06 2003-01-15 삼성전자 주식회사 인터럽트 처리장치
US7340547B1 (en) * 2003-12-02 2008-03-04 Nvidia Corporation Servicing of multiple interrupts using a deferred procedure call in a multiprocessor system
US20050262282A1 (en) * 2004-05-20 2005-11-24 Xue-Jun Liu Interrupt sharing method for edge triggering
US7424563B2 (en) * 2006-02-24 2008-09-09 Qualcomm Incorporated Two-level interrupt service routine
TWI676171B (zh) * 2018-09-18 2019-11-01 華邦電子股份有限公司 記憶體裝置及其中斷處理方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US526109A (en) * 1894-09-18 kreitz
GB1397438A (en) * 1971-10-27 1975-06-11 Ibm Data processing system
US4020471A (en) * 1975-06-30 1977-04-26 Honeywell Information Systems, Inc. Interrupt scan and processing system for a data processing system
US4023143A (en) * 1975-10-28 1977-05-10 Cincinnati Milacron Inc. Fixed priority interrupt control circuit
US5083261A (en) * 1983-11-03 1992-01-21 Motorola, Inc. Dynamically alterable interrupt priority circuit
JPS61107456A (ja) * 1984-10-30 1986-05-26 Toshiba Corp 割込制御方式
US5077662A (en) * 1986-04-11 1991-12-31 Ampex Corporation Microprocessor control system having expanded interrupt capabilities
JPH0268632A (ja) * 1988-09-05 1990-03-08 Toshiba Corp 割込み制御装置
JPH02224140A (ja) * 1989-02-27 1990-09-06 Nippon Motoroola Kk 割込試験装置
KR920003152A (ko) * 1990-07-31 1992-02-29 이헌조 다중 인터럽트 처리회로
US5257357A (en) * 1991-01-22 1993-10-26 Motorola, Inc. Method and apparatus for implementing a priority adjustment of an interrupt in a data processor
US5448743A (en) * 1992-07-21 1995-09-05 Advanced Micro Devices, Inc. General I/O port interrupt mechanism
JPH07105175A (ja) * 1993-10-08 1995-04-21 Nec Corp マイクロコンピュータ
JP3242508B2 (ja) * 1993-11-05 2001-12-25 松下電器産業株式会社 マイクロコンピュータ
US5634112A (en) * 1994-10-14 1997-05-27 Compaq Computer Corporation Memory controller having precharge prediction based on processor and PCI bus cycles

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100327980B1 (ko) * 1997-06-28 2002-08-14 주식회사 하이닉스반도체 인터럽트유실보상장치및방법
KR100313945B1 (ko) * 1999-03-03 2001-11-15 김영환 다단 인터럽트 제어 장치

Also Published As

Publication number Publication date
GB9509626D0 (en) 1995-07-05
DE69622785T2 (de) 2003-04-10
US5867687A (en) 1999-02-02
EP0742522B1 (en) 2002-08-07
EP0742522A1 (en) 1996-11-13
DE69622785D1 (de) 2002-09-12

Similar Documents

Publication Publication Date Title
CA2123447C (en) Scalable system interrupt structure for a multiprocessing system
JPH0926885A (ja) マイクロプロセッサに対する多重優先度割込み要求のための制御回路および制御方法
JPH0650493B2 (ja) データ処理装置
JPH05204679A (ja) Ｉ／ｏ割込みサブクラスの認識方法
EP0644489A2 (en) Method and apparatus for signalling interrupt information in a data processing system
US5968159A (en) Interrupt system with fast response time
JP4184614B2 (ja) バスシステム及びその実行順序の調整方法
JPH07160656A (ja) 外部割込み制御方法
JPH0689257A (ja) バスブリッジの調停装置
JP2018106583A (ja) 半導体装置
JPH05282243A (ja) バスマスター装置及び該装置を用いた電子機器
JP3099355B2 (ja) 入出力処理装置
JP3362673B2 (ja) チャネルコントロール装置
CN118113643A (zh) Dma控制方法、控制器和计算机可读存储介质
JPS58182737A (ja) 情報処理装置
JPH08305653A (ja) 記憶装置の入出力制御方法
JPH10301792A (ja) 割込み多重化回路及び割込み多重化方式
JPH10134013A (ja) マルチｃｐｕシステム
JPH1063514A (ja) 情報処理装置
JPH04260961A (ja) マイクロコンピュータ
JP2000099453A (ja) 入出力制御装置及びｄｍａ転送制御方法
JPH1115775A (ja) メモリ制御装置
JPS61107460A (ja) マルチプロセツサシステム
JPH10269171A (ja) データ通信方式
JPH03122744A (ja) コンピュータシステム