JPH08305653A - 記憶装置の入出力制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 複数チャネルと記憶デバイスの間に介在して
Ｉ／Ｏ処理を制御する記憶制御装置が、各チャネルへの
接続要求に対する再起動を初期起動よりも優先的に受け
付けることにより、チャネル再起動が沈み込むことを防
ぐ。 【構成】 複数の記憶デバイス６０１〜６０３を記憶制
御装置３０１、パス２０１ａ〜２０４ａを介して、複数
のチャネル２０１〜２０４（ＣＰＵ１０１〜１０４）に
接続した構成のコンピュータシステムにおいて、記憶制
御装置３０１はチャネル２０１〜２０４へＩ／Ｏ処理終
了報告の直後（たとえば１００μｓ以内）に、またはＩ
／Ｏ処理終了報告の前に、報告要因のある全チャネルま
たは特定のチャネルに対して接続要求を送信し、Ｉ／Ｏ
処理を行ったチャネルがＩ／Ｏ処理終了報告を受信して
から次の初期起動を送信するよりも早く、記憶制御装置
３０１はチャネル２０１〜２０４からの初期起動より接
続要求に対する再起動を受信する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記憶装置の入出力制御
技術に関し、特に、複数のＣＰＵ（チャネル）等の上位
装置と記憶装置との間で独立な複数のデータ転送経路を
介してデータの入出力を行う情報処理系における複数の
チャネル間の入出力負荷のバランス制御に適用して有効
な技術に関する。

【０００２】

【従来の技術】近年の計算機システムでは、中央処理装
置（ＣＰＵ）や当該ＣＰＵに代わって外部記憶装置との
間におけるデータの入出力を制御するチャネル等の処理
速度の向上と処理データ量の増加に伴い、これをサポー
トする記憶デバイスも処理速度が向上し、また一つの記
憶サブシステムで格納し処理するデータ量も飛躍的に増
大した。現在の計算機システムでは、一つの記憶サブシ
ステム内の膨大なデータを複数のＣＰＵからアクセスす
ることが一般的になっている。

【０００３】これにより記憶デバイスに対して、ＣＰＵ
（チャネル）間で競合が発生し、また記憶デバイスはＩ
／Ｏ処理に対して機械的な動作を伴うこともあって、計
算機システム全体のボトルネックになる。複数チャネル
からのアクセスにおいて、記憶デバイスを制御する記憶
制御装置がＩ／Ｏ処理中の時、Ｉ／Ｏ処理を行っている
チャネル以外から起動が来た場合には、当該チャネルに
対してはＣＵ ＢＵＳＹ（記憶制御装置の使用中）ある
いはＤＥＶＩＣＥ ＢＵＳＹ（記憶デバイスの使用中）
を返す。一般的に、Ｉ／Ｏ処理が終了するとＩ／Ｏ処理
を行っていたチャネルに対してＩ／Ｏ処理終了報告を
し、記憶制御装置が内部的に記憶デバイスの解放処理を
行った後、ＣＵ ＢＵＳＹを解除しＢＵＳＹを返したチ
ャネルに対してはＣＯＮＴＲＯＬ ＵＮＩＴ ＥＮＤ
（ＣＵ ＥＮＤ）報告のための接続要求を、ＤＥＶＩＣ
Ｅ ＢＵＳＹを返したチャネルパスに対してはＢＵＳＹ
ＴＯＦＲＥＥ（ＢＴＦ）報告のための接続要求を、ま
た記憶制御装置がチャネルに対するその他の報告要因を
保持しているチャネルに対しては要因報告のための接続
要求を送信する。

【０００４】しかし、あるチャネルが他のチャネルより
も性能が優れていたり接続要求を送信するタイミングが
遅いために、記憶制御装置がチャネルからの次の初期起
動や再起動の起動チェック処理を行ったときに、接続要
求をしたチャネルからの再起動がまだ来ておらず、再び
前回のチャネルを含む任意のチャネルからの初期起動を
受け付けてしまう可能性がある。

【０００５】複数チャネルからの起動をできるだけ均等
に受け付けるため、例えば特開平３−３１９５６号公報
で開示される技術では、ＤＥＶＩＣＥ ＢＴＦ報告を行
ったチャネルパスを記憶しておき、当該チャネルから再
発行された起動要求を優先的に受け付けるように制御す
ることにより、入出力命令を効率よく処理しようとして
いる。

【０００６】

【発明が解決しようとする課題】前記従来技術では、Ｄ
ＥＶＩＣＥ ＢＴＦ報告をした後の当該チャネルからの
初期起動は優先されるが、ＤＥＶＩＣＥ ＢＴＦ報告を
するために行う接続要求の沈み込み（実行が長時間待た
される現象）に対する対策は含まれていない。あるチャ
ネルとＩ／Ｏ処理を行っていた記憶制御装置が、他チャ
ネルに対してＤＥＶＩＣＥ ＢＵＳＹを返していた場
合、記憶制御装置はＩ／Ｏ処理終了後、当該チャネルに
ＤＥＶＩＣＥ ＢＴＦの為の接続要求を行うが、チャネ
ル起動チェックにて接続要求をしたチャネルからの再起
動がまだなく、代わりに直前までＩ／Ｏ処理を行ってい
たチャネルを含む任意のチャネルからの初期起動が来て
いたら、記憶制御装置は当該初期起動を受け付けてしま
う。その後、接続要求を行ったチャネルから起動が来て
も、ＣＵ ＢＵＳＹか、再びＤＥＶＩＣＥ ＢＵＳＹ状
態になってしまう。これを繰り返すことにより、チャネ
ルからの初期起動ばかりが優先され、接続要求を待って
いるチャネルの処理は沈み込んでしまう。複数チャネル
への接続要求においても、ある特定のチャネルの再起動
ばかり受け付け、その他のチャネルへの接続要求に対す
る再起動が受け付けられずに沈み込む可能性がある。

【０００７】本発明の目的は、上位装置の初期起動ばか
りが優先されて接続要求による再起動が沈み込むのを防
止することが可能な記憶装置の入出力制御技術を提供す
ることにある。

【０００８】本発明の他の目的は、複数の上位装置から
の再起動をバランス良く受け付けることが可能な記憶装
置の入出力制御技術を提供することにある。

【０００９】

【課題を解決するための手段】本発明の記憶装置の入出
力制御方法では、たとえば中央処理装置や当該中央処理
装置に代わって外部との間におけるデータ入出力動作を
行うチャネル等の上位装置に対して以下のような操作を
行う。

【００１０】（１）記憶制御装置がチャネルへＩ／Ｏ処
理終了報告をした直後（たとえば１００μｓ以内）に報
告要因のあるチャネルへ接続要求を行う。

【００１１】（２）記憶制御装置はＩ／Ｏ処理終了報告
より前に、他チャネルに報告要因のあるチャネルへ接続
要求を行う。

【００１２】（３）前記（１），（２）の手段において
特定チャネルへの報告要因の沈み込みを防止するため
に、記憶制御装置は順番に報告を行うチャネルを絞って
接続要求を行う。

【００１３】（４）記憶制御装置はチャネル報告要因の
沈み込みを検出する手段を持ち、報告要因が沈み込んだ
と認識した場合には、当該報告要因に対する接続要求を
行うチャネル以外のチャネルに対しては、一定時間ＣＵ
ＢＵＳＹ状態にしておく。

【００１４】

【作用】上記手段（１），（２）により、記憶制御装置
はチャネルからの初期起動ばかりを受け付けることが無
くなり、チャネルへの接続要求に対するチャネルの再起
動を優先的に受け付けることができ、更に上記手段
（３）により、特定チャネルへの報告要因の沈み込みを
防止することができる。また上記手段（４）により、記
憶制御装置は沈み込んだと認識した報告要因の接続要求
に対するチャネル再起動を、他の初期起動や再起動より
も優先的に受け付けることができる。

【００１５】

【実施例】以下、本発明の実施例を図面を参照しながら
詳細に説明する。

【００１６】図１は本発明の一実施例である記憶装置の
入出力制御方法が実施されるコンピュータシステムの構
成の一例を示すブロック図である。図１のコンピュータ
システムは、複数の記憶デバイス６０１〜６０３および
当該記憶デバイス６０１〜６０３を制御する記憶制御装
置３０１からなる記憶装置と、記憶制御装置３０１に接
続された複数のＣＰＵ１０１〜１０４とを含んでいる。
ＣＰＵ１０１〜１０４の各々は、当該ＣＰＵ１０１〜１
０４に代わってデータの入出力処理を行うチャネル２０
１〜２０４を備えており、チャネル２０１〜２０４の各
々は、独立な複数のパス２０１ａ〜２０４ａを介して記
憶制御装置３０１に接続されている。

【００１７】記憶制御装置３０１は、ＣＰＵ１０１〜Ｃ
ＰＵ１０４がそれぞれチャネル２０１〜２０４を介して
記憶デバイス６０１〜６０３に要求するＩ／Ｏ処理を制
御する。記憶制御装置３０１は、チャネル中継部４０１
〜４０４及びＩ／Ｏ処理制御部５０１、Ｉ／Ｏ処理制御
部５０２からなる。Ｉ／Ｏ処理制御部５０１、５０２
は、内部にそれぞれプロセッサ５０３、プロセッサ５０
４およびローカルメモリ５０５、ローカルメモリ５０６
を持つ。チャネル中継部４０１〜４０４はそれぞれチャ
ネル２０１〜２０４からのＩ／Ｏ処理の中継を司り、Ｉ
／Ｏ処理制御部５０１、５０２のどちらか一方に、チャ
ネル２０１〜２０４から要求のあったＩ／Ｏ処理を依頼
する。Ｉ／Ｏ処理制御部は、チャネル中継部４０１〜４
０４からのＩ／Ｏ処理の依頼を受け付け、記憶デバイス
６０１〜６０３に対する目的の処理を行う。

【００１８】図１の構成において、例えばチャネル２０
１がＩ／Ｏ処理制御部５０１を介して記憶デバイス６０
１にアクセスしている間に、他の３チャネルが記憶デバ
イス６０１に起動を要求した場合、当該記憶デバイス６
０１は使用中のためＢＴＦ待ちになったり、あるいはＣ
Ｕ ＢＵＳＹのためＣＵ ＥＮＤ待ちになる。また、こ
の間、チャネル２０１を含む複数チャネルに対して、記
憶制御装置３０１は他の記憶デバイス６０２〜６０３の
報告要因を保持しているとする。チャネル２０１のＩ／
Ｏ処理終了時において、Ｉ／Ｏ処理制御部５０１はＩ／
Ｏ処理終了報告に引き続いて、記憶デバイス６０１の状
態を解放状態にする前に全チャネル２０１〜２０４に対
してＤＥＶＩＣＥ ＢＴＦ報告、ＣＵ ＥＮＤ報告や他
の要因報告の為のチャネルへの要求（接続要求）を行
う。

【００１９】図２は前記処理の一例を示すフローチャー
トである。図２において、Ｉ／Ｏ処理制御部５０５，５
０６はチャネル２０１〜２０４に対して報告要因がある
かどうかチェックし、報告要因があればそのチャネルへ
接続要求を行い（ステップ８００）、次にチャネル２０
１〜２０４からの初期起動あるいは再起動の起動有無を
チェックし（ステップ８０１）、起動があればＣＵ Ｂ
ＵＳＹを設定後、目的の記憶デバイス６０１〜６０３を
確保し（内部処理）Ｉ／Ｏ処理を行う（ステップ８０
２、８０３、８１０）。Ｉ／Ｏ処理が終了し、Ｉ／Ｏ処
理終了報告（ステップ８２０）を行った後、Ｉ／Ｏ処理
制御部５０１，５０２はチャネル２０１〜２０４への報
告要因があるかどうかチェックし（ステップ８３０）、
あればＣＵＢＵＳＹを解除して報告要因のあるチャネル
へ接続要求を行う（ステップ８４０、８６０）。チャネ
ル２０１〜２０４への報告要因が無い場合にはＣＵ Ｂ
ＵＳＹの解除のみ行う（ステップ８５０）。最後に当該
記憶デバイスの解放処理（内部処理）を行う（ステップ
８７０）。Ｉ／Ｏ処理を行っていたチャネルに対して報
告要因があるときは、Ｉ／Ｏ処理終了報告（ステップ８
２０）に引き続いて、所定時間Ｔ（たとえば１００μ
ｓ）以内に接続要求（ステップ８６０）を行うことによ
って、チャネルが記憶制御装置３０１からのＩ／Ｏ処理
終了報告を受信してから次の初期起動を送信する前に、
当該チャネルは接続要求を受信できる。これによってチ
ャネルは当該接続要求に対する再起動を送信することが
でき、接続要求が沈み込むのを防ぐことができる。他チ
ャネルへの接続要求に対しても同様に、Ｉ／Ｏ処理を行
っていたチャネルの初期起動ばかりを優先することなく
接続要求が沈み込むのを防ぐことができる。

【００２０】図３は、前記図２の処理に対して複数のチ
ャネル２０１〜２０４にＤＥＶＩＣＥ ＢＴＦ待ちがあ
る場合に、当該チャネル２０１〜２０４のうちの１チャ
ネルを選択し、このチャネルに対してのみ接続要求を行
う処理を追加した場合の一例を示すフローチャートであ
る。図３においてＩ／Ｏ処理制御部５０１，５０２はＩ
／Ｏ処理終了報告（ステップ８２０）後、チャネル２０
１〜２０４へ報告要因があるかどうかチェックし（ステ
ップ８３０）、報告要因がある場合には次に記憶制御装
置３０１内で管理するＢＵＳＹ ＴＯ ＦＲＥＥフラグ
（ＢＴＦフラグ）がＯＮかどうかチェックする（ステッ
プ８３１）。ＢＴＦフラグがＯＮの場合には更にＤＥＶ
ＩＣＥ ＢＴＦ待ちチャネルがあるかどうかチェックす
る（ステップ８３２）。ＢＴＦ待ちのチャネルがある場
合には、接続要求を行うチャネルを順番に選択し、ＣＵ
ＢＵＳＹを解除後選択したチャネルへ接続要求を行う
（ステップ８３３、８３４、８３５）。接続要求を行っ
たらステップ８３１でチェックしたフラグはＯＦＦにす
る（ステップ８３６）。ステップ８３１で、ＢＴＦフラ
グがＯＦＦと判定された時、またはステップ８３２でＤ
ＥＶＩＣＥ ＢＴＦ待ちチャネルが無い場合には、図２
の処理と同様に報告要因のある全チャネルに対して接続
要求を行う（ステップ８４０、８６０）。この時ステッ
プ８３１で使用するＢＴＦフラグをＮ回（Ｎの値はたと
えば４）に１回ＯＮにし、またＢＴＦフラグがＯＮだが
ＤＥＶＩＣＥ ＢＴＦ待ちチャネルが無い場合には、Ｂ
ＴＦフラグはＯＮのままとする（ステップ８６１）。前
記処理はチャネル初期起動の他にＢＴＦ待ちの複数チャ
ネルの性能に差があるために、性能の良いチャネルの接
続要求の再起動ばかりが先に来てしまうのを防ぐための
ものである。これにより記憶制御装置３０１は、たとえ
ば、複数のチャネル２０１〜２０４の相互間に性能の差
がある場合でも、再起動をバランス良く受け付けること
ができる。

【００２１】図４は、Ｉ／Ｏ処理を行っているチャネル
以外のチャネルに報告要因がある場合に、Ｉ／Ｏ処理終
了報告を行う前に、他チャネルに対して接続要求を行う
処理の一例を示すフローチャートである。図４におい
て、Ｉ／Ｏ処理制御部５０１，５０２はＩ／Ｏ処理終了
報告（ステップ８２０）をする前に他チャネルに対して
報告要因があるかどうかチェックし（ステップ８１
１）、報告要因がある場合は報告要因を持つ他チャネル
の中で順番に接続要求を行うチャネルを選択する（ステ
ップ８１２）。その後、他チャネルに対しＣＵ ＢＵＳ
Ｙを解除し、選択したチャネルへ接続要求を行う（ステ
ップ８１３、８１４）。接続要求を行った後、記憶制御
装置３０１はＩ／Ｏ処理を行っていたチャネルに対して
Ｉ／Ｏ処理終了報告をする（ステップ８２０）。チャネ
ル２０１〜２０４の相互間の性能に大きな差があり、前
述の図３の処理でも報告要因に対するチャネル再起動が
沈み込む場合に、この図４のフローチャートによる処理
により更に優先的に再起動を受け付けることが可能とな
る。

【００２２】図５は、チャネル間の性能に大きな差があ
り、記憶デバイス毎の報告要因が沈み込んだときに対処
する処理の一例を示すフローチャートである。図５にお
いて、Ｉ／Ｏ処理制御部５０１〜５０２はチャネル２０
１〜２０４からの起動有無をチェックしながら（ステッ
プ８０１）、時間監視により報告要因が沈み込んでいる
チャネルをビットマップで登録する（ステップ８０
４）。

【００２３】図６に報告要因が沈み込んでいるチャネル
を管理するための登録テーブル９００の一例を示す。Ｉ
／Ｏ処理制御部５０１，５０２の各々がそれぞれ内部の
ローカルメモリに図６の登録テーブル９００を設定す
る。当該登録テーブル９００は記憶デバイス単位に情報
が登録され、各エントリにデバイス番号９０１、報告要
因発生時刻９０２、監視時間９０３、及び報告要因発生
時刻９０２と監視時間９０３とから判断して当該報告要
因が沈み込んだときに登録する沈み込みフラグ９０４
と、沈み込みチャネルビットマップ９０５を備える。ま
た報告要因の沈み込んだ記憶デバイスを識別するための
報告要因沈み込みデバイスビットマップ９０６を別エリ
アに１エントリ設けておく。

【００２４】チャネル２０１〜２０４から再起動があり
沈み込み要因の報告であれば、当該記憶デバイスの沈み
込みフラグ９０４および報告要因沈み込みデバイスビッ
トマップ９０６の当該記憶デバイスのビットをＯＦＦに
する（ステップ８０５、８０６）。ステップ８０５で沈
み込み要因の報告で無いと判明した場合には、ステップ
８０６をスキップする。Ｉ／Ｏ処理が終了しＩ／Ｏ処理
終了報告を行ったら（ステップ８２０）、Ｉ／Ｏ処理制
御部５０１，５０２は報告要因沈み込みデバイスビット
マップ９０６をチェックし（ステップ８２１）、沈み込
んでいる記憶デバイスがあるときは全チャネル２０１〜
２０４に対してＣＵ ＢＵＳＹを設定した後（ステップ
８２２）、沈み込んでいる記憶デバイスを順番に選択す
る（ステップ８２３）。その後、選択した記憶デバイス
の要因報告先チャネルのみＣＵＢＵＳＹを解除し（ステ
ップ８２４）、当該沈み込み記憶デバイスに対応する沈
み込みチャネルビットマップ９０５に登録されているチ
ャネルへ接続要求を行う（ステップ８２５）。ステップ
８２１で沈み込んでいる記憶デバイスが無いと判明した
場合には、ステップ８２２〜８２５はスキップする。

【００２５】前述のステップ８２５で接続要求を行った
後、Ｉ／Ｏ処理制御部５０１，５０２はＩ／Ｏ処理を行
っていた記憶デバイスの解放処理を行い（ステップ８７
０）、最後に全チャネル２０１〜２０４に対してＣＵ
ＢＵＳＹを解除する（ステップ８８０）。この図５のフ
ローチャートでは、Ｉ／Ｏ処理終了後、一度全パス２０
１ａ〜２０４ａをＣＵ ＢＵＳＹ状態にして起動を受け
付けないようにし、複数のチャネル２０１〜２０４の内
の特定チャネルを選択し、当該チャネルのみＣＵ ＢＵ
ＳＹを解除し接続要求を行う。図５の処理により、チャ
ネル初期起動や他のチャネルからの再起動は遅くなる
が、目的とするチャネルの再起動は優先的に受け付ける
ことができる。従って、チャネル２０１〜２０４の相互
間における性能の格差等に起因して特定の記憶デバイス
の報告要因が沈み込んだ場合に、沈み込んだ報告要因の
処理を救済することができる。

【００２６】図７は、図１の構成の記憶制御装置３０１
におけるＩ／Ｏ処理制御部５０１、５０２のチャネル使
用状態を管理する方法の一例を示した概念図である。記
憶制御装置３０１はＩ／Ｏ処理制御部５０１、５０２に
よって共通にアクセスされる共通メモリ７０１を具備
し、この共通メモリ７０１にＩ／Ｏ処理制御部５０１、
５０２のチャネル２０１〜２０４の使用状態をそれぞれ
別のエリアに格納しておく。図７の例では、Ｉ／Ｏ処理
制御部５０１（５０２）の各々に対応したチャネル使用
状態フラグ７０１ａ（７０１ｂ）は、それぞれ４ビット
の情報を持ち、左端のビットから順に、各ビットがチャ
ネル２０１〜２０４の各々に対応している。そして、ビ
ットが“１”の場合、当該ビットに対応するチャネルと
Ｉ／Ｏ処理制御部５０１（５０２）がＩ／Ｏ処理中であ
ることを示す。

【００２７】例えばＩ／Ｏ処理制御部５０１がＩ／Ｏ処
理終了報告に引き続いて報告要因のある１チャネルに接
続要求を行うとき、Ｉ／Ｏ処理制御部５０１は共通メモ
リ７０１に格納されているＩ／Ｏ処理制御部５０２のチ
ャネル使用状態フラグ７０１ｂを参照することで、全チ
ャネル２０１〜２０４のなかでＩ／Ｏ処理制御部５０２
とＩ／Ｏ処理中のチャネルがあるかどうかを判断するこ
とができる。これにより、他チャネルよりも先に接続要
求を行っても無駄なＩ／Ｏ中のチャネルを認識すること
ができ、それ以外の接続要求の必要なチャネルを選択す
ることで、Ｉ／Ｏ中のチャネルへの無駄な接続要求を省
くことができる。尚、図７の共通メモリ７０１の代わり
として、外部的なレジスタに各Ｉ／Ｏ処理制御部のチャ
ネル使用状態を保持することもできる。

【００２８】以上説明したように、本実施例の記憶装置
の入出力制御方法によれば、以下のような効果を得るこ
とができる。

【００２９】（１）Ｉ／Ｏ処理終了報告の直後、たとえ
ば１００μｓ以内、または、Ｉ／Ｏ処理終了報告を行う
前に報告要因のあるチャネル２０１〜２０４に対して接
続要求を送信することにより、チャネル２０１〜２０４
からの初期起動ばかりを受け付け、記憶制御装置３０１
の保持する要因を報告するための接続要求が沈み込むの
を防ぎ、チャネル再起動を優先して受け付けることがで
きる。

【００３０】（２）上記（１）を実現しながら、複数の
チャネル２０１〜２０４のうちのある特定チャネルへの
報告要因の沈み込みを防ぐことができる。

【００３１】（３）登録テーブル９００によって報告要
因の沈み込みの有無を管理し、チャネル２０１〜２０４
への報告要因が沈み込んだと認識したときには、当該沈
み込みチャネル以外からの起動を一定時間抑え、その
間、優先的に当該沈み込みチャネルからの起動を受け付
けることができる。

【００３２】（４）共通メモリ７０１にチャネル使用状
態フラグ７０１ａ〜７０１ｂを設定することにより、記
憶制御装置３０１は、Ｉ／Ｏ処理中ではないチャネルを
選んで効率良く接続要求を行うことができる。

【００３３】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。

【００３４】たとえば、コンピュータシステムの構成は
前述の実施例に例示したものに限定されない。

【００３５】

【発明の効果】本発明の記憶装置の入出力制御方法によ
れば、上位装置の初期起動ばかりが優先されて接続要求
による再起動が沈み込むのを防止することができる、と
いう効果が得られる。

【００３６】また、複数の上位装置からの再起動をバラ
ンス良く受け付けることができる、という効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の一実施例である記憶装置の入出力制御
方法が実施されるコンピュータシステムの構成の一例を
示すブロック図である。

【図２】本発明の一実施例である記憶装置の入出力制御
方法において、Ｉ／Ｏ処理終了報告をした後、記憶デバ
イスを解放状態にする前に報告要因のあるチャネルに対
して接続要求を行う処理方式を示すフローチャートであ
る。

【図３】図２において、周期的に報告要因のある複数チ
ャネルのうち特定チャネルを選択して接続要求を行う処
理方式を示したフローチャートである。

【図４】本発明の一実施例である記憶装置の入出力制御
方法において、報告要因のあるチャネルを順番に選択し
て、Ｉ／Ｏの終了報告前に接続要求を行い起動を受け付
ける処理方式を示したフローチャートである。

【図５】本発明の一実施例である記憶装置の入出力制御
方法において、記憶デバイス毎の報告要因に沈み込んだ
報告要因がある場合に、対応するチャネルに対しての
み、優先的にチャネル再起動を受け付けることを可能に
する処理方式を示したフローチャートである。

【図６】図５における報告要因沈み込み記憶デバイスを
検出し登録する登録テーブルの一例を示す概念図であ
る。

【図７】図１の記憶制御装置におけるＩ／Ｏ処理制御部
のチャネル使用状態を管理するための共通メモリの構成
の一例を示した概念図である。

【符号の説明】

１０１〜１０４…ＣＰＵ、２０１〜２０４…チャネル
（上位装置）、３０１…記憶制御装置、４０１〜４０４
…チャネル中継部、５０１，５０２…Ｉ／Ｏ処理制御
部、６０１〜６０３…記憶デバイス、７０１…共通メモ
リ、７０１ａ〜７０１ｂ…チャネル使用状態フラグ（記
憶手段）、８００〜８８０…処理ステップ、９００…登
録テーブル（検出手段）、９０１…デバイス番号、９０
２…報告要因発生時刻、９０３…監視時間、９０４…沈
み込みフラグ、９０５…沈み込みチャネルビットマッ
プ、９０６…報告要因沈み込みデバイスビットマップ。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 上位装置との間で授受されるデータが格
   納される複数の記憶デバイスと、前記上位装置と前記記
   憶デバイスとの間に介在し、前記上位装置と前記記憶デ
   バイスとの間における前記データの授受を制御する記憶
   制御装置とを含む記憶装置の入出力制御方法であって、
   入出力処理を行っていた前記上位装置に対して入出力処
   理終了報告を行った直後、または前記入出力処理終了報
   告を行う前に報告要因のある前記上位装置に対して接続
   要求を送信することを特徴とする記憶装置の入出力制御
   方法。
2. 【請求項２】 請求項１記載の記憶装置の入出力制御方
   法において、報告要因のある前記上位装置のうち特定の
   前記上位装置に対して選択的に前記接続要求を送信する
   操作、 前記入出力処理を行っていた前記上位装置に対する入出
   力処理終了報告を行った後、前記報告要因のある前記上
   位装置のうち次に処理を受け付けたい前記上位装置に対
   しては前記記憶制御装置の使用中状態を解除して前記接
   続要求を送信し、その他の前記上位装置に対しては一定
   時間、前記記憶制御装置を使用中状態のままにして起動
   を抑止する操作、 の少なくとも一方の操作を実行することを特徴とする記
   憶装置の入出力制御方法。
3. 【請求項３】 請求項２記載の記憶装置の入出力制御方
   法において、 前記記憶制御装置は複数の前記上位装置の各々における
   前記報告要因の処理遅延状況を検出する検出手段を備
   え、入出力処理を行っていた前記上位装置に対する入出
   力処理終了報告を行った後、前記報告要因のある前記上
   位装置のうち報告要因の処理が遅延している前記上位装
   置に対しては前記記憶制御装置の使用中状態を解除して
   接続要求を送信し、その他の前記上位装置に対しては一
   定時間、前記記憶制御装置を使用中状態のままにして起
   動を抑止する操作、 前記記憶制御装置は複数の入出力処理制御部を備え、各
   々の前記入出力処理制御部が入出力処理を独立に行う場
   合、複数の前記上位装置の各々と前記記憶制御装置との
   間におけるデータ転送経路の使用状態を記憶しておく記
   憶手段を持ち、前記記憶手段を参照することにより、入
   出力処理中でなく、かつ前記報告要因のある前記上位装
   置に対して接続要求を行う操作、 の少なくとも一方の操作を実行することを特徴とする記
   憶装置の入出力制御方法。