JPH09263008A - 可変位相クロック発生装置及び発生方法 - Google Patents

Abstract

(57)【要約】 【課題】レーザプリンタに使える多様な位相クロック信
号を発生させる。 【解決手段】タップ付き遅延線にクロック信号を入力し
遅延位相クロック信号を出力する。走査ビームの検出信
号に最も近接している信号を与えるタップを０°タップ
とする。各タップにおける遅延位相クロック信号の状態
を出力するためのレジスタ装置を設け、その出力と前記
の0°タップ番号に応じ、遅延位相クロック信号が前記
の0°位相クロックに対して定められた遅延位相関係を
与えれるタップを決定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本願発明は、電子写真プリンタに
おいてクロック信号を発生させるシステムに関し、より
詳細には、ビーム検出パルスと多様な位相関係にあるク
ロック信号を発生できるクロック信号発生器に関する。

【０００２】

【発明の背景】レーザプリンタは、感光性帯電型受光面
をレーザ光線で走査することで動作するものである。レ
ーザ光線が変調されると、その結果生ずる電荷の変化
は、プリンタの用紙上に比例して堆積されるトナー量に
変換される。レーザは、受光面を左から右に走査し、各
走査線の始点でその走査線に対してレーザ変調を開始す
るのに用いられる信号を発生する。この信号は、ビーム
検出信号と呼ばれ、入力クロック基準発振器に同期して
いない。クロック基準発振器は、各プリント画素の幅を
決めるものである。クロック基準発振器の出力はビーム
検出信号に非同期である故、クロック基準発振器は、ク
ロック画素データに直接用いればビデオの位相エラーを
起こす。

【０００３】本書の発明者に対する米国特許第5,438,35
3号に示した回路は、ビーム検出信号と精密に同期して
いる各走査線用のクロック信号を発生させることによっ
て、この問題を処理するものである。'353特許は、レー
ザ光線検出器からのビーム検出信号と、クロック発生器
出力からの非同期クロック信号との両方を利用するクロ
ック信号発生器である。クロック位相変調器は、非同期
クロック発生器からの出力信号を遅延させるよう動作
し、次いで、位相がビーム検出信号に最も近い遅延クロ
ック信号を選択する。米国特許第5,438,353号の開示明
細は、参考として本明細書に引用されている。

【０００４】前述のクロック選択システムを用いれば、
レーザプリンタにおける画素アライメント精度の大幅な
向上がもたらされる。しかし、レーザプリンタの速度が
上昇する中で、ビーム検出信号と多様な位相関係を有す
るクロック信号の要求が持ち上がった。

【０００５】プリンタの速度が上昇するにつれ、今度
は、ビデオの基準クロック信号と種々の位相関係をもつ
画素及び画素部品を作り出す必要がある。もはや、0°
位相クロック信号を使うだけでは十分ではない。今や、
ビーム検出パルスに関して複数の所望の位相を有する基
準クロックを発生させる機能が必要とされるのである。

【０００６】位相同期ループは、様々な位相をもつ信号
を発生させるのに用いることができ、そして該位相同期
ループは、上に引用した'353特許に記載されているもの
と類似の遅延素子列を用いて設計されている。しかし、
位相同期ループは、レーザプリンタ・スキャナから得ら
れない連続的な（又は離散サンプリングされた）誤差信
号を必要とする。該誤差信号は、基準周波数を追跡でき
るよう位相同期ループの出力周波数を連続的に調節す
る。レーザプリンタで使える所要の位相関係を示す信号
エッジはただ一つで、それがビーム検出信号である。こ
のように、位相同期ループは、レーザプリンタを動作さ
せるための多重位相クロック信号を得る上での有効な解
決策とはなりがたい。

【０００７】

【発明の目的】従って、本発明の目的は、レーザプリン
タに使える多様な位相クロック信号を発生させるための
改良型回路を提供することにある。本発明の別の目的
は、レーザプリンタにおけるビーム検出信号を正確に基
準とする可変位相クロック発生器を提供することにあ
る。本発明のさらに別の目的は、発生させた各クロック
位相がビーム検出信号と明確な関係をもっており、且
つ、各クロック信号の位相が複数の可能な位相関係にわ
たって調節可能である可変位相クロック発生器を提供す
ることにある。

【０００８】

【発明の概要】電子写真プリンタは、ドラム又はベルト
上の受光体、その全域を往復走査されるレーザ光線、ビ
ーム検出信号を発生させるビーム検出信号回路、及びク
ロックパルスを発生させる非同期クロック発振器を包含
する。プリンタはまた、ビーム検出信号と位相同期され
ている複数信号を発生させるための回路も含む。その回
路には、非同期クロックパルスを受けるためのタップ付
遅延線を含み、各タップは、遅延クロックパルス列を出
力する。

【０００９】レジスタ／セレクタ回路は、タップ群に結
合され、ビーム検出信号に最も近接している0°位相ク
ロック遷移を出力するタップを決めるためビーム検出信
号の遷移に応答する。位相遅延論理は、遅延線回路のど
のタップが0°位相クロックパルスのそれぞれ前縁及び
遅れ縁に時間的に最も近いクロックパルス列を明示する
かを表す信号を与える。位相遅延論理回路は、さらに、
前述のタップ群の中間にある遅延線回路のタップ群を定
め、且つ部分位相の遅延クロック信号を与えるのにこれ
らのタップのどれを使うべきかを決める。選択タップか
らの信号はその後出力回路に切換えられる。

【００１０】 〔発明の詳細な説明〕 この発明を織り込んでいる可変位相クロック発生器を、
先ず、クロック発生器の小区分の機能を示すことで総括
的に説明する。次いで、総括的説明の後、発明の特定動
作を図解する実施例について詳細な考察を行う。

【００１１】図１を参照して説明すると、ここに示した
モジュールは、遅延連鎖10の複数のタップのうち、どの
タップがビーム検出信号に時間的に最も近い位置にある
クロック信号遷移（即ち、0°位相タップ）を与えるか
を決める。遅延連鎖10は、複数の非反転バッファから成
り、端子A0-Anにおけるそのクロック信号出力を図６に
プロットする。遅延連鎖10への入力は、非同期の水晶ク
ロック信号である（この信号はタップA0で得られる）。

【００１２】スナップショット・レジスタ連鎖12は複数
のフリップフロップから成り、ビーム検出信号で刻時さ
れ、ビーム検出信号の遷移時刻に端子A0-Anに現れる出
力レベルを登録する（図６の時刻T1参照）。それによっ
て、スナップショット・レジスタ連鎖12の各フリップフ
ロップは、その出力の所でビーム検出遷移発生時のタッ
プA0-A5のそれぞれのレベルを示す。

【００１３】探索論理回路14は位相検出論理回路16を包
含し、これはメタステーブル状態が存在するかどうかを
決め、もし存在しないなら、スナップショット・レジス
タ連鎖12の第一フリップフロップの高又は低状態の出力
に等しい出力を与える。簡単に云えば、スナップショッ
ト・レジスタ連鎖12におけるフリップフロップからの出
力は、複数の"0"レベルを、続いて複数の"1"レベルを
（又はその逆を）呈するはずであり、クロック信号の高
状態を出力する一連の遅延素子を、続いてクロック信号
の低状態を出力する一連の遅延素子を示す。

【００１４】しかし、もしスナップショット・レジスタ
連鎖12における最初の３つのフリップフロップから現れ
る出力が101又は010状態を示すなら、メタステーブル状
態が生じたこと及びフリップフロップの出力は当てにで
きないことが分かる。そのような場合、位相検出論理16
は、第二の及びその後のフリップフロップ、等、等を検
討して、さらにメタステーブル状態が存在するかどうか
を決定する。上述のように、正常な状況下、すなわちメ
タステーブル状態が無いと仮定して、位相検出論理16
は、その出力の所でスナップショット・レジスタ連鎖12
の第一フリップフロップに現れるレベルを示す。

【００１５】探索論理14は、スナップショット・レジス
タ連鎖12におけるフリップフロップの各出力を検討し、
そして、位相検出論理16の出力と組み合わせて、どのフ
リップフロップの出力がレベル遷移（即ち一連の低レベ
ルに続く高レベル又はその逆）を明示するかを決定す
る。その決定は、レベル遷移に先立つ探索論理14の全て
のANDゲートと遷移の後の全てのANDゲートを使えなくす
る繰上げ選択伝播方式を使って実行される。結果とし
て、探索論理14のANDゲートのうちのただ１つだけが、
選択論理20の複数のANDゲートの１つにゲート出力を与
える。このように、選択論理20のANDゲートの１つがゲ
ート制御されて、それを通して0°位相出力クロックと
して端子A1-Anの１つに現れる遅延クロック信号の通過
を可能にする。加えて、２進符号化論理モジュール22
は、0°位相クロックを出力する遅延連鎖10のタップ番
号を決める。

【００１６】ビーム検出信号と0°位相クロック遷移と
の間にタイムオフセット（時間の残留偏差）があること
もあるので、選択論理20の出力が再同期回路23に送ら
れ、それによって、0°位相クロックに再同期される位
相調節ビーム検出パルスが与えられる。その信号は、0
°位相クロックと同期して様々なプリンタの動作開始に
使う。

【００１７】0°位相クロック及び0°位相クロックを明
示する遅延連鎖のタップ番号がいったん決定されてしま
えば、その後の回路は、所望の追加位相クロック（例え
ば、0°位相クロックから25%、50%及び75%位相変位した
クロック）を明示するタップ位置の２進値を生成するの
に使われる。

【００１８】図２において、イネーブル回路24は、タッ
プA1からの遅延クロックの遷移とビーム検出信号遷移間
だけ出力イネーブルライン26にイネーブル信号を与える
よう動作する。より詳細には、図３の波形で示すよう
に、A1クロックが先ず高状態に遷移すると、フリップフ
ロップ26のQ端子は、（ビーム検出信号は依然低いの
で）ライン28上に低出力を与える。その後、ANDゲート3
0は、ビーム検出信号が次に高になる時刻とA1クロック
信号の次の低高遷移との間、高レベルを出力する。この
時に、フリップフロップ26のQ端子は高状態に遷移し、A
NDゲート30からの出力を下げる。後で分かるように、こ
のイネーブル出力は、ビーム検出信号毎に一度だけ生
じ、ビーム検出信号毎に１回位相選択回路の動作を可能
にする。

【００１９】ANDゲート30からの高出力は遅延32で遅延
されて、それがA1クロックの信号遷移後に確実に生ずる
ようにし、メタステーブル状態の発生を防止する。

【００２０】図４Ａ、図４Ｂを参照すると、（遅延32か
らの）イネーブル線34上のイネーブル信号出力は、クロ
ック周期測定連鎖40における複数のフリップフロップへ
入力され、ビーム検出信号が高状態に遷移する直後に、
フルクロックサイクルの"スナップショット"を達成させ
る。その後、イネーブル信号が落ち、次のビーム検出信
号遷移が生ずる時にだけ別のスナップショットが行われ
る。

【００２１】クロック周期測定連鎖40は、２つの実質的
に同一の測定連鎖から成り（その中の１つだけを図
示）、これは、タップA0-Anに現れる遅延クロック信号
の高及び低時のスナップショットをとる。次いで、この
データは位相遅延計算論理42へ送られ、これによって、
どのタップが所望の位相シフトクロック信号を与えるか
が計算される。

【００２２】位相遅延計算論理42は多数の演算装置を有
し、これらは、0°位相クロックのタップ番号と基準ク
ロックの高状態時間及び低状態時間を使って正負のタッ
プカウントを生ずる。次いで、所望位相クロックの各々
に関するタップ位置が生成され、これらが、今度は、位
相ゲート論理44（図５参照）に送られ、所望パーセント
の位相差値に最も近いタップA0-Anに現れる遅延クロッ
ク信号のゲート制御を可能にする。

【００２３】図４Ａ，図４Ｂにおいて、クロック周期測
定連鎖40は、クロック信号の高時のスナップショットを
捕らえ、これに反し同一のクロック周期測定連鎖（非表
示）は、低時のスナップショットを捕らえる。クロック
周期測定連鎖40が、いったん、その"スナップショット"
を達成すると、それぞれのフリップフロップからの出力
レベルは、位相遅延計算論理42へ送られ、ここで低高遷
移を明示するタップが、図１において0°位相クロック
を見付けるのに用いられたものと類似の桁上げ伝播方式
を使って見出される。同様に、高低遷移を示すタップも
見出される。低高遷移が起こる場合のタップ番号が、高
低遷移が検出される場合のタップ番号から差し引かれ、
高レベルを出力し（且つクロックサイクルの高側半分の
持続時間を示す）タップの全番号を得る。同様に、高低
遷移が起こる場合のタップ番号が、低高遷移が検出され
る場合のタップ番号から差し引かれ、低レベルを出力し
（且つクロックサイクルの低側半分の持続時間を示す）
タップの全番号を得る。次いで、タップの全ての低及び
高番号を加えて完全なクロックサイクルを包含するタッ
プ番号を得る。

【００２４】次いで、得られるタップの総和を２及び４
で割ってハーフ（1/2）クロックサイクル及びクォータ
（1/4）クロックサイクルにまたがる位相トラップカウ
ントを得る。この点で、どのパーセントの位相点が望ま
れるかに依存して、部分位相値を得るのに任意の除数を
用いてよい。得られる位相タップ番号は、時間的に所望
パーセントの位相値に最も近接した位相関係を示す遅延
クロック信号が存在するようなタップである。

【００２５】最終的タップ値を得るため、部分位相タッ
プ値を0°タップ番号に加えるか差し引いて、図４Ａ、
図４Ｂの位相ゲート論理によってどのタップをゲート制
御すべきかを得る。

【００２６】図１に戻り、これから（その波形が図６に
図解されている）ひとつの実施例を説明する。図６から
分かるように、ビーム検出信号は、時間T1で高になる。
その時刻で、タップA0とA1におけるクロックレベルは高
であり；タップA2、A3及びA4は低であり；そしてタップ
A5、A6及びA7は高である。さらにT1で、ビーム検出遷移
がスナップショット・レジスタ（図１）のフリップフロ
ップを刻時し、フリップフロップ45乃至49の設定をそれ
らの各Q出力ライン上で1、0、0、0及び1状態にする。

【００２７】メタステーブル状態が存在しないと仮定す
れば、位相検出論理16もフリップフロップ45からのQラ
インでレベル明細を出力する（高出力）。このように、
高レベルは、位相検出論理16からのライン50上に現れ、
選択ANDゲート51に印加される。加えて、フリップフロ
ップ45からの高レベル出力は、反転されて選択ANDゲー
ト51に印加される。結果として、ANDゲート51からの出
力は低い。しかし、フリップフロップ45及び位相検出論
理16からの２つの高レベルは、桁上げANDゲート52に入
力され、桁上げANDゲート56及び選択ANDゲート54へ高レ
ベルを出力させる。フリップフロップ46からの低出力
は、インバータを介して選択ANDゲート54の入力条件を
決定し、選択ANDゲート54は高レベルを出力して応答す
る。対照的に、桁上げANDゲート56からの出力は、その
入力のにより低に設定される。それ以後の全ての桁上げ
及び選択ANDゲートは、それぞれの桁上げANDゲートの低
出力によって、同様に再条件付けされる。そのような方
法で、探索論理14の後続の全てのANDゲート段が奪能さ
れる。

【００２８】選択ANDゲート54からの高レベル出力は、
選択論理20のANDゲート６６に印加され、それによっ
て、端子A2に現れる遅延クロック信号が、ＯRゲート68
を出てから0°位相クロックのように刻時できるように
する。選択ANDゲート54の出力での高レベルもまた、0°
位相クロックが見出されたタップ番号の２進値を定める
２進符号化論理22へ送られる。その値は、パーセント位
相タップを後で計算する時に用いる。

【００２９】さらに、ORゲート68からの0°位相クロッ
ク出力は、クロックビーム検出再同期フリップフロップ
69に送られる。ビーム検出信号もフリップフロップ69に
送られ、フリップフロップ69の出力はビーム検出信号直
後に生ずる0°位相クロックの低高遷移時に高になる。
その結果ANDゲート70から得られる出力は、再同期ビー
ム検出パルスである。

【００３０】パルスイネーブル論理回路24（図２参照）
は、ビーム検出信号毎に一回だけイネーブルライン26上
にイネーブルパルスを供給するのに用いる。イネーブル
パルスは、クロック周期測定連鎖40（図４）が、ビーム
検出信号の発生直後に、タップA0-Anからのクロック信
号の全半サイクルのスナップショットを捕捉できるよう
にし、次いで、次のビーム検出信号までは再度捕捉でき
ないようにする。その半サイクルには、正遷移と負遷移
が含まれ、それらの各遷移を示す遅延連鎖タップ番号の
決定を可能にする。これらのタップ番号から、所望パー
セントの位相出力を与える遅延連鎖10のタップが計算さ
れる。

【００３１】図２において、タップA1からの遅延クロッ
ク信号と、ビーム検出信号がフリップフロップ26に印加
される。図３の波形を参照する。フリップフロップ26か
らの出力はANDゲート30の反転入力に送られる。ビーム
検出信号はANDゲート30の非反転入力に送られる。フリ
ップフロップ26の出力は、最初は、ビーム検出信号が低
かった時の先のクロック入力でそれが設定されるため、
低である。低入力は、部分的にANDゲート30を調節し、
それは、ビーム検出が高になると完全調節状態になる。
その時、ANDゲートの出力は高になり、遅延回路32で短
時間遅延されそしてイネーブルレベルとしてライン34上
に現れる。A1クロックの次の低高遷移があると、フリッ
プフロップ26の出力は高になり、ANDゲート30を脱条件
付けする。次のイネーブルパルスは、次のビーム検出信
号まで生じない。

【００３２】図４Ａに移り、ライン34上のイネーブルパ
ルスが、フリップフロップ90、92、94、96、等のイネー
ブル入力に印加される。フリップフロップ90、92、94、
96、等は、クロック信号の半サイクルがその高状態にあ
る間の持続時間の識別を可能にするクロック周期測定連
鎖30を形成する。以下に明らかになるように、実質的に
類似の回路（非表示）は、クロック信号の低状態（負）
の半サイクルの限界を規定するタップの識別を与える。
正負のタップ識別回路の動作は、クロック周期測定連鎖
30がクロック信号の正遷移について動作し、一方、他の
クロック周期測定連鎖がクロック信号の負遷移について
動作することを除けば、実質的に類似している。

【００３３】A1タップからの出力は、バッファ97で反転
されて、フリップフロップ90、92、94、96...等へのク
ロック入力として働く。このように、A1クロックの最初
の高低遷移で、イネーブルパルスが高になった後、前述
のフリップフロップの各々は、そのそれぞれに接続され
た遅延連鎖タップ上でそのレベルに設定される。留意す
べきは、フリップフロップ90、92、94、96...等の各々
への刻時入力は、フリップフロップの各々のトリガ作用
が、クロック信号のフル半サイクルを包含する期間にわ
たって確実に生ずるようにするため、A1（又はその後
の）タップから引き出されるということである。

【００３４】上述の作用の結果として、フリップフロッ
プ90、92、94、96...は、ライン１００にレベルを印加
し、それがそれらのそれぞれに接続された遅延連鎖タッ
プの各々の時間Ｔ２におけるスナップショット状態を提
示する。図４Ｂに移り、２進符号化論理102は、ライン1
00の各々の状態を調べ、低から高状態へ遷移するライン
と高から低状態へ遷移するラインを決定する。これらの
それぞれのラインは、２進値に変換され、これが、高ク
ロック状態が始まる場合のタップ番号("高開始タップ")
と高クロック状態が終わる場合のタップ番号("高終了タ
ップ")とをそれぞれ明示する。これらの値は、高開始タ
ップと高終了タップ間のタップ数に等しい２進出力を与
える論理減算器104で引き算される。

【００３５】同様の入力が、低半サイクルクロック周期
測定連鎖から２進符号化論理106に印加される。２進符
号化論理106は、入力ライン108上に、クロック信号の低
半サイクルの開始と終了を示す出力を与える。結果とし
て、２進符号化論理106は、"低開始タップ"２進値と"低
終了タップ"２進タップ値を出力する。これらの値が論
理減算器110で引き算されて、クロックサイクルの低状
態を張るタップ数を定める。

【００３６】減算器104と110の出力が加算器112で加算
されて、完全に１クロックサイクルを張るタップ数（個
数）である全位相値を定める。次いで、全タップ数が除
算器114において２で割られ半位相値が、そして除算器1
16において再度２で割られて四半位相値が与えられる。

【００３７】この点で、位相遅延計算論理42は、全位相
値、半位相値及び四半位相値を与えるタップ数を使って
正確なタップ値を定め、これが先に誘導した0°位相タ
ップと相対的な25%、50%又は75%の関係を示すクロック
位相を与えることになる。

【００３８】これらの計算を達成するため、四半位相値
と、全位相値が論理減算器118に供給される。論理減算
器118は、２つの２進値を引き算し全位相値の75%に相当
するタップ数に等しい値をライン120上に出力する。そ
の値が論理加算器122と論理減算器124の両方に印加され
る。それらにはさらに、0°位相タップ番号が入力され
る。論理加算器122は、0°タップ番号を75%クロック位
相タップ和に加算して75%クロック位相を得ることがで
きるタップ番号を引き出す。

【００３９】もし0°タップ番号が遅延連鎖10の末端ま
での中間に近いなら、75%タップ番号はその遅延連鎖の
末端を越えることがあろう。そのような場合、遅延連鎖
内部の75%位相タップは、四半位相値クォータ位相タッ
プの和を0°タップ番号から差し引くことにより得るこ
とができる。その減算は論理減算器124で生じ、これ
が、0°タップと-25%の位相関係をもつクロック信号を
そこで見付けることができるタップ番号を出力する。
（論理加算器122からか又は論理減算器124からであろう
と）どの出力を使うべきかの決定は、オーバーフロー出
力128及び130から定められる。例えば、75%位相クロッ
クが存在するタップ値を得るために0°タップに加えら
れたタップ数が遅延連鎖10のタップ数を越える場合、オ
ーバーフローライン128は、低状態を明示する。そのよ
うな条件下で、ライン130は高状態を示す：何故なら、2
5%の位相番号を得るために0°位相タップから多くのタ
ップを減ずれば、遅延連鎖10の境界内に入るからであ
る。

【００４０】同様の計算は、（0°位相タップに関し
て）＋25%タップ値かもしくは−75%タップ値のどちらを
使うべきかを決めるために、論理加算器132及び論理減
算器134で実施される。同様の計算はまた、論理加算器1
36及び論理減算器138でも実行され、＋50%か又は−50%
のどちらのタップ値を使うべきかを決める。

【００４１】位相遅延計算論理42からの各出力は、図５
に示す位相ゲート論理に印加される。このように、＋25
%タップ番号、−75%タップ番号、"＋25%使用"と"−75%
使用"ライン上での高低のイネーブルレベルが２進数ー
出力変換論理モジュール140に入力される。もし＋25%の
２進値を使うべく表示されれば（即ち高レベル）、論理
モジュール140は、高状態を出力ライン142の１つに載
せ、これは、端子A1-Anから発する遅延クロック信号で
つ0°位相タップと＋25%の位相関係を示すクロック信号
が入力されるANDゲートに印加される。

【００４２】＋25%位相がタップA3から出ると仮定し
て、ANDゲート144は、論理モジュール140からの出力ラ
インで調節され、よって、タップA3に現れる遅延クロッ
ク信号をORゲート146に出力する。タップA1-A5だけが図
５に示されているが、遅延連鎖10の全てのタップが各AN
Dゲートに送られて、そこを通しての所望の位相クロッ
ク信号のゲート制御が可能となる、と理解すべきであ
る。

【００４３】50%用２進数ー出力変換論理モジュール、7
5%用２進数ー出力変換論理モジュールも、上述の25%用
２進数ー出力変換論理モジュール140と同一の方法で動
作する。結果として、ORゲート146、148及び150からの
出力は、0°位相信号を出力する遅延連鎖10上のタップ
と25%、50%及び75%の位相差関係を有するクロック信号
をあたえる。

【００４４】図１乃至図６を概観すれば、上に言及した
クロック再同期作用はビーム検出信号の各遷移があると
生じ、それによって各ビーム検出信号後のクロックの再
同期が保証される、ということが分かる。さらに、本発
明は、ビーム検出信号と予め定めた関係を有する多様な
位相クロック信号の正確な選択を可能にするものであ
る。

【００４５】以上の記述は、専ら本発明の説明のためで
あると理解すべきである。種々の変更と修正は、熟練し
た当業者によって、発明から逸れることなく案出するこ
とができる。レーザプリンタにかぎらず、事象の発生を
知って、その発生に同期したクロックを発生する必要が
ある技術分野において、本発明は利用できる。従って、
本願発明は、前出のクレームの範囲内に帰属する前述の
全ての変更、修正及び変形を包含するものとする。以下
に本発明の実施態様の例示をおこなう。

【００４６】（実施態様１）レーザビームの走査に応じ
てビーム検出信号を生成するビーム検出装置と、前記ビ
ーム検出信号に非同期なクロック信号を発生させるクロ
ック装置とを備えたプリンタであって、前記のクロック
信号を受信するために接続され、それぞれ遅延位相クロ
ック信号を出力する複数のタップ(A0-A5)を含む遅延装
置(10)と；その遅延位相クロック信号がビーム検出信号
の遷移に位相的に最も近接している前記タップ(A0-A5)
の１つを選択し且つそれに対応する0°タップ番号を出
力するための0°位相装置(12、14、20、22)と；ビーム
検出信号毎に１回イネーブル信号を出力するイネーブル
装置(24)と；前記遅延装置(10)の前記タップ(A0-A5)に
結合されていて且つ前記イネーブル信号に応答するレジ
スタ装置であって、各タップにおける遅延位相クロック
信号の状態を登録し且つそれを示す出力を与えるための
レジスタ装置(90、92、94、96)と；

【００４７】前記レジスタ装置(90、92、94、96)の出力
と前記の0°タップ番号に応答する位相計算論理であっ
て、遅延位相クロック信号が前記の0°位相クロックに
対して定められた遅延位相関係を与えれる少なくとも１
つのタップを決定し且つそのタップの信号を与えるため
の位相計算論理(42)と；前記タップ(A0-A5)に結合され
ていて且つ前記の選択タップ信号に応答して、前記選択
タップに現れる遅延位相クロック信号を出力に与えるゲ
ート装置(44)とを含んで成るレーザプリンタ。

【００４８】（実施態様２）前記位相計算論理(42)が、
クロック信号の高、低両部分を含む張るタップ数の値を
与える加算装置(104、110、112)と；前記の値に応答し
て前記クロック信号の一部分を張るタップ数を示す部分
位相値を与える演算装置(114、116)と；前記部分値と前
記の0°タップ番号に応答する論理装置であって、位相
遅延クロック信号が存在し、前記の0°位相クロック信
号に関して前記部分位相値を表す部分タップ番号を識別
する論理装置(132、134、122、124、136、138)とから成
ることを特徴とする実施態様1記載のレーザプリンタ。 （実施態様３）前記論理装置(132、134、122、124、13
6、138)が、さらに、前記部分タップ番号が前記遅延装
置(10)上のタップ群の全域内にあるかどうかを決定し、
且つ、もしなければ、前記部分位相値を表す別のタップ
を決定することを特徴とする実施態様2記載のレーザプ
リンタ。

【００４９】（実施態様４）前記のイネーブル装置(24)
が、前記ビーム検出信号と遅延位相クロック信号で制御
されて前記のイネーブル信号を出力する実施態様3記載
のレーザプリンタ。 （実施態様５）前記の位相計算論理(42)が、前記遅延ク
ロック信号の高レベルを出力するタップ数と前記遅延ク
ロック信号の低レベルを出力するタップ数とを別々に決
めることを特徴とする実施態様4記載のレーザプリン
タ。

【００５０】（実施態様６）レーザビームの走査に応じ
てビーム検出信号を生成するビーム検出装置と、前記ビ
ーム検出信号に非同期であるクロック信号を発生させる
クロック装置とを備えたレーザプリンタにおいて可変位
相クロックを発生させる方法であって、それぞれ遅延位
相クロック信号を出力する複数のタップ(A0-A5)を含む
遅延装置(10)に前記クロック信号を印加するステップ
と；その遅延位相クロック信号がビーム検出信号の遷移
に位相的に最も近接している0°位相タップ選択し且つ
それに対応する0°タップ番号を出力するステップと；
ビーム検出信号毎に１回イネーブル信号を出力するステ
ップと；前記イネーブル信号に応答して各タップにおけ
る遅延位相クロック信号の状態を登録し、且つそれを示
す出力を与えるステップと；前記の0°位相クロックに
対して定められた遅延位相関係を明示する少なくとも１
つのタップを決定し且つ選択タップの信号を与えるステ
ップと；前記タップに結合され、前記の選択タップ信号
に応答して、前記選択タップに現れる遅延位相クロック
信号を出力へ通すゲート装置(44)を動作させるステップ
とを設けて成ることを特徴とする方法。

【００５１】（実施態様７）前記のタップを決定するス
テップが、サブステップとして、クロック信号の高低両
部分を張るタップの全数の値を与えることと；前記クロ
ック信号の一部分を張るタップ数を示す部分位相値を与
えることと；前記部分値と前記0°タップ番号に応答し
て、位相遅延クロック信号が存在し、前記の0°位相ク
ロック信号に関して前記部分位相値を表す部分タップ番
号を識別することとを実行することを特徴とする実施態
様6記載の方法。 （実施態様８）前記のタップを決定するステップが、さ
らにサブステップとして、前記部分タップ番号が前記遅
延装置(10)上のタップ群の全域内にあるかどうかを見出
し、且つ、もしなければ、代わりの前記選択タップ信号
から成る、前記部分位相値を表すタップを見出すことと
を実行することを特徴とする実施態様7記載の方法。

【図面の簡単な説明】

【図１】米国特許第5,438,353号と、いくつかの点にお
いて、類似している0°位相決定回路のブロック図であ
る。

【図２】ビーム検出信号毎に一回クロック再同期を制限
するパルスイネーブル論理回路のブロック図である。

【図３】図２の回路の動作を理解するのに有用な波形図
である。

【図４Ａ】クロック周期測定連鎖のブロック図である。

【図４Ｂ】位相制御論理のブロック図である。

【図５】図４Ｂの位相制御論理からの制御入力に従って
位相同期したクロック信号を出力する位相ゲート論理の
ブロック図である。

【図６】図１乃至図５に示した回路の動作を理解するの
に有用な波形図である。

【符号の説明】

１０ 遅延連鎖 １２ スナップショット・レジスタ連鎖 １４ 探索論理 １６ 位相検出論理 ２０ 選択論理 ２２ ２進符号化論理モジュール ２３ 再同期回路 ２４ イネーブル回路 ３２ 遅延 ４０ クロック周期測定連鎖 ４２ 位相遅延計算論理 ４４ 位相ゲート論理

Claims (1)

【特許請求の範囲】
1. 【請求項１】レーザビームの走査に応じてビーム検出信
   号を生成するビーム検出装置と、前記ビーム検出信号に
   非同期なクロック信号を発生させるクロック装置とを備
   えたプリンタであって、 前記のクロック信号を受信するために接続され、それぞ
   れ遅延位相クロック信号を出力する複数のタップを含む
   遅延装置と；その遅延位相クロック信号がビーム検出信
   号の遷移に位相的に最も近接している前記タップの１つ
   を選択し且つそれに対応する0°タップ番号を出力する
   ための0°位相装置と；ビーム検出信号毎に１回イネー
   ブル信号を出力するイネーブル装置と；前記遅延装置の
   前記タップに結合されていて且つ前記イネーブル信号に
   応答するレジスタ装置であって、各タップにおける遅延
   位相クロック信号の状態を登録し且つそれを示す出力を
   与えるためのレジスタ装置と；前記レジスタ装置の出力
   と前記の0°タップ番号に応答する位相計算論理であっ
   て、遅延位相クロック信号が前記の0°位相クロックに
   対して定められた遅延位相関係を与えれる少なくとも１
   つのタップを決定し且つそのタップの信号を与えるため
   の位相計算論理と；前記タップに結合されていて且つ前
   記の選択タップ信号に応答して、前記選択タップに現れ
   る遅延位相クロック信号を出力に与えるゲート装置とを
   含んで成るレーザプリンタ。