JP4070259B2 - レーザプリンタ及び可変位相クロック発生方法 - Google Patents
レーザプリンタ及び可変位相クロック発生方法 Download PDFInfo
- Publication number
- JP4070259B2 JP4070259B2 JP02138997A JP2138997A JP4070259B2 JP 4070259 B2 JP4070259 B2 JP 4070259B2 JP 02138997 A JP02138997 A JP 02138997A JP 2138997 A JP2138997 A JP 2138997A JP 4070259 B2 JP4070259 B2 JP 4070259B2
- Authority
- JP
- Japan
- Prior art keywords
- tap
- phase
- clock signal
- signal
- taps
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/047—Detection, control or error compensation of scanning velocity or position
- H04N1/053—Detection, control or error compensation of scanning velocity or position in main scanning direction, e.g. synchronisation of line start or picture elements in a line
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
- G06K15/02—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers
- G06K15/12—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers
- G06K15/1204—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers using printers by photographic printing, e.g. by laser printers involving the fast moving of an optical beam in the main scanning direction
- G06K15/1219—Detection, control or error compensation of scanning velocity or position, e.g. synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/113—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors
- H04N1/1135—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using oscillating or rotating mirrors for the main-scan only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
- H04N1/12—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using the sheet-feed movement or the medium-advance or the drum-rotation movement as the slow scanning component, e.g. arrangements for the main-scanning
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/024—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof deleted
- H04N2201/02406—Arrangements for positioning elements within a head
- H04N2201/02439—Positioning method
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/0471—Detection of scanning velocity or position using dedicated detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/04732—Detecting at infrequent intervals, e.g. once or twice per line for main-scan control
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04701—Detection of scanning velocity or position
- H04N2201/04744—Detection of scanning velocity or position by detecting the scanned beam or a reference beam
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04758—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area
- H04N2201/04767—Control or error compensation of scanning position or velocity by controlling the position of the scanned image area by controlling the timing of the signals, e.g. by controlling the frequency o phase of the pixel clock
- H04N2201/04781—Controlling the phase of the signals
- H04N2201/04784—Controlling the phase of the signals using one or more clock signals selected from a number of clock signals of different phases
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/04—Scanning arrangements
- H04N2201/047—Detection, control or error compensation of scanning velocity or position
- H04N2201/04753—Control or error compensation of scanning position or velocity
- H04N2201/04794—Varying the control or compensation during the scan, e.g. using continuous feedback or from line to line
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Optics & Photonics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Manipulation Of Pulses (AREA)
- Dot-Matrix Printers And Others (AREA)
- Laser Beam Printer (AREA)
- Fax Reproducing Arrangements (AREA)
Description
【０００１】
【産業上の利用分野】
本願発明は、電子写真プリンタにおいてクロック信号を発生させるシステムに関し、より詳細には、ビーム検出パルスと多様な位相関係にあるクロック信号を発生できるクロック信号発生器に関する。
【０００２】
【発明の背景】
レーザプリンタは、感光性帯電型受光面をレーザ光線で走査することで動作するものである。レーザ光線が変調されると、その結果生ずる電荷の変化は、プリンタの用紙上に比例して堆積されるトナー量に変換される。レーザは、受光面を左から右に走査し、各走査線の始点でその走査線に対してレーザ変調を開始するのに用いられる信号を発生する。この信号は、ビーム検出信号と呼ばれ、入力クロック基準発振器に同期していない。クロック基準発振器は、各プリント画素の幅を決めるものである。クロック基準発振器の出力はビーム検出信号に非同期である故、クロック基準発振器は、クロック画素データに直接用いればビデオの位相エラーを起こす。
【０００３】
本書の発明者に対する米国特許第5,438,353号に示した回路は、ビーム検出信号と精密に同期している各走査線用のクロック信号を発生させることによって、この問題を処理するものである。'353特許は、レーザ光線検出器からのビーム検出信号と、クロック発生器出力からの非同期クロック信号との両方を利用するクロック信号発生器である。クロック位相変調器は、非同期クロック発生器からの出力信号を遅延させるよう動作し、次いで、位相がビーム検出信号に最も近い遅延クロック信号を選択する。米国特許第5,438,353号の開示明細は、参考として本明細書に引用されている。
【０００４】
前述のクロック選択システムを用いれば、レーザプリンタにおける画素アライメント精度の大幅な向上がもたらされる。しかし、レーザプリンタの速度が上昇する中で、ビーム検出信号と多様な位相関係を有するクロック信号の要求が持ち上がった。
【０００５】
プリンタの速度が上昇するにつれ、今度は、ビデオの基準クロック信号と種々の位相関係をもつ画素及び画素部品を作り出す必要がある。もはや、0°位相クロック信号を使うだけでは十分ではない。今や、ビーム検出パルスに関して複数の所望の位相を有する基準クロックを発生させる機能が必要とされるのである。
【０００６】
位相同期ループは、様々な位相をもつ信号を発生させるのに用いることができ、そして該位相同期ループは、上に引用した'353特許に記載されているものと類似の遅延素子列を用いて設計されている。しかし、位相同期ループは、レーザプリンタ・スキャナから得られない連続的な（又は離散サンプリングされた）誤差信号を必要とする。該誤差信号は、基準周波数を追跡できるよう位相同期ループの出力周波数を連続的に調節する。レーザプリンタで使える所要の位相関係を示す信号エッジはただ一つで、それがビーム検出信号である。このように、位相同期ループは、レーザプリンタを動作させるための多重位相クロック信号を得る上での有効な解決策とはなりがたい。
【０００７】
【発明の目的】
従って、本発明の目的は、レーザプリンタに使える多様な位相クロック信号を発生させるための改良型回路を提供することにある。
本発明の別の目的は、レーザプリンタにおけるビーム検出信号を正確に基準とする可変位相クロック発生器を提供することにある。
本発明のさらに別の目的は、発生させた各クロック位相がビーム検出信号と明確な関係をもっており、且つ、各クロック信号の位相が複数の可能な位相関係にわたって調節可能である可変位相クロック発生器を提供することにある。
【０００８】
【発明の概要】
電子写真プリンタは、ドラム又はベルト上の受光体、その全域を往復走査されるレーザ光線、ビーム検出信号を発生させるビーム検出信号回路、及びクロックパルスを発生させる非同期クロック発振器を包含する。プリンタはまた、ビーム検出信号と位相同期されている複数信号を発生させるための回路も含む。その回路には、非同期クロックパルスを受けるためのタップ付遅延線を含み、各タップは、遅延クロックパルス列を出力する。
【０００９】
レジスタ／セレクタ回路は、タップ群に結合され、ビーム検出信号に最も近接している0°位相クロック遷移を出力するタップを決めるためビーム検出信号の遷移に応答する。位相遅延論理は、遅延線回路のどのタップが0°位相クロックパルスのそれぞれ前縁及び遅れ縁に時間的に最も近いクロックパルス列を明示するかを表す信号を与える。位相遅延論理回路は、さらに、前述のタップ群の中間にある遅延線回路のタップ群を定め、且つ部分位相の遅延クロック信号を与えるのにこれらのタップのどれを使うべきかを決める。選択タップからの信号はその後出力回路に切換えられる。
【００１０】
【実施例】
本発明を実施した可変位相クロック発生器を、先ず、クロック発生器の小区分の機能を示すことで総括的に説明する。次いで、総括的説明の後、本発明の特定動作を図解する実施例について詳細な考察を行う。
【００１１】
図１を参照して説明すると、ここに示したモジュールは、遅延連鎖10の複数のタップのうち、どのタップがビーム検出信号に時間的に最も近い位置にあるクロック信号遷移を与えるタップ（即ち、0°位相タップ）か、を決める。遅延連鎖10は、複数の非反転バッファから成り、端子A0-Anにおけるそのクロック信号出力を図６にプロットする。遅延連鎖10への入力は、非同期の水晶クロック信号である（この信号はタップA0で得られる）。
【００１２】
スナップショット・レジスタ連鎖12は複数のフリップフロップから成り、ビーム検出信号で刻時され、ビーム検出信号の遷移時刻に端子A0-Anに現れる出力レベルを登録する（図６の時刻T1参照）。それによって、スナップショット・レジスタ連鎖12の各フリップフロップは、その出力の所でビーム検出遷移発生時のタップA0-A5のそれぞれのレベルを示す。
【００１３】
探索論理回路14は位相検出論理回路16を包含し、位相検出論理回路 16はメタステーブル状態が存在するかどうかを決め、もし存在しないなら、スナップショット・レジスタ連鎖12の第一フリップフロップの高又は低状態の出力に等しい出力を与える。簡単に云えば、スナップショット・レジスタ連鎖12におけるフリップフロップからの出力は、複数の"0"レベルを、続いて複数の"1"レベルを（又はその逆を）呈するはずであり、クロック信号の高状態を出力する一連の遅延素子を、続いてクロック信号の低状態を出力する一連の遅延素子を示す。
【００１４】
しかし、もしスナップショット・レジスタ連鎖12における最初の３つのフリップフロップから現れる出力が101又は010状態を示すなら、メタステーブル状態が生じたこと及びフリップフロップの出力は当てにできないことが分かる。そのような場合、位相検出論理16は、第二の及びその後のフリップフロップ、等、等を検討して、さらにメタステーブル状態が存在するかどうかを決定する。上述のように、正常な状況下、すなわちメタステーブル状態が無いと仮定して、位相検出論理16は、その出力の所でスナップショット・レジスタ連鎖12の第一フリップフロップに現れるレベルを示す。
【００１５】
探索論理14は、スナップショット・レジスタ連鎖12におけるフリップフロップの各出力を検討し、そして、位相検出論理16の出力と組み合わせて、どのフリップフロップの出力がレベル遷移（即ち一連の低レベルに続く高レベル又はその逆）を明示するかを決定する。その決定は、レベル遷移に先立つ探索論理14の全てのANDゲートと遷移の後の全てのANDゲートを使えなくする繰上げ選択伝播方式を使って実行される。結果として、探索論理14のANDゲートのうちのただ１つだけが、選択論理20の複数のANDゲートの１つにゲート出力を与える。このように、選択論理20のANDゲートの１つがゲート制御されて、それを通して0°位相出力クロックとして端子A1-Anの１つに現れる遅延クロック信号の通過を可能にする。加えて、２進符号化論理モジュール22は、0°位相クロックを出力する遅延連鎖10のタップ番号を決める。
【００１６】
ビーム検出信号と0°位相クロック遷移との間にタイムオフセット（時間の残留偏差）があることもあるので、選択論理20の出力が再同期回路23に送られ、それによって、0°位相クロックに再同期される位相調節ビーム検出パルスが与えられる。その信号は、0°位相クロックと同期して様々なプリンタの動作開始に使う。
【００１７】
0°位相クロック及び0°位相クロックを明示する遅延連鎖のタップ番号がいったん決定されてしまえば、その後の回路は、所望の追加位相クロック（例えば、0°位相クロックから25%、50%及び75%位相変位したクロック）を明示するタップ位置の２進値を生成するのに使われる。
【００１８】
図２において、イネーブル回路24は、タップA1からの遅延クロックの遷移とビーム検出信号遷移間だけ出力イネーブルライン26にイネーブル信号を与えるよう動作する。より詳細には、図３の波形で示すように、A1クロックが先ず高状態に遷移すると、フリップフロップ26のQ端子は、（ビーム検出信号は依然低いので）ライン28上に低出力を与える。その後、ANDゲート30は、ビーム検出信号が次に高になる時刻とA1クロック信号の次の低高遷移との間、高レベルを出力する。この時に、フリップフロップ26のQ端子は高状態に遷移し、ANDゲート30からの出力を下げる。後で分かるように、このイネーブル出力は、ビーム検出信号毎に一度だけ生じ、ビーム検出信号毎に１回位相選択回路の動作を可能にする。
【００１９】
ANDゲート30からの高出力は遅延32で遅延されて、それがA1クロックの信号遷移後に確実に生ずるようにし、メタステーブル状態の発生を防止する。
【００２０】
図４Ａ、図４Ｂを参照すると、（遅延32からの）イネーブル線34上のイネーブル信号出力は、クロック周期測定連鎖40における複数のフリップフロップへ入力され、ビーム検出信号が高状態に遷移する直後に、フルクロックサイクルの"スナップショット"を達成させる。その後、イネーブル信号が落ち、次のビーム検出信号遷移が生ずる時にだけ別のスナップショットが行われる。
【００２１】
クロック周期測定連鎖40は、２つの実質的に同一の測定連鎖から成り（その中の１つだけを図示）、これは、タップA0-Anに現れる遅延クロック信号の高及び低時のスナップショットをとる。次いで、このデータは位相遅延計算論理42へ送られ、これによって、どのタップが所望の位相シフトクロック信号を与えるかが計算される。
【００２２】
位相遅延計算論理42は多数の演算装置を有し、これらは、0°位相クロックのタップ番号と基準クロックの高状態時間及び低状態時間を使って正負のタップカウントを生ずる。次いで、所望位相クロックの各々に関するタップ位置が生成され、これらが、今度は、位相ゲート論理44（図５参照）に送られ、所望パーセントの位相差値に最も近いタップA0-Anに現れる遅延クロック信号のゲート制御を可能にする。
【００２３】
図４Ａ，図４Ｂにおいて、クロック周期測定連鎖40は、クロック信号の高時のスナップショットを捕らえ、これに反し同一のクロック周期測定連鎖（非表示）は、低時のスナップショットを捕らえる。クロック周期測定連鎖40が、いったん、その"スナップショット"を達成すると、それぞれのフリップフロップからの出力レベルは、位相遅延計算論理42へ送られ、ここで低高遷移を明示するタップが、図１において0°位相クロックを見付けるのに用いられたものと類似の桁上げ伝播方式を使って見出される。同様に、高低遷移を示すタップも見出される。低高遷移が起こる場合のタップ番号が、高低遷移が検出される場合のタップ番号から差し引かれ、高レベルを出力し（且つクロックサイクルの高側半分の持続時間を示す）タップの全番号を得る。同様に、高低遷移が起こる場合のタップ番号が、低高遷移が検出される場合のタップ番号から差し引かれ、低レベルを出力し（且つクロックサイクルの低側半分の持続時間を示す）タップの全番号を得る。次いで、タップの全ての低及び高番号を加えて完全なクロックサイクルを包含するタップ番号を得る。
【００２４】
次いで、得られるタップの総和を２及び４で割ってハーフ（1/2）クロックサイクル及びクォータ（1/4）クロックサイクルにまたがる位相トラップカウントを得る。この点で、どのパーセントの位相点が望まれるかに依存して、部分位相値を得るのに任意の除数を用いてよい。得られる位相タップ番号は、時間的に所望パーセントの位相値に最も近接した位相関係を示す遅延クロック信号が存在するようなタップである。
【００２５】
最終的タップ値を得るため、部分位相タップ値を0°タップ番号に加えるか差し引いて、図４Ａ、図４Ｂの位相ゲート論理によってどのタップをゲート制御すべきかを得る。
【００２６】
図１に戻り、これから（その波形が図６に図解されている）ひとつの実施例を説明する。図６から分かるように、ビーム検出信号は、時間T1で高になる。その時刻で、タップA0とA1におけるクロックレベルは高であり；タップA2、A3及びA4は低であり；そしてタップA5、A6及びA7は高である。さらにT1で、ビーム検出遷移がスナップショット・レジスタ（図１）のフリップフロップを刻時し、フリップフロップ45乃至49の設定をそれらの各Q出力ライン上で1、0、0、0及び1状態にする。
【００２７】
メタステーブル状態が存在しないと仮定すれば、位相検出論理16もフリップフロップ45からのQラインでレベル明細を出力する（高出力）。このように、高レベルは、位相検出論理16からのライン50上に現れ、選択ANDゲート51に印加される。加えて、フリップフロップ45からの高レベル出力は、反転されて選択ANDゲート51に印加される。結果として、ANDゲート51からの出力は低い。しかし、フリップフロップ45及び位相検出論理16からの２つの高レベルは、桁上げANDゲート52に入力され、桁上げANDゲート56及び選択ANDゲート54へ高レベルを出力させる。フリップフロップ46からの低出力は、インバータを介して選択ANDゲート54の入力条件を決定し、選択ANDゲート54は高レベルを出力して応答する。対照的に、桁上げANDゲート56からの出力は、その入力のにより低に設定される。それ以後の全ての桁上げ及び選択ANDゲートは、それぞれの桁上げANDゲートの低出力によって、同様に再条件付けされる。そのような方法で、探索論理14の後続の全てのANDゲート段が奪能される。
【００２８】
選択ANDゲート54からの高レベル出力は、選択論理20のANDゲート６６に印加され、それによって、端子A2に現れる遅延クロック信号が、ＯRゲート68を出てから0°位相クロックのように刻時できるようにする。選択ANDゲート54の出力での高レベルもまた、0°位相クロックが見出されたタップ番号の２進値を定める２進符号化論理22へ送られる。その値は、パーセント位相タップを後で計算する時に用いる。
【００２９】
さらに、ORゲート68からの0°位相クロック出力は、クロックビーム検出再同期フリップフロップ69に送られる。ビーム検出信号もフリップフロップ69に送られ、フリップフロップ69の出力はビーム検出信号直後に生ずる0°位相クロックの低高遷移時に高になる。その結果ANDゲート70から得られる出力は、再同期ビーム検出パルスである。
【００３０】
パルスイネーブル論理回路24（図２参照）は、ビーム検出信号毎に一回だけイネーブルライン26上にイネーブルパルスを供給するのに用いる。イネーブルパルスは、クロック周期測定連鎖40（図４）が、ビーム検出信号の発生直後に、タップA0-Anからのクロック信号の全半サイクルのスナップショットを捕捉できるようにし、次いで、次のビーム検出信号までは再度捕捉できないようにする。その半サイクルには、正遷移と負遷移が含まれ、それらの各遷移を示す遅延連鎖タップ番号の決定を可能にする。これらのタップ番号から、所望パーセントの位相出力を与える遅延連鎖10のタップが計算される。
【００３１】
図２において、タップA1からの遅延クロック信号と、ビーム検出信号がフリップフロップ26に印加される。図３の波形を参照する。フリップフロップ26からの出力はANDゲート30の反転入力に送られる。ビーム検出信号はANDゲート30の非反転入力に送られる。フリップフロップ26の出力は、最初は、ビーム検出信号が低かった時の先のクロック入力でそれが設定されるため、低である。低入力は、部分的にANDゲート30を調節し、それは、ビーム検出が高になると完全調節状態になる。その時、ANDゲートの出力は高になり、遅延回路32で短時間遅延されそしてイネーブルレベルとしてライン34上に現れる。A1クロックの次の低高遷移があると、フリップフロップ26の出力は高になり、ANDゲート30を脱条件付けする。次のイネーブルパルスは、次のビーム検出信号まで生じない。
【００３２】
図４Ａに移り、ライン34上のイネーブルパルスが、フリップフロップ90、92、94、96、等のイネーブル入力に印加される。フリップフロップ90、92、94、96、等は、クロック信号の半サイクルがその高状態にある間の持続時間の識別を可能にするクロック周期測定連鎖40を形成する。以下に明らかになるように、実質的に類似の回路（非表示）は、クロック信号の低状態（負）の半サイクルの限界を規定するタップの識別を与える。正負のタップ識別回路の動作は、クロック周期測定連鎖40がクロック信号の正遷移について動作し、一方、他のクロック周期測定連鎖がクロック信号の負遷移について動作することを除けば、実質的に類似している。
【００３３】
A1タップからの出力は、バッファ97で反転されて、フリップフロップ90、92、94、96...等へのクロック入力として働く。このように、A1クロックの最初の高低遷移で、イネーブルパルスが高になった後、前述のフリップフロップの各々は、そのそれぞれに接続された遅延連鎖タップ上でそのレベルに設定される。留意すべきは、フリップフロップ90、92、94、96...等の各々への刻時入力は、フリップフロップの各々のトリガ作用が、クロック信号のフル半サイクルを包含する期間にわたって確実に生ずるようにするため、A1（又はその後の）タップから引き出されるということである。
【００３４】
上述の作用の結果として、フリップフロップ90、92、94、96...は、ライン100にレベルを印加し、それがそれらのそれぞれに接続された遅延連鎖タップの各々の時間T2におけるスナップショット状態を提示する。図４Ｂに移り、２進符号化論理102は、ライン100の各々の状態を調べ、低から高状態へ遷移するラインと高から低状態へ遷移するラインを決定する。これらのそれぞれのラインは、２進値に変換され、これが、高クロック状態が始まる場合のタップ番号("高開始タップ")と高クロック状態が終わる場合のタップ番号("高終了タップ")とをそれぞれ明示する。これらの値は、高開始タップと高終了タップ間のタップ数に等しい２進出力を与える論理減算器104で引き算される。
【００３５】
同様の入力が、低半サイクルクロック周期測定連鎖から２進符号化論理106に印加される。２進符号化論理106は、入力ライン108上に、クロック信号の低半サイクルの開始と終了を示す出力を与える。結果として、２進符号化論理106は、"低開始タップ"２進値と"低終了タップ"２進タップ値を出力する。これらの値が論理減算器110で引き算されて、クロックサイクルの低状態を張るタップ数を定める。
【００３６】
減算器104と110の出力が加算器112で加算されて、完全に１クロックサイクルを張るタップ数（個数）である全位相値を定める。次いで、全タップ数が除算器114において２で割られ半位相値が、そして除算器116において再度２で割られて四半位相値が与えられる。
【００３７】
この点で、位相遅延計算論理42は、全位相値、半位相値及び四半位相値を与えるタップ数を使って正確なタップ値を定め、これが先に誘導した0°位相タップと相対的な25%、50%又は75%の関係を示すクロック位相を与えることになる。
【００３８】
これらの計算を達成するため、四半位相値と、全位相値が論理減算器118に供給される。論理減算器118は、２つの２進値を引き算し全位相値の75%に相当するタップ数に等しい値をライン120上に出力する。その値が論理加算器122と論理減算器124の両方に印加される。それらにはさらに、0°位相タップ番号が入力される。論理加算器122は、0°タップ番号を75%クロック位相タップ和に加算して75%クロック位相を得ることができるタップ番号を引き出す。
【００３９】
もし0°タップ番号が遅延連鎖10の末端までの中間に近いなら、75%タップ番号はその遅延連鎖の末端を越えることがあろう。そのような場合、遅延連鎖内部の75%位相タップは、四半位相値クォータ位相タップの和を0°タップ番号から差し引くことにより得ることができる。その減算は論理減算器124で生じ、これが、0°タップと-25%の位相関係をもつクロック信号をそこで見付けることができるタップ番号を出力する。（論理加算器122からか又は論理減算器124からであろうと）どの出力を使うべきかの決定は、オーバーフロー出力128及び130から定められる。例えば、75%位相クロックが存在するタップ値を得るために0°タップに加えられたタップ数が遅延連鎖10のタップ数を越える場合、オーバーフローライン128は、低状態を明示する。そのような条件下で、ライン130は高状態を示す：何故なら、25%の位相番号を得るために0°位相タップから多くのタップを減ずれば、遅延連鎖10の境界内に入るからである。
【００４０】
同様の計算は、（0°位相タップに関して）＋25%タップ値かもしくは−75%タップ値のどちらを使うべきかを決めるために、論理加算器132及び論理減算器134で実施される。同様の計算はまた、論理加算器136及び論理減算器138でも実行され、＋50%か又は−50%のどちらのタップ値を使うべきかを決める。
【００４１】
位相遅延計算論理42からの各出力は、図５に示す位相ゲート論理に印加される。このように、＋25%タップ番号、−75%タップ番号、"＋25%使用"と"−75%使用"ライン上での高低のイネーブルレベルが２進数ー出力変換論理モジュール140に入力される。もし＋25%の２進値を使うべく表示されれば（即ち高レベル）、論理モジュール140は、高状態を出力ライン142の１つに載せ、これは、端子A1-Anから発する遅延クロック信号でつ0°位相タップと＋25%の位相関係を示すクロック信号が入力されるANDゲートに印加される。
【００４２】
＋25%位相がタップA3から出ると仮定して、ANDゲート144は、論理モジュール140からの出力ラインで調節され、よって、タップA3に現れる遅延クロック信号をORゲート146に出力する。タップA1-A5だけが図５に示されているが、遅延連鎖10の全てのタップが各ANDゲートに送られて、そこを通しての所望の位相クロック信号のゲート制御が可能となる、と理解すべきである。
【００４３】
50%用２進数ー出力変換論理モジュール、75%用２進数ー出力変換論理モジュールも、上述の25%用２進数ー出力変換論理モジュール140と同一の方法で動作する。結果として、ORゲート146、148及び150からの出力は、0°位相信号を出力する遅延連鎖10上のタップと25%、50%及び75%の位相差関係を有するクロック信号をあたえる。
【００４４】
図１乃至図６を概観すれば、上に言及したクロック再同期作用はビーム検出信号の各遷移があると生じ、それによって各ビーム検出信号後のクロックの再同期が保証される、ということが分かる。さらに、本発明は、ビーム検出信号と予め定めた関係を有する多様な位相クロック信号の正確な選択を可能にするものである。
【００４５】
以上の記述は、専ら本発明の説明のためであると理解すべきである。種々の変更と修正は、熟練した当業者によって、発明から逸れることなく案出することができる。レーザプリンタにかぎらず、事象の発生を知って、その発生に同期したクロックを発生する必要がある技術分野において、本発明は利用できる。従って、本願発明は、前出のクレームの範囲内に帰属する前述の全ての変更、修正及び変形を包含するものとする。以下に本発明の実施態様の例示をおこなう。
【００４６】
（実施態様１）レーザビームの走査に応じてビーム検出信号を生成するビーム検出装置と、前記ビーム検出信号に非同期なクロック信号を発生させるクロック装置とを備えたプリンタであって、
前記のクロック信号を受信するために接続され、それぞれ遅延位相クロック信号を出力する複数のタップ(A0-A5)を含む遅延装置(10)と；その遅延位相クロック信号がビーム検出信号の遷移に位相的に最も近接している0 °位相クロックである前記タップ(A0-A5)の１つを選択し且つそれに対応する0°タップ番号を出力するための0°位相装置(12、14、20、22)と；ビーム検出信号毎に１回イネーブル信号を出力するイネーブル装置(24)と；前記遅延装置(10)の前記タップ(A0-A5)に結合されていて且つ前記イネーブル信号に応答するレジスタ装置であって、各タップにおける遅延位相クロック信号の状態を登録し且つそれを示す出力を与えるためのレジスタ装置(90、92、94、96)と；
【００４７】
前記レジスタ装置(90、92、94、96)の出力と前記の0°タップ番号に応答する位相計算論理装置であって、遅延位相クロック信号が前記の0°位相クロックに対して定められた遅延位相関係を与えれる少なくとも１つのタップを決定し且つそのタップの信号を与えるための位相計算論理装置(42)と；
前記タップ(A0-A5)に結合されていて且つ前記の選択タップ信号に応答して、前記選択タップに現れる遅延位相クロック信号を出力に与えるゲート装置(44)とを含んで成るレーザプリンタ。
【００４８】
（実施態様２）
前記位相計算論理装置(42)が、
クロック信号の高、低両部分を含み張るタップ数の値を与える加算装置(104、110、112)と；
前記の値に応答して前記クロック信号の一部分を張るタップ数を示す部分位相値を与える演算装置(114、116)と；
前記部分値と前記の0°タップ番号に応答する論理装置であって、位相遅延クロック信号が存在し、前記の0°位相クロック信号に関して前記部分位相値を表す部分タップ番号を識別する論理装置(132、134、122、124、136、138)と
から成ることを特徴とする実施態様1記載のレーザプリンタ。
（実施態様３）
前記論理装置(132、134、122、124、136、138)が、さらに、前記部分タップ番号が前記遅延装置(10)上のタップ群の全域内にあるかどうかを決定し、且つ、もしなければ、前記部分位相値を表す別のタップを決定することを特徴とする実施態様2記載のレーザプリンタ。
【００４９】
（実施態様４）
前記のイネーブル装置(24)が、前記ビーム検出信号と遅延位相クロック信号で制御されて前記のイネーブル信号を出力する実施態様3記載のレーザプリンタ。
（実施態様５）
前記の位相計算論理装置(42)が、前記遅延クロック信号の高レベルを出力するタップ数と前記遅延クロック信号の低レベルを出力するタップ数とを別々に決めることを特徴とする実施態様4記載のレーザプリンタ。
【００５０】
（実施態様６）レーザビームの走査に応じてビーム検出信号を生成するビーム検出装置と、前記ビーム検出信号に非同期であるクロック信号を発生させるクロック装置とを備えたレーザプリンタにおいて可変位相クロックを発生させる方法であって、それぞれ遅延位相クロック信号を出力する複数のタップ(A0-A5)を含む遅延装置(10)に前記クロック信号を印加するステップと；その遅延位相クロック信号がビーム検出信号の遷移に位相的に最も近接している0 °位相クロックである0°位相タップを選択し且つそれに対応する0°タップ番号を出力するステップと；ビーム検出信号毎に１回イネーブル信号を出力するステップと；前記イネーブル信号に応答して各タップにおける遅延位相クロック信号の状態を登録し、且つそれを示す出力を与えるステップと；前記の0°位相クロックに対して定められた遅延位相関係を明示する少なくとも１つのタップを決定し且つ決定された選択タップの信号を与えるステップと；前記タップに結合され、前記の選択タップ信号に応答して、前記選択タップに現れる遅延位相クロック信号を出力へ通すゲート装置(44)を動作させるステップとを設けて成ることを特徴とする方法。
【００５１】
（実施態様７）
前記のタップを決定するステップが、サブステップとして、
クロック信号の高低両部分を張るタップの全数の値を与えることと；
前記クロック信号の一部分を張るタップ数を示す部分位相値を与えることと；
前記部分値と前記0°タップ番号に応答して、位相遅延クロック信号が存在し、前記の0°位相クロック信号に関して前記部分位相値を表す部分タップ番号を識別すること
とを実行することを特徴とする実施態様6記載の方法。
（実施態様８）
前記のタップを決定するステップが、さらにサブステップとして、
前記部分タップ番号が前記遅延装置(10)上のタップ群の全域内にあるかどうかを見出し、且つ、もしなければ、代わりの前記選択タップ信号から成る、前記部分位相値を表すタップを見出すこと
とを実行することを特徴とする実施態様7記載の方法。
【図面の簡単な説明】
【図１】米国特許第5,438,353号と、いくつかの点において、類似している0°位相決定回路のブロック図である。
【図２】ビーム検出信号毎に一回クロック再同期を制限するパルスイネーブル論理回路のブロック図である。
【図３】図２の回路の動作を理解するのに有用な波形図である。
【図４Ａ】クロック周期測定連鎖のブロック図である。
【図４Ｂ】位相制御論理のブロック図である。
【図５】図４Ｂの位相制御論理からの制御入力に従って位相同期したクロック信号を出力する位相ゲート論理のブロック図である。
【図６】図１乃至図５に示した回路の動作を理解するのに有用な波形図である。
【符号の説明】
１０ 遅延連鎖
１２ スナップショット・レジスタ連鎖
１４ 探索論理
１６ 位相検出論理
２０ 選択論理
２２ ２進符号化論理モジュール
２３ 再同期回路
２４ イネーブル回路
３２ 遅延
４０ クロック周期測定連鎖
４２ 位相遅延計算論理
４４ 位相ゲート論理
【産業上の利用分野】
本願発明は、電子写真プリンタにおいてクロック信号を発生させるシステムに関し、より詳細には、ビーム検出パルスと多様な位相関係にあるクロック信号を発生できるクロック信号発生器に関する。
【０００２】
【発明の背景】
レーザプリンタは、感光性帯電型受光面をレーザ光線で走査することで動作するものである。レーザ光線が変調されると、その結果生ずる電荷の変化は、プリンタの用紙上に比例して堆積されるトナー量に変換される。レーザは、受光面を左から右に走査し、各走査線の始点でその走査線に対してレーザ変調を開始するのに用いられる信号を発生する。この信号は、ビーム検出信号と呼ばれ、入力クロック基準発振器に同期していない。クロック基準発振器は、各プリント画素の幅を決めるものである。クロック基準発振器の出力はビーム検出信号に非同期である故、クロック基準発振器は、クロック画素データに直接用いればビデオの位相エラーを起こす。
【０００３】
本書の発明者に対する米国特許第5,438,353号に示した回路は、ビーム検出信号と精密に同期している各走査線用のクロック信号を発生させることによって、この問題を処理するものである。'353特許は、レーザ光線検出器からのビーム検出信号と、クロック発生器出力からの非同期クロック信号との両方を利用するクロック信号発生器である。クロック位相変調器は、非同期クロック発生器からの出力信号を遅延させるよう動作し、次いで、位相がビーム検出信号に最も近い遅延クロック信号を選択する。米国特許第5,438,353号の開示明細は、参考として本明細書に引用されている。
【０００４】
前述のクロック選択システムを用いれば、レーザプリンタにおける画素アライメント精度の大幅な向上がもたらされる。しかし、レーザプリンタの速度が上昇する中で、ビーム検出信号と多様な位相関係を有するクロック信号の要求が持ち上がった。
【０００５】
プリンタの速度が上昇するにつれ、今度は、ビデオの基準クロック信号と種々の位相関係をもつ画素及び画素部品を作り出す必要がある。もはや、0°位相クロック信号を使うだけでは十分ではない。今や、ビーム検出パルスに関して複数の所望の位相を有する基準クロックを発生させる機能が必要とされるのである。
【０００６】
位相同期ループは、様々な位相をもつ信号を発生させるのに用いることができ、そして該位相同期ループは、上に引用した'353特許に記載されているものと類似の遅延素子列を用いて設計されている。しかし、位相同期ループは、レーザプリンタ・スキャナから得られない連続的な（又は離散サンプリングされた）誤差信号を必要とする。該誤差信号は、基準周波数を追跡できるよう位相同期ループの出力周波数を連続的に調節する。レーザプリンタで使える所要の位相関係を示す信号エッジはただ一つで、それがビーム検出信号である。このように、位相同期ループは、レーザプリンタを動作させるための多重位相クロック信号を得る上での有効な解決策とはなりがたい。
【０００７】
【発明の目的】
従って、本発明の目的は、レーザプリンタに使える多様な位相クロック信号を発生させるための改良型回路を提供することにある。
本発明の別の目的は、レーザプリンタにおけるビーム検出信号を正確に基準とする可変位相クロック発生器を提供することにある。
本発明のさらに別の目的は、発生させた各クロック位相がビーム検出信号と明確な関係をもっており、且つ、各クロック信号の位相が複数の可能な位相関係にわたって調節可能である可変位相クロック発生器を提供することにある。
【０００８】
【発明の概要】
電子写真プリンタは、ドラム又はベルト上の受光体、その全域を往復走査されるレーザ光線、ビーム検出信号を発生させるビーム検出信号回路、及びクロックパルスを発生させる非同期クロック発振器を包含する。プリンタはまた、ビーム検出信号と位相同期されている複数信号を発生させるための回路も含む。その回路には、非同期クロックパルスを受けるためのタップ付遅延線を含み、各タップは、遅延クロックパルス列を出力する。
【０００９】
レジスタ／セレクタ回路は、タップ群に結合され、ビーム検出信号に最も近接している0°位相クロック遷移を出力するタップを決めるためビーム検出信号の遷移に応答する。位相遅延論理は、遅延線回路のどのタップが0°位相クロックパルスのそれぞれ前縁及び遅れ縁に時間的に最も近いクロックパルス列を明示するかを表す信号を与える。位相遅延論理回路は、さらに、前述のタップ群の中間にある遅延線回路のタップ群を定め、且つ部分位相の遅延クロック信号を与えるのにこれらのタップのどれを使うべきかを決める。選択タップからの信号はその後出力回路に切換えられる。
【００１０】
【実施例】
本発明を実施した可変位相クロック発生器を、先ず、クロック発生器の小区分の機能を示すことで総括的に説明する。次いで、総括的説明の後、本発明の特定動作を図解する実施例について詳細な考察を行う。
【００１１】
図１を参照して説明すると、ここに示したモジュールは、遅延連鎖10の複数のタップのうち、どのタップがビーム検出信号に時間的に最も近い位置にあるクロック信号遷移を与えるタップ（即ち、0°位相タップ）か、を決める。遅延連鎖10は、複数の非反転バッファから成り、端子A0-Anにおけるそのクロック信号出力を図６にプロットする。遅延連鎖10への入力は、非同期の水晶クロック信号である（この信号はタップA0で得られる）。
【００１２】
スナップショット・レジスタ連鎖12は複数のフリップフロップから成り、ビーム検出信号で刻時され、ビーム検出信号の遷移時刻に端子A0-Anに現れる出力レベルを登録する（図６の時刻T1参照）。それによって、スナップショット・レジスタ連鎖12の各フリップフロップは、その出力の所でビーム検出遷移発生時のタップA0-A5のそれぞれのレベルを示す。
【００１３】
探索論理回路14は位相検出論理回路16を包含し、位相検出論理回路 16はメタステーブル状態が存在するかどうかを決め、もし存在しないなら、スナップショット・レジスタ連鎖12の第一フリップフロップの高又は低状態の出力に等しい出力を与える。簡単に云えば、スナップショット・レジスタ連鎖12におけるフリップフロップからの出力は、複数の"0"レベルを、続いて複数の"1"レベルを（又はその逆を）呈するはずであり、クロック信号の高状態を出力する一連の遅延素子を、続いてクロック信号の低状態を出力する一連の遅延素子を示す。
【００１４】
しかし、もしスナップショット・レジスタ連鎖12における最初の３つのフリップフロップから現れる出力が101又は010状態を示すなら、メタステーブル状態が生じたこと及びフリップフロップの出力は当てにできないことが分かる。そのような場合、位相検出論理16は、第二の及びその後のフリップフロップ、等、等を検討して、さらにメタステーブル状態が存在するかどうかを決定する。上述のように、正常な状況下、すなわちメタステーブル状態が無いと仮定して、位相検出論理16は、その出力の所でスナップショット・レジスタ連鎖12の第一フリップフロップに現れるレベルを示す。
【００１５】
探索論理14は、スナップショット・レジスタ連鎖12におけるフリップフロップの各出力を検討し、そして、位相検出論理16の出力と組み合わせて、どのフリップフロップの出力がレベル遷移（即ち一連の低レベルに続く高レベル又はその逆）を明示するかを決定する。その決定は、レベル遷移に先立つ探索論理14の全てのANDゲートと遷移の後の全てのANDゲートを使えなくする繰上げ選択伝播方式を使って実行される。結果として、探索論理14のANDゲートのうちのただ１つだけが、選択論理20の複数のANDゲートの１つにゲート出力を与える。このように、選択論理20のANDゲートの１つがゲート制御されて、それを通して0°位相出力クロックとして端子A1-Anの１つに現れる遅延クロック信号の通過を可能にする。加えて、２進符号化論理モジュール22は、0°位相クロックを出力する遅延連鎖10のタップ番号を決める。
【００１６】
ビーム検出信号と0°位相クロック遷移との間にタイムオフセット（時間の残留偏差）があることもあるので、選択論理20の出力が再同期回路23に送られ、それによって、0°位相クロックに再同期される位相調節ビーム検出パルスが与えられる。その信号は、0°位相クロックと同期して様々なプリンタの動作開始に使う。
【００１７】
0°位相クロック及び0°位相クロックを明示する遅延連鎖のタップ番号がいったん決定されてしまえば、その後の回路は、所望の追加位相クロック（例えば、0°位相クロックから25%、50%及び75%位相変位したクロック）を明示するタップ位置の２進値を生成するのに使われる。
【００１８】
図２において、イネーブル回路24は、タップA1からの遅延クロックの遷移とビーム検出信号遷移間だけ出力イネーブルライン26にイネーブル信号を与えるよう動作する。より詳細には、図３の波形で示すように、A1クロックが先ず高状態に遷移すると、フリップフロップ26のQ端子は、（ビーム検出信号は依然低いので）ライン28上に低出力を与える。その後、ANDゲート30は、ビーム検出信号が次に高になる時刻とA1クロック信号の次の低高遷移との間、高レベルを出力する。この時に、フリップフロップ26のQ端子は高状態に遷移し、ANDゲート30からの出力を下げる。後で分かるように、このイネーブル出力は、ビーム検出信号毎に一度だけ生じ、ビーム検出信号毎に１回位相選択回路の動作を可能にする。
【００１９】
ANDゲート30からの高出力は遅延32で遅延されて、それがA1クロックの信号遷移後に確実に生ずるようにし、メタステーブル状態の発生を防止する。
【００２０】
図４Ａ、図４Ｂを参照すると、（遅延32からの）イネーブル線34上のイネーブル信号出力は、クロック周期測定連鎖40における複数のフリップフロップへ入力され、ビーム検出信号が高状態に遷移する直後に、フルクロックサイクルの"スナップショット"を達成させる。その後、イネーブル信号が落ち、次のビーム検出信号遷移が生ずる時にだけ別のスナップショットが行われる。
【００２１】
クロック周期測定連鎖40は、２つの実質的に同一の測定連鎖から成り（その中の１つだけを図示）、これは、タップA0-Anに現れる遅延クロック信号の高及び低時のスナップショットをとる。次いで、このデータは位相遅延計算論理42へ送られ、これによって、どのタップが所望の位相シフトクロック信号を与えるかが計算される。
【００２２】
位相遅延計算論理42は多数の演算装置を有し、これらは、0°位相クロックのタップ番号と基準クロックの高状態時間及び低状態時間を使って正負のタップカウントを生ずる。次いで、所望位相クロックの各々に関するタップ位置が生成され、これらが、今度は、位相ゲート論理44（図５参照）に送られ、所望パーセントの位相差値に最も近いタップA0-Anに現れる遅延クロック信号のゲート制御を可能にする。
【００２３】
図４Ａ，図４Ｂにおいて、クロック周期測定連鎖40は、クロック信号の高時のスナップショットを捕らえ、これに反し同一のクロック周期測定連鎖（非表示）は、低時のスナップショットを捕らえる。クロック周期測定連鎖40が、いったん、その"スナップショット"を達成すると、それぞれのフリップフロップからの出力レベルは、位相遅延計算論理42へ送られ、ここで低高遷移を明示するタップが、図１において0°位相クロックを見付けるのに用いられたものと類似の桁上げ伝播方式を使って見出される。同様に、高低遷移を示すタップも見出される。低高遷移が起こる場合のタップ番号が、高低遷移が検出される場合のタップ番号から差し引かれ、高レベルを出力し（且つクロックサイクルの高側半分の持続時間を示す）タップの全番号を得る。同様に、高低遷移が起こる場合のタップ番号が、低高遷移が検出される場合のタップ番号から差し引かれ、低レベルを出力し（且つクロックサイクルの低側半分の持続時間を示す）タップの全番号を得る。次いで、タップの全ての低及び高番号を加えて完全なクロックサイクルを包含するタップ番号を得る。
【００２４】
次いで、得られるタップの総和を２及び４で割ってハーフ（1/2）クロックサイクル及びクォータ（1/4）クロックサイクルにまたがる位相トラップカウントを得る。この点で、どのパーセントの位相点が望まれるかに依存して、部分位相値を得るのに任意の除数を用いてよい。得られる位相タップ番号は、時間的に所望パーセントの位相値に最も近接した位相関係を示す遅延クロック信号が存在するようなタップである。
【００２５】
最終的タップ値を得るため、部分位相タップ値を0°タップ番号に加えるか差し引いて、図４Ａ、図４Ｂの位相ゲート論理によってどのタップをゲート制御すべきかを得る。
【００２６】
図１に戻り、これから（その波形が図６に図解されている）ひとつの実施例を説明する。図６から分かるように、ビーム検出信号は、時間T1で高になる。その時刻で、タップA0とA1におけるクロックレベルは高であり；タップA2、A3及びA4は低であり；そしてタップA5、A6及びA7は高である。さらにT1で、ビーム検出遷移がスナップショット・レジスタ（図１）のフリップフロップを刻時し、フリップフロップ45乃至49の設定をそれらの各Q出力ライン上で1、0、0、0及び1状態にする。
【００２７】
メタステーブル状態が存在しないと仮定すれば、位相検出論理16もフリップフロップ45からのQラインでレベル明細を出力する（高出力）。このように、高レベルは、位相検出論理16からのライン50上に現れ、選択ANDゲート51に印加される。加えて、フリップフロップ45からの高レベル出力は、反転されて選択ANDゲート51に印加される。結果として、ANDゲート51からの出力は低い。しかし、フリップフロップ45及び位相検出論理16からの２つの高レベルは、桁上げANDゲート52に入力され、桁上げANDゲート56及び選択ANDゲート54へ高レベルを出力させる。フリップフロップ46からの低出力は、インバータを介して選択ANDゲート54の入力条件を決定し、選択ANDゲート54は高レベルを出力して応答する。対照的に、桁上げANDゲート56からの出力は、その入力のにより低に設定される。それ以後の全ての桁上げ及び選択ANDゲートは、それぞれの桁上げANDゲートの低出力によって、同様に再条件付けされる。そのような方法で、探索論理14の後続の全てのANDゲート段が奪能される。
【００２８】
選択ANDゲート54からの高レベル出力は、選択論理20のANDゲート６６に印加され、それによって、端子A2に現れる遅延クロック信号が、ＯRゲート68を出てから0°位相クロックのように刻時できるようにする。選択ANDゲート54の出力での高レベルもまた、0°位相クロックが見出されたタップ番号の２進値を定める２進符号化論理22へ送られる。その値は、パーセント位相タップを後で計算する時に用いる。
【００２９】
さらに、ORゲート68からの0°位相クロック出力は、クロックビーム検出再同期フリップフロップ69に送られる。ビーム検出信号もフリップフロップ69に送られ、フリップフロップ69の出力はビーム検出信号直後に生ずる0°位相クロックの低高遷移時に高になる。その結果ANDゲート70から得られる出力は、再同期ビーム検出パルスである。
【００３０】
パルスイネーブル論理回路24（図２参照）は、ビーム検出信号毎に一回だけイネーブルライン26上にイネーブルパルスを供給するのに用いる。イネーブルパルスは、クロック周期測定連鎖40（図４）が、ビーム検出信号の発生直後に、タップA0-Anからのクロック信号の全半サイクルのスナップショットを捕捉できるようにし、次いで、次のビーム検出信号までは再度捕捉できないようにする。その半サイクルには、正遷移と負遷移が含まれ、それらの各遷移を示す遅延連鎖タップ番号の決定を可能にする。これらのタップ番号から、所望パーセントの位相出力を与える遅延連鎖10のタップが計算される。
【００３１】
図２において、タップA1からの遅延クロック信号と、ビーム検出信号がフリップフロップ26に印加される。図３の波形を参照する。フリップフロップ26からの出力はANDゲート30の反転入力に送られる。ビーム検出信号はANDゲート30の非反転入力に送られる。フリップフロップ26の出力は、最初は、ビーム検出信号が低かった時の先のクロック入力でそれが設定されるため、低である。低入力は、部分的にANDゲート30を調節し、それは、ビーム検出が高になると完全調節状態になる。その時、ANDゲートの出力は高になり、遅延回路32で短時間遅延されそしてイネーブルレベルとしてライン34上に現れる。A1クロックの次の低高遷移があると、フリップフロップ26の出力は高になり、ANDゲート30を脱条件付けする。次のイネーブルパルスは、次のビーム検出信号まで生じない。
【００３２】
図４Ａに移り、ライン34上のイネーブルパルスが、フリップフロップ90、92、94、96、等のイネーブル入力に印加される。フリップフロップ90、92、94、96、等は、クロック信号の半サイクルがその高状態にある間の持続時間の識別を可能にするクロック周期測定連鎖40を形成する。以下に明らかになるように、実質的に類似の回路（非表示）は、クロック信号の低状態（負）の半サイクルの限界を規定するタップの識別を与える。正負のタップ識別回路の動作は、クロック周期測定連鎖40がクロック信号の正遷移について動作し、一方、他のクロック周期測定連鎖がクロック信号の負遷移について動作することを除けば、実質的に類似している。
【００３３】
A1タップからの出力は、バッファ97で反転されて、フリップフロップ90、92、94、96...等へのクロック入力として働く。このように、A1クロックの最初の高低遷移で、イネーブルパルスが高になった後、前述のフリップフロップの各々は、そのそれぞれに接続された遅延連鎖タップ上でそのレベルに設定される。留意すべきは、フリップフロップ90、92、94、96...等の各々への刻時入力は、フリップフロップの各々のトリガ作用が、クロック信号のフル半サイクルを包含する期間にわたって確実に生ずるようにするため、A1（又はその後の）タップから引き出されるということである。
【００３４】
上述の作用の結果として、フリップフロップ90、92、94、96...は、ライン100にレベルを印加し、それがそれらのそれぞれに接続された遅延連鎖タップの各々の時間T2におけるスナップショット状態を提示する。図４Ｂに移り、２進符号化論理102は、ライン100の各々の状態を調べ、低から高状態へ遷移するラインと高から低状態へ遷移するラインを決定する。これらのそれぞれのラインは、２進値に変換され、これが、高クロック状態が始まる場合のタップ番号("高開始タップ")と高クロック状態が終わる場合のタップ番号("高終了タップ")とをそれぞれ明示する。これらの値は、高開始タップと高終了タップ間のタップ数に等しい２進出力を与える論理減算器104で引き算される。
【００３５】
同様の入力が、低半サイクルクロック周期測定連鎖から２進符号化論理106に印加される。２進符号化論理106は、入力ライン108上に、クロック信号の低半サイクルの開始と終了を示す出力を与える。結果として、２進符号化論理106は、"低開始タップ"２進値と"低終了タップ"２進タップ値を出力する。これらの値が論理減算器110で引き算されて、クロックサイクルの低状態を張るタップ数を定める。
【００３６】
減算器104と110の出力が加算器112で加算されて、完全に１クロックサイクルを張るタップ数（個数）である全位相値を定める。次いで、全タップ数が除算器114において２で割られ半位相値が、そして除算器116において再度２で割られて四半位相値が与えられる。
【００３７】
この点で、位相遅延計算論理42は、全位相値、半位相値及び四半位相値を与えるタップ数を使って正確なタップ値を定め、これが先に誘導した0°位相タップと相対的な25%、50%又は75%の関係を示すクロック位相を与えることになる。
【００３８】
これらの計算を達成するため、四半位相値と、全位相値が論理減算器118に供給される。論理減算器118は、２つの２進値を引き算し全位相値の75%に相当するタップ数に等しい値をライン120上に出力する。その値が論理加算器122と論理減算器124の両方に印加される。それらにはさらに、0°位相タップ番号が入力される。論理加算器122は、0°タップ番号を75%クロック位相タップ和に加算して75%クロック位相を得ることができるタップ番号を引き出す。
【００３９】
もし0°タップ番号が遅延連鎖10の末端までの中間に近いなら、75%タップ番号はその遅延連鎖の末端を越えることがあろう。そのような場合、遅延連鎖内部の75%位相タップは、四半位相値クォータ位相タップの和を0°タップ番号から差し引くことにより得ることができる。その減算は論理減算器124で生じ、これが、0°タップと-25%の位相関係をもつクロック信号をそこで見付けることができるタップ番号を出力する。（論理加算器122からか又は論理減算器124からであろうと）どの出力を使うべきかの決定は、オーバーフロー出力128及び130から定められる。例えば、75%位相クロックが存在するタップ値を得るために0°タップに加えられたタップ数が遅延連鎖10のタップ数を越える場合、オーバーフローライン128は、低状態を明示する。そのような条件下で、ライン130は高状態を示す：何故なら、25%の位相番号を得るために0°位相タップから多くのタップを減ずれば、遅延連鎖10の境界内に入るからである。
【００４０】
同様の計算は、（0°位相タップに関して）＋25%タップ値かもしくは−75%タップ値のどちらを使うべきかを決めるために、論理加算器132及び論理減算器134で実施される。同様の計算はまた、論理加算器136及び論理減算器138でも実行され、＋50%か又は−50%のどちらのタップ値を使うべきかを決める。
【００４１】
位相遅延計算論理42からの各出力は、図５に示す位相ゲート論理に印加される。このように、＋25%タップ番号、−75%タップ番号、"＋25%使用"と"−75%使用"ライン上での高低のイネーブルレベルが２進数ー出力変換論理モジュール140に入力される。もし＋25%の２進値を使うべく表示されれば（即ち高レベル）、論理モジュール140は、高状態を出力ライン142の１つに載せ、これは、端子A1-Anから発する遅延クロック信号でつ0°位相タップと＋25%の位相関係を示すクロック信号が入力されるANDゲートに印加される。
【００４２】
＋25%位相がタップA3から出ると仮定して、ANDゲート144は、論理モジュール140からの出力ラインで調節され、よって、タップA3に現れる遅延クロック信号をORゲート146に出力する。タップA1-A5だけが図５に示されているが、遅延連鎖10の全てのタップが各ANDゲートに送られて、そこを通しての所望の位相クロック信号のゲート制御が可能となる、と理解すべきである。
【００４３】
50%用２進数ー出力変換論理モジュール、75%用２進数ー出力変換論理モジュールも、上述の25%用２進数ー出力変換論理モジュール140と同一の方法で動作する。結果として、ORゲート146、148及び150からの出力は、0°位相信号を出力する遅延連鎖10上のタップと25%、50%及び75%の位相差関係を有するクロック信号をあたえる。
【００４４】
図１乃至図６を概観すれば、上に言及したクロック再同期作用はビーム検出信号の各遷移があると生じ、それによって各ビーム検出信号後のクロックの再同期が保証される、ということが分かる。さらに、本発明は、ビーム検出信号と予め定めた関係を有する多様な位相クロック信号の正確な選択を可能にするものである。
【００４５】
以上の記述は、専ら本発明の説明のためであると理解すべきである。種々の変更と修正は、熟練した当業者によって、発明から逸れることなく案出することができる。レーザプリンタにかぎらず、事象の発生を知って、その発生に同期したクロックを発生する必要がある技術分野において、本発明は利用できる。従って、本願発明は、前出のクレームの範囲内に帰属する前述の全ての変更、修正及び変形を包含するものとする。以下に本発明の実施態様の例示をおこなう。
【００４６】
（実施態様１）レーザビームの走査に応じてビーム検出信号を生成するビーム検出装置と、前記ビーム検出信号に非同期なクロック信号を発生させるクロック装置とを備えたプリンタであって、
前記のクロック信号を受信するために接続され、それぞれ遅延位相クロック信号を出力する複数のタップ(A0-A5)を含む遅延装置(10)と；その遅延位相クロック信号がビーム検出信号の遷移に位相的に最も近接している0 °位相クロックである前記タップ(A0-A5)の１つを選択し且つそれに対応する0°タップ番号を出力するための0°位相装置(12、14、20、22)と；ビーム検出信号毎に１回イネーブル信号を出力するイネーブル装置(24)と；前記遅延装置(10)の前記タップ(A0-A5)に結合されていて且つ前記イネーブル信号に応答するレジスタ装置であって、各タップにおける遅延位相クロック信号の状態を登録し且つそれを示す出力を与えるためのレジスタ装置(90、92、94、96)と；
【００４７】
前記レジスタ装置(90、92、94、96)の出力と前記の0°タップ番号に応答する位相計算論理装置であって、遅延位相クロック信号が前記の0°位相クロックに対して定められた遅延位相関係を与えれる少なくとも１つのタップを決定し且つそのタップの信号を与えるための位相計算論理装置(42)と；
前記タップ(A0-A5)に結合されていて且つ前記の選択タップ信号に応答して、前記選択タップに現れる遅延位相クロック信号を出力に与えるゲート装置(44)とを含んで成るレーザプリンタ。
【００４８】
（実施態様２）
前記位相計算論理装置(42)が、
クロック信号の高、低両部分を含み張るタップ数の値を与える加算装置(104、110、112)と；
前記の値に応答して前記クロック信号の一部分を張るタップ数を示す部分位相値を与える演算装置(114、116)と；
前記部分値と前記の0°タップ番号に応答する論理装置であって、位相遅延クロック信号が存在し、前記の0°位相クロック信号に関して前記部分位相値を表す部分タップ番号を識別する論理装置(132、134、122、124、136、138)と
から成ることを特徴とする実施態様1記載のレーザプリンタ。
（実施態様３）
前記論理装置(132、134、122、124、136、138)が、さらに、前記部分タップ番号が前記遅延装置(10)上のタップ群の全域内にあるかどうかを決定し、且つ、もしなければ、前記部分位相値を表す別のタップを決定することを特徴とする実施態様2記載のレーザプリンタ。
【００４９】
（実施態様４）
前記のイネーブル装置(24)が、前記ビーム検出信号と遅延位相クロック信号で制御されて前記のイネーブル信号を出力する実施態様3記載のレーザプリンタ。
（実施態様５）
前記の位相計算論理装置(42)が、前記遅延クロック信号の高レベルを出力するタップ数と前記遅延クロック信号の低レベルを出力するタップ数とを別々に決めることを特徴とする実施態様4記載のレーザプリンタ。
【００５０】
（実施態様６）レーザビームの走査に応じてビーム検出信号を生成するビーム検出装置と、前記ビーム検出信号に非同期であるクロック信号を発生させるクロック装置とを備えたレーザプリンタにおいて可変位相クロックを発生させる方法であって、それぞれ遅延位相クロック信号を出力する複数のタップ(A0-A5)を含む遅延装置(10)に前記クロック信号を印加するステップと；その遅延位相クロック信号がビーム検出信号の遷移に位相的に最も近接している0 °位相クロックである0°位相タップを選択し且つそれに対応する0°タップ番号を出力するステップと；ビーム検出信号毎に１回イネーブル信号を出力するステップと；前記イネーブル信号に応答して各タップにおける遅延位相クロック信号の状態を登録し、且つそれを示す出力を与えるステップと；前記の0°位相クロックに対して定められた遅延位相関係を明示する少なくとも１つのタップを決定し且つ決定された選択タップの信号を与えるステップと；前記タップに結合され、前記の選択タップ信号に応答して、前記選択タップに現れる遅延位相クロック信号を出力へ通すゲート装置(44)を動作させるステップとを設けて成ることを特徴とする方法。
【００５１】
（実施態様７）
前記のタップを決定するステップが、サブステップとして、
クロック信号の高低両部分を張るタップの全数の値を与えることと；
前記クロック信号の一部分を張るタップ数を示す部分位相値を与えることと；
前記部分値と前記0°タップ番号に応答して、位相遅延クロック信号が存在し、前記の0°位相クロック信号に関して前記部分位相値を表す部分タップ番号を識別すること
とを実行することを特徴とする実施態様6記載の方法。
（実施態様８）
前記のタップを決定するステップが、さらにサブステップとして、
前記部分タップ番号が前記遅延装置(10)上のタップ群の全域内にあるかどうかを見出し、且つ、もしなければ、代わりの前記選択タップ信号から成る、前記部分位相値を表すタップを見出すこと
とを実行することを特徴とする実施態様7記載の方法。
【図面の簡単な説明】
【図１】米国特許第5,438,353号と、いくつかの点において、類似している0°位相決定回路のブロック図である。
【図２】ビーム検出信号毎に一回クロック再同期を制限するパルスイネーブル論理回路のブロック図である。
【図３】図２の回路の動作を理解するのに有用な波形図である。
【図４Ａ】クロック周期測定連鎖のブロック図である。
【図４Ｂ】位相制御論理のブロック図である。
【図５】図４Ｂの位相制御論理からの制御入力に従って位相同期したクロック信号を出力する位相ゲート論理のブロック図である。
【図６】図１乃至図５に示した回路の動作を理解するのに有用な波形図である。
【符号の説明】
１０ 遅延連鎖
１２ スナップショット・レジスタ連鎖
１４ 探索論理
１６ 位相検出論理
２０ 選択論理
２２ ２進符号化論理モジュール
２３ 再同期回路
２４ イネーブル回路
３２ 遅延
４０ クロック周期測定連鎖
４２ 位相遅延計算論理
４４ 位相ゲート論理
Claims (8)
- レーザビームの走査に応じてビーム検出信号を生成するビーム検出装置と、前記ビーム検出信号に非同期なクロック信号を発生させるクロック装置とを備えたプリンタであって、
前記クロック信号を受信するために接続され、それぞれ遅延位相クロック信号を出力する複数のタップを含む遅延装置と；
前記ビーム検出信号の遷移に位相的に最も近接している遅延位相クロック信号である0°位相クロック信号を出力する、前記タップの１つを選択し且つ該タップの１つに対応する0°タップ番号を出力するための0°位相装置と；
前記ビーム検出信号と前記遅延位相クロック信号の選択された１つとで制御されて、前記ビーム検出信号毎に１回、イネーブル信号を出力するイネーブル装置と；
前記遅延装置の前記タップに結合されていて且つ前記イネーブル信号と前記遅延位相クロック信号の前記選択された１つとに応答するレジスタ装置であって、各前記タップにおける遅延位相クロック信号の状態を登録し且つ該状態を示す出力を与えるためのレジスタ装置と；
前記レジスタ装置の出力と前記0°タップ番号に応答する位相計算論理装置であって、前記0°位相クロック信号に対して定められた遅延位相関係を与える遅延位相クロック信号を出力する少なくとも１つのタップを決定し且つ該決定されたタップの信号を与えるための位相計算論理装置と；
前記タップに結合されていて且つ前記決定されたタップの信号に応答して、前記少なくとも１つのタップに現れる遅延位相クロック信号を出力に与えるゲート装置と
を含んで成ることを特徴とするレーザプリンタ。 - 前記位相計算論理装置が、
クロック信号の高、低両部分の全体を張るタップ数の値を与える加算装置と；
前記値に応答して前記クロック信号の高、低両部分の一部分を張るタップ数を示す部分位相値を与える演算装置と；
前記部分位相値と前記の0°タップ番号に応答して、前記0°位相クロック信号に対して前記部分位相値を表す位相遅延クロック信号を出力するタップの部分タップ番号を識別する論理装置と
を含むことを特徴とする請求項１記載のレーザプリンタ。 - 前記論理装置が、さらに、前記部分タップ番号が前記遅延装置上の前記タップの全域内にあるかどうかを決定し、且つ、該全域になければ、前記部分位相値を表すタップとして、前記部分タップ番号を有する前記タップとは異なるタップを決定することを特徴とする請求項2記載のレーザプリンタ。
- 前記位相計算論理装置が、前記遅延位相クロック信号の高レベルを出力するタップ数と前記遅延位相クロック信号の低レベルを出力するタップ数とを別々に決めることを特徴とする請求項３記載のレーザプリンタ。
- 前記0°位相クロック信号に前記ビーム検出信号を再同期させる手段をさらに備えることを特徴とする請求項１記載のレーザプリンタ。
- レーザビームの走査に応じてビーム検出信号を生成するビーム検出装置と、前記ビーム検出信号に非同期であるクロック信号を発生させるクロック装置とを備えたレーザプリンタにおいて可変位相クロックを発生させる方法であって、
それぞれ遅延位相クロック信号を出力する複数のタップを含む遅延装置に前記クロック信号を印加するステップと；
前記ビーム検出信号の遷移に位相的に最も近接している遅延位相クロック信号である0°位相クロック信号を出力する0°位相タップを選択し且つ該0°位相タップに対応する0°タップ番号を出力するステップと；
前記ビーム検出信号と前記遅延位相クロック信号の選択された１つとに応答して前記ビーム検出信号毎に１回、イネーブル信号を出力するステップと；
前記イネーブル信号と前記遅延位相クロック信号の選択された１つとに応答して各前記タップにおける前記遅延位相クロック信号の状態を登録し、且つ該状態を示す出力を与えるステップと；
前記の0°位相クロック信号に対して定められた遅延位相関係を明示する遅延位相クロック信号を出力する少なくとも１つのタップである選択タップを決定し且つ該少なくとも１つのタップを示す選択タップの信号を与えるステップと；
前記タップに結合され、前記選択タップの信号に応答して、前記選択タップに現れる遅延位相クロック信号を出力へ通すゲート装置を動作させるステップと
を設けて成ることを特徴とする可変位相クロック発生方法。 - 前記選択タップを決定するステップが、サブステップとして、
前記クロック信号の高低両部分を張るタップの全数の値を与えるサブステップと；
前記クロック信号の一部分を張るタップ数を示す部分位相値を与えるサブステップと；
前記部分値と前記0°タップ番号に応答して、前記0°位相クロック信号に対して前記部分位相値を表す位相遅延クロック信号を出力するタップの番号である部分タップ番号を識別するサブステップと
を含むことを特徴とする請求項６記載の可変位相クロック発生方法。 - 前記選択タップを決定するステップが、さらに、前記部分タップ番号が前記遅延装置上のタップ群の全域内にあるかどうかを決定し、且つ、もし該全域内になければ、前記部分位相値を表すが前記部分タップ番号とは異なるタップ番号を見出すサブステップを含むことを特徴とする請求項７記載の可変位相クロック発生方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US596,032 | 1984-04-02 | ||
| US08/596,032 US5760816A (en) | 1996-02-06 | 1996-02-06 | Variable phase clock generator for an electrophotographic printer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09263008A JPH09263008A (ja) | 1997-10-07 |
| JP4070259B2 true JP4070259B2 (ja) | 2008-04-02 |
Family
ID=24385719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02138997A Expired - Fee Related JP4070259B2 (ja) | 1996-02-06 | 1997-02-04 | レーザプリンタ及び可変位相クロック発生方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5760816A (ja) |
| EP (1) | EP0789483B1 (ja) |
| JP (1) | JP4070259B2 (ja) |
| DE (1) | DE69624556T2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11352745A (ja) * | 1998-06-04 | 1999-12-24 | Nec Niigata Ltd | カラー画像形成方法およびその装置 |
| EP0967781A1 (en) * | 1998-06-26 | 1999-12-29 | Eastman Kodak Company | Clock synchronization for optical beam splitter |
| US6366307B1 (en) | 2000-03-24 | 2002-04-02 | Hewlett-Packard Co. | Clock independent pulse width modulation |
| US6340986B1 (en) | 2000-03-24 | 2002-01-22 | Hewlett-Packard Company | Method and device for time shifting transitions in an imaging device |
| US6335751B1 (en) | 2000-03-24 | 2002-01-01 | Hewlett-Packard Co. | System and method for rendering an output image onto an image transfer surface using multiple optical scan paths |
| US6373515B1 (en) | 2000-08-09 | 2002-04-16 | Hewlett-Packard Company | Variable resolution transition placement device |
| JP4200682B2 (ja) * | 2002-03-15 | 2008-12-24 | コニカミノルタホールディングス株式会社 | 画像形成装置 |
| US6885228B2 (en) | 2002-10-02 | 2005-04-26 | Hewlett-Packard Development Company, L.P. | Non-iterative signal synchronization |
| US6980041B2 (en) * | 2002-10-04 | 2005-12-27 | Hewlett-Packard Development Company, L.P. | Non-iterative introduction of phase delay into signal without feedback |
| US7061519B2 (en) * | 2003-08-09 | 2006-06-13 | Hewlett-Packard Development Company, L.P. | Scaling an image |
| US6842055B1 (en) | 2003-08-13 | 2005-01-11 | Hewlett-Packard Development Company, L.P. | Clock adjustment |
| US8436884B2 (en) * | 2010-03-05 | 2013-05-07 | Kabushiki Kaisha Toshiba | Image forming apparatus |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296559A (ja) * | 1987-05-28 | 1988-12-02 | Ricoh Co Ltd | レ−ザ−プリンタ−同期装置 |
| JP3066760B2 (ja) * | 1989-12-26 | 2000-07-17 | コニカ株式会社 | カラー画像形成装置 |
| JPH04207520A (ja) * | 1990-11-30 | 1992-07-29 | Fujitsu Ltd | 非同期クロックパルスの同期化方式 |
| JP2667590B2 (ja) * | 1991-03-12 | 1997-10-27 | 三田工業株式会社 | レーザビームを用いた画像形成装置の水平同期信号生成装置 |
| JP3121448B2 (ja) * | 1991-09-06 | 2000-12-25 | ゼロックス コーポレイション | クロック発生回路 |
| US5438353A (en) * | 1992-11-02 | 1995-08-01 | Hewlett-Packard Company | Clock signal generator for electrophotographic printers |
| JPH06188691A (ja) * | 1992-12-18 | 1994-07-08 | Toshiba Corp | パルス幅制御装置 |
| US5485195A (en) * | 1993-06-21 | 1996-01-16 | Xerox Corporation | Multi-phase pixel clock for a raster output scanner (ROS) printer |
-
1996
- 1996-02-06 US US08/596,032 patent/US5760816A/en not_active Expired - Lifetime
- 1996-08-23 EP EP96113552A patent/EP0789483B1/en not_active Expired - Lifetime
- 1996-08-23 DE DE69624556T patent/DE69624556T2/de not_active Expired - Fee Related
-
1997
- 1997-02-04 JP JP02138997A patent/JP4070259B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69624556D1 (de) | 2002-12-05 |
| US5760816A (en) | 1998-06-02 |
| JPH09263008A (ja) | 1997-10-07 |
| DE69624556T2 (de) | 2003-03-13 |
| EP0789483B1 (en) | 2002-10-30 |
| EP0789483A3 (en) | 2000-05-31 |
| EP0789483A2 (en) | 1997-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4070259B2 (ja) | レーザプリンタ及び可変位相クロック発生方法 | |
| EP0677802B1 (en) | Apparatus and method for generating a phase-controlled clock signal | |
| JPH04320109A (ja) | データエツジ遷移位相判別回路 | |
| EP0467712B1 (en) | Phase demodulator for psk-modulated signals | |
| JP2777982B2 (ja) | パルス幅変調回路 | |
| US6636080B2 (en) | Apparatus for detecting edges of input signal to execute signal processing on the basis of edge timings | |
| US6236427B1 (en) | Edge placement device | |
| JP2001309312A (ja) | ジッタ検出回路 | |
| CA1107852A (en) | Information density decision circuit | |
| KR950013805B1 (ko) | 디지탈신호수신용 동기신호검출회로 | |
| US6340986B1 (en) | Method and device for time shifting transitions in an imaging device | |
| JP3872397B2 (ja) | 画像信号の非同期処理装置 | |
| JPH01144816A (ja) | 画像処理装置 | |
| JP3037201B2 (ja) | 誤同期検出装置 | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| JP2950351B2 (ja) | パルス信号発生回路 | |
| US10158351B1 (en) | Skew control apparatus and algorithm using a low pass filter | |
| JP3760822B2 (ja) | 信号制御回路及び画像形成装置 | |
| JP3253581B2 (ja) | ディジタルｐｌｌ回路 | |
| JP2736702B2 (ja) | 非同期検出回路 | |
| JP3300220B2 (ja) | 自動位相制御回路 | |
| JP2642100B2 (ja) | 同期化回路 | |
| JP2863161B2 (ja) | 位相同期クロック信号発生装置 | |
| JP4244468B2 (ja) | クロック発生装置 | |
| JPH07226781A (ja) | 位相誤差検出回路およびクロック再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070330 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110125 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120125 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130125 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |