JP4153074B2 - 位相比較器 - Google Patents
位相比較器 Download PDFInfo
- Publication number
- JP4153074B2 JP4153074B2 JP03014298A JP3014298A JP4153074B2 JP 4153074 B2 JP4153074 B2 JP 4153074B2 JP 03014298 A JP03014298 A JP 03014298A JP 3014298 A JP3014298 A JP 3014298A JP 4153074 B2 JP4153074 B2 JP 4153074B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase
- reference signal
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、被検信号と参照信号との位相を比較し、前記被検信号が前記参照信号に対して進相か遅相かを判定し、位相判定信号を出力する位相比較器に関するものである。
【０００２】
【従来の技術】
図６は、一般的なディジタルサンプリング位相比較器の構成例を示す回路図である。
このディジタルサンプリング位相比較器は、Ｄ型フリップフロップ１、パルス発生器２、およびＡＮＤ回路３，４により構成されている。
【０００３】
この位相比較器は、図６に示すように、Ｄ型フリップフロップ１のＤ端子がクロック信号である被検信号ＣＬＫの入力ラインに接続され、Ｃ端子が参照信号ＲＣＬＫの入力ラインに接続されている。Ｄ型フリップフロップ１のＱ端子がＡＮＤ回路３の一方の入力端子に接続され、／Ｑ（／は反転を示す）端子がＡＮＤ回路４の一方の入力端子に接続されている。
また、パルス発生器２の入力端子は参照信号ＲＣＬＫの入力ラインに接続され、パルス発生器２の出力端子がＡＮＤ回路３，４の他方の入力端子に並列に接続されている。
【０００４】
この位相比較器では、Ｄ型フリップフロップ１のＤ端子に被検信号（クロック信号）ＣＬＫが入力され、Ｃ端子に位相比較の基準になる参照信号ＲＣＬＫが入力され、両信号の立ち上がりの比較によって位相の比較が行なわれる。
【０００５】
Ｄ型フリップフロップ１では、Ｃ端子に入力される参照信号ＲＣＬＫの入力タイミングで被検信号ＣＬＫがラッチされる。
ラッチした被検信号ＣＬＫがハイレベルの場合には、Ｑ端子からハイレベルの信号が出力され、／Ｑ端子からローレベルの信号が出力される。
一方、ラッチした被検信号ＣＬＫがローレベルの場合には、Ｑ端子からローレベルの信号が出力され、／Ｑ端子からハイレベルの信号が出力される。
そして、Ｑ端子からの出力信号はＡＮＤ回路３に入力され、／Ｑ端子からの出力信号はＡＮＤ回路４に入力される。
また、パルス発生器２では、参照信号ＲＣＬＫに同期してパルス信号ｆｄが生成され、ＡＮＤ回路３，４に供給される。
【０００６】
被検信号ＣＬＫと参照信号ＲＣＬＫの立ち上がりエッジを合わせようとする場合、図７（ａ）、（ｄ）に示すように、被検信号ＣＬＫの位相が参照信号ＲＣＬＫの位相よりも進んでいると、パルス信号ｆｄの出力のタイミングでＡＮＤ回路３の出力端子の信号の論理値が“１”となり、ＡＮＤ回路３から被検信号ＣＬＫが参照信号ＲＣＬＫよりも進相であることを示すＬＥＡＤ信号が出力され、進相の判定が行なわれる。
【０００７】
また、図７（ａ）、（ｂ）に示すように、被検信号ＣＬＫの位相が参照信号ＲＣＬＫの位相よりも遅れていると、パルス信号ｆｄの出力のタイミングでＡＮＤ回路４の出力端子の信号の論理値が“１”となり、ＡＮＤ回路４から被検信号ＣＬＫが参照信号ＲＣＬＫよりも遅相であることを示すＬＡＧ信号が出力され、遅相の判定が行なわれる。
【０００８】
【発明が解決しようとする課題】
前述の従来の位相比較器では、たとえば図７（ｇ）に斜線で示すように、被検信号ＣＬＫと参照信号ＲＣＬＫとの間に位相差が１８０°程度ある範囲に不安定領域Ａが存在し、この不安定領域Ａでは、ジッタが生じ易い。
この不安定領域Ａに参照信号ＲＣＬＫの立ち上がりが位置する状態で位相判定が行なわれると、ジッタの発生によって、位相引き込み時に、誤エッジに短時間捕獲されてロック時間が増大したり、誤判定が行なわれたりすることがある。
【０００９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ジッタ等の発生による誤判定やロック時間の延長なしに、的確且つ効率的に位相比較を行なうことが可能な位相比較器を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、本発明の位相比較器は、被検信号の位相を所定の値だけシフトする位相シフト手段と、参照信号のタイミングで前記被検信号の論理値を検出する第１の検出手段と、前記参照信号のタイミングで前記位相シフト手段の出力信号の論理値を検出して、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内であるか否かを検出する第２の検出手段と、前記第２の検出手段の出力信号のタイミングで前記被検信号の論理値を検出する第３の検出手段と、前記参照信号に対応する基準信号を出力する基準信号出力手段と、前記第１の検出手段の出力信号の論理値と前記基準信号の論理値とにより第１の位相判定信号を出力する第１の判定手段と、前記第３の検出手段の出力信号の論理値と前記基準信号の論理値とにより第２の位相判定信号を出力する第２の判定手段と、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内である場合に前記第１の位相判定信号を選択し、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内でない場合に前記第２の位相判定信号を選択する手段であって、前記第２の検出手段の出力信号の論理値に応じて前記第１の位相判定信号又は前記第２の位相判定信号の何れか一方を選択して出力する手段と、を有する。
【００１１】
本発明では、第１の検出手段によって、被検信号の論理値が参照信号のタイミングで検出される。また、第２の検出手段によって、被検信号と参照信号との位相差が所定の範囲内にあるか否かが検出される。また、第３の検出手段によって、被検信号の論理値が第２の検出手段の出力信号のタイミングで検出される。
【００１２】
第１の判定手段によって、参照信号に対応した基準信号に基づき、被検信号の位相が参照信号の位相よりも進んでいる、又は遅れていることを示す第１の位相判定信号が生成され、第２の判定手段によって、基準信号に基づき、被検信号の論理値を示す第２の位相判定信号が生成される。
【００１３】
そして、選択手段によって、被検信号と参照信号との位相差が所定の範囲内にあるときには第１の位相判定信号が選択され、被検信号と参照信号との位相差が所定の範囲内にないときには第２の位相判定信号が選択される。即ち、被検信号と参照信号との位相差が所定の範囲内にあるときには、第１の検出手段で検出される被検信号が参照信号に対して遅相である又は進相であることを示す位相判定信号が逐次出力され、被検信号と参照信号との位相差が所定の範囲内にないときには、被検信号が参照信号に対して遅相である又は進相であることを示す位相判定信号が連続して出力されることになる。
【００１４】
【発明の実施の形態】
本実施の形態では、図１に示すように、Ｄ型フリップフロップ１のＤ端子がクロック信号である被検信号ＣＬＫの入力端子ｔｃに接続され、Ｃ端子が参照信号ＲＣＬＫの入力端子ｔｒに接続されている。Ｄ型フリップフロップ１のＱ端子がＡＮＤ回路３の一方の入力端子に接続され、／Ｑ（／は反転を示す）端子がＡＮＤ回路４の一方の入力端子に接続されている。
【００１５】
Ｄ型フリップフロップ８のＤ端子が位相シフト回路７の出力端子に接続され、Ｃ端子が参照信号ＲＣＬＫの入力端子ｔｒに接続されている。Ｄ型フリップフロップ８のＱ端子がＤ型フリップフロップ９のＣ端子、セレクタ５，６の制御端子ｔｓに並列に接続されている。
【００１６】
Ｄ型フリップフロップ９のＤ端子がクロック信号である被検信号ＣＬＫの入力端子ｔｃに接続され、Ｃ端子が上述したようにＤ型フリップフロップ８のＱ端子に接続されている。Ｄ型フリップフロップ９のＱ端子がＡＮＤ回路１０の一方の入力端子に接続され、／Ｑ（／は反転を示す）端子がＡＮＤ回路１１の一方の入力端子に接続されている。
【００１７】
そして、ＡＮＤ回路３の出力端子がセレクタ５の第１の入力端子ｔ１に接続され、ＡＮＤ回路４の出力端子がセレクタ６の第１の入力端子ｔ３に接続され、ＡＮＤ回路１０の出力端子がセレクタ５の第２の入力端子ｔ２に接続され、ＡＮＤ回路１１の出力端子がセレクタ６の第２の入力端子ｔ４に接続されている。
【００１８】
セレクタ５は、Ｄ型フリップフロップ８のＱ端子からの出力信号ｆｂがハイレベル（論理値“１”）の場合には第２の入力端子ｔ２へのＡＮＤ回路３の出力信号をＬＥＡＤ信号として出力し、信号ｆｂがローレベル（論理値“０”）の場合には第１の入力端子ｔ１へのＡＮＤ回路１０の出力信号ｆｅをＬＥＡＤ信号として出力する。
【００１９】
セレクタ６は、Ｄ型フリップフロップ８のＱ端子からの出力信号ｆｂがハイレベルの場合には第２の入力端子ｔ４へのＡＮＤ回路４の出力信号をＬＡＧ信号として出力し、信号ｆｂがローレベルの場合には第１の入力端子ｔ３へのＡＮＤ回路１１の出力信号ｆｇをＬＡＧ信号として出力する。
【００２０】
位相シフト回路７は、入力クロック信号、すなわち被検信号ＣＬＫの位相を９０°シフトさせて（遅らせて）信号ｆａとして出力する。
【００２１】
次に、上記構成による動作を説明する。
本実施の形態では、被検信号ＣＬＫが９０°位相シフトされた信号ｆａが、参照信号ＲＣＬＫの立ち上がりエッジにおいて、その論理値が“０”である場合には、フリップフロップ８のＱ端子の信号ｆｂの論理値が“０”となり、セレクタ５、６の制御端子ｔｓの信号の論理値が“０”となり、この状態では、セレクタ５では第１の入力端子ｔ１に入力される信号が選択されて出力され、セレクタ６では第１の入力端子ｔ３に入力される信号が選択されて出力される。
【００２２】
したがって、この場合には、すでに図６で説明したように、同図（ａ）、（ｄ）に示すように、被検信号ＣＬＫが進相であると、ＡＮＤ回路３の出力端子の信号の論理値が“１”となり、ＡＮＤ回路４の出力端子の信号の論理値が“０”となる。
その結果、セレクタ５の第１の入力端子ｔ１の入力信号の論理値が“１”となって、第１の入力端子ｔ１の信号がセレクタ５からＬＥＡＤ信号として出力され、被検信号ＣＬＫが参照信号ＲＣＬＫよりも進相であると判定される。
【００２３】
また、図６（ａ）、（ｂ）に示すように、被検信号ＣＬＫが遅相であると、ＡＮＤ回路４の出力端子の信号の論理値が“１”となり、ＡＮＤ回路３の出力端子の信号の論理値が“０”となり、セレクタ６の第１の入力端子ｔ３の信号の論理値が“１”となって、入力端子ｔ３の信号がセレクタ６からＬＡＧ信号として出力され、被検信号ＣＬＫが参照信号ＲＣＬＫよりも遅相であると判定される。
【００２４】
一方、被検信号ＣＬＫが９０°位相シフトされた信号ｆａが、参照信号ＲＣＬＫの信号の立ち上がりエッジにおいて、その論理値が“１”である場合には、フリップフロップ８のＱ端子の信号ｆｂの論理値が“１”となり、セレクタ５、６の制御端子ｔｓの信号の論理値が“１”となる。
この状態では、セレクタ５では第２の入力端子ｔ２に入力される信号が選択されて出力され、セレクタ６では第２の入力端子ｔ４に入力される信号が選択されて出力される。
【００２５】
まず、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内の場合について説明する。
この場合には、図３に示すように、フリップフロップ８のＱ端子の信号ｆｂの論理値が“０”となるので、フリップフロップ９では被検信号ＣＬＫのラッチ動作は行われず、セレクタ５は第１の入力端子ｔ１の信号を選択して出力し、セレクタ６は第１の入力端子ｔ３の信号を選択して出力する。
従って、フリップフロップ１で検出される被検信号ＣＬＫの参照信号ＲＣＬＫに対する位相の進み（進相）又は遅れ（遅相）を示す信号が、セレクタ５からＬＥＡＤ信号として、又はセレクタ６からＬＡＧ信号として出力される。
【００２６】
次に、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内でない場合について説明する。
この場合には、図４及び図５に示すように、フリップフロップ８のＱ端子の信号ｆｂの論理値が“１”となるので、フリップフロップ９は信号ｆｂの立ち上がりエッジに同期して被検信号ＣＬＫの論理値をラッチし、信号ｆｂの次の立ち上がりエッジまでそのラッチした論理値を保持する。また、信号ｆｂの論理値が“１”であるので、セレクタ５は第２の入力端子ｔ２の信号を選択して出力し、セレクタ６は第２の入力端子ｔ４の信号を選択して出力する。
従って、信号ｆｂの論理値が“１”である間、即ち、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内でない場合には、フリッププロップ１で検出される実際の被検信号ＣＬＫの参照信号ＲＣＬＫに対する位相の進み（進相）又は遅れ（遅相）に拘わらず、フリップフロップ９が信号ｆｂの立ち上がりエッジでラッチした被検信号ＣＬＫの論理値が、セレクタ５からＬＥＡＤ信号として、又はセレクタ６からＬＡＧ信号として連続的に出力される。
【００２７】
本実施の形態に係る位相比較器２０は、たとえば、図２に示すように、信号選択装置２５に組み込まれて使用される。
この場合には、位相比較器２０には、位相比較器２０からの位相判定信号に基づいて判定処理を行なう判定処理回路２１が接続され、この判定処理回路２１には、選択回路２２が接続され、この選択回路２２の入力端子には、僅かに位相の異なる複数の信号を出力する信号発生回路２３が接続されている。
【００２８】
この信号選択装置２５では、信号発生回路２３から供給される信号の一つが被検信号ＣＬＫとして選択回路２２で選択され、選択された被検信号ＣＬＫが位相比較器２０において、すでに説明したようにして、参照信号ＲＣＬＫと位相比較される。
そして、位相比較器２０からの位相判定信号が、判定処理回路２１に入力され、たとえばＬＥＡＤ信号が連続して３回以上、位相比較器２０から入力されると、判定処理回路２１からはＬＡＧ信号選択指令が選択回路２２に入力される。
【００２９】
選択回路２２では、このＬＡＧ信号選択指令に基づき、信号発生回路２３から出力されている複数の信号の中から、現在選択している信号よりも位相が遅れた信号が被検信号ＣＬＫとして選択され、この被検信号が再度位相比較器２０で位相比較される。
そして、位相比較器２０から連続して３回以上ＬＥＡＤ信号が出力されず所定の条件が満足されると、判定処理回路２１からは判定完了信号が出力され、該被検信号が目的の信号として選択される。判定処理回路２１から、ＬＡＧ信号選択信号が出力される限り、信号発生回路２３からの信号が選択されて位相比較が繰り返される。
また、位相比較器２０から、ＬＡＧ信号が連続して３回以上、判定処理回路２１に入力された場合も同様で、判定処理回路２１からはＬＥＡＤ信号指令が発せられ、所定の条件が満足されるまで信号発生回路２３からの信号の選択が行なわれる。
【００３０】
このように、本実施の形態によれば、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°（所定の範囲）以内でない、即ちその位相差が＋９０°と＋１８０°の間又は−９０°と−１８０°の間の場合、フリップフロップ８のＱ端子の信号ｆｂの論理値が“１”となるので、セレクタ５，６がそれぞれ第２の入力端子ｔ２，ｔ４を選択し、上記位相差の進相、遅相の関係に拘わらず、フリップフロップ９において信号ｆｂの立ち上がりでラッチされた被検信号ＣＬＫの論理値が位相判定信号として連続的に出力される。この論理値が“１”の場合ＬＥＡＤ信号が出力され、“０”の場合にはＬＡＧ信号が出力される。
従って、信号ｆｂの論理値が“１”の間は、フリップフロップ１における進相、遅相の判定結果に依存せずＬＥＡＤ信号又はＬＡＧ信号が連続して出力されるので、被検信号ＣＬＫの位相を参照信号ＲＣＬＫの位相に一致させるまでの時間を短くすることができる。
【００３１】
また、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°（所定の範囲）以内である場合、フリップフロップ８のＱ端子の信号ｆｂの論理値が“０”となるので、セレクタ５，６がそれぞれ第１の入力端子ｔ１，ｔ３を選択する。従って、フリップフロップ１における進相、遅相の判定結果に応じて、ＬＥＡＤ信号又はＬＡＧ信号が出力される。
【００３２】
【発明の効果】
以上説明したように、本発明に係る位相比較器によれば、第１の検出手段によって被検信号の論理値が参照信号のタイミングで検出され、第２の検出手段によって所定の位相シフトを加えられた被検信号の論理値が参照信号のタイミングで検出されて、被検信号と参照信号との位相差が所定の範囲にあるか否かが判定され、この判定結果に基づき、被検信号と参照信号との位相差が所定の範囲内であるときには第１の検出手段で検出された被検信号と参照信号との位相差（進相又は遅相）を示す第１の位相判定信号が選択されて出力され、被検信号と参照信号との位相差が所定の範囲内にないときには第１の検出手段における検出結果に拘わらず、進相又は遅相の何れか一方を示す第２の位相判定信号が選択されて出力されるので、被検信号の位相と参照信号の位相との間に大きな位相差が存在しても被検信号ＣＬＫの位相を参照信号ＲＣＬＫの位相に短時間で一致させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の構成を示す回路図である。
【図２】同実施の形態が適用される信号選択装置の構成を示すブロック図である。
【図３】被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内である場合の位相差判定動作を示すタイムチャートである。
【図４】被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内にない場合の位相差判定動作を示すタイムチャートである。
【図５】被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内にない場合の位相差判定動作を示すタイムチャートである。
【図６】従来の位相比較器の構成を示す回路図である。
【図７】従来の位相比較器の動作を示すタイムチャートである。
【符号の説明】
１，８，９…フリップフロップ
２…パルス発生器
３，４，１０，１１…ＡＮＤ回路
５，６…セレクタ
７…位相シフト回路
２０…位相比較器
２１…判定処理回路
２２…選択回路
２３…信号発生回路
【発明の属する技術分野】
本発明は、被検信号と参照信号との位相を比較し、前記被検信号が前記参照信号に対して進相か遅相かを判定し、位相判定信号を出力する位相比較器に関するものである。
【０００２】
【従来の技術】
図６は、一般的なディジタルサンプリング位相比較器の構成例を示す回路図である。
このディジタルサンプリング位相比較器は、Ｄ型フリップフロップ１、パルス発生器２、およびＡＮＤ回路３，４により構成されている。
【０００３】
この位相比較器は、図６に示すように、Ｄ型フリップフロップ１のＤ端子がクロック信号である被検信号ＣＬＫの入力ラインに接続され、Ｃ端子が参照信号ＲＣＬＫの入力ラインに接続されている。Ｄ型フリップフロップ１のＱ端子がＡＮＤ回路３の一方の入力端子に接続され、／Ｑ（／は反転を示す）端子がＡＮＤ回路４の一方の入力端子に接続されている。
また、パルス発生器２の入力端子は参照信号ＲＣＬＫの入力ラインに接続され、パルス発生器２の出力端子がＡＮＤ回路３，４の他方の入力端子に並列に接続されている。
【０００４】
この位相比較器では、Ｄ型フリップフロップ１のＤ端子に被検信号（クロック信号）ＣＬＫが入力され、Ｃ端子に位相比較の基準になる参照信号ＲＣＬＫが入力され、両信号の立ち上がりの比較によって位相の比較が行なわれる。
【０００５】
Ｄ型フリップフロップ１では、Ｃ端子に入力される参照信号ＲＣＬＫの入力タイミングで被検信号ＣＬＫがラッチされる。
ラッチした被検信号ＣＬＫがハイレベルの場合には、Ｑ端子からハイレベルの信号が出力され、／Ｑ端子からローレベルの信号が出力される。
一方、ラッチした被検信号ＣＬＫがローレベルの場合には、Ｑ端子からローレベルの信号が出力され、／Ｑ端子からハイレベルの信号が出力される。
そして、Ｑ端子からの出力信号はＡＮＤ回路３に入力され、／Ｑ端子からの出力信号はＡＮＤ回路４に入力される。
また、パルス発生器２では、参照信号ＲＣＬＫに同期してパルス信号ｆｄが生成され、ＡＮＤ回路３，４に供給される。
【０００６】
被検信号ＣＬＫと参照信号ＲＣＬＫの立ち上がりエッジを合わせようとする場合、図７（ａ）、（ｄ）に示すように、被検信号ＣＬＫの位相が参照信号ＲＣＬＫの位相よりも進んでいると、パルス信号ｆｄの出力のタイミングでＡＮＤ回路３の出力端子の信号の論理値が“１”となり、ＡＮＤ回路３から被検信号ＣＬＫが参照信号ＲＣＬＫよりも進相であることを示すＬＥＡＤ信号が出力され、進相の判定が行なわれる。
【０００７】
また、図７（ａ）、（ｂ）に示すように、被検信号ＣＬＫの位相が参照信号ＲＣＬＫの位相よりも遅れていると、パルス信号ｆｄの出力のタイミングでＡＮＤ回路４の出力端子の信号の論理値が“１”となり、ＡＮＤ回路４から被検信号ＣＬＫが参照信号ＲＣＬＫよりも遅相であることを示すＬＡＧ信号が出力され、遅相の判定が行なわれる。
【０００８】
【発明が解決しようとする課題】
前述の従来の位相比較器では、たとえば図７（ｇ）に斜線で示すように、被検信号ＣＬＫと参照信号ＲＣＬＫとの間に位相差が１８０°程度ある範囲に不安定領域Ａが存在し、この不安定領域Ａでは、ジッタが生じ易い。
この不安定領域Ａに参照信号ＲＣＬＫの立ち上がりが位置する状態で位相判定が行なわれると、ジッタの発生によって、位相引き込み時に、誤エッジに短時間捕獲されてロック時間が増大したり、誤判定が行なわれたりすることがある。
【０００９】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、ジッタ等の発生による誤判定やロック時間の延長なしに、的確且つ効率的に位相比較を行なうことが可能な位相比較器を提供することにある。
【００１０】
【課題を解決するための手段】
前記目的を達成するために、本発明の位相比較器は、被検信号の位相を所定の値だけシフトする位相シフト手段と、参照信号のタイミングで前記被検信号の論理値を検出する第１の検出手段と、前記参照信号のタイミングで前記位相シフト手段の出力信号の論理値を検出して、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内であるか否かを検出する第２の検出手段と、前記第２の検出手段の出力信号のタイミングで前記被検信号の論理値を検出する第３の検出手段と、前記参照信号に対応する基準信号を出力する基準信号出力手段と、前記第１の検出手段の出力信号の論理値と前記基準信号の論理値とにより第１の位相判定信号を出力する第１の判定手段と、前記第３の検出手段の出力信号の論理値と前記基準信号の論理値とにより第２の位相判定信号を出力する第２の判定手段と、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内である場合に前記第１の位相判定信号を選択し、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内でない場合に前記第２の位相判定信号を選択する手段であって、前記第２の検出手段の出力信号の論理値に応じて前記第１の位相判定信号又は前記第２の位相判定信号の何れか一方を選択して出力する手段と、を有する。
【００１１】
本発明では、第１の検出手段によって、被検信号の論理値が参照信号のタイミングで検出される。また、第２の検出手段によって、被検信号と参照信号との位相差が所定の範囲内にあるか否かが検出される。また、第３の検出手段によって、被検信号の論理値が第２の検出手段の出力信号のタイミングで検出される。
【００１２】
第１の判定手段によって、参照信号に対応した基準信号に基づき、被検信号の位相が参照信号の位相よりも進んでいる、又は遅れていることを示す第１の位相判定信号が生成され、第２の判定手段によって、基準信号に基づき、被検信号の論理値を示す第２の位相判定信号が生成される。
【００１３】
そして、選択手段によって、被検信号と参照信号との位相差が所定の範囲内にあるときには第１の位相判定信号が選択され、被検信号と参照信号との位相差が所定の範囲内にないときには第２の位相判定信号が選択される。即ち、被検信号と参照信号との位相差が所定の範囲内にあるときには、第１の検出手段で検出される被検信号が参照信号に対して遅相である又は進相であることを示す位相判定信号が逐次出力され、被検信号と参照信号との位相差が所定の範囲内にないときには、被検信号が参照信号に対して遅相である又は進相であることを示す位相判定信号が連続して出力されることになる。
【００１４】
【発明の実施の形態】
本実施の形態では、図１に示すように、Ｄ型フリップフロップ１のＤ端子がクロック信号である被検信号ＣＬＫの入力端子ｔｃに接続され、Ｃ端子が参照信号ＲＣＬＫの入力端子ｔｒに接続されている。Ｄ型フリップフロップ１のＱ端子がＡＮＤ回路３の一方の入力端子に接続され、／Ｑ（／は反転を示す）端子がＡＮＤ回路４の一方の入力端子に接続されている。
【００１５】
Ｄ型フリップフロップ８のＤ端子が位相シフト回路７の出力端子に接続され、Ｃ端子が参照信号ＲＣＬＫの入力端子ｔｒに接続されている。Ｄ型フリップフロップ８のＱ端子がＤ型フリップフロップ９のＣ端子、セレクタ５，６の制御端子ｔｓに並列に接続されている。
【００１６】
Ｄ型フリップフロップ９のＤ端子がクロック信号である被検信号ＣＬＫの入力端子ｔｃに接続され、Ｃ端子が上述したようにＤ型フリップフロップ８のＱ端子に接続されている。Ｄ型フリップフロップ９のＱ端子がＡＮＤ回路１０の一方の入力端子に接続され、／Ｑ（／は反転を示す）端子がＡＮＤ回路１１の一方の入力端子に接続されている。
【００１７】
そして、ＡＮＤ回路３の出力端子がセレクタ５の第１の入力端子ｔ１に接続され、ＡＮＤ回路４の出力端子がセレクタ６の第１の入力端子ｔ３に接続され、ＡＮＤ回路１０の出力端子がセレクタ５の第２の入力端子ｔ２に接続され、ＡＮＤ回路１１の出力端子がセレクタ６の第２の入力端子ｔ４に接続されている。
【００１８】
セレクタ５は、Ｄ型フリップフロップ８のＱ端子からの出力信号ｆｂがハイレベル（論理値“１”）の場合には第２の入力端子ｔ２へのＡＮＤ回路３の出力信号をＬＥＡＤ信号として出力し、信号ｆｂがローレベル（論理値“０”）の場合には第１の入力端子ｔ１へのＡＮＤ回路１０の出力信号ｆｅをＬＥＡＤ信号として出力する。
【００１９】
セレクタ６は、Ｄ型フリップフロップ８のＱ端子からの出力信号ｆｂがハイレベルの場合には第２の入力端子ｔ４へのＡＮＤ回路４の出力信号をＬＡＧ信号として出力し、信号ｆｂがローレベルの場合には第１の入力端子ｔ３へのＡＮＤ回路１１の出力信号ｆｇをＬＡＧ信号として出力する。
【００２０】
位相シフト回路７は、入力クロック信号、すなわち被検信号ＣＬＫの位相を９０°シフトさせて（遅らせて）信号ｆａとして出力する。
【００２１】
次に、上記構成による動作を説明する。
本実施の形態では、被検信号ＣＬＫが９０°位相シフトされた信号ｆａが、参照信号ＲＣＬＫの立ち上がりエッジにおいて、その論理値が“０”である場合には、フリップフロップ８のＱ端子の信号ｆｂの論理値が“０”となり、セレクタ５、６の制御端子ｔｓの信号の論理値が“０”となり、この状態では、セレクタ５では第１の入力端子ｔ１に入力される信号が選択されて出力され、セレクタ６では第１の入力端子ｔ３に入力される信号が選択されて出力される。
【００２２】
したがって、この場合には、すでに図６で説明したように、同図（ａ）、（ｄ）に示すように、被検信号ＣＬＫが進相であると、ＡＮＤ回路３の出力端子の信号の論理値が“１”となり、ＡＮＤ回路４の出力端子の信号の論理値が“０”となる。
その結果、セレクタ５の第１の入力端子ｔ１の入力信号の論理値が“１”となって、第１の入力端子ｔ１の信号がセレクタ５からＬＥＡＤ信号として出力され、被検信号ＣＬＫが参照信号ＲＣＬＫよりも進相であると判定される。
【００２３】
また、図６（ａ）、（ｂ）に示すように、被検信号ＣＬＫが遅相であると、ＡＮＤ回路４の出力端子の信号の論理値が“１”となり、ＡＮＤ回路３の出力端子の信号の論理値が“０”となり、セレクタ６の第１の入力端子ｔ３の信号の論理値が“１”となって、入力端子ｔ３の信号がセレクタ６からＬＡＧ信号として出力され、被検信号ＣＬＫが参照信号ＲＣＬＫよりも遅相であると判定される。
【００２４】
一方、被検信号ＣＬＫが９０°位相シフトされた信号ｆａが、参照信号ＲＣＬＫの信号の立ち上がりエッジにおいて、その論理値が“１”である場合には、フリップフロップ８のＱ端子の信号ｆｂの論理値が“１”となり、セレクタ５、６の制御端子ｔｓの信号の論理値が“１”となる。
この状態では、セレクタ５では第２の入力端子ｔ２に入力される信号が選択されて出力され、セレクタ６では第２の入力端子ｔ４に入力される信号が選択されて出力される。
【００２５】
まず、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内の場合について説明する。
この場合には、図３に示すように、フリップフロップ８のＱ端子の信号ｆｂの論理値が“０”となるので、フリップフロップ９では被検信号ＣＬＫのラッチ動作は行われず、セレクタ５は第１の入力端子ｔ１の信号を選択して出力し、セレクタ６は第１の入力端子ｔ３の信号を選択して出力する。
従って、フリップフロップ１で検出される被検信号ＣＬＫの参照信号ＲＣＬＫに対する位相の進み（進相）又は遅れ（遅相）を示す信号が、セレクタ５からＬＥＡＤ信号として、又はセレクタ６からＬＡＧ信号として出力される。
【００２６】
次に、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内でない場合について説明する。
この場合には、図４及び図５に示すように、フリップフロップ８のＱ端子の信号ｆｂの論理値が“１”となるので、フリップフロップ９は信号ｆｂの立ち上がりエッジに同期して被検信号ＣＬＫの論理値をラッチし、信号ｆｂの次の立ち上がりエッジまでそのラッチした論理値を保持する。また、信号ｆｂの論理値が“１”であるので、セレクタ５は第２の入力端子ｔ２の信号を選択して出力し、セレクタ６は第２の入力端子ｔ４の信号を選択して出力する。
従って、信号ｆｂの論理値が“１”である間、即ち、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内でない場合には、フリッププロップ１で検出される実際の被検信号ＣＬＫの参照信号ＲＣＬＫに対する位相の進み（進相）又は遅れ（遅相）に拘わらず、フリップフロップ９が信号ｆｂの立ち上がりエッジでラッチした被検信号ＣＬＫの論理値が、セレクタ５からＬＥＡＤ信号として、又はセレクタ６からＬＡＧ信号として連続的に出力される。
【００２７】
本実施の形態に係る位相比較器２０は、たとえば、図２に示すように、信号選択装置２５に組み込まれて使用される。
この場合には、位相比較器２０には、位相比較器２０からの位相判定信号に基づいて判定処理を行なう判定処理回路２１が接続され、この判定処理回路２１には、選択回路２２が接続され、この選択回路２２の入力端子には、僅かに位相の異なる複数の信号を出力する信号発生回路２３が接続されている。
【００２８】
この信号選択装置２５では、信号発生回路２３から供給される信号の一つが被検信号ＣＬＫとして選択回路２２で選択され、選択された被検信号ＣＬＫが位相比較器２０において、すでに説明したようにして、参照信号ＲＣＬＫと位相比較される。
そして、位相比較器２０からの位相判定信号が、判定処理回路２１に入力され、たとえばＬＥＡＤ信号が連続して３回以上、位相比較器２０から入力されると、判定処理回路２１からはＬＡＧ信号選択指令が選択回路２２に入力される。
【００２９】
選択回路２２では、このＬＡＧ信号選択指令に基づき、信号発生回路２３から出力されている複数の信号の中から、現在選択している信号よりも位相が遅れた信号が被検信号ＣＬＫとして選択され、この被検信号が再度位相比較器２０で位相比較される。
そして、位相比較器２０から連続して３回以上ＬＥＡＤ信号が出力されず所定の条件が満足されると、判定処理回路２１からは判定完了信号が出力され、該被検信号が目的の信号として選択される。判定処理回路２１から、ＬＡＧ信号選択信号が出力される限り、信号発生回路２３からの信号が選択されて位相比較が繰り返される。
また、位相比較器２０から、ＬＡＧ信号が連続して３回以上、判定処理回路２１に入力された場合も同様で、判定処理回路２１からはＬＥＡＤ信号指令が発せられ、所定の条件が満足されるまで信号発生回路２３からの信号の選択が行なわれる。
【００３０】
このように、本実施の形態によれば、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°（所定の範囲）以内でない、即ちその位相差が＋９０°と＋１８０°の間又は−９０°と−１８０°の間の場合、フリップフロップ８のＱ端子の信号ｆｂの論理値が“１”となるので、セレクタ５，６がそれぞれ第２の入力端子ｔ２，ｔ４を選択し、上記位相差の進相、遅相の関係に拘わらず、フリップフロップ９において信号ｆｂの立ち上がりでラッチされた被検信号ＣＬＫの論理値が位相判定信号として連続的に出力される。この論理値が“１”の場合ＬＥＡＤ信号が出力され、“０”の場合にはＬＡＧ信号が出力される。
従って、信号ｆｂの論理値が“１”の間は、フリップフロップ１における進相、遅相の判定結果に依存せずＬＥＡＤ信号又はＬＡＧ信号が連続して出力されるので、被検信号ＣＬＫの位相を参照信号ＲＣＬＫの位相に一致させるまでの時間を短くすることができる。
【００３１】
また、被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°（所定の範囲）以内である場合、フリップフロップ８のＱ端子の信号ｆｂの論理値が“０”となるので、セレクタ５，６がそれぞれ第１の入力端子ｔ１，ｔ３を選択する。従って、フリップフロップ１における進相、遅相の判定結果に応じて、ＬＥＡＤ信号又はＬＡＧ信号が出力される。
【００３２】
【発明の効果】
以上説明したように、本発明に係る位相比較器によれば、第１の検出手段によって被検信号の論理値が参照信号のタイミングで検出され、第２の検出手段によって所定の位相シフトを加えられた被検信号の論理値が参照信号のタイミングで検出されて、被検信号と参照信号との位相差が所定の範囲にあるか否かが判定され、この判定結果に基づき、被検信号と参照信号との位相差が所定の範囲内であるときには第１の検出手段で検出された被検信号と参照信号との位相差（進相又は遅相）を示す第１の位相判定信号が選択されて出力され、被検信号と参照信号との位相差が所定の範囲内にないときには第１の検出手段における検出結果に拘わらず、進相又は遅相の何れか一方を示す第２の位相判定信号が選択されて出力されるので、被検信号の位相と参照信号の位相との間に大きな位相差が存在しても被検信号ＣＬＫの位相を参照信号ＲＣＬＫの位相に短時間で一致させることが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施の形態の構成を示す回路図である。
【図２】同実施の形態が適用される信号選択装置の構成を示すブロック図である。
【図３】被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内である場合の位相差判定動作を示すタイムチャートである。
【図４】被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内にない場合の位相差判定動作を示すタイムチャートである。
【図５】被検信号ＣＬＫと参照信号ＲＣＬＫとの位相差が±９０°以内にない場合の位相差判定動作を示すタイムチャートである。
【図６】従来の位相比較器の構成を示す回路図である。
【図７】従来の位相比較器の動作を示すタイムチャートである。
【符号の説明】
１，８，９…フリップフロップ
２…パルス発生器
３，４，１０，１１…ＡＮＤ回路
５，６…セレクタ
７…位相シフト回路
２０…位相比較器
２１…判定処理回路
２２…選択回路
２３…信号発生回路
Claims (2)
- 被検信号の位相を所定の値だけシフトする位相シフト手段と、
参照信号のタイミングで前記被検信号の論理値を検出する第１の検出手段と、
前記参照信号のタイミングで前記位相シフト手段の出力信号の論理値を検出して、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内であるか否かを検出する第２の検出手段と、
前記第２の検出手段の出力信号のタイミングで前記被検信号の論理値を検出する第３の検出手段と、
前記参照信号に対応する基準信号を出力する基準信号出力手段と、
前記第１の検出手段の出力信号の論理値と前記基準信号の論理値とにより第１の位相判定信号を出力する第１の判定手段と、
前記第３の検出手段の出力信号の論理値と前記基準信号の論理値とにより第２の位相判定信号を出力する第２の判定手段と、
前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内である場合に前記第１の位相判定信号を選択し、前記被検信号と前記参照信号との位相差が前記位相シフト手段におけるシフト量以内でない場合に前記第２の位相判定信号を選択する手段であって、前記第２の検出手段の出力信号の論理値に応じて前記第１の位相判定信号又は前記第２の位相判定信号の何れか一方を選択して出力する手段と、
を有する位相比較器。 - 前記位相シフト手段における位相のシフト量が９０°である請求項１に記載の位相比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03014298A JP4153074B2 (ja) | 1998-02-12 | 1998-02-12 | 位相比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03014298A JP4153074B2 (ja) | 1998-02-12 | 1998-02-12 | 位相比較器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11234048A JPH11234048A (ja) | 1999-08-27 |
| JP4153074B2 true JP4153074B2 (ja) | 2008-09-17 |
Family
ID=12295528
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03014298A Expired - Fee Related JP4153074B2 (ja) | 1998-02-12 | 1998-02-12 | 位相比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4153074B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100477491C (zh) * | 2002-08-01 | 2009-04-08 | Nxp股份有限公司 | 相位检测器、锁相环以及用于检测相位的方法 |
-
1998
- 1998-02-12 JP JP03014298A patent/JP4153074B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11234048A (ja) | 1999-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6262611B1 (en) | High-speed data receiving circuit and method | |
| JP4754578B2 (ja) | 位相比較器及び位相調整回路 | |
| JP4339317B2 (ja) | クロック乗換装置、及び試験装置 | |
| JPH0220173B2 (ja) | ||
| US6943595B2 (en) | Synchronization circuit | |
| KR102468261B1 (ko) | 듀티 보정 회로 | |
| US7936855B2 (en) | Oversampling data recovery circuit and method for a receiver | |
| US11509297B2 (en) | Duty cycle correction circuit including a reference clock generator | |
| JP3457626B2 (ja) | ジッタ検出回路 | |
| JPH07221800A (ja) | データ識別再生回路 | |
| JP4153074B2 (ja) | 位相比較器 | |
| JPH0358263A (ja) | データ転送同期装置及び方法 | |
| US8300755B2 (en) | Timing recovery circuit, communication node, network system, and electronic device | |
| JP2008514086A (ja) | 遅延制御回路および遅延制御方法 | |
| WO2001084711A1 (en) | Pulse detector | |
| CN111262562B (zh) | 亚稳态检测电路 | |
| KR910000624B1 (ko) | 비트 동기 회로 및 방법 | |
| US6807236B1 (en) | Crosstalk elimination method and system | |
| KR20120027850A (ko) | 듀티 검출기를 포함하는 듀티 보정 회로, 이를 포함하는 지연동기루프 회로 및 듀티 보정 방법 | |
| US8130889B2 (en) | Receive timing manager | |
| US7573312B2 (en) | Apparatus and method of controlling operation frequency in DLL circuit | |
| US5294844A (en) | Sampling signal generation circuit | |
| JP2936807B2 (ja) | 集積回路 | |
| JPH08237104A (ja) | ビット位相検出回路およびビット位相同期回路 | |
| JP7116342B2 (ja) | デマルチプレクサ回路、及び半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080624 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080703 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130711 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |