JPH09258902A - 結合アナログ−デジタル及びデジタル−アナログ変換システム - Google Patents
結合アナログ−デジタル及びデジタル−アナログ変換システムInfo
- Publication number
- JPH09258902A JPH09258902A JP8771797A JP8771797A JPH09258902A JP H09258902 A JPH09258902 A JP H09258902A JP 8771797 A JP8771797 A JP 8771797A JP 8771797 A JP8771797 A JP 8771797A JP H09258902 A JPH09258902 A JP H09258902A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- analog
- converter
- comparator
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/02—Reversible analogue/digital converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 デジタル−アナログ変換器及びアナログ−デ
ジタル変換器として２者択一的に使用でき、それが異な
る時間に生じる限り、共通回路コアを利用することがで
きる結合アナログ−デジタル及びデジタル−アナログ変
換システム。集積領域の顕著なネット節約とそれに比例
して全集積システムの費用低減を達成でき、比較的大量
のパラメ−タを時分割モ−ドで最適に扱うことができ
る。 【構成】 アナログ−デジタル及びデジタル−アナログ
変換の結合システムは、共通デジタル−アナログ変換回
路ＤＡＣと、それと連合する比較器ＣＯＭＰと、連続近
似レジスタＳＡＲとを共有し、また少なくとも１つのデ
ジタル・マルチプレクサＭＵＸ１を介して専用論理回路
によって時分割モ−ドに構成され、複数のチャンネルに
渡ってアナログ−デジタル変換機能と、デジタル−アナ
ログ変換機能とを達成する。
ジタル変換器として２者択一的に使用でき、それが異な
る時間に生じる限り、共通回路コアを利用することがで
きる結合アナログ−デジタル及びデジタル−アナログ変
換システム。集積領域の顕著なネット節約とそれに比例
して全集積システムの費用低減を達成でき、比較的大量
のパラメ−タを時分割モ−ドで最適に扱うことができ
る。 【構成】 アナログ−デジタル及びデジタル−アナログ
変換の結合システムは、共通デジタル−アナログ変換回
路ＤＡＣと、それと連合する比較器ＣＯＭＰと、連続近
似レジスタＳＡＲとを共有し、また少なくとも１つのデ
ジタル・マルチプレクサＭＵＸ１を介して専用論理回路
によって時分割モ−ドに構成され、複数のチャンネルに
渡ってアナログ−デジタル変換機能と、デジタル−アナ
ログ変換機能とを達成する。
Description
【０００１】
【産業上の利用分野】本発明は、１つ又は他の１つのい
ずれかの動作のために構成された結合デジタル−アナロ
グ及び連続近似アナログ−デジタル変換システムに関す
る。
ずれかの動作のために構成された結合デジタル−アナロ
グ及び連続近似アナログ−デジタル変換システムに関す
る。
【０００２】
【従来の技術】デジタル−アナログ変換器（ＤＡＣ）
は、しばしば、制御し、調整し、又は一般に一定のデジ
タル・デ−タを制御回路で処理されるようにアナログ量
に変換するためのデジタル・システムの最後の段階を代
表する。実際には、それらは、アナログ・パラメ−タ−
に基づく現実世界とのインタ−フェ−スとして働く。同
様に、アナログ−デジタル変換器（ＡＤＣ）は、インタ
−フェ−スと考えられており、それによって、現実世界
の条件を表しているアナログ・パラメ−タ−は、結合論
理回路、メモリ、マイクロロセッサ等を使用して、デジ
タル・デ−タを蓄え且つ処理するのにより容易に管理可
能なデジタル・デ−タに変換される。多くのシステム
は、ソフトウエアを使用してより容易に管理可能な、デ
ジタル形式での調整と制御のための閉鎖ル−プを実行す
るために、デジタル−アナログ変換器とアナログ−デジ
タル変換器の両方の存在を必要とする。
は、しばしば、制御し、調整し、又は一般に一定のデジ
タル・デ−タを制御回路で処理されるようにアナログ量
に変換するためのデジタル・システムの最後の段階を代
表する。実際には、それらは、アナログ・パラメ−タ−
に基づく現実世界とのインタ−フェ−スとして働く。同
様に、アナログ−デジタル変換器（ＡＤＣ）は、インタ
−フェ−スと考えられており、それによって、現実世界
の条件を表しているアナログ・パラメ−タ−は、結合論
理回路、メモリ、マイクロロセッサ等を使用して、デジ
タル・デ−タを蓄え且つ処理するのにより容易に管理可
能なデジタル・デ−タに変換される。多くのシステム
は、ソフトウエアを使用してより容易に管理可能な、デ
ジタル形式での調整と制御のための閉鎖ル−プを実行す
るために、デジタル−アナログ変換器とアナログ−デジ
タル変換器の両方の存在を必要とする。
【０００３】良く知られているように、デジタル−アナ
ログ変換器（ＤＡＣ）回路は、複数の調整された容量性
の又は抵抗性の枝を有するネットワ−クによって構成さ
れ、それらの複数の分岐は、デジタル入力デ−タの、ス
イッチ構造によって、ネットワ−クの共通ノ−ドでの一
定レベルの電流又は電圧を形成するような入力デジタル
・ワ−ドに対応する構成に従って、スイッチによって選
ばれる。過半数のデジタル−アナログ変換器は、他の信
号、例えば、ある制御されたパラメ−タの変化の原因
を”入れる”又は”切る”ために、フィ−ドバックされ
た信号、と比較されるアナログ信号を発生するために使
用されていることを考慮すると、比較器はしばしばデジ
タル−アナログ変換器の集合部分として考えられ、そし
てそれはしばしばデジタル−アナログ変換器と比較器と
の組み合わせが誤ってデジタル−アナログ変換器と言わ
れる。
ログ変換器（ＤＡＣ）回路は、複数の調整された容量性
の又は抵抗性の枝を有するネットワ−クによって構成さ
れ、それらの複数の分岐は、デジタル入力デ−タの、ス
イッチ構造によって、ネットワ−クの共通ノ−ドでの一
定レベルの電流又は電圧を形成するような入力デジタル
・ワ−ドに対応する構成に従って、スイッチによって選
ばれる。過半数のデジタル−アナログ変換器は、他の信
号、例えば、ある制御されたパラメ−タの変化の原因
を”入れる”又は”切る”ために、フィ−ドバックされ
た信号、と比較されるアナログ信号を発生するために使
用されていることを考慮すると、比較器はしばしばデジ
タル−アナログ変換器の集合部分として考えられ、そし
てそれはしばしばデジタル−アナログ変換器と比較器と
の組み合わせが誤ってデジタル−アナログ変換器と言わ
れる。
【０００４】一方、広く使用されているタイプのアナロ
グ−デジタル変換器（ＡＤＣ）回路は、いわゆる、”連
続の近似”タイプのものであり、それによって、入力ア
ナログ電圧（変換される）は、アナログ−デジタル変換
器の”コア”を構成する内部のデジタル−アナログ変換
器（ＤＡＣ）回路によって”作られた”電圧と比較され
る。内部デジタル−アナログ変換器のデジタル入力は、
現在の近似デジタル値を含む専用連続近似レジスタ（Ｓ
ＡＲ）によって与えられる。このＳＡＲは、連続する更
新によって徐々に電圧は入力アナログ電圧の値に（不足
の超過によって）ますます近づいていくが、比較器によ
ってなされる比較の結果の作用で連続して更新される。
一定数の比較の後、比較器のビット数と等しく又はそれ
以上になり、ＳＡＲの内容は比較のデジタル結果を示
し、連続近似の操作によって完了し、そして、そのよう
な結果はデジタル・システムによって”読み出さ”れ
る。
グ−デジタル変換器（ＡＤＣ）回路は、いわゆる、”連
続の近似”タイプのものであり、それによって、入力ア
ナログ電圧（変換される）は、アナログ−デジタル変換
器の”コア”を構成する内部のデジタル−アナログ変換
器（ＤＡＣ）回路によって”作られた”電圧と比較され
る。内部デジタル−アナログ変換器のデジタル入力は、
現在の近似デジタル値を含む専用連続近似レジスタ（Ｓ
ＡＲ）によって与えられる。このＳＡＲは、連続する更
新によって徐々に電圧は入力アナログ電圧の値に（不足
の超過によって）ますます近づいていくが、比較器によ
ってなされる比較の結果の作用で連続して更新される。
一定数の比較の後、比較器のビット数と等しく又はそれ
以上になり、ＳＡＲの内容は比較のデジタル結果を示
し、連続近似の操作によって完了し、そして、そのよう
な結果はデジタル・システムによって”読み出さ”れ
る。
【０００５】良く知られるように、連続近似ＡＤＣの問
題の主原因は、内部ＤＡＣのネットワ−クの異なる分岐
の中の関連調整比を確立する物理的大きさの”ミスマッ
チング（不釣り合い）”の存在である。例えば、内部Ｄ
ＡＣの選択可能な分岐を形成する異なる容量又は抵抗の
値の中の不正確な比は、（内部ＤＡＣのネットワ−ク中
の一定の基準バイアス電圧又は電流の容量の又は抵抗の
分布から得られる）アナログ電気的パラメ−タへの連続
近似レジスタに含まれる現在のデジタル値の間違い変換
を引き起こす。効果的方法は、変換器のビット数に明ら
かに関係する、充分に満足できる変換精度を達成させ
る”ミスマッチング”を、且つ最終的に検知された”ミ
スマッチング”を切り取るか又は調整するために提案さ
れてきた。例えば、連続近似ＡＤＣの容量的”ミスマッ
チング”によって生じた、いわゆる、”失われたコ−ド
（ビット）”問題のための効果的修正システムは、本発
明の出願人によって１９９３年１２月１５日に出願され
たヨ−ロッパ特許出願Ｎｏ．９３８３０５０３．４の中
に記載されている。
題の主原因は、内部ＤＡＣのネットワ−クの異なる分岐
の中の関連調整比を確立する物理的大きさの”ミスマッ
チング（不釣り合い）”の存在である。例えば、内部Ｄ
ＡＣの選択可能な分岐を形成する異なる容量又は抵抗の
値の中の不正確な比は、（内部ＤＡＣのネットワ−ク中
の一定の基準バイアス電圧又は電流の容量の又は抵抗の
分布から得られる）アナログ電気的パラメ−タへの連続
近似レジスタに含まれる現在のデジタル値の間違い変換
を引き起こす。効果的方法は、変換器のビット数に明ら
かに関係する、充分に満足できる変換精度を達成させ
る”ミスマッチング”を、且つ最終的に検知された”ミ
スマッチング”を切り取るか又は調整するために提案さ
れてきた。例えば、連続近似ＡＤＣの容量的”ミスマッ
チング”によって生じた、いわゆる、”失われたコ−ド
（ビット）”問題のための効果的修正システムは、本発
明の出願人によって１９９３年１２月１５日に出願され
たヨ−ロッパ特許出願Ｎｏ．９３８３０５０３．４の中
に記載されている。
【０００６】
【発明が解決しようとする課題】１つ又はそれ以上のＤ
ＡＣと１つ又はそれ以上のＡＤＣを使用する調整及び制
御システムの多くの応用例の中で、全体としてのシステ
ムが動作する方法は、実際には２種類の変換が同時に起
きることを除外している。例えば、インクジェット・プ
リンタの制御システムでは、ＤＡＣはしばしばプリンテ
ィング・ヘッドの過熱を制御するために使用され、また
ＡＤＣはヘッドが動作するする周囲温度と、ヘッドの動
作中のエレメントの抵抗と、動作の他のアナログ・パラ
メ−タとを維持するために使用される。
ＡＣと１つ又はそれ以上のＡＤＣを使用する調整及び制
御システムの多くの応用例の中で、全体としてのシステ
ムが動作する方法は、実際には２種類の変換が同時に起
きることを除外している。例えば、インクジェット・プ
リンタの制御システムでは、ＤＡＣはしばしばプリンテ
ィング・ヘッドの過熱を制御するために使用され、また
ＡＤＣはヘッドが動作するする周囲温度と、ヘッドの動
作中のエレメントの抵抗と、動作の他のアナログ・パラ
メ−タとを維持するために使用される。
【０００７】
【発明の目的】本発明は、かかる従来技術の欠点および
不都合を取り除き、特に、デジタル−アナログ変換器及
びアナログ−デジタル変換器として２者択一的に使用で
きる、それが異なる時間に生じる限り、共通回路コアを
利用することができる結合アナログ−デジタル及びデジ
タル−アナログ変換システムを提供することを目的とす
る。
不都合を取り除き、特に、デジタル−アナログ変換器及
びアナログ−デジタル変換器として２者択一的に使用で
きる、それが異なる時間に生じる限り、共通回路コアを
利用することができる結合アナログ−デジタル及びデジ
タル−アナログ変換システムを提供することを目的とす
る。
【０００８】
【課題を解決するための手段】内部デジタル−アナログ
変換器と比較器とによって構成された、アナログ−デジ
タル変換器の”コア”の近似の調整によって、デジタル
−アナログ変換器と比較器との結合回路からアナログ−
デジタル変換処理において満足できる正確さを確保する
ように効果的に修正されるいかなる”ミスマッチング”
も、もしデジタル−アナログ変換を行うために使用され
るなら、本来正しい。本発明の結合アナログ−デジタル
及びデジタル−アナログ変換システムは、専用制御回路
によって２つの動作方式のいずれかに構成され、よって
集積領域の著しいネット節約とそれに比例して全集積シ
ステムの費用低減を達成する。
変換器と比較器とによって構成された、アナログ−デジ
タル変換器の”コア”の近似の調整によって、デジタル
−アナログ変換器と比較器との結合回路からアナログ−
デジタル変換処理において満足できる正確さを確保する
ように効果的に修正されるいかなる”ミスマッチング”
も、もしデジタル−アナログ変換を行うために使用され
るなら、本来正しい。本発明の結合アナログ−デジタル
及びデジタル−アナログ変換システムは、専用制御回路
によって２つの動作方式のいずれかに構成され、よって
集積領域の著しいネット節約とそれに比例して全集積シ
ステムの費用低減を達成する。
【０００９】本発明の構成可能な２機能的変換回路によ
って提供されるさらなる効果は、もし別個のアナログ−
デジタル変換器とデジタル−アナログ変換器とを使用す
る場合と比較すれば、変換の２つのモ−ドの間の優れた
追跡にある。本発明のとくべつに効果的な実施態様によ
れば、デジタル−アナログ及びアナログ−デジタル変換
の結合システムは、実質的に”時分割”モ−ドで本来機
能するように作られているので、デジタル−アナログ変
換器又はアナログ−デジタル変換器のどちらかとして、
比較的大量のパラメ−タを”時分割”モ−ドで最適に扱
うことができる。本発明の結合２機能的システムのより
一般的定義がクレ−ム１に定められているが、特別効果
的な実施態様はそれに続くクレ−ムに定められている。
って提供されるさらなる効果は、もし別個のアナログ−
デジタル変換器とデジタル−アナログ変換器とを使用す
る場合と比較すれば、変換の２つのモ−ドの間の優れた
追跡にある。本発明のとくべつに効果的な実施態様によ
れば、デジタル−アナログ及びアナログ−デジタル変換
の結合システムは、実質的に”時分割”モ−ドで本来機
能するように作られているので、デジタル−アナログ変
換器又はアナログ−デジタル変換器のどちらかとして、
比較的大量のパラメ−タを”時分割”モ−ドで最適に扱
うことができる。本発明の結合２機能的システムのより
一般的定義がクレ−ム１に定められているが、特別効果
的な実施態様はそれに続くクレ−ムに定められている。
【００１０】
【実施例】以下、本発明をその実施態様を参照して図１
乃至図５に基づいて説明する。図１は、デジタル・コマ
ンド・デ−タ（入力デ−タ）と専用のトランスデュ−サ
（センサ）１４によって感知されたアナログ・パラメ−
タの値とによって一般の外部装置（アクチュエ−タ）１
３を起動及び制御するためのデジタル−アナログ変換器
（ＤＡＣ）の典型的な応用例を示している。勿論、デジ
タル−アナログ変換回路（ＤＡＣ）１１を実現するネッ
トワ−クは、当業者の多くのネットワ−カ−のいずれか
にとって、容量の又は抵抗のタイプのどちらかである。
１２は比較器を表している。
乃至図５に基づいて説明する。図１は、デジタル・コマ
ンド・デ−タ（入力デ−タ）と専用のトランスデュ−サ
（センサ）１４によって感知されたアナログ・パラメ−
タの値とによって一般の外部装置（アクチュエ−タ）１
３を起動及び制御するためのデジタル−アナログ変換器
（ＤＡＣ）の典型的な応用例を示している。勿論、デジ
タル−アナログ変換回路（ＤＡＣ）１１を実現するネッ
トワ−クは、当業者の多くのネットワ−カ−のいずれか
にとって、容量の又は抵抗のタイプのどちらかである。
１２は比較器を表している。
【００１１】図２は、典型的な連続近似アナログ−デジ
タル変換器（ＡＤＣ）の機能的構成を示しでいる。変換
されるアナログ量の変化の通常範囲に関する平均デジタ
ル値を共通に備えた、連続近似レジスタ（ＳＡＲ）２３
は、内部デジタル−アナログ変換器（ＤＡＣ）２１のネ
ットワ−クの構成を定め、またデジタル−アナログ変換
器（ＤＡＣ）２１から出力されたアナログ値Ｖｄａｃと
入力量Ｖｉｎとの間の比較器２２による比較の結果によ
って絶えず更新される。連続近似を通して、ル−プは条
件に達することであり、それによって、電圧Ｖｄａｃは
入力アナログ値Ｖｉｎに等しく（変換器の判定限界に）
なる。この条件で、連続近似によって、段階的に到達
し、連続近似レジスタ（ＳＡＲ）２３の内容は、入力ア
ナログ値Ｖｉｎに対応するデジタル値（出力デ−タ）を
提供する。
タル変換器（ＡＤＣ）の機能的構成を示しでいる。変換
されるアナログ量の変化の通常範囲に関する平均デジタ
ル値を共通に備えた、連続近似レジスタ（ＳＡＲ）２３
は、内部デジタル−アナログ変換器（ＤＡＣ）２１のネ
ットワ−クの構成を定め、またデジタル−アナログ変換
器（ＤＡＣ）２１から出力されたアナログ値Ｖｄａｃと
入力量Ｖｉｎとの間の比較器２２による比較の結果によ
って絶えず更新される。連続近似を通して、ル−プは条
件に達することであり、それによって、電圧Ｖｄａｃは
入力アナログ値Ｖｉｎに等しく（変換器の判定限界に）
なる。この条件で、連続近似によって、段階的に到達
し、連続近似レジスタ（ＳＡＲ）２３の内容は、入力ア
ナログ値Ｖｉｎに対応するデジタル値（出力デ−タ）を
提供する。
【００１２】図２の左側に示された変換目盛りは、内部
デジタル−アナログ変換器（ＤＡＣ）２１のビット数に
よって与えられる近似と共に、３ビットデジタル−アナ
ログ変換器によって構成された”コア”を使用するアナ
ログ−デジタル変換器（ＡＤＣ）がどのように入力アナ
ログ値Ｖｉｎに対応する３ビットデジタル値を出力する
ことができるのかを示す。図３は、本発明による構成可
能な、結合デジタル−アナログ及びアナログ−デジタル
変換システムを示す。基本的に、本発明のシステムは、
内部ＤＡＣ３１に送られるデジタル値を選ぶためのデジ
タル・マルチプレクサＭＵＸ１・３４を使用することに
あり、よって、ＡＤＣとしての変換器の動作の段階でＳ
ＡＲ３３に含まれたデジタル・ワ−ドか、又はＡＤＣと
しての変換器の動作の段階で一般のデジタル入力デ−タ
（Ｄ／Ａ入力デ−タ）かのどちらかを２者択一的に選択
することを可能にさせる。
デジタル−アナログ変換器（ＤＡＣ）２１のビット数に
よって与えられる近似と共に、３ビットデジタル−アナ
ログ変換器によって構成された”コア”を使用するアナ
ログ−デジタル変換器（ＡＤＣ）がどのように入力アナ
ログ値Ｖｉｎに対応する３ビットデジタル値を出力する
ことができるのかを示す。図３は、本発明による構成可
能な、結合デジタル−アナログ及びアナログ−デジタル
変換システムを示す。基本的に、本発明のシステムは、
内部ＤＡＣ３１に送られるデジタル値を選ぶためのデジ
タル・マルチプレクサＭＵＸ１・３４を使用することに
あり、よって、ＡＤＣとしての変換器の動作の段階でＳ
ＡＲ３３に含まれたデジタル・ワ−ドか、又はＡＤＣと
しての変換器の動作の段階で一般のデジタル入力デ−タ
（Ｄ／Ａ入力デ−タ）かのどちらかを２者択一的に選択
することを可能にさせる。
【００１３】勿論、変換器の現在の構成に依存して、比
較器ＣＯＭＰ３２の入力にデジタル・デ−タに変換され
るアナログ量（Ａ／Ｄ入力デ−タ）を示す電圧、又は最
終的なアナログ制御信号のどちらかが供給される。その
アナログ制御信号の例として、図１の応用例によれば、
センサによって発生された信号（Ｄ／Ａフィ−ドバッ
ク）がある。制御論理回路３５は、システムの制御器に
よって発生されたコマンドと連続近似ＡＤＣの周期の間
に定められた一定のタイミングとによってマルチプレク
サＭＵＸ１・３４を介して選択を行う。上記のように、
本発明の結合変換器のＤＡＣ又はＡＤＣとしての２つの
構成は相互に排他的であり、動作の各特別段階にとっ
て、全体としてのシステムの結合変換器は、基本的に時
分割方式で、ＤＡＣ又はＡＤＣのどちらかとして構成さ
れる。
較器ＣＯＭＰ３２の入力にデジタル・デ−タに変換され
るアナログ量（Ａ／Ｄ入力デ−タ）を示す電圧、又は最
終的なアナログ制御信号のどちらかが供給される。その
アナログ制御信号の例として、図１の応用例によれば、
センサによって発生された信号（Ｄ／Ａフィ−ドバッ
ク）がある。制御論理回路３５は、システムの制御器に
よって発生されたコマンドと連続近似ＡＤＣの周期の間
に定められた一定のタイミングとによってマルチプレク
サＭＵＸ１・３４を介して選択を行う。上記のように、
本発明の結合変換器のＤＡＣ又はＡＤＣとしての２つの
構成は相互に排他的であり、動作の各特別段階にとっ
て、全体としてのシステムの結合変換器は、基本的に時
分割方式で、ＤＡＣ又はＡＤＣのどちらかとして構成さ
れる。
【００１４】本発明の構成可能な結合変換システムは、
システムの制御器にとって調整された、時分割ベ−ス
で、複数の変数又はパラメ−タのためのＤＡＣ又はＡＤ
Ｃ変換の多重機能を行うために特に有用である。従っ
て、本発明の好ましい実施態様によれば、結合アナログ
−デジタル及びデジタル−アナログ変換システムのア−
キテクチャ−を図４に示す。この実施態様では、デジタ
ル入力マルチプレクサＭＵＸ１・４４は、ＳＡＲ４３に
蓄えられたデジタル値（Ａ／Ｄ出力デ−タ）に加えて複
数の入力（Ｄ／Ａ入力デ−タ）を取り扱う。
システムの制御器にとって調整された、時分割ベ−ス
で、複数の変数又はパラメ−タのためのＤＡＣ又はＡＤ
Ｃ変換の多重機能を行うために特に有用である。従っ
て、本発明の好ましい実施態様によれば、結合アナログ
−デジタル及びデジタル−アナログ変換システムのア−
キテクチャ−を図４に示す。この実施態様では、デジタ
ル入力マルチプレクサＭＵＸ１・４４は、ＳＡＲ４３に
蓄えられたデジタル値（Ａ／Ｄ出力デ−タ）に加えて複
数の入力（Ｄ／Ａ入力デ−タ）を取り扱う。
【００１５】さらに、また制御論理回路４５によって選
ばれたアナログ・マルチプレクサＭＵＸａ４６は、図１
に示された応用方式に従って、ＤＡＣとしての構成の段
階の間に、アナログ制御信号（Ｄ／Ａフィ−ドバック）
に加えて、変換される複数のアナログ信号（Ａ／Ｄ入力
デ−タ）の中から選択を行う。本発明の結合システム
は、マルチプレクサＭＵＸ１・４４を通った各デジタル
入力に対して、複数の変換チャンネルに関して、順番に
行われる、連続Ｄ／Ａ変換（内部ＤＡＣ４１と比較器Ｃ
ＯＭＰ４２）の結果（Ｄ／Ａ出力デ−タ）を、デマルチ
プレクサＤＥＭＵＸ４７の動作を通して、数多くの専用
レジスタＦＦ１、ＦＦ２、．．、ＦＦｎに貯蔵させる。
ばれたアナログ・マルチプレクサＭＵＸａ４６は、図１
に示された応用方式に従って、ＤＡＣとしての構成の段
階の間に、アナログ制御信号（Ｄ／Ａフィ−ドバック）
に加えて、変換される複数のアナログ信号（Ａ／Ｄ入力
デ−タ）の中から選択を行う。本発明の結合システム
は、マルチプレクサＭＵＸ１・４４を通った各デジタル
入力に対して、複数の変換チャンネルに関して、順番に
行われる、連続Ｄ／Ａ変換（内部ＤＡＣ４１と比較器Ｃ
ＯＭＰ４２）の結果（Ｄ／Ａ出力デ−タ）を、デマルチ
プレクサＤＥＭＵＸ４７の動作を通して、数多くの専用
レジスタＦＦ１、ＦＦ２、．．、ＦＦｎに貯蔵させる。
【００１６】勿論、これは、図４に示されているよう
に、デマルチプレクサＤＥＭＵＸ４７を使用して、その
クロック入力又はそれに代わるものによって対応専用レ
ジスタに実行許可を与えることによって実行される。こ
の実施態様においても、制御論理回路４５は、適宜、デ
ジタル・マルチプレクサＭＵＸ１・４４と、アナログ・
マルチプレクサＭＵＸａ４６と、デマルチプレクサＤＥ
ＭＵＸ４７（又は選択的に関連レジスタに実行許可を与
える）とを介して選択を行う。
に、デマルチプレクサＤＥＭＵＸ４７を使用して、その
クロック入力又はそれに代わるものによって対応専用レ
ジスタに実行許可を与えることによって実行される。こ
の実施態様においても、制御論理回路４５は、適宜、デ
ジタル・マルチプレクサＭＵＸ１・４４と、アナログ・
マルチプレクサＭＵＸａ４６と、デマルチプレクサＤＥ
ＭＵＸ４７（又は選択的に関連レジスタに実行許可を与
える）とを介して選択を行う。
【００１７】本発明の結合アナログ−デジタル及びデジ
タル−アナログ変換器システムをインクジェット・プリ
ンタに応用した例（Ａ／Ｄ変換器とパルス余熱回路）を
図５に示す。この結合変換システムは、ＤＡＣ５１と；
比較器５２と；連続近似レジスタＳＡＲ５３と；デジタ
ル・マルチプレクサＭＵＸ１・５４と；コンビネ−ショ
ン論理回路５５と；アナログ・マルチプレクサＭＵＸａ
５６と；フリップフロップＦＦ５７と；第１デジタル・
フィルタ５８と；第２デジタル・フィルタ５９と；制御
レジスタと、ＨＴＳＥＴレジスタとＭＴＳＥＴレジスタ
とを有するメモリ６０とを備える。ここでは、例えば、
次のアナログ・パラメ−タが扱われる。 １）プリンタの２つのヘッドＨＴＳＲとＭＴＳＲの温度
を示す電圧； ２）関連エレメントＨ１０ＸとＭ１０Ｘの抵抗を示す電
圧； ３）周囲温度ＴＡＭＢを示す電圧。 これらはアナログ・マルチプレクサＭＵＸａ５６の対応
する入力Ａ、Ｂ、Ｃ、Ｄ、Ｅに各々供給される。
タル−アナログ変換器システムをインクジェット・プリ
ンタに応用した例（Ａ／Ｄ変換器とパルス余熱回路）を
図５に示す。この結合変換システムは、ＤＡＣ５１と；
比較器５２と；連続近似レジスタＳＡＲ５３と；デジタ
ル・マルチプレクサＭＵＸ１・５４と；コンビネ−ショ
ン論理回路５５と；アナログ・マルチプレクサＭＵＸａ
５６と；フリップフロップＦＦ５７と；第１デジタル・
フィルタ５８と；第２デジタル・フィルタ５９と；制御
レジスタと、ＨＴＳＥＴレジスタとＭＴＳＥＴレジスタ
とを有するメモリ６０とを備える。ここでは、例えば、
次のアナログ・パラメ−タが扱われる。 １）プリンタの２つのヘッドＨＴＳＲとＭＴＳＲの温度
を示す電圧； ２）関連エレメントＨ１０ＸとＭ１０Ｘの抵抗を示す電
圧； ３）周囲温度ＴＡＭＢを示す電圧。 これらはアナログ・マルチプレクサＭＵＸａ５６の対応
する入力Ａ、Ｂ、Ｃ、Ｄ、Ｅに各々供給される。
【００１８】扱われる入力デジタル・パラメ−タはＨＴ
ＳＥＴとＭＴＳＥＴである。これらはメモリ６０の専用
レジスタＨＴＳＥＴレジスタとＭＴＳＥＴレジスタに各
々蓄えられる。それらの値は各々プリンタ・ヘッドで維
持される温度を示している。変換の型の選択は信号ＡＤ
０、１、２によって生じる。もしＡＤ（０：２）＝００
０のとき、フリップフロップＦＦ５７によってチャンネ
ルＨＴＳＲとＭＴＳＲは２者択一的に選ばれる。同時
に、ＤＡＣ５１は対応するデジタル・デ−タＨＴＳＥＴ
又はＭＴＳＥＴを入力として受ける。今、ＡＤ（０：
２）＝０００なら、ＨＴＳＲ／ＭＴＳＲ信号によってシ
ステムは閉鎖ル−プＤ／Ａ変換器として動作する。比較
器５２でのＨＴＳＲ／ＭＴＳＲ信号とＨＴＳＥＴ／ＭＴ
ＳＥＴ間の比較結果が関連第１又は第２デジタル・フィ
ルタ５８又は５９に貯蓄される。これらのデジタル・フ
ィルタ５８及び５９はそのパルス拒絶機能に加えてメモ
リとしても働く。そのデジタル・フィルタの出力は対応
するヘッドに送られ、そのヒ−タ−のスイッチを入れた
り又は切ったりする。この実施対応では、デマルチプレ
クサＤＥＭＵＸが使用されていないことに注意する必要
がある。それは、この機能は有利なことに自動的にシス
テムによって行われるからである。すなわち、システム
がフリップフロップＦＦ５７によってフィルタの貯蓄機
能を管理しているからである。
ＳＥＴとＭＴＳＥＴである。これらはメモリ６０の専用
レジスタＨＴＳＥＴレジスタとＭＴＳＥＴレジスタに各
々蓄えられる。それらの値は各々プリンタ・ヘッドで維
持される温度を示している。変換の型の選択は信号ＡＤ
０、１、２によって生じる。もしＡＤ（０：２）＝００
０のとき、フリップフロップＦＦ５７によってチャンネ
ルＨＴＳＲとＭＴＳＲは２者択一的に選ばれる。同時
に、ＤＡＣ５１は対応するデジタル・デ−タＨＴＳＥＴ
又はＭＴＳＥＴを入力として受ける。今、ＡＤ（０：
２）＝０００なら、ＨＴＳＲ／ＭＴＳＲ信号によってシ
ステムは閉鎖ル−プＤ／Ａ変換器として動作する。比較
器５２でのＨＴＳＲ／ＭＴＳＲ信号とＨＴＳＥＴ／ＭＴ
ＳＥＴ間の比較結果が関連第１又は第２デジタル・フィ
ルタ５８又は５９に貯蓄される。これらのデジタル・フ
ィルタ５８及び５９はそのパルス拒絶機能に加えてメモ
リとしても働く。そのデジタル・フィルタの出力は対応
するヘッドに送られ、そのヒ−タ−のスイッチを入れた
り又は切ったりする。この実施対応では、デマルチプレ
クサＤＥＭＵＸが使用されていないことに注意する必要
がある。それは、この機能は有利なことに自動的にシス
テムによって行われるからである。すなわち、システム
がフリップフロップＦＦ５７によってフィルタの貯蓄機
能を管理しているからである。
【００１９】もしＡＤ（０：２）＞０００のとき、アナ
ログ・チャンネルは入力Ａ、Ｂ、Ｃ、Ｄ、Ｅ（００１、
０１０、．．．）の中から選ばれ、そしてＡ／Ｄ変換が
開始されるが、フリップフロップＦＦ５７を通してデジ
タル・フィルタによって示された貯蓄システムを無能化
することによって以前の機能（Ｄ／Ａ）を無能化する。
ログ・チャンネルは入力Ａ、Ｂ、Ｃ、Ｄ、Ｅ（００１、
０１０、．．．）の中から選ばれ、そしてＡ／Ｄ変換が
開始されるが、フリップフロップＦＦ５７を通してデジ
タル・フィルタによって示された貯蓄システムを無能化
することによって以前の機能（Ｄ／Ａ）を無能化する。
【００２０】
【発明の効果】以上に述べたように、本発明によると、
結合アナログ−デジタル及びデジタル−アナログ変換シ
ステムでは、デジタル−アナログ変換器及びアナログ−
デジタル変換器として２者択一的に使用でき、それが異
なる時間に生じる限り、共通回路コアを利用することが
できる。よって集積領域の著しいネット節約とそれに比
例して全集積システムの費用低減を達成できる。また、
別個のアナログ−デジタル変換器とデジタル−アナログ
変換器とを使用する場合と比較すると、変換の２つのモ
−ドの間のより優れた追跡がえられる。さらに、本発明
のデジタル−アナログ及びアナログ−デジタル変換の結
合システムでは、時分割モ−ドで機能するので、デジタ
ル−アナログ変換器又はアナログ−デジタル変換器のど
ちらかとして、比較的大量のパラメ−タを時分割モ−ド
で最適に扱うことができる。
結合アナログ−デジタル及びデジタル−アナログ変換シ
ステムでは、デジタル−アナログ変換器及びアナログ−
デジタル変換器として２者択一的に使用でき、それが異
なる時間に生じる限り、共通回路コアを利用することが
できる。よって集積領域の著しいネット節約とそれに比
例して全集積システムの費用低減を達成できる。また、
別個のアナログ−デジタル変換器とデジタル−アナログ
変換器とを使用する場合と比較すると、変換の２つのモ
−ドの間のより優れた追跡がえられる。さらに、本発明
のデジタル−アナログ及びアナログ−デジタル変換の結
合システムでは、時分割モ−ドで機能するので、デジタ
ル−アナログ変換器又はアナログ−デジタル変換器のど
ちらかとして、比較的大量のパラメ−タを時分割モ−ド
で最適に扱うことができる。
【図１】本発明のデジタル−アナログ変換器（ＤＡＣ）
の典型的な応用例を示すブロック図。
の典型的な応用例を示すブロック図。
【図２】本発明の連続近似デジタル−アナログ変換器の
機能的構成を示す概略ブロック図。
機能的構成を示す概略ブロック図。
【図３】本発明による構成可能な２機能結合アナログ−
デジタル及びデジタル−アナログ変換システムの基本的
ア−キテクチャ−を示す概略ブロック図。
デジタル及びデジタル−アナログ変換システムの基本的
ア−キテクチャ−を示す概略ブロック図。
【図４】時分割モ−ドで複数のアナログ量に変換可能な
デジタル変数と複数のデジタル量に変換可能なアナログ
変数を扱うことができる本発明の結合アナログ−デジタ
ル及びデジタル−アナログ変換システムの基本的ア−キ
テクチャ−を示す概略ブロック図。
デジタル変数と複数のデジタル量に変換可能なアナログ
変数を扱うことができる本発明の結合アナログ−デジタ
ル及びデジタル−アナログ変換システムの基本的ア−キ
テクチャ−を示す概略ブロック図。
【図５】特定の用途のための本発明の結合アナログ−デ
ジタル及びデジタル−アナログ変換システムのブロック
図。
ジタル及びデジタル−アナログ変換システムのブロック
図。
１１ デジタル−アナログ変換回路ＤＡＣ １２ 比較器ＣＯＭＰ １３ アクチュエ−タ １４ センサ ２１ 内部デジタル−アナログ変換器ＤＡＣ ２２ 比較器ＣＯＭＰ ２３ 連続近似レジスタＳＡＲ ３１ 内部ＤＡＣ ３２ 比較器ＣＯＭＰ ３３ ＳＡＲ ３４ デジタル・マルチプレクサＭＵＸ１ ３５ 制御論理回路 ４１ 内部ＤＡＣ ４２ 比較器ＣＯＭＰ ４３ ＳＡＲ ４４ デジタル入力マルチプレクサＭＵＸ１ ４５ 制御論理回路 ４６ アナログ・マルチプレクサＭＵＸａ ４７ デマルチプレクサＤＥＭＵＸ ＦＦ１，ＦＦ２，ＦＦｎ レジスタ ５１ ＤＡＣ ５２ 比較器 ５３ 連続近似レジスタＳＡＲ ５４ デジタル・マルチプレクサＭＵＸ１ ５５ コンビネ−ション論理回路 ５６ アナログ・マルチプレクサＭＵＸａ ５７ フリップフロップＦＦ ５８、５９ デジタル・フィルタ ６０ メモリ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マルセロ・レオネ イタリア国 ロー 20017 ビィア・テレ ッツァーノ 67 (72)発明者 アンナマリア・ロッシ イタリア国 ジェノバ 16154 ビィア・ ヴァド 26／８
Claims (3)
- 【請求項１】 ｎビット・デジタル・デ−タを入力し、
それに対応する大きさのアナログ信号を出力する共通デ
ジタル−アナログ変換回路と、一つの入力端子に供給さ
れた前記アナログ信号と他の入力端子に供給された可変
アナログ信号とを比較するための比較器と、及び前記比
較器の比較結果によってデ−タを更新し、前記可変アナ
ログ信号の変換完了後のデジタル結果を示すｍビット・
デジタル値を出力する連続近似レジスタとを含むアナロ
グ−デジタル及びデジタル−アナログ変換の結合システ
ムにおいて、前記連続近似レジスタから出力された前記
ｍビット・デジタル値と変換される入力デジタル・デ−
タとを対応する入力端子を通して入力し、出力端子が前
記共通デジタル−アナログ変換回路に結合されたデジタ
ル・マルチプレクサと、及び前記連続近似レジスタのサ
ンプリング及び更新クロック信号と同調し、前記デジタ
ル・マルチプレクサが前記入力デ−タ又は前記デジタル
値を選択するように命令する論理回路とから成ることを
特徴とするアナログ−デジタル及びデジタル−アナログ
変換の結合システム。 - 【請求項２】 前記請求項１記載の結合システムが、さ
らに、前記論理回路の命令によって複数のアナログ信号
を選択可能に入力するアナログ・マルチプレクサから成
ることを特徴とする結合システム。 - 【請求項３】 前記請求項２記載の結合システムが、さ
らに、複数の変換チャンネルに関して前記システムの時
分割モ−ドで動作する間に、前記比較器によって連続し
て生成されたデジタル・デ−タを相当するレジスタに蓄
えるデマルチプレクサから成ることを特徴とする結合シ
ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP96830145A EP0797305A1 (en) | 1996-03-22 | 1996-03-22 | Combined ADC-DAC |
| IT96830145.7 | 1996-03-22 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09258902A true JPH09258902A (ja) | 1997-10-03 |
Family
ID=8225845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8771797A Pending JPH09258902A (ja) | 1996-03-22 | 1997-03-20 | 結合アナログ−デジタル及びデジタル−アナログ変換システム |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0797305A1 (ja) |
| JP (1) | JPH09258902A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017103662A (ja) * | 2015-12-03 | 2017-06-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5995033A (en) * | 1998-02-02 | 1999-11-30 | Motorola Inc. | Signal conditioning circuit including a combined ADC/DAC, sensor system, and method therefor |
| WO2000028463A1 (en) * | 1998-11-09 | 2000-05-18 | Koninklijke Philips Electronics N.V. | Successive approximation analog-to-digital converter with threshold detection mode, and system containing the same |
| US6448919B1 (en) | 1999-05-06 | 2002-09-10 | Daniel Claxton | ADC sharing for keypad and tough panel of a phone |
| WO2002003559A1 (en) * | 2000-06-30 | 2002-01-10 | Koninklijke Philips Electronics N.V. | Analog interface in systems using time-division-duplex |
| GB2370434A (en) * | 2000-12-20 | 2002-06-26 | Ubinetics Ltd | Digital and analogue signal conversion |
| JP2003258639A (ja) * | 2002-02-27 | 2003-09-12 | Nec Microsystems Ltd | アナログ−ディジタル変換器 |
| US7218896B1 (en) * | 2003-12-21 | 2007-05-15 | Redpine Signals, Inc. | Multiplexed wireless receiver and transmitter |
| GB0425800D0 (en) | 2004-11-24 | 2004-12-22 | Koninkl Philips Electronics Nv | Montoring physical operating parameters of an integrated circuit |
| DE102006023307A1 (de) * | 2006-05-18 | 2007-11-22 | Conti Temic Microelectronic Gmbh | Sensorvorrichtung, insbesondere für eine Applikation in einem Fahrzeug |
| EP1936810A1 (en) * | 2006-12-22 | 2008-06-25 | Austriamicrosystems AG | Method for analog-to-digital conversion and analog-to-digital converter |
| KR101116355B1 (ko) | 2010-11-15 | 2012-03-09 | 한양대학교 산학협력단 | 축차 근사형 레지스터 회로 및 이를 포함하는 축차 근사형 아날로그 디지털 변환기 |
| US8576099B2 (en) | 2012-02-03 | 2013-11-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Digital-to-analog converter (DAC) with common mode tracking and analog-to-digital converter (ADC) functionality to measure DAC common mode voltage |
| EP2930848B1 (en) * | 2014-04-09 | 2020-06-03 | ams AG | Driver arrangement and method for providing an analog output signal |
| US10355709B1 (en) * | 2018-08-24 | 2019-07-16 | Analog Devices, Inc. | Multiplexed sigma-delta analog-to-digital converter |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3540037A (en) * | 1967-07-20 | 1970-11-10 | Ibm | Time shared bipolar analog-to-digital and digital - to - analog conversion apparatus |
| US4160243A (en) * | 1976-09-28 | 1979-07-03 | Fujitsu Limited | Asynchronous reversible analog to digital converter |
| DE4316080A1 (de) * | 1993-05-13 | 1994-11-17 | Inkjet Systems Gmbh Co Kg | Schaltungsanordnung für einen DA- und AD-Wandler |
-
1996
- 1996-03-22 EP EP96830145A patent/EP0797305A1/en not_active Withdrawn
-
1997
- 1997-03-20 JP JP8771797A patent/JPH09258902A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017103662A (ja) * | 2015-12-03 | 2017-06-08 | セイコーエプソン株式会社 | 回路装置、発振器、電子機器及び移動体 |
| CN107017882A (zh) * | 2015-12-03 | 2017-08-04 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备和移动体 |
| CN107017882B (zh) * | 2015-12-03 | 2022-01-04 | 精工爱普生株式会社 | 电路装置、振荡器、电子设备和移动体 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0797305A1 (en) | 1997-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09258902A (ja) | 結合アナログ−デジタル及びデジタル−アナログ変換システム | |
| WO1995011551A1 (en) | Sub-ranging analog-to-digital converter | |
| JPH0454408B2 (ja) | ||
| KR100297087B1 (ko) | 아날로그/디지털 변환기의 제어 방법 및 장치 | |
| JPH06244724A (ja) | 伝達関数を物理的に実現するシステム及びそのシステムを具現する方法 | |
| EP0641084B1 (en) | Analog-digital-analog converter circuit | |
| US8004442B2 (en) | Analog to digital converter (ADC) with comparator function for analog signals | |
| JP2000134098A (ja) | Ａｄ変換器 | |
| US6492924B2 (en) | Circuits, systems, and methods for signal processors that buffer a signal dependent current | |
| JP2000504557A (ja) | 状態情報を有するスイッチモード電源 | |
| JPH10276089A (ja) | Ａ／ｄ変換装置及びａ／ｄ変換回路 | |
| JP3805132B2 (ja) | マイコン搭載機器のマイコン待機状態時の消費電流削減回路 | |
| US6392578B1 (en) | Digital-to-analog converter and a method for facilitating outputting of an analog output of predetermined value from the digital-to-analog converter in response to a digital input code | |
| JPS58103226A (ja) | 抵抗ストリング型荷重回路 | |
| JPS6161577B2 (ja) | ||
| JPH05122076A (ja) | アナログデイジタル変換器 | |
| JP2699680B2 (ja) | Ａ−ｄ変換装置 | |
| JP4322660B2 (ja) | Ｄａコンバータ | |
| JPH03212025A (ja) | 直並列アナログ・ディジタル変換装置 | |
| JP2000332608A (ja) | アナログ／デジタル変換器及び変換方法 | |
| Connolly et al. | A monolithic 12b+ sign successive approximation A/D converter | |
| JPH048672Y2 (ja) | ||
| JPH1174790A (ja) | アナログ−デジタルコンバータ及びその評価方法 | |
| JP2796102B2 (ja) | アナログ電圧発生回路 | |
| JP2019197956A (ja) | Ａｄ変換装置 |