JP2796102B2 - アナログ電圧発生回路 - Google Patents
アナログ電圧発生回路Info
- Publication number
- JP2796102B2 JP2796102B2 JP63306516A JP30651688A JP2796102B2 JP 2796102 B2 JP2796102 B2 JP 2796102B2 JP 63306516 A JP63306516 A JP 63306516A JP 30651688 A JP30651688 A JP 30651688A JP 2796102 B2 JP2796102 B2 JP 2796102B2
- Authority
- JP
- Japan
- Prior art keywords
- target value
- voltage
- integration circuit
- circuit
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、設定されたアナログ電圧を出力するアナロ
グ電圧発生回路に関する。
グ電圧発生回路に関する。
従来から、恒温槽、恒温槽等の環境試験機の環境制御
回路等をアナログ電圧にて制御するためにアナログ電圧
発生回路が用いられている。すなわち、例えば、特公昭
46−31163号公報、特開昭59−178019号公報に示される
ように、上記アナログ電圧発生回路は中央処理部からの
デジタルデータをアナログ電圧に変換して保持（ホール
ド）し、このホールド電圧を出力するとともに、該出力
電圧と上記アナログ電圧とを比較して正しい電圧が出力
されているかどうかをチェックするようになされてい
る。
回路等をアナログ電圧にて制御するためにアナログ電圧
発生回路が用いられている。すなわち、例えば、特公昭
46−31163号公報、特開昭59−178019号公報に示される
ように、上記アナログ電圧発生回路は中央処理部からの
デジタルデータをアナログ電圧に変換して保持（ホール
ド）し、このホールド電圧を出力するとともに、該出力
電圧と上記アナログ電圧とを比較して正しい電圧が出力
されているかどうかをチェックするようになされてい
る。
ところが、上記アナログ電圧発生回路はデジタルデー
タをアナログ電圧に変換する手段と、該アナログ電圧を
ホールドする手段とがそれぞれ別個に構成されているの
で回路構成が複雑になる。
タをアナログ電圧に変換する手段と、該アナログ電圧を
ホールドする手段とがそれぞれ別個に構成されているの
で回路構成が複雑になる。
また、温度変化等により上記アナログ電圧が変動した
場合、この変動を修正する具体的手段がない。
場合、この変動を修正する具体的手段がない。
さらに、電源入力時、あるいは外部からの操作等によ
りデジタルデータが比較的大きく変更された場合、それ
に伴って上記アナログ電圧も大きく変化するので、アナ
ログ電圧発生回路からの出力電圧がオーバーシュートを
起こす虞れがあるといった問題がある。
りデジタルデータが比較的大きく変更された場合、それ
に伴って上記アナログ電圧も大きく変化するので、アナ
ログ電圧発生回路からの出力電圧がオーバーシュートを
起こす虞れがあるといった問題がある。
本発明は、上記問題に鑑みてなされたもので、設定さ
れた電圧にて確実に安定するとともに、構成の簡単なア
ナログ電圧発生回路を提供することを目的とする。
れた電圧にて確実に安定するとともに、構成の簡単なア
ナログ電圧発生回路を提供することを目的とする。
本発明は、負あるいは正の基準電位を出力する基準電
圧発生部と、該基準電圧発生部からの入力が遮断された
ときに出力電圧を保持する積分回路と、該積分回路の出
力電圧をデジタルデータに変換するＡ−Ｄ変換部と、目
標値を記憶する目標値記憶手段と、上記目標値記憶手段
に記憶された目標値と上記Ａ−Ｄ変換部のデジタルデー
タとの差に１以下の修正係数を乗算して求められた修正
値に基づいて演算された時間だけ上記基準電圧の一方を
上記積分回路に入力させる修正手段とを備え、上記積分
回路に保持される電圧が上記目標値に一致するようにし
たものである。
圧発生部と、該基準電圧発生部からの入力が遮断された
ときに出力電圧を保持する積分回路と、該積分回路の出
力電圧をデジタルデータに変換するＡ−Ｄ変換部と、目
標値を記憶する目標値記憶手段と、上記目標値記憶手段
に記憶された目標値と上記Ａ−Ｄ変換部のデジタルデー
タとの差に１以下の修正係数を乗算して求められた修正
値に基づいて演算された時間だけ上記基準電圧の一方を
上記積分回路に入力させる修正手段とを備え、上記積分
回路に保持される電圧が上記目標値に一致するようにし
たものである。
（作用） 本発明によれば、目標値記憶手段に記憶された目標値
と積分回路の出力電圧とが一致するように、上記目標値
とＡ−Ｄ変換部からのデジタルデータとの差に１以下の
修正係数を乗算して求められた修正値に基づいて演算さ
れた時間だけ入力基準電圧部の負あるいは正の基準電圧
の一方が積分回路に入力される。また、上記時間が経過
したときに積分回路の出力電圧が保持される。
と積分回路の出力電圧とが一致するように、上記目標値
とＡ−Ｄ変換部からのデジタルデータとの差に１以下の
修正係数を乗算して求められた修正値に基づいて演算さ
れた時間だけ入力基準電圧部の負あるいは正の基準電圧
の一方が積分回路に入力される。また、上記時間が経過
したときに積分回路の出力電圧が保持される。
さらに、上記時間は、上記目標値とＡ−Ｄ変換部から
のデジタルデータとの差に１以下の修正係数を乗算して
求められた修正値に基づいて演算されたものであるか
ら、目標値とデジタルデータとの差が比較的大きいとき
でも積分回路の出力電圧が大きく変化することによる行
き過ぎ量（オーバーシュート）の発生が防止される。
のデジタルデータとの差に１以下の修正係数を乗算して
求められた修正値に基づいて演算されたものであるか
ら、目標値とデジタルデータとの差が比較的大きいとき
でも積分回路の出力電圧が大きく変化することによる行
き過ぎ量（オーバーシュート）の発生が防止される。
第１図は本発明に係るアナログ電圧発生回路の回路図
を示すものである。
を示すものである。
アナログ電圧発生回路はＡ−Ｄ変換部１、積分回路
２、基準電圧発生部３、リセット部４および中央処理部
５からなる。Ａ−Ｄ変換部１は積分回路２から出力され
たアナログ電圧をデジタルデータに変換して中央処理部
５に出力するものである。
２、基準電圧発生部３、リセット部４および中央処理部
５からなる。Ａ−Ｄ変換部１は積分回路２から出力され
たアナログ電圧をデジタルデータに変換して中央処理部
５に出力するものである。
積分回路２はオペアンプ20、該オペアンプ20の入出力
端子間に接続されたコンデンサC1、およびオペアンプ20
の入力端子に直列接続された抵抗R1からなる。そして、
基準電圧発生部３から電圧が積分回路２に所定期間入力
されたとき、コンデンサC1と抵抗R1と基準電圧発生部３
の抵抗R2,R3により決定される時定数でオペアンプ20の
出力電圧が変化し、基準電圧発生部３からの電圧がオフ
されたとき、オペアンプ20からの出力電圧がホールドさ
れる。
端子間に接続されたコンデンサC1、およびオペアンプ20
の入力端子に直列接続された抵抗R1からなる。そして、
基準電圧発生部３から電圧が積分回路２に所定期間入力
されたとき、コンデンサC1と抵抗R1と基準電圧発生部３
の抵抗R2,R3により決定される時定数でオペアンプ20の
出力電圧が変化し、基準電圧発生部３からの電圧がオフ
されたとき、オペアンプ20からの出力電圧がホールドさ
れる。
基準電圧発生部３は切換スイッチ30、負電圧電源31、
正電圧電源32および抵抗R2,R3からなり、切換スイッチ3
0は負電圧電源31からの負の基準電圧（以下、単に負電
圧という）を抵抗R2を介して積分回路２に出力するか、
あるいは正電圧電源32からの正の基準電圧（以下、単に
正電圧という）を抵抗R3を介して積分回路２に出力する
かを切り換えるものである。また、負電圧電源31の負電
圧は後記目標値記憶手段51に記憶された目標値よりも低
くなるように設定され、正電圧電源32の正電圧は後記目
標値よりも高くなるように設定されている。
正電圧電源32および抵抗R2,R3からなり、切換スイッチ3
0は負電圧電源31からの負の基準電圧（以下、単に負電
圧という）を抵抗R2を介して積分回路２に出力するか、
あるいは正電圧電源32からの正の基準電圧（以下、単に
正電圧という）を抵抗R3を介して積分回路２に出力する
かを切り換えるものである。また、負電圧電源31の負電
圧は後記目標値記憶手段51に記憶された目標値よりも低
くなるように設定され、正電圧電源32の正電圧は後記目
標値よりも高くなるように設定されている。
リセット部４はリセットスイッチ40および抵抗R4から
なり、リセットスイッチ40は中央処理部５からの制御信
号によりオン、オフされるもので、リセットスイッチ40
がオンしたときに積分回路２のコンデンサC1が抵抗R4を
介して放電されるようになされている。
なり、リセットスイッチ40は中央処理部５からの制御信
号によりオン、オフされるもので、リセットスイッチ40
がオンしたときに積分回路２のコンデンサC1が抵抗R4を
介して放電されるようになされている。
中央処理部５は修正手段50および目標値記憶手段51を
有するとともに、アナログ電圧発生回路を制御するもの
である。修正手段50はＡ−Ｄ変換部１からのデジタルデ
ータ、および目標値記憶手段51に記憶された目標値に基
づいて切換スイッチ30の接続期間を演算するとともに、
基準電圧発生部３の切換スイッチ30を負電圧電源31側あ
るいは正電圧電源32側に接続（オン）させるものであ
る。目標値記憶手段51は積分回路２からの出力電圧とし
て設定された目標値をデジタルデータとして記憶するも
のである。
有するとともに、アナログ電圧発生回路を制御するもの
である。修正手段50はＡ−Ｄ変換部１からのデジタルデ
ータ、および目標値記憶手段51に記憶された目標値に基
づいて切換スイッチ30の接続期間を演算するとともに、
基準電圧発生部３の切換スイッチ30を負電圧電源31側あ
るいは正電圧電源32側に接続（オン）させるものであ
る。目標値記憶手段51は積分回路２からの出力電圧とし
て設定された目標値をデジタルデータとして記憶するも
のである。
次に、上記構成の動作について第２図のフローチャー
トを用いて説明する。
トを用いて説明する。
まず、動作が開始されると、ステップS1で中央処理部
５からの制御信号によりリセットスイッチ40がオンさ
れ、積分回路２のコンデンサC1の電荷が放電されてリセ
ットされる。その後、リセットスイッチ40はオフにされ
る。
５からの制御信号によりリセットスイッチ40がオンさ
れ、積分回路２のコンデンサC1の電荷が放電されてリセ
ットされる。その後、リセットスイッチ40はオフにされ
る。
ステップS2では目標値記憶手段51に記憶された目標値
が修正手段50へ読み出され、ステップS3で積分回路２か
らの出力電圧をＡ−Ｄ変換部１により変換したデジタル
データが修正手段50に入力される。ステップS4では修正
手段50により上記デジタルデータと上記目的値との差分
が演算され、ステップS5で所定の修正係数と上記差分と
が乗算されて修正値が求められる。また、上記修正係数
は１以下の定数であって上記差分が比較的大きい場合に
積分回路２の出力電圧が大きく変化してオーバーシュー
トすることを防ぐもので、例えば、上記差分の大小に対
応して適宜設定されるようにしてもよい。
が修正手段50へ読み出され、ステップS3で積分回路２か
らの出力電圧をＡ−Ｄ変換部１により変換したデジタル
データが修正手段50に入力される。ステップS4では修正
手段50により上記デジタルデータと上記目的値との差分
が演算され、ステップS5で所定の修正係数と上記差分と
が乗算されて修正値が求められる。また、上記修正係数
は１以下の定数であって上記差分が比較的大きい場合に
積分回路２の出力電圧が大きく変化してオーバーシュー
トすることを防ぐもので、例えば、上記差分の大小に対
応して適宜設定されるようにしてもよい。
ステップS6では上記修正値に基づいて切換スイッチ30
を負電圧電源31側あるいは正電圧電源32側に接続させる
期間ｔが演算される。すなわち、例えば、目標値が正電
圧V1としたとき、切換スイッチ30を正電圧電源32側に接
続させてからコンデンサC1の抵抗R1,R3との時定数によ
り積分回路２の出力電圧が上記正電圧V1に達するまでの
期間ｔが演算される。
を負電圧電源31側あるいは正電圧電源32側に接続させる
期間ｔが演算される。すなわち、例えば、目標値が正電
圧V1としたとき、切換スイッチ30を正電圧電源32側に接
続させてからコンデンサC1の抵抗R1,R3との時定数によ
り積分回路２の出力電圧が上記正電圧V1に達するまでの
期間ｔが演算される。
ステップS7では上記期間ｔに対応させて切換スイッチ
30を負電圧電源31側あるいは正電圧電源32側に接続させ
る。すなわち、上記のように目標値が正電圧V1とする
と、切換スイッチ30は正電圧電源32側に接続され、上記
期間ｔに達するまで接続状態が継続される。
30を負電圧電源31側あるいは正電圧電源32側に接続させ
る。すなわち、上記のように目標値が正電圧V1とする
と、切換スイッチ30は正電圧電源32側に接続され、上記
期間ｔに達するまで接続状態が継続される。
上記期間ｔに達すると、切換スイッチ30は負電圧電源
31側および正電圧電源32側のいずれからも遮断され、オ
ペアンプ20の出力電圧は正電圧V1にホールドされる。
31側および正電圧電源32側のいずれからも遮断され、オ
ペアンプ20の出力電圧は正電圧V1にホールドされる。
そののち、再びステップS2に戻り、目標値記憶手段51
から目標値が再び読み出される。このとき、アナログ電
圧発生回路外部からの操作等により、例えば、目標値が
負電圧−V2に変更されていると、ステップS3,S4でＡ−
Ｄ変換部１からのデジタルデータと上記目標値の差分
“V1＋V2"が求められ、ステップS5,S6で該差分に修正係
数が乗算されて修正値が求められ、該修正値とコンデン
サC1および抵抗R1,R2による時定数とに基づいて負電圧
−V2に達するまでの期間ｔが演算される。
から目標値が再び読み出される。このとき、アナログ電
圧発生回路外部からの操作等により、例えば、目標値が
負電圧−V2に変更されていると、ステップS3,S4でＡ−
Ｄ変換部１からのデジタルデータと上記目標値の差分
“V1＋V2"が求められ、ステップS5,S6で該差分に修正係
数が乗算されて修正値が求められ、該修正値とコンデン
サC1および抵抗R1,R2による時定数とに基づいて負電圧
−V2に達するまでの期間ｔが演算される。
そして、ステップS7で切換スイッチ30が負電圧電源31
側に接続され。上記期間ｔだけ接続状態が保持されてオ
ペアンプ20の出力電圧は負電圧−V2になる。また、切換
スイッチ30が遮断したのは負電圧−V2がホールドされ
る。
側に接続され。上記期間ｔだけ接続状態が保持されてオ
ペアンプ20の出力電圧は負電圧−V2になる。また、切換
スイッチ30が遮断したのは負電圧−V2がホールドされ
る。
一方、上記ステップS2に戻って目標値が読み出された
ときに目標値が変更されていない場合、すなわち、ステ
ップS4でＡ−Ｄ変換部１からのデジタルデータと上記目
標値との差分が“0"の場合、ステップS5乃至ステップS7
の処理は行われない。
ときに目標値が変更されていない場合、すなわち、ステ
ップS4でＡ−Ｄ変換部１からのデジタルデータと上記目
標値との差分が“0"の場合、ステップS5乃至ステップS7
の処理は行われない。
また、温度変化等によりオペアンプ20の出力電圧が変
動し、ステップS4でデジタルデータと目標値に差分が生
じた場合、ステップS5で上記差分に応じた修正値が演算
され、ステップS6で、例えば、上記差分の値が正のとき
は切換スイッチ30を負電圧電源31側に接続する期間が演
算され、逆に上記差分の値が負のときは正電圧電源32側
に接続する期間が演算される。そして、ステップS7で切
換スイッチ30が操作され、オペアンプ20の出力電圧が目
標値になるように修正される。
動し、ステップS4でデジタルデータと目標値に差分が生
じた場合、ステップS5で上記差分に応じた修正値が演算
され、ステップS6で、例えば、上記差分の値が正のとき
は切換スイッチ30を負電圧電源31側に接続する期間が演
算され、逆に上記差分の値が負のときは正電圧電源32側
に接続する期間が演算される。そして、ステップS7で切
換スイッチ30が操作され、オペアンプ20の出力電圧が目
標値になるように修正される。
次に、アナログ電圧発生回路からの出力を複数個にす
るとともに、各出力電圧を別個に設定できる実施例につ
いて第３図を用いて説明する。なお、図中、第１図と同
一符号は同一物を示す。
るとともに、各出力電圧を別個に設定できる実施例につ
いて第３図を用いて説明する。なお、図中、第１図と同
一符号は同一物を示す。
すなわち、本アナログ電圧発生回路は複数の出力端子
O1,O2,…,O3にオペアンプ201,202,…,203の各出力が接
続された積分回路21,22,…,23と、積分回路21,22,…,23
のコンデンサC11,C12,…,C13にそれぞれ抵抗R41,R42,
…,R43を介してリセットスイッチ401,402,…,403が並列
接続されたリセット部41,42,…,43と、積分回路21,22,
…,23の各入力に接続された切換スイッチ301,302,…,30
3を介して負電圧電源31あるいは正電圧電源32の電圧を
積分回路21,22,…,23に入力する基準電圧発生部33と、
マルチプレクサ６とからなる。また、切換スイッチ301,
302,…,303は、中央処理部５の修正手段52からの信号に
より順次、操作されるようになされている。マルチプレ
クサ６は中央処理部５からの信号に基づいて積分回路2
1,22,…,23の各出力のいずれかをＡ−Ｄ変換部１に入力
するものである。
O1,O2,…,O3にオペアンプ201,202,…,203の各出力が接
続された積分回路21,22,…,23と、積分回路21,22,…,23
のコンデンサC11,C12,…,C13にそれぞれ抵抗R41,R42,
…,R43を介してリセットスイッチ401,402,…,403が並列
接続されたリセット部41,42,…,43と、積分回路21,22,
…,23の各入力に接続された切換スイッチ301,302,…,30
3を介して負電圧電源31あるいは正電圧電源32の電圧を
積分回路21,22,…,23に入力する基準電圧発生部33と、
マルチプレクサ６とからなる。また、切換スイッチ301,
302,…,303は、中央処理部５の修正手段52からの信号に
より順次、操作されるようになされている。マルチプレ
クサ６は中央処理部５からの信号に基づいて積分回路2
1,22,…,23の各出力のいずれかをＡ−Ｄ変換部１に入力
するものである。
上記構成の動作について説明する。上記構成では各積
分回路21,22,…,23毎に第２図のフローチャートと同様
の動作が行われる。すなわち、まず、リセット部41,42,
…,43のリセットスイッチ401,402,…,403により積分回
路21,22,…,23がリセットされたのち、マルチプレクサ
６により積分回路21の出力がＡ−Ｄ変換部１に入力され
る。
分回路21,22,…,23毎に第２図のフローチャートと同様
の動作が行われる。すなわち、まず、リセット部41,42,
…,43のリセットスイッチ401,402,…,403により積分回
路21,22,…,23がリセットされたのち、マルチプレクサ
６により積分回路21の出力がＡ−Ｄ変換部１に入力され
る。
次に、第２図のフローチャートのステップS2乃至ステ
ップS7と同様に、積分回路21の出力が目標値記憶手段51
に記憶された目標値になるように、Ａ−Ｄ変換部１のデ
ジタルデータと目標値の差分が演算され、該差分に修正
係数が乗算されて修正値が演算される。該修正値とコン
デンサC11および抵抗R11等による時定数とに基づいて積
分回路21の出力が目標値に達するまでの期間が演算さ
れ、修正手段52からの信号により切換スイッチ301が負
電圧電源31側にあるいは正電圧電源32側に上記期間だけ
接続される。その後、切換スイッチ301が遮断されて積
分回路21の出力が目標値にホールドされる。
ップS7と同様に、積分回路21の出力が目標値記憶手段51
に記憶された目標値になるように、Ａ−Ｄ変換部１のデ
ジタルデータと目標値の差分が演算され、該差分に修正
係数が乗算されて修正値が演算される。該修正値とコン
デンサC11および抵抗R11等による時定数とに基づいて積
分回路21の出力が目標値に達するまでの期間が演算さ
れ、修正手段52からの信号により切換スイッチ301が負
電圧電源31側にあるいは正電圧電源32側に上記期間だけ
接続される。その後、切換スイッチ301が遮断されて積
分回路21の出力が目標値にホールドされる。
また、切換スイッチ301が負電圧電源31側あるいは正
電圧電源32側に接続されると、マルチプレクサ６により
積分回路22の出力がＡ−Ｄ変換部１に入力される。その
後、積分回路22の出力が目標値になるように、第２図の
フローチャートのステップS2乃至ステップS7と同様の処
理が行われ、修正手段52からの信号により切換スイッチ
302が負電圧電源31側あるいは正電圧電源32側に演算さ
れた期間だけ接続されたのち、切換スイッチ302が遮断
されて積分回路22の出力は目標値にホールドされる。
電圧電源32側に接続されると、マルチプレクサ６により
積分回路22の出力がＡ−Ｄ変換部１に入力される。その
後、積分回路22の出力が目標値になるように、第２図の
フローチャートのステップS2乃至ステップS7と同様の処
理が行われ、修正手段52からの信号により切換スイッチ
302が負電圧電源31側あるいは正電圧電源32側に演算さ
れた期間だけ接続されたのち、切換スイッチ302が遮断
されて積分回路22の出力は目標値にホールドされる。
切換スイッチ302が負電圧電源31側あるいは正電圧電
源32側に接続されると、マルチプレクサ６が切り換わ
り、次の積分回路にて上記処理と同様の処理が行われ
る。
源32側に接続されると、マルチプレクサ６が切り換わ
り、次の積分回路にて上記処理と同様の処理が行われ
る。
上記処理は積分回路毎に順次行われ、積分回路23まで
の処理が完了すると、再びマルチプレクサ６により積分
回路21の出力がＡ−Ｄ変換部１に入力される。そして、
例えば、目標値の変更によるか、温度変化等によりＡ−
Ｄ変換部１のデジタルデータと目標値とが異なると、そ
れらの差分が演算され、該差分に修正係数が乗算されて
修正値が演算され、該修正値とコンデンサC11および抵
抗R11等による時定数とにより積分回路21の出力が目標
値に達するまでの期間が演算され、修正手段52からの信
号により切換スイッチ301が負電圧電源31側あるいは正
電圧電源32側に上記期間だけ接続される。その後、切換
スイッチ301が遮断されて積分回路21の出力が目標値に
ホールドされる。その後、次の積分回路へと処理が順次
行われる。
の処理が完了すると、再びマルチプレクサ６により積分
回路21の出力がＡ−Ｄ変換部１に入力される。そして、
例えば、目標値の変更によるか、温度変化等によりＡ−
Ｄ変換部１のデジタルデータと目標値とが異なると、そ
れらの差分が演算され、該差分に修正係数が乗算されて
修正値が演算され、該修正値とコンデンサC11および抵
抗R11等による時定数とにより積分回路21の出力が目標
値に達するまでの期間が演算され、修正手段52からの信
号により切換スイッチ301が負電圧電源31側あるいは正
電圧電源32側に上記期間だけ接続される。その後、切換
スイッチ301が遮断されて積分回路21の出力が目標値に
ホールドされる。その後、次の積分回路へと処理が順次
行われる。
なお、リセット部41,42,…,43による積分回路21,22,
…,23のリセットは各積分回路の処理が行われる直前に
行うようにしてもよい。
…,23のリセットは各積分回路の処理が行われる直前に
行うようにしてもよい。
そして、本アナログ電圧発生回路を恒温槽等の環境試
験機に内蔵させるか、あるいは環境試験機の環境制御回
路等に外部から接続することにより該環境試験機を制御
することができる。
験機に内蔵させるか、あるいは環境試験機の環境制御回
路等に外部から接続することにより該環境試験機を制御
することができる。
すなわち、例えば、温度制御をアナログ電圧で行う恒
温槽の場合、該恒温槽の設定温度をデジタルデータに変
換し、該デジタルデータを目標値としてアナログ電圧発
生回路の目標値記憶手段に記憶させ、該目標値に一致す
るアナログ電圧をアナログ電圧発生回路から恒温槽の温
度制御回路に入力させることにより、設定温度等の変更
によるオーバーシュートの防止や、周辺温度等の変化に
よる槽内温度等の乱れを小さくすることができる。
温槽の場合、該恒温槽の設定温度をデジタルデータに変
換し、該デジタルデータを目標値としてアナログ電圧発
生回路の目標値記憶手段に記憶させ、該目標値に一致す
るアナログ電圧をアナログ電圧発生回路から恒温槽の温
度制御回路に入力させることにより、設定温度等の変更
によるオーバーシュートの防止や、周辺温度等の変化に
よる槽内温度等の乱れを小さくすることができる。
本発明は、積分回路により目標値を一致する電圧が出
力されるとともに保持されるので、目標値をアナログ電
圧に変換する手段と該アナログ電圧をホールドする手段
とを別個に構成した従来のアナログ電圧発生回路よりも
構成を簡単にすることができ、コストの軽減を図ること
ができる。また、目標値が変更された場合や、温度変化
等により積分回路の出力電圧が変動した場合でも積分回
路の出力電圧が目標値に一致するので、目標値への追従
性の良いアナログ電圧発生回路を得ることができる。
力されるとともに保持されるので、目標値をアナログ電
圧に変換する手段と該アナログ電圧をホールドする手段
とを別個に構成した従来のアナログ電圧発生回路よりも
構成を簡単にすることができ、コストの軽減を図ること
ができる。また、目標値が変更された場合や、温度変化
等により積分回路の出力電圧が変動した場合でも積分回
路の出力電圧が目標値に一致するので、目標値への追従
性の良いアナログ電圧発生回路を得ることができる。
さらに、目標値とＡ−Ｄ変換部のデジタルデータとの
差に１以下の修正係数を乗算した修正値に基づいて基準
電圧発生部の基準電圧の一方を積分回路に入力する時間
を演算するので、目標値が変更されて目標値と上記デジ
タルデータとの差が比較的大きくなったときでも、積分
回路の出力電圧が大きく変化することによるオーバーシ
ュートを防止することができる。
差に１以下の修正係数を乗算した修正値に基づいて基準
電圧発生部の基準電圧の一方を積分回路に入力する時間
を演算するので、目標値が変更されて目標値と上記デジ
タルデータとの差が比較的大きくなったときでも、積分
回路の出力電圧が大きく変化することによるオーバーシ
ュートを防止することができる。
第１図は本発明に係るアナログ電圧発生回路の回路図、
第２図は第１図の動作を示すフローチャート、第３図は
本発明によるアナログ電圧発生回路の他の実施例を示す
構成図である。 １……Ａ−Ｄ変換部、2,21,22,23……積分回路、3,33…
…基準電圧発生部、５……中央処理部、30……切換スイ
ッチ、31……負電圧電源、32……正電圧電源、50,52…
…修正手段、51……目標値記憶手段。
第２図は第１図の動作を示すフローチャート、第３図は
本発明によるアナログ電圧発生回路の他の実施例を示す
構成図である。 １……Ａ−Ｄ変換部、2,21,22,23……積分回路、3,33…
…基準電圧発生部、５……中央処理部、30……切換スイ
ッチ、31……負電圧電源、32……正電圧電源、50,52…
…修正手段、51……目標値記憶手段。
Claims (1)
- 【請求項１】負あるいは正の基準電圧を出力する基準電
圧発生部と、該基準電圧発生部からの入力が遮断された
ときに出力電圧を保持する積分回路と、該積分回路の出
力電圧をデジタルデータに変換するＡ−Ｄ変換部と、目
標値を記憶する目標値記憶手段と、上記目標値記憶手段
に記憶された目標値と上記Ａ−Ｄ変換部のデジタルデー
タとの差に１以下の修正係数を乗算して求められた修正
値に基づいて演算された時間だけ上記基準電圧の一方を
上記積分回路に入力させる修正手段とを備え、上記積分
回路に保持される電圧が上記目標値に一致するようにし
たことを特徴とするアナログ電圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306516A JP2796102B2 (ja) | 1988-12-02 | 1988-12-02 | アナログ電圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63306516A JP2796102B2 (ja) | 1988-12-02 | 1988-12-02 | アナログ電圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02184117A JPH02184117A (ja) | 1990-07-18 |
| JP2796102B2 true JP2796102B2 (ja) | 1998-09-10 |
Family
ID=17957968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63306516A Expired - Lifetime JP2796102B2 (ja) | 1988-12-02 | 1988-12-02 | アナログ電圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2796102B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122233A (en) * | 1980-02-28 | 1981-09-25 | Sharp Corp | Pcm-pwm system amplifier |
| JPS61244106A (ja) * | 1985-04-22 | 1986-10-30 | Origin Electric Co Ltd | 正弦波電圧発生回路 |
| JPH0712151B2 (ja) * | 1985-05-13 | 1995-02-08 | 株式会社ニコン | カメラの露出制御回路 |
-
1988
- 1988-12-02 JP JP63306516A patent/JP2796102B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02184117A (ja) | 1990-07-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3167065B2 (ja) | モノリシック電圧基準の較正方法及び装置 | |
| US4316178A (en) | Digital-to-analog conversion system with compensation circuit | |
| US4835535A (en) | Digital-to-analog converting apparatus equipped with calibrating function | |
| US5121119A (en) | Analog-to-digital conversion method and system with correction of analog gain and offset | |
| JP3162197B2 (ja) | 伝達関数を物理的に実現するシステム及びそのシステムを具現する方法 | |
| CN112816088A (zh) | 一种自适应量程切换温度传感器 | |
| JP2796102B2 (ja) | アナログ電圧発生回路 | |
| JP2000214029A (ja) | 圧力センサ回路 | |
| JPH03129401A (ja) | ファジイ・コントローラ、ファジイ推論装置、ファジイルール管理装置、ファジイ・コントロール方法、ファジイ推論方法及びファジイルール管理方法 | |
| JP3056833B2 (ja) | 自動利得制御回路 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 | |
| JPS6161577B2 (ja) | ||
| JPH03254524A (ja) | Ａ／ｄ変換器 | |
| JPH05167449A (ja) | 逐次比較型アナログデジタル変換器 | |
| JPH0429259B2 (ja) | ||
| JP2519770B2 (ja) | カメラの測光装置 | |
| JP2774104B2 (ja) | 検出器 | |
| JPH05282053A (ja) | 基準電圧検出回路 | |
| JP2001343629A (ja) | 液晶表示装置 | |
| US5317674A (en) | Center-of-gravity determining circuit for pulse generation | |
| KR100211057B1 (ko) | 위성중계기용 온도보상회로 | |
| Rovatti et al. | Analog implementation of gamma-correction for CMOS cameras | |
| JPS6029025A (ja) | Ａ−ｄ変換器のオフセット・ドリフト補正回路 | |
| JPH02162408A (ja) | 温度調節器 | |
| JPS63121320A (ja) | 誤差補正回路付ｄａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080626 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090626 Year of fee payment: 11 |