JPH09223799A - 多重ゲートmosfet - Google Patents
多重ゲートmosfetInfo
- Publication number
- JPH09223799A JPH09223799A JP8287598A JP28759896A JPH09223799A JP H09223799 A JPH09223799 A JP H09223799A JP 8287598 A JP8287598 A JP 8287598A JP 28759896 A JP28759896 A JP 28759896A JP H09223799 A JPH09223799 A JP H09223799A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- mosfet
- gates
- region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000009977 dual effect Effects 0.000 abstract description 22
- 238000009792 diffusion process Methods 0.000 description 23
- 238000010586 diagram Methods 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000001360 synchronised effect Effects 0.000 description 11
- 230000000295 complement effect Effects 0.000 description 8
- 230000001681 protective effect Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 3
- UXUFTKZYJYGMGO-CMCWBKRRSA-N (2s,3s,4r,5r)-5-[6-amino-2-[2-[4-[3-(2-aminoethylamino)-3-oxopropyl]phenyl]ethylamino]purin-9-yl]-n-ethyl-3,4-dihydroxyoxolane-2-carboxamide Chemical compound O[C@@H]1[C@H](O)[C@@H](C(=O)NCC)O[C@H]1N1C2=NC(NCCC=3C=CC(CCC(=O)NCCN)=CC=3)=NC(N)=C2N=C1 UXUFTKZYJYGMGO-CMCWBKRRSA-N 0.000 description 2
- 210000000746 body region Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000004146 energy storage Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 101001051799 Aedes aegypti Molybdenum cofactor sulfurase 3 Proteins 0.000 description 1
- HBBGRARXTFLTSG-UHFFFAOYSA-N Lithium ion Chemical compound [Li+] HBBGRARXTFLTSG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 229910001416 lithium ion Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/12—Modifications for increasing the maximum permissible switched current
- H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
- H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Dc-Dc Converters (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
え、通常負荷などにおいては伝導損失を低く抑えること
のできるMOSFETを提供すること。 【解決手段】 ソースと、ドレインと、ボディと、第
1及び第2ゲートと、ゲートコントローラとを含み、前
記第1ゲートのゲート幅は前記第2ゲートのゲート幅と
異なっており、前記第1ゲートは前記ゲートコントロー
ラの出力ターミナルに接続されており、前記第2ゲート
は前記ゲートコントローラの前記出力ターミナルにスイ
ッチを介して接続されており、前記スイッチが開いてい
るとき、前記第1ゲートと前記第2ゲートが電気的に分
離される多重ゲートMOSFETを提供する。
Description
タに関する。特に、DC−DCコンバータで使用するの
に適した多重ゲートMOSFETに関する。
を出力DC電圧に変換するのに使用される。DC−DC
コンバータのうちスイッチングモードコンバータとして
知られているものでは、出力電圧は入力電圧が加えられ
るスイッチのデューティサイクル(duty cycle)によっ
て決まる。
の例として、第1図に示されている相補型同期式バック
コンバータ(complementary synchronous buck convert
er)10がある。相補的なMOSFET対M1及びM2
が、入力電圧Vinとグランドとの間に直列に接続されて
いる。PチャネルMOSFET M1は直列スイッチと
して働き、NチャネルMOSFET M2はシャントス
イッチ(shunt switch)として働く。MOSFET M
1とM2の間の共通ノードは、ローパスフィルタを介し
て負荷につながっている。ローパスフィルタはインダク
タL1とキャパシタC1を含んでおり、出力電圧Vout
を負荷に与える。Voutはパルス幅変調(PWM)コン
トローラ12へフィードバックされ、PWMコントロー
ラ12はMOSFET M1とM2のゲートにPWM信
号を供給する。VoutはPWM信号のデューティサイク
ル、即ちこの場合は各サイクルにおいてPWM信号がロ
ーレベルにありPチャネルMOSFET M1がオン状
態にある時間の割合、によって決まる。PWMコントロ
ーラ12は、Voutが所望のレベルに保たれるように、
フィードバック経路(feedback path)によって制御さ
れる。
のがある。第2図示すのは、トーテムポール型Nチャネ
ル同期式バックコンバータ20である。このコンバータ
では、VoutはNチャネルMOSFET M3のゲート
に加えられるPWM信号のハイレベル部分のデューティ
サイクルによって決まる。PWMコントローラ22は、
短絡電流がVinからグランドへと流れるのを防ぐため、
MOSFET M3及びM4の各ゲートに時間的に遅れ
た信号を供給する。第3図には、NチャネルMOSFE
T M5とショットキーダイオード32を含むブースト
コンバータ(boost converter)30を示す。
しくは他の様々な構造のコンバータにも当てはまる共通
した特徴は、エネルギー源(ここではVinで表されてい
る)から少なくとも2つのリアクタンス性のエネルギー
蓄積素子(即ち、インダクタとキャパシタ)へのエネル
ギーの伝達を制御するのに1または複数のMOSFET
スイッチが使用されているということである。これらの
エネルギー蓄積素子は、蓄積したエネルギーを、必要な
ときに、負荷へと送る。Voutをモニターするととも
に、MOSFETスイッチを制御する信号のパルス幅を
制御する(コンバータは一定の周波数で動作していると
する)か、あるいはスイッチング周波数を調整する(ス
イッチのオン時間は一定に保つ)ことによって、Vinの
変化や負荷が要求する電流量によらず、Voutを一定に
保つことができる。
及び制御方法のうち、固定周波数コンバータでは、ノイ
ズスペクトラムが予測可能である。ノイズスペクトラム
が予測可能であることは、携帯電話などのコミュニケー
ション製品において特に有益である。ノイズスペクトラ
ムがシフトすると、放送帯における情報伝達を妨げる怖
れがあるからである。クロック周期が一定のため、エネ
ルギー伝達はスイッチのオン時間(即ちパルス幅)の関
数となり、これはコンバータの出力における出力電圧や
引き出されるエネルギーに対して調整される。
において、PWMコントロール回路、インダクタ、キャ
パシタ、及び2つのMOSFETスイッチ(或いは1つ
のMOSFETスイッチとショットキーダイオード)を
含む。理想的には、全ての素子が損失なくエネルギーを
伝達することが望ましい。実際には、当然であるが、各
素子において幾らかのエネルギーが失われる。例えば、
ICコントロール回路は内部の増幅器、基準電圧発生
器、比較器、及びクロック回路を動作させるために電力
を必要とする。インダクタは、そのコイルの抵抗値や磁
芯として使用されている材料に応じて電力を消費する。
キャパシタにも、エネルギーを消費する直列抵抗成分が
含まれている。
電力の大部分は直列スイッチとして使用されるパワーM
OSFET、及びシャントスイッチまたは整流器として
使用されるパワーMOSFETまたはショットキーダイ
オードで失われる。これらの損失は以下の4つのカテゴ
リーに分類される。
導損失I2R・D。ここで、Iはスイッチを流れる電
流、Rはスイッチのオン抵抗、Dはスイッチがオン状態
にある時間の割合を表す。
Tのゲートキャパシタンスの充放電に関する電力損失。
これはQg・Vgs・fで表される。ここで、Qgはゲート
に蓄積される電荷であり、Vgsはゲート・ソース間電圧
であり、fはスイッチの開閉周波数である。
イッチのドレインキャパシタンスの充放電にともなう電
力損失。Co・Vds・fで表される。
のスイッチングの過渡時にMOSFETにかかる電圧と
それを流れる電流が同時に存在することによる損失。こ
れはIon・Vds・∂tで表される。ここで、Ionはスイ
ッチング時にMOSFETを流れる電流であり、∂tは
スイッチングの持続時間である。
る。一方、ゲートドライブ損失及び出力容量性損失はス
イッチング周波数に大きく依存する。低周波数、特に1
00kHz未満では、コンバータの効率を計算すると
き、伝導損失のみを考慮すればよい。より高い周波数、
特に1MHz近くの周波数では、容量性損失が重要にな
る。VinとVoutは全てのエネルギー損失項に影響す
る。高電圧コンバータでは、出力容量性損失の項が支配
的になり得るが、コンピュータやバッテリー駆動回路の
ような低電圧、特にVinが8ボルトより小さい場合に
は、出力容量性損失の項は無視できる。支配的な2つの
項は、ゲートドライブ損失と伝導損失であり、電力損失
は次の式によって近似可能である。
s(Vgs)・(ton(Vin)/T)
は低下し伝導損失も減少するが、ゲートドライブ損失は
増加する。周波数fと負荷電流Iは重み付けファクタで
あり、どちらの項が優勢かを決める。高い周波数では、
ゲートドライブ損失が軽負荷条件において重要となる。
術によることなく、軽負荷条件の下ではゲートドライブ
損失を低く抑えるとともに、通常負荷条件のときには伝
導損失を低く抑えることができるようなMOSFETが
必要とされている。
上記したように、軽負荷時にはゲートドライブ損失を低
く抑え、通常負荷などにおいては伝導損失を低く抑える
ことのできるMOSFETを提供することである。
Tは、一つのソースターミナルと、一つのドレインター
ミナルと、複数のゲートを含んでおり、各ゲートは他の
1または複数のゲートから電気的に分離され、且つ他の
1または複数のゲートとは異なるゲート幅を有する。好
適実施例は2つのゲートを有しており、そのうち大きい
方は小さい方のN倍のゲート幅を有している。このファ
クターNは、通常、5乃至500の範囲にある。
ードDC−DCコンバータにスイッチとして組み込まれ
る。フル出力または通常運転モードでは、PWM信号は
両方のゲートに送られ、MOSFETをオン/オフす
る。この場合、コンバータの伝導損失はMOSFETの
両ゲートを含む全ゲート幅によって決まり、大きい方の
ゲートが電流の大部分をになう。軽負荷の場合、大きい
方のゲートは接地され、PWM信号は小さい方のゲート
にのみ加えられる。それによって、軽負荷時には、大き
い方のゲートのキャパシタンスをドライブすることによ
るエネルギー損失がなくなる。
の出力は、大型のゲートと小型のゲートに向かう2つの
経路に分かれる。大型のゲートに向かう経路を通る信号
はイネーブル信号との間で論理積をとられる。イネーブ
ル信号がハイレベルの場合は、大型のゲートと小型のゲ
ートの両方のゲートが、PWMコントローラによって同
時にドライブされる。イネーブル信号がローレベルの場
合は、大型のゲートへ向かうPWM信号はカットされ、
小型のゲートのみが動作可能となる。
で動作可能状態または動作不能状態となることができ、
MOSFETの応答時間はほとんど瞬時となっている。
このことは、電力損失の制御を周波数シフトによってい
るシステムでは不可避的に遅れが生じることと対照的で
ある。
様々に構成することができる。複数の同一のセルからな
るMOSFETでは、小さい方のゲートに割り当てられ
るセルの数をより少なくし、トータルのゲート“幅”、
即ちそれらのセルの周縁部分の総体、を小さくするよう
にすることができる。また、より多くのセルを大型のゲ
ートに割り当てる。別の方法として、デバイスのある領
域におけるセル密度を変えることによって、小型ゲート
の総ゲート幅が小さくなるようにゲート幅を変えること
もできる。
ターミナルを共有する複数のバーチカル電流フローMO
SFETとして形成される。しかしながら、本発明の多
重ゲート構造は、バーチカル(垂直型)、ラテラル(横
型)、または準ラテラルMOSFETのいずれに適用す
ることも可能である。また、このようなMOSFET
は、ドレインにおいてフィールド酸化工程を含んでいて
も含んでいなくてもよく、トレンチゲート型であっても
非トレンチゲート型であってもよい。更に、Pチャネル
型でもNチャネル型でも、二重拡散型でも従来型でも、
エピタキシャル層内に形成されていても拡散ウェル(de
ffused well)内に形成されていてもよい。
るゲート幅を有する電気的に隔離された2つのゲートを
有するデュアルゲートパワーMOSFETである。この
MOSFETは一つのドレインと一つのソースを有す
る。
示す。NチャネルMOSFET Mは、ソースSとドレ
インDを含んでおり、ソースSはこのMOSFETのボ
ディに短絡され、寄生NPNバイポーラトランジスタが
ターンオンしないようになっている。ダイオードD1は
ドレインDとMOSFET Mのボディとの間のPN接
合によって形成される“逆並列”ダイオードを表してい
る。MOSFET Mの状態はゲートG1及びG2によ
って制御される。ゲートG1のゲート幅はW1であり、
ゲートG2のゲート幅はW2である。W2はW1のN倍
となっている。
動作を、それぞれ最大出力時、軽負荷時において模式的
に表した図である。図5Aに示されているように、最大
出力時または通常運転モードでは、パルス幅変調(PW
M)信号によってゲートG1とG2の両方のオン/オフ
スイッチングがなされる。倍率ファクターNが大きい場
合、ゲートG2によって制御されるチャネルが電流の大
部分を担い、MOSFET Mのオン抵抗は比較的小さ
くなる。ゲートG1は最大出力モードにおいてオフ状態
にしてもよいが、通常は続けてスイッチングさせる。
になると、ゲートG1は続けてPWM信号によってスイ
ッチングされるが、G2は接地される。従って、軽負荷
時には、大きい方のゲートG2のキャパシタンスをドラ
イブすることによる不必要なエネルギー消費が避けられ
る。
構成を図6に示す。PWMコントローラ12からの信号
は2つの経路に分けられる。小さい方のゲートG1への
PWM信号はインバータA1及びA2を通過する。これ
らのインバータは、ゲートG1をPWMコントローラ1
2の周波数(例えば1MHz)でドライブするのに必要
な要件が満たされるようにサイズが定められている。必
要であれば、インバータA2のサイズをインバータA1
に比べて大きくし、ゲートG1に適当な電流が供給され
るようにすることができる。ゲートG2への信号経路
は、似ているがより大型のインバータチェーンBNを含
んでいる。インバータチェーンBNは、ゲートG2によ
り多くの電流を送ることができるようにN個のインバー
タを含んでいる(図7参照)。ゲートG2への経路は、
NANDゲートTも通過する。NANDゲートTの他方
の入力端子はイネーブル信号発信源に接続されている。
イネーブル信号がハイレベル(論理ハイ)のとき、ゲー
トG2はゲートG1と一緒にスイッチングされる。イネ
ーブル信号がローレベル(論理ロー)になると、ゲート
G2はスイッチングを停止する。このように、ゲートG
2は瞬時にイネーブルまたはディスエーブル可能であ
り、従ってMOSFET Mは最大出力から軽負荷への
変化(或いは逆向きの変化)に対し遅れなく応答するこ
とができる。
ンスを模式的に示したものである。入力側において、ゲ
ートG1とドレインDの間にキャパシタンスCGDが、ゲ
ートG1とソースSの間にキャパシタンスCGSがある。
また、CGDのN倍に等しいキャパシタンスがゲートG2
とドレインDの間に、CGSのN倍のキャパシタンスがゲ
ートG2とソースSの間に存在する。従って、MOSF
ET Mのドレイン・ソース間のトータルのキャパシタ
ンスは、ゲートG1に関するドレイン・ソース間キャパ
シタンスCDSの(N+1)倍として得られる。ゲートG
2が軽負荷時においてディスエーブルされているとき
は、実効入力キャパシタンス及びドレイン電流IDはと
もにファクター1/(N+1)だけスケールダウンされ
るが、出力キャパシタンスは変わらない。言い換える
と、ゲートG1とG2の両方がスイッチングする状態か
らゲートG1のみがスイッチングする状態に切り替える
ことは、より小さなMOSFETに切り替えるのと等価
ではない。なぜなら、あるノード及びキャパシタンスは
常に回路内に残っているからである。DC−DCコンバ
ータにおけるMOSFETの動作に関しては、William
らによる“「High-Frequency DC/DC Converter for Lit
hium-Ion Battery Applications Utilizes Ultra-Fast
CBiC/D Process Technology」, IEEE Advan. Power Ele
c. Conf. (APEC),1995年5月, Dallas, Texas, pp.
322-332”、及びWilliamらによる“「Optimization of
Complementary Power DMOSFETs for Low-Voltage High-
FrequencyDC-DC Conversion」,IEEE Advan. Power Ele
c. Conf. (APEC), 1995年5月,Dallas, Texas , p
p.765-772”に詳しく説明されている。これらの文献は
本出願に引証として加えられる。
をNチャネル同期整流器またはシャントスイッチとして
含む相補型同期式バックコンバータ40の回路図であ
る。同様なデュアルゲートPチャネルMOSFET M
5が直列スイッチとして使用されている。MOSFET
M5は小型ゲートG3と大型ゲートG4を含んでい
る。ゲートG1及びG3にはPWMコントローラ42か
ら並列に信号が供給される。また、このコントローラ4
2からのPWM信号はNANDゲートT及びインバータ
BNを通ってゲートG2及びG4にも送られる。コンバ
ータ40の出力は、フィードバックラインL2を介して
コントローラ42にフィードバックされる。コントロー
ラ42は、負荷が軽負荷であることを検知して、NAN
DゲートTの入力に接続されたラインL3にハイレベル
信号を出力する。負荷が最大出力となる場合は、ライン
L3上にはローレベル信号が出力され、PWM信号はゲ
ートG2及びG4には達しないようにブロックされる。
それによって、コントローラ42がドライブしなければ
ならない入力キャパシタンスが低下される。
るが高電位側スイッチとしてNチャネルデュアルゲート
MOSFET M6が使用されている点が異なるバック
コンバータ50の回路図である。MOSFET M6
は、ゲートG1と同期して動作する小型ゲートG5と、
ゲートG2と同期して動作する大型ゲートG6を有して
いる。NチャネルMOSFET M6のゲートドライブ
はVinより高くなければならないため、電圧Vcpを供給
するべくチャージポンプ44が使用されている。レベル
シフタ46及び48は、ゲートG5及びG6に伝達され
る電圧がグランドではなく出力電圧Voutを基準とする
ように使用されている。メークビフォアブレークユニッ
ト49は、MOSFET MとM6のゲートが同時にハ
イにドライブされないように(即ち、MOSFET M
がターンオンする前にMOSFETM6がターンオフす
るように、またMOSFET M6がターンオンする前
にMOSFET Mがターンオフするように)働き、V
inからグランドへと短絡電流が流れないようにしてい
る。
成することのできる、様々なタイプのMOSFETを例
示する。図11乃至図18に示される特定の構造は例示
に過ぎず、本発明の原理を用いて他の実施態様が多数可
能であることを理解されたい。
6に形成されたバーチカル二重拡散MOSFET(DM
OS)60の三次元断面図である。MOSFET 60
はepi層66の表面に多角形パターンに形成された個々
のセルを含んでいる。各セルはN+ソース領域64を囲
うPボディ拡散領域62を含んでいる。Nepi層66及
びN+基板68はMOSFET60のドレインを形成し
ており、電流はPボディ拡散領域62の表面のチャネル
領域を流れる。N+ソース領域64及びPボディ拡散領
域62は金属層65によって互いに短絡されている。
は、符号61によって示されており、大型ゲートは符号
63として示されている。図11からは明らかではない
が、ゲート63のトータルの幅(ゲート63の下に位置
するセルの周縁部によって近似される)は、ゲート61
の幅より何倍も大きい。ゲート61及び63は、ソース
領域は含んでいない(従って電流は担わない)が金属層
65に接触しているPボディ拡散領域67によって分離
されている。
が、フィールド酸化物領域72が隣接するPボディ拡散
領域62間に形成され、それによって小型ゲート71及
び大型ゲート73の構造が変形されたMOSFET70
の断面図である。フィールド酸化物領域72は、ゲート
・ドレイン間のオーバラップによるキャパシタンスを低
減し、ゲート71及び73に溜まる電荷を減らす効果が
ある。
3がトレンチ型に形成された二重拡散バーチカルMOS
FET80の三次元断面図である。MOSFET80の
各アクティブセルは、N+ソース領域84、Pボディ拡
散領域85と保護用Pタブ(protective P-tub)82を
備えている。保護用Pタブ82は、トレンチの角部にお
ける電界強度を弱め、キャリアの生成及びそれによるゲ
ート酸化層のブレークダウンを防止する。Nepi層66
及びN+基板68はMOSFETのドレインとして機能
する。電流は、トレンチの側壁に隣接したPボディ拡散
領域内のチャネル領域を通って垂直に流れる。
ブ87によって分離されている。Pタブ87はPタブ8
2と類似しているが、ソース領域に接しておらず、従っ
て電流を担わない。Pタブ87上に位置する表面のP+
領域89もゲート81と83を分離している。
例の断面図である。MOSFET90では、保護用Pタ
ブはセル毎にはない。保護用Pタブ92は、1995年
6月2日に出願された第08/460,336号明細書
(本願に引証として加えられる)に開示されているよう
に、アクティブMOSFETセルのうち特定のものにの
み形成される。このような構造によって、より高いセル
密度を実現することができるとともに、MOSFETの
オン抵抗も低下させることができる。図14には、Pタ
ブ87及び92、Pボディ拡散領域85及びN+ソース
領域84を短絡する金属層98も示されている。
epi層またはPウェル102内に形成されたラテラルN
チャネルMOSFET100の三次元断面図である。電
流は、Pepi層またはPウェル102の表面付近におい
て横向きに、N+ソース領域106とN+ドレイン領域
108との間に位置するチャネル領域内を流れる。N+
ドレイン領域108を囲むN−ドリフト領域107は、
MOSFET100が電圧をブロックする能力を向上す
る。所望に応じて設けることのできるPボディ領域10
5を、N+ソース領域106の周りに形成してもよい。
小型ゲート101と大型ゲート103は、チャネル領域
を流れる電流を制御する。ゲート103は、ゲート10
1より何倍も大きな幅を有する。ゲート101と103
は、間に位置するP+リング109によって分離されて
いる。
ェルの表面にストライプパターンに形成されている。図
16は、MOSFET100の正方形セル版であるMO
SFET110の断面図である。図16は、ゲート11
1及び113、N+ソース領域116、N+ドレイン領
域118及びP+リング119がシリコン表面に設けら
れた金属層によってどのように互いに接続されているか
を示している。図17はMOSFET110の平面図で
あり、ゲート111及び113の広がりぐあいを示すと
ともに、櫛歯状にかみ合わされたソース金属ライン11
2とドレイン金属ライン114が1995年5月2日に
発行された米国特許第5,412,239号明細書に開
示されているようにMOSFETの表面上を斜めに延在
している様子を示している。図面を見やすくするため、
金属ライン112及び114はMOSFETセル上で破
断して示してある。
ィールド酸化物領域130が形成されたデュアルゲート
ラテラルDMOSFET120の断面図である。小型ゲ
ート121及び大型ゲート123はフィールド酸化物領
域130に重なっている。ドレイン金属層132はN+
ドレイン領域128に接しており、ソース金属層134
はN+ソース領域126に接触している。
までも例示であって、本発明の範囲を限定することを意
図したものではない。本発明の範囲は特許請求の範囲に
規定される。
トMOSFETは、軽負荷時にはゲートドライブ損失を
低く抑え、通常負荷などにおいては伝導損失を低く抑え
ることができ、DC−DCコンバータで使用するのに適
している。
図。
コンバータの回路図。
SFETの模式図。
Tの動作を最大出力時において模式的に表した図であ
り、図5Bは第4図のMOSFETの動作を軽負荷時に
おいて表した図である。
ための回路構成図。
スを模式的に表した図。
式整流器またはシャントスイッチとして用い、デュアル
ゲートPチャネルMOSFETを直列スイッチとして用
いた相補型同期式バックコンバータの回路図。
電位側直列スイッチとして用いたバックコンバータの回
路図。
ET(DMOS)の三次元断面図。
酸化層が形成されたデュアルゲートバーチカル二重拡散
MOSFETの断面図。
で形成されたデュアルゲートバーチカルMOSFETの
三次元断面図。
断面図。
テラルNチャネルMOSFETの三次元断面図。
正方形に変形した実施例の断面図。
れたデュアルゲートラテラルDMOSFETの断面図。
ータ 22 PWMコントローラ 30 ブーストコンバータ 32 ショットキーダイオード 40 相補型同期式バックコンバータ 42 PWMコントローラ 44 チャージポンプ 46、48 レベルシフタ 49 メークビフォアブレークユニット 50 バックコンバータ 60 デュアルゲートバーチカル二重拡散MOSFET 62 Pボディ拡散領域 61、63 ゲート 62 Pボディ拡散領域 64 N+ソース領域 65 金属層 66 Nエピタキシャル層 67 Pボディ拡散領域 68 N+基板 70 デュアルゲートバーチカル二重拡散MOSFET 71、73 ゲート 72 フィールド酸化物領域 80 トレンチ型デュアルゲートバーチカル二重拡散M
OSFET 81、83 ゲート 82 保護用Pタブ 84 N+ソース領域 85 Pボディ拡散領域 87 Pタブ 89 P+領域 90 トレンチ型デュアルゲートバーチカル二重拡散M
OSFET 92 保護用Pタブ 98 金属層 100 デュアルゲートラテラルNチャネルMOSFE
T 101、103 ゲート 102 Pepi層またはPウェル 104 P+基板 105 Pボディ領域 106 N+ソース領域 107 N−ドリフト領域 108 N+ドレイン領域 109 P+リング 110 デュアルゲートラテラルNチャネルMOSFE
T 111、113 ゲート 112 ソース金属ライン 114 ドレイン金属ライン 116 N+ソース領域 118 N+ドレイン領域 119 P+リング 120 デュアルゲートラテラル二重拡散MOSFET 121、123 ゲート 126 N+ソース領域 127 N−ドリフト領域 128 N+ドレイン領域 130 フィールド酸化物層 132 ドレイン金属層 134 ソース金属層 M1 PチャネルMOSFET M2 NチャネルMOSFET M3 NチャネルMOSFET M4 NチャネルMOSFET M5 デュアルゲートPチャネルMOSFET M6 デュアルゲートNチャネルMOSFET M デュアルゲートNチャネルMOSFET S ソース D ドレイン D1 ダイオード G1〜G6 ゲート W1 ゲートG1のゲート幅 W2 ゲートG2のゲート幅 A1、A2 インバータ BN インバータチェーン CGD ゲートG1・ドレインD間キャパシタンス CGS ゲートG1・ソースS間キャパシタンス L2 フィードバックライン T NANDゲート Vcp ゲートドライブ用電圧 Vin 入力電圧 Vout 出力電圧
Claims (1)
- 【請求項1】 ソースと、ドレインと、ボディと、第
1及び第2ゲートと、ゲートコントローラとを含む多重
ゲートMOSFETであって、 前記第1ゲートのゲート幅は前記第2ゲートのゲート幅
と異なっており、 前記第1ゲートは前記ゲートコントローラの出力ターミ
ナルに接続されており、 前記第2ゲートは前記ゲートコントローラの前記出力タ
ーミナルにスイッチを介して接続されており、 前記スイッチが開いているとき、前記第1ゲートと前記
第2ゲートが電気的に分離されることを特徴とする多重
ゲートMOSFET。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/542,611 US5616945A (en) | 1995-10-13 | 1995-10-13 | Multiple gated MOSFET for use in DC-DC converter |
US08/542,611 | 1995-10-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09223799A true JPH09223799A (ja) | 1997-08-26 |
JP3131569B2 JP3131569B2 (ja) | 2001-02-05 |
Family
ID=24164565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08287598A Expired - Fee Related JP3131569B2 (ja) | 1995-10-13 | 1996-10-09 | 多重ゲートmosfet、同期式バックコンバータ及びmosfetにおける電力損失を低減する方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5616945A (ja) |
EP (1) | EP0768761B1 (ja) |
JP (1) | JP3131569B2 (ja) |
DE (1) | DE69634066T2 (ja) |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001251869A (ja) * | 2000-03-01 | 2001-09-14 | Osaka Gas Co Ltd | 直交変換回路、電力変換装置、及び、発電システム |
JP2002019558A (ja) * | 2000-07-11 | 2002-01-23 | Denso Corp | コンデンサの電荷制御回路及びマイクロコンピュータ |
JP2006514425A (ja) * | 2002-09-29 | 2006-04-27 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | モジュラーバイポーラ−cmos−dmosアナログ集積回路およびパワートランジスタ技術 |
KR100985649B1 (ko) * | 2007-03-13 | 2010-10-05 | 인피니언 테크놀로지스 아게 | 멀티게이트 전계 효과 트랜지스터 스위치 |
JP2011249778A (ja) * | 2010-05-24 | 2011-12-08 | Internatl Rectifier Corp | 疑似ダイオードを有するiii族窒化物スイッチングデバイス |
US9263935B2 (en) | 2013-11-07 | 2016-02-16 | Fujitsu Limited | Charge and discharge signal circuit and DC-DC converter |
US9337732B2 (en) | 2013-04-10 | 2016-05-10 | Fujitsu Limited | Charge and discharge signal circuit and DC-DC converter |
JP2017055145A (ja) * | 2016-12-22 | 2017-03-16 | 三菱電機株式会社 | 半導体装置 |
JP2020520218A (ja) * | 2017-05-17 | 2020-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 動的内部電源ノードへの供給電圧の提供 |
Families Citing this family (57)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5973367A (en) * | 1995-10-13 | 1999-10-26 | Siliconix Incorporated | Multiple gated MOSFET for use in DC-DC converter |
US6184666B1 (en) * | 1998-03-09 | 2001-02-06 | 3Dlabs Inc. Ltd. | Buck converter with parallel switches |
DE69925104T2 (de) | 1998-08-28 | 2005-09-22 | Matsushita Electric Industrial Co., Ltd., Kadoma | Schaltregler und lsi-system |
US6346726B1 (en) * | 1998-11-09 | 2002-02-12 | International Rectifier Corp. | Low voltage MOSFET power device having a minimum figure of merit |
US6168292B1 (en) * | 1998-11-10 | 2001-01-02 | Tensor Corporation | Lamp |
US6461918B1 (en) * | 1999-12-20 | 2002-10-08 | Fairchild Semiconductor Corporation | Power MOS device with improved gate charge performance |
JP3602028B2 (ja) * | 2000-03-27 | 2004-12-15 | 沖電気工業株式会社 | 半導体集積回路 |
KR100327434B1 (ko) * | 2000-05-01 | 2002-03-13 | 박종섭 | 반도체 소자의 구조 |
US6696726B1 (en) * | 2000-08-16 | 2004-02-24 | Fairchild Semiconductor Corporation | Vertical MOSFET with ultra-low resistance and low gate charge |
US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
US6472708B1 (en) * | 2000-08-31 | 2002-10-29 | General Semiconductor, Inc. | Trench MOSFET with structure having low gate charge |
US6803626B2 (en) * | 2002-07-18 | 2004-10-12 | Fairchild Semiconductor Corporation | Vertical charge control semiconductor device |
US6818513B2 (en) * | 2001-01-30 | 2004-11-16 | Fairchild Semiconductor Corporation | Method of forming a field effect transistor having a lateral depletion structure |
US6930473B2 (en) * | 2001-08-23 | 2005-08-16 | Fairchild Semiconductor Corporation | Method and circuit for reducing losses in DC-DC converters |
US6677641B2 (en) | 2001-10-17 | 2004-01-13 | Fairchild Semiconductor Corporation | Semiconductor structure with improved smaller forward voltage loss and higher blocking capability |
US7345342B2 (en) * | 2001-01-30 | 2008-03-18 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
JP2004519991A (ja) * | 2001-03-28 | 2004-07-02 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 同期整流器 |
ATE342542T1 (de) * | 2001-06-15 | 2006-11-15 | Apple Computer | Aktives computergehäuse |
KR100859701B1 (ko) * | 2002-02-23 | 2008-09-23 | 페어차일드코리아반도체 주식회사 | 고전압 수평형 디모스 트랜지스터 및 그 제조 방법 |
US6784729B1 (en) * | 2002-08-14 | 2004-08-31 | Advanced Micro Devices, Inc. | Differential amplifier with input gate oxide breakdown avoidance |
US7576388B1 (en) * | 2002-10-03 | 2009-08-18 | Fairchild Semiconductor Corporation | Trench-gate LDMOS structures |
JP2006501666A (ja) * | 2002-10-04 | 2006-01-12 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | パワー半導体デバイス |
US7638841B2 (en) * | 2003-05-20 | 2009-12-29 | Fairchild Semiconductor Corporation | Power semiconductor devices and methods of manufacture |
KR100994719B1 (ko) * | 2003-11-28 | 2010-11-16 | 페어차일드코리아반도체 주식회사 | 슈퍼정션 반도체장치 |
US7368777B2 (en) * | 2003-12-30 | 2008-05-06 | Fairchild Semiconductor Corporation | Accumulation device with charge balance structure and method of forming the same |
JP4610199B2 (ja) * | 2004-01-14 | 2011-01-12 | ルネサスエレクトロニクス株式会社 | Dc−dcコンバータ用半導体集積回路及びdc−dcコンバータ |
US7352036B2 (en) | 2004-08-03 | 2008-04-01 | Fairchild Semiconductor Corporation | Semiconductor power device having a top-side drain using a sinker trench |
US7265415B2 (en) * | 2004-10-08 | 2007-09-04 | Fairchild Semiconductor Corporation | MOS-gated transistor with reduced miller capacitance |
TWI348262B (en) * | 2005-02-10 | 2011-09-01 | Bruno Ferrario | A circuit and method for adaptive frequency compensation for dc-to-dc converter |
DE112006000832B4 (de) | 2005-04-06 | 2018-09-27 | Fairchild Semiconductor Corporation | Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben |
US7385248B2 (en) * | 2005-08-09 | 2008-06-10 | Fairchild Semiconductor Corporation | Shielded gate field effect transistor with improved inter-poly dielectric |
US7446374B2 (en) * | 2006-03-24 | 2008-11-04 | Fairchild Semiconductor Corporation | High density trench FET with integrated Schottky diode and method of manufacture |
US20070236518A1 (en) * | 2006-04-03 | 2007-10-11 | Oto Leonard D | Hysteretic led driver with low end linearization |
US7319256B1 (en) | 2006-06-19 | 2008-01-15 | Fairchild Semiconductor Corporation | Shielded gate trench FET with the shield and gate electrodes being connected together |
US8222874B2 (en) * | 2007-06-26 | 2012-07-17 | Vishay-Siliconix | Current mode boost converter using slope compensation |
CN101868856B (zh) | 2007-09-21 | 2014-03-12 | 飞兆半导体公司 | 用于功率器件的超结结构及制造方法 |
US7772668B2 (en) | 2007-12-26 | 2010-08-10 | Fairchild Semiconductor Corporation | Shielded gate trench FET with multiple channels |
US20120273916A1 (en) | 2011-04-27 | 2012-11-01 | Yedinak Joseph A | Superjunction Structures for Power Devices and Methods of Manufacture |
US8183892B2 (en) | 2009-06-05 | 2012-05-22 | Fairchild Semiconductor Corporation | Monolithic low impedance dual gate current sense MOSFET |
US8432000B2 (en) | 2010-06-18 | 2013-04-30 | Fairchild Semiconductor Corporation | Trench MOS barrier schottky rectifier with a planar surface using CMP techniques |
US8674727B2 (en) | 2010-08-31 | 2014-03-18 | Infineon Technologies Austria Ag | Circuit and method for driving a transistor component based on a load condition |
US8772868B2 (en) | 2011-04-27 | 2014-07-08 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8673700B2 (en) | 2011-04-27 | 2014-03-18 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8786010B2 (en) | 2011-04-27 | 2014-07-22 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US8836028B2 (en) | 2011-04-27 | 2014-09-16 | Fairchild Semiconductor Corporation | Superjunction structures for power devices and methods of manufacture |
US9166028B2 (en) * | 2011-05-31 | 2015-10-20 | Infineon Technologies Austria Ag | Circuit configured to adjust the activation state of transistors based on load conditions |
US8803205B2 (en) | 2011-05-31 | 2014-08-12 | Infineon Technologies Austria Ag | Transistor with controllable compensation regions |
US8698229B2 (en) | 2011-05-31 | 2014-04-15 | Infineon Technologies Austria Ag | Transistor with controllable compensation regions |
WO2013032906A1 (en) * | 2011-08-29 | 2013-03-07 | Efficient Power Conversion Corporation | Parallel connection methods for high performance transistors |
CN103427603B (zh) * | 2012-05-22 | 2016-09-21 | 通嘉科技股份有限公司 | 超高压组件与操作超高压组件的方法 |
JP6106045B2 (ja) * | 2013-03-22 | 2017-03-29 | 株式会社東芝 | 受光回路 |
JP2015135927A (ja) * | 2014-01-20 | 2015-07-27 | 株式会社東芝 | 半導体装置、半導体モジュール、および電子回路 |
DE102015112502B4 (de) | 2015-07-30 | 2021-11-04 | Infineon Technologies Ag | Halbleiterbauelemente |
US9882492B2 (en) | 2015-12-08 | 2018-01-30 | Infineon Technologies Austria Ag | Control of asymmetric parallel synchronous rectifiers in power converter topologies |
US10992221B2 (en) * | 2018-04-09 | 2021-04-27 | Semiconductor Components Industries, Llc | Efficient buck-boost charge pump and method therefor |
US10748891B1 (en) * | 2019-02-12 | 2020-08-18 | Qualcomm Incorporated | Electrostatic discharge (ESD) robust transistor |
JP7293757B2 (ja) * | 2019-03-15 | 2023-06-20 | 株式会社村田製作所 | スイッチ回路、高周波モジュール及び通信装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3660697A (en) * | 1970-02-16 | 1972-05-02 | Bell Telephone Labor Inc | Monolithic semiconductor apparatus adapted for sequential charge transfer |
DE3070786D1 (en) * | 1980-11-12 | 1985-07-25 | Ibm Deutschland | Electrically switchable read-only memory |
US4841165A (en) * | 1988-02-12 | 1989-06-20 | Wesley H. Heinmiller | D. C. power controller |
JPH0770733B2 (ja) * | 1988-02-22 | 1995-07-31 | 株式会社東芝 | 半導体装置とその使用方法 |
JPH0338878A (ja) * | 1989-07-05 | 1991-02-19 | Nec Corp | デュアルゲート型絶縁ゲート電界効果トランジスタ |
US5243234A (en) * | 1991-03-20 | 1993-09-07 | Industrial Technology Research Institute | Dual gate LDMOSFET device for reducing on state resistance |
-
1995
- 1995-10-13 US US08/542,611 patent/US5616945A/en not_active Expired - Lifetime
-
1996
- 1996-10-04 EP EP96115956A patent/EP0768761B1/en not_active Expired - Lifetime
- 1996-10-04 DE DE69634066T patent/DE69634066T2/de not_active Expired - Lifetime
- 1996-10-09 JP JP08287598A patent/JP3131569B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001251869A (ja) * | 2000-03-01 | 2001-09-14 | Osaka Gas Co Ltd | 直交変換回路、電力変換装置、及び、発電システム |
JP2002019558A (ja) * | 2000-07-11 | 2002-01-23 | Denso Corp | コンデンサの電荷制御回路及びマイクロコンピュータ |
JP2006514425A (ja) * | 2002-09-29 | 2006-04-27 | アドバンスト・アナロジック・テクノロジーズ・インコーポレイテッド | モジュラーバイポーラ−cmos−dmosアナログ集積回路およびパワートランジスタ技術 |
KR100985649B1 (ko) * | 2007-03-13 | 2010-10-05 | 인피니언 테크놀로지스 아게 | 멀티게이트 전계 효과 트랜지스터 스위치 |
JP2011249778A (ja) * | 2010-05-24 | 2011-12-08 | Internatl Rectifier Corp | 疑似ダイオードを有するiii族窒化物スイッチングデバイス |
US9263439B2 (en) | 2010-05-24 | 2016-02-16 | Infineon Technologies Americas Corp. | III-nitride switching device with an emulated diode |
US9337732B2 (en) | 2013-04-10 | 2016-05-10 | Fujitsu Limited | Charge and discharge signal circuit and DC-DC converter |
US9263935B2 (en) | 2013-11-07 | 2016-02-16 | Fujitsu Limited | Charge and discharge signal circuit and DC-DC converter |
JP2017055145A (ja) * | 2016-12-22 | 2017-03-16 | 三菱電機株式会社 | 半導体装置 |
JP2020520218A (ja) * | 2017-05-17 | 2020-07-02 | インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation | 動的内部電源ノードへの供給電圧の提供 |
Also Published As
Publication number | Publication date |
---|---|
JP3131569B2 (ja) | 2001-02-05 |
EP0768761A3 (en) | 1999-10-27 |
EP0768761A2 (en) | 1997-04-16 |
DE69634066D1 (de) | 2005-01-27 |
DE69634066T2 (de) | 2005-12-15 |
US5616945A (en) | 1997-04-01 |
EP0768761B1 (en) | 2004-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3131569B2 (ja) | 多重ゲートmosfet、同期式バックコンバータ及びmosfetにおける電力損失を低減する方法 | |
US5973367A (en) | Multiple gated MOSFET for use in DC-DC converter | |
US10586796B2 (en) | Circuit arrangement having semiconductor switches | |
US20070170897A1 (en) | High-Frequency Power MESFET Buck Switching Power Supply | |
US8310007B2 (en) | Integrated power supplies and combined high-side plus low-side switches | |
US6642697B2 (en) | Switching regulator with multiple power transistor driving voltages | |
US7902809B2 (en) | DC/DC converter including a depletion mode power switch | |
US20080186004A1 (en) | High-Frequency Power MESFET Boost Switching Power Supply | |
US20080203991A1 (en) | DC-DC Converter that Includes a High Frequency Power MESFET Gate Drive Circuit | |
US20180375432A1 (en) | Trench mosfet having an independent coupled element in a trench | |
KR101925668B1 (ko) | 개선된 게이트 전하를 갖는 전력 반도체 트랜지스터 | |
CN109962699A (zh) | 用于控制mosfet开关模块的方法和装置 | |
US7915879B2 (en) | Switching converter including a rectifier element with nonlinear capacitance | |
CN203800053U (zh) | 半导体器件及包括该半导体器件的集成装置 | |
US9444363B1 (en) | Circuit arrangement with a rectifier circuit | |
TW202015322A (zh) | 降壓轉換器電路以及降壓轉換方法 | |
US10483853B2 (en) | DC-DC converter | |
EP3935737A1 (en) | Transistor arrangement and electronic circuit with a transistor arrangement | |
US7038295B2 (en) | DC/DC converter with depletion mode compound semiconductor field effect transistor switching device | |
RU2199795C2 (ru) | Полупроводниковое ключевое устройство с полевым управлением |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 13 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |