JP3131569B2 - 多重ゲートｍｏｓｆｅｔ、同期式バックコンバータ及びｍｏｓｆｅｔにおける電力損失を低減する方法 - Google Patents

多重ゲートｍｏｓｆｅｔ、同期式バックコンバータ及びｍｏｓｆｅｔにおける電力損失を低減する方法

Info

Publication number
JP3131569B2
JP3131569B2 JP08287598A JP28759896A JP3131569B2 JP 3131569 B2 JP3131569 B2 JP 3131569B2 JP 08287598 A JP08287598 A JP 08287598A JP 28759896 A JP28759896 A JP 28759896A JP 3131569 B2 JP3131569 B2 JP 3131569B2
Authority
JP
Japan
Prior art keywords
gate
mosfet
output
converter
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP08287598A
Other languages
English (en)
Other versions
JPH09223799A (ja
Inventor
リチャード・ケイ・ウィリアムズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay Siliconix Inc
Original Assignee
Siliconix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconix Inc filed Critical Siliconix Inc
Publication of JPH09223799A publication Critical patent/JPH09223799A/ja
Application granted granted Critical
Publication of JP3131569B2 publication Critical patent/JP3131569B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H03K17/122—Modifications for increasing the maximum permissible switched current in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Dc-Dc Converters (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はＤＣ−ＤＣコンバー
タに関する。特に、ＤＣ−ＤＣコンバータで使用するの
に適した多重ゲートＭＯＳＦＥＴに関する。
【０００２】
【従来の技術】ＤＣ−ＤＣコンバータは、入力ＤＣ電圧
を出力ＤＣ電圧に変換するのに使用される。ＤＣ−ＤＣ
コンバータのうちスイッチングモードコンバータとして
知られているものでは、出力電圧は入力電圧が加えられ
るスイッチのデューティサイクル（duty cycle）によっ
て決まる。
【０００３】スイッチングモードＤＣ−ＤＣコンバータ
の例として、第１図に示されている相補型同期式バック
コンバータ（complementary synchronous buck convert
er）１０がある。相補的なＭＯＳＦＥＴ対Ｍ１及びＭ２
が、入力電圧Ｖinとグランドとの間に直列に接続されて
いる。ＰチャネルＭＯＳＦＥＴ Ｍ１は直列スイッチと
して働き、ＮチャネルＭＯＳＦＥＴ Ｍ２はシャントス
イッチ（shunt switch）として働く。ＭＯＳＦＥＴ Ｍ
１とＭ２の間の共通ノードは、ローパスフィルタを介し
て負荷につながっている。ローパスフィルタはインダク
タＬ１とキャパシタＣ１を含んでおり、出力電圧Ｖout
を負荷に与える。Ｖoutはパルス幅変調（ＰＷＭ）コン
トローラ１２へフィードバックされ、ＰＷＭコントロー
ラ１２はＭＯＳＦＥＴ Ｍ１とＭ２のゲートにＰＷＭ信
号を供給する。ＶoutはＰＷＭ信号のデューティサイク
ル、即ちこの場合は各サイクルにおいてＰＷＭ信号がロ
ーレベルにありＰチャネルＭＯＳＦＥＴ Ｍ１がオン状
態にある時間の割合、によって決まる。ＰＷＭコントロ
ーラ１２は、Ｖoutが所望のレベルに保たれるように、
フィードバック経路（feedback path）によって制御さ
れる。
【０００４】ＤＣ−ＤＣコンバータには様々な構造のも
のがある。第２図示すのは、トーテムポール型Ｎチャネ
ル同期式バックコンバータ２０である。このコンバータ
では、ＶoutはＮチャネルＭＯＳＦＥＴ Ｍ３のゲート
に加えられるＰＷＭ信号のハイレベル部分のデューティ
サイクルによって決まる。ＰＷＭコントローラ２２は、
短絡電流がＶinからグランドへと流れるのを防ぐため、
ＭＯＳＦＥＴ Ｍ３及びＭ４の各ゲートに時間的に遅れ
た信号を供給する。第３図には、ＮチャネルＭＯＳＦＥ
Ｔ Ｍ５とショットキーダイオード３２を含むブースト
コンバータ（boost converter）３０を示す。
【０００５】第１図乃至第３図に示したコンバータ、も
しくは他の様々な構造のコンバータにも当てはまる共通
した特徴は、エネルギー源（ここではＶinで表されてい
る）から少なくとも２つのリアクタンス性のエネルギー
蓄積素子（即ち、インダクタとキャパシタ）へのエネル
ギーの伝達を制御するのに１または複数のＭＯＳＦＥＴ
スイッチが使用されているということである。これらの
エネルギー蓄積素子は、蓄積したエネルギーを、必要な
ときに、負荷へと送る。Ｖoutをモニターするととも
に、ＭＯＳＦＥＴスイッチを制御する信号のパルス幅を
制御する（コンバータは一定の周波数で動作していると
する）か、あるいはスイッチング周波数を調整する（ス
イッチのオン時間は一定に保つ）ことによって、Ｖinの
変化や負荷が要求する電流量によらず、Ｖoutを一定に
保つことができる。
【０００６】様々なスイッチングモードコンバータ構造
及び制御方法のうち、固定周波数コンバータでは、ノイ
ズスペクトラムが予測可能である。ノイズスペクトラム
が予測可能であることは、携帯電話などのコミュニケー
ション製品において特に有益である。ノイズスペクトラ
ムがシフトすると、放送帯における情報伝達を妨げる怖
れがあるからである。クロック周期が一定のため、エネ
ルギー伝達はスイッチのオン時間（即ちパルス幅）の関
数となり、これはコンバータの出力における出力電圧や
引き出されるエネルギーに対して調整される。
【０００７】ほとんどのコンバータは、その本質的構造
において、ＰＷＭコントロール回路、インダクタ、キャ
パシタ、及び２つのＭＯＳＦＥＴスイッチ（或いは１つ
のＭＯＳＦＥＴスイッチとショットキーダイオード）を
含む。理想的には、全ての素子が損失なくエネルギーを
伝達することが望ましい。実際には、当然であるが、各
素子において幾らかのエネルギーが失われる。例えば、
ＩＣコントロール回路は内部の増幅器、基準電圧発生
器、比較器、及びクロック回路を動作させるために電力
を必要とする。インダクタは、そのコイルの抵抗値や磁
芯として使用されている材料に応じて電力を消費する。
キャパシタにも、エネルギーを消費する直列抵抗成分が
含まれている。
【０００８】しかしながら、実際的には、コンバータの
電力の大部分は直列スイッチとして使用されるパワーＭ
ＯＳＦＥＴ、及びシャントスイッチまたは整流器として
使用されるパワーＭＯＳＦＥＴまたはショットキーダイ
オードで失われる。これらの損失は以下の４つのカテゴ
リーに分類される。
【０００９】１．ＭＯＳＦＥＴの内部抵抗に起因する伝
導損失Ｉ 2 Ｒ・Ｄ。ここで、Ｉはスイッチを流れる電
流、Ｒはスイッチのオン抵抗、Ｄはスイッチがオン状態
にある時間の割合を表す。
【００１０】２．ゲートドライブ損失、即ちＭＯＳＦＥ
Ｔのゲートキャパシタンスの充放電に関する電力損失。
これはＱg・Ｖgs・ｆで表される。ここで、Ｑgはゲート
に蓄積される電荷であり、Ｖgsはゲート・ソース間電圧
であり、ｆはスイッチの開閉周波数である。
【００１１】３．出力容量性損失、即ちＭＯＳＦＥＴス
イッチのドレインキャパシタンスの充放電にともなう電
力損失。Ｃo・Ｖds・ｆで表される。
【００１２】４．クロスオーバ損失、即ちＭＯＳＦＥＴ
のスイッチングの過渡時にＭＯＳＦＥＴにかかる電圧と
それを流れる電流が同時に存在することによる損失。こ
れはＩon・Ｖds・∂ｔで表される。ここで、Ｉonはスイ
ッチング時にＭＯＳＦＥＴを流れる電流であり、∂ｔは
スイッチングの持続時間である。
【００１３】伝導損失は電流とオン抵抗に大きく依存す
る。一方、ゲートドライブ損失及び出力容量性損失はス
イッチング周波数に大きく依存する。低周波数、特に１
００ｋＨｚ未満では、コンバータの効率を計算すると
き、伝導損失のみを考慮すればよい。より高い周波数、
特に１ＭＨｚ近くの周波数では、容量性損失が重要にな
る。ＶinとＶoutは全てのエネルギー損失項に影響す
る。高電圧コンバータでは、出力容量性損失の項が支配
的になり得るが、コンピュータやバッテリー駆動回路の
ような低電圧、特にＶinが８ボルトより小さい場合に
は、出力容量性損失の項は無視できる。支配的な２つの
項は、ゲートドライブ損失と伝導損失であり、電力損失
は次の式によって近似可能である。
【００１４】Ｐloss＝Ｑg(Ｖgs)・Ｖgs・ｆ＋Ｉ 2 ・Ｒds
(Ｖgs)・(ｔon(Ｖin)/Ｔ)
【００１５】ゲートドライブ電圧Ｖgsが増加するとＲds
は低下し伝導損失も減少するが、ゲートドライブ損失は
増加する。周波数ｆと負荷電流Ｉは重み付けファクタで
あり、どちらの項が優勢かを決める。高い周波数では、
ゲートドライブ損失が軽負荷条件において重要となる。
【００１６】従って、周波数シフトやバーストモード技
術によることなく、軽負荷条件の下ではゲートドライブ
損失を低く抑えるとともに、通常負荷条件のときには伝
導損失を低く抑えることができるようなＭＯＳＦＥＴが
必要とされている。
【００１７】
【発明が解決しようとする課題】本発明の主な目的は、
上記したように、軽負荷時にはゲートドライブ損失を低
く抑え、通常負荷などにおいては伝導損失を低く抑える
ことのできるＭＯＳＦＥＴを提供することである。
【００１８】
【課題を解決するための手段】本発明によるＭＯＳＦＥ
Ｔは、一つのソースターミナルと、一つのドレインター
ミナルと、複数のゲートを含んでおり、各ゲートは他の
１または複数のゲートから電気的に分離され、且つ他の
１または複数のゲートとは異なるゲート幅を有する。こ
のように複数のゲートを有するＭＯＳＦＥＴを本明細書
では多重ゲートＭＯＳＦＥＴと呼ぶ。好適実施例は２つ
のゲートを有しており、そのうち大きい方は小さい方の
Ｎ倍のゲート幅を有している。このファクターＮは、通
常、５乃至５００の範囲にある。
【００１９】本ＭＯＳＦＥＴは好適にはスイッチングモ
ードＤＣ−ＤＣコンバータにスイッチとして組み込まれ
る。フル出力または通常運転モードでは、ＰＷＭ信号は
両方のゲートに送られ、ＭＯＳＦＥＴをオン／オフす
る。この場合、コンバータの伝導損失はＭＯＳＦＥＴの
両ゲートを含む全ゲート幅によって決まり、大きい方の
ゲートが電流の大部分をになう。軽負荷の場合、大きい
方のゲートは接地され、ＰＷＭ信号は小さい方のゲート
にのみ加えられる。それによって、軽負荷時には、大き
い方のゲートのキャパシタンスをドライブすることによ
るエネルギー損失がなくなる。
【００２０】好適実施例では、ＰＷＭコントローラから
の出力は、大型のゲートと小型のゲートに向かう２つの
経路に分かれる。大型のゲートに向かう経路を通る信号
はイネーブル信号との間で論理積をとられる。イネーブ
ル信号がハイレベルの場合は、大型のゲートと小型のゲ
ートの両方のゲートが、ＰＷＭコントローラによって同
時にドライブされる。イネーブル信号がローレベルの場
合は、大型のゲートへ向かうＰＷＭ信号はカットされ、
小型のゲートのみが動作可能となる。
【００２１】大型のゲートはＰＷＭ信号の１サイクル内
で動作可能状態または動作不能状態となることができ、
ＭＯＳＦＥＴの応答時間はほとんど瞬時となっている。
このことは、電力損失の制御を周波数シフトによってい
るシステムでは不可避的に遅れが生じることと対照的で
ある。
【００２２】このような大型のゲートと小型のゲートは
様々に構成することができる。複数の同一のセルからな
るＭＯＳＦＥＴでは、小さい方のゲートに割り当てられ
るセルの数をより少なくし、トータルのゲート“幅”、
即ちそれらのセルの周縁部分の総体、を小さくするよう
にすることができる。また、より多くのセルを大型のゲ
ートに割り当てる。別の方法として、デバイスのある領
域におけるセル密度を変えることによって、小型ゲート
の総ゲート幅が小さくなるようにゲート幅を変えること
もできる。
【００２３】好適実施例は、共通のソース及びドレイン
ターミナルを共有する複数のバーチカル電流フローＭＯ
ＳＦＥＴとして形成される。しかしながら、本発明の多
重ゲート構造は、バーチカル（垂直型）、ラテラル（横
型）、または準ラテラルＭＯＳＦＥＴのいずれに適用す
ることも可能である。また、このようなＭＯＳＦＥＴ
は、ドレインにおいてフィールド酸化工程を含んでいて
も含んでいなくてもよく、トレンチゲート型であっても
非トレンチゲート型であってもよい。更に、Ｐチャネル
型でもＮチャネル型でも、二重拡散型でも従来型でも、
エピタキシャル層内に形成されていても拡散ウェル（de
ffused well）内に形成されていてもよい。
【００２４】
【発明の実施の形態】本発明の好適な実施形態は、異な
るゲート幅を有する電気的に隔離された２つのゲートを
有するデュアルゲートパワーＭＯＳＦＥＴである。この
ＭＯＳＦＥＴは一つのドレインと一つのソースを有す
る。
【００２５】このようなＭＯＳＦＥＴの模式図を図４に
示す。ＮチャネルＭＯＳＦＥＴ Ｍは、ソースＳとドレ
インＤを含んでおり、ソースＳはこのＭＯＳＦＥＴのボ
ディに短絡され、寄生ＮＰＮバイポーラトランジスタが
ターンオンしないようになっている。ダイオードＤ１は
ドレインＤとＭＯＳＦＥＴ Ｍのボディとの間のＰＮ接
合によって形成される“逆並列”ダイオードを表してい
る。ＭＯＳＦＥＴ Ｍの状態はゲートＧ１及びＧ２によ
って制御される。ゲートＧ１のゲート幅はＷ１であり、
ゲートＧ２のゲート幅はＷ２である。Ｗ２はＷ１のＮ倍
となっている。
【００２６】図５Ａ及び図５Ｂは、ＭＯＳＦＥＴ Ｍの
動作を、それぞれ最大出力時、軽負荷時において模式的
に表した図である。図５Ａに示されているように、最大
出力時または通常運転モードでは、パルス幅変調（ＰＷ
Ｍ）信号によってゲートＧ１とＧ２の両方のオン／オフ
スイッチングがなされる。倍率ファクターＮが大きい場
合、ゲートＧ２によって制御されるチャネルが電流の大
部分を担い、ＭＯＳＦＥＴ Ｍのオン抵抗は比較的小さ
くなる。ゲートＧ１は最大出力モードにおいてオフ状態
にしてもよいが、通常は続けてスイッチングさせる。
【００２７】図５Ｂに示されているように、軽負荷状態
になると、ゲートＧ１は続けてＰＷＭ信号によってスイ
ッチングされるが、Ｇ２は接地される。従って、軽負荷
時には、大きい方のゲートＧ２のキャパシタンスをドラ
イブすることによる不必要なエネルギー消費が避けられ
る。
【００２８】ゲートＧ１及びＧ２を制御するための回路
構成を図６に示す。ＰＷＭコントローラ１２からの信号
は２つの経路に分けられる。小さい方のゲートＧ１への
ＰＷＭ信号はインバータＡ１及びＡ２を通過する。これ
らのインバータは、ゲートＧ１をＰＷＭコントローラ１
２の周波数（例えば１ＭＨｚ）でドライブするのに必要
な要件が満たされるようにサイズが定められている。必
要であれば、インバータＡ２のサイズをインバータＡ１
に比べて大きくし、ゲートＧ１に適当な電流が供給され
るようにすることができる。ゲートＧ２への信号経路
は、似ているがより大型のインバータチェーンＢNを含
んでいる。インバータチェーンＢNは、ゲートＧ２によ
り多くの電流を送ることができるようにＮ個のインバー
タを含んでいる（図７参照）。ゲートＧ２への経路は、
ＮＡＮＤゲートＴも通過する。ＮＡＮＤゲートＴの他方
の入力端子はイネーブル信号発信源に接続されている。
イネーブル信号がハイレベル（論理ハイ）のとき、ゲー
トＧ２はゲートＧ1と一緒にスイッチングされる。イネ
ーブル信号がローレベル（論理ロー）になると、ゲート
Ｇ２はスイッチングを停止する。このように、ゲートＧ
２は瞬時にイネーブルまたはディスエーブル可能であ
り、従ってＭＯＳＦＥＴ Ｍは最大出力から軽負荷への
変化（或いは逆向きの変化）に対し遅れなく応答するこ
とができる。
【００２９】図８は、ＭＯＳＦＥＴ Ｍ中のキャパシタ
ンスを模式的に示したものである。入力側において、ゲ
ートＧ１とドレインＤの間にキャパシタンスＣGDが、ゲ
ートＧ１とソースＳの間にキャパシタンスＣGSがある。
また、ＣGDのＮ倍に等しいキャパシタンスがゲートＧ２
とドレインＤの間に、ＣGSのＮ倍のキャパシタンスがゲ
ートＧ２とソースＳの間に存在する。従って、ＭＯＳＦ
ＥＴ Ｍのドレイン・ソース間のトータルのキャパシタ
ンスは、ゲートＧ１に関するドレイン・ソース間キャパ
シタンスＣDSの（Ｎ＋１）倍として得られる。ゲートＧ
２が軽負荷時においてディスエーブルされているとき
は、実効入力キャパシタンス及びドレイン電流ＩDはと
もにファクター１／（Ｎ＋１）だけスケールダウンされ
るが、出力キャパシタンスは変わらない。言い換える
と、ゲートＧ１とＧ２の両方がスイッチングする状態か
らゲートＧ１のみがスイッチングする状態に切り替える
ことは、より小さなＭＯＳＦＥＴに切り替えるのと等価
ではない。なぜなら、あるノード及びキャパシタンスは
常に回路内に残っているからである。ＤＣ−ＤＣコンバ
ータにおけるＭＯＳＦＥＴの動作に関しては、William
らによる“「High-Frequency DC/DC Converter for Lit
hium-Ion Battery Applications Utilizes Ultra-Fast
CBiC/D Process Technology」, IEEE Advan. Power Ele
c. Conf. (APEC),１９９５年５月, Dallas, Texas, pp.
322-332”、及びWilliamらによる“「Optimization of
Complementary Power DMOSFETs for Low-Voltage High-
FrequencyDC-DC Conversion」,IEEE Advan. Power Ele
c. Conf. (APEC), １９９５年５月,Dallas, Texas , p
p.765-772”に詳しく説明されている。これらの文献は
本出願に引証として加えられる。
【００３０】図９は、デュアルゲートＭＯＳＦＥＴ Ｍ
をＮチャネル同期整流器またはシャントスイッチとして
含む相補型同期式バックコンバータ４０の回路図であ
る。同様なデュアルゲートＰチャネルＭＯＳＦＥＴ Ｍ
５が直列スイッチとして使用されている。ＭＯＳＦＥＴ
Ｍ５は小型ゲートＧ３と大型ゲートＧ４を含んでい
る。ゲートＧ１及びＧ３にはＰＷＭコントローラ４２か
ら並列に信号が供給される。また、このコントローラ４
２からのＰＷＭ信号はＮＡＮＤゲートＴ及びインバータ
ＢNを通ってゲートＧ２及びＧ４にも送られる。コンバ
ータ４０の出力は、フィードバックラインＬ２を介して
コントローラ４２にフィードバックされる。コントロー
ラ４２は、負荷が最大出力であることを検知して、ＮＡ
ＮＤゲートＴの入力に接続されたラインＬ３にハイレベ
ル信号を出力する。負荷が軽負荷となる場合は、ライン
Ｌ３上にはローレベル信号が出力され、ＰＷＭ信号はゲ
ートＧ２及びＧ４には達しないようにブロックされる。
それによって、コントローラ４２がドライブしなければ
ならない入力キャパシタンスが低下される。
【００３１】図１０は、バックコンバータ４０と似てい
るが高電位側スイッチとしてＮチャネルデュアルゲート
ＭＯＳＦＥＴ Ｍ６が使用されている点が異なるバック
コンバータ５０の回路図である。ＭＯＳＦＥＴ Ｍ６
は、ゲートＧ１と同期して動作する小型ゲートＧ５と、
ゲートＧ２と同期して動作する大型ゲートＧ６を有して
いる。ＮチャネルＭＯＳＦＥＴ Ｍ６のゲートドライブ
はＶinより高くなければならないため、電圧Ｖcpを供給
するべくチャージポンプ４４が使用されている。レベル
シフタ４６及び４８は、ゲートＧ５及びＧ６に伝達され
る電圧がグランドではなく出力電圧Ｖoutを基準とする
ように使用されている。ブレークビフォアメ−クユニッ
ト４９は、ＭＯＳＦＥＴ ＭとＭ６のゲートが同時にハ
イにドライブされないように（即ち、ＭＯＳＦＥＴ Ｍ
がターンオンする前にＭＯＳＦＥＴＭ６がターンオフす
るように、またＭＯＳＦＥＴ Ｍ６がターンオンする前
にＭＯＳＦＥＴ Ｍがターンオフするように）働き、Ｖ
inからグランドへと短絡電流が流れないようにしてい
る。
【００３２】図１１乃至図１８に、本発明に基づいて形
成することのできる、様々なタイプのＭＯＳＦＥＴを例
示する。図１１乃至図１８に示される特定の構造は例示
に過ぎず、本発明の原理を用いて他の実施態様が多数可
能であることを理解されたい。
【００３３】図１１は、Ｎエピタキシャル（epi）層６
６に形成されたバーチカル二重拡散ＭＯＳＦＥＴ（ＤＭ
ＯＳ）６０の三次元断面図である。ＭＯＳＦＥＴ ６０
はepi層６６の表面に多角形パターンに形成された個々
のセルを含んでいる。各セルはＮ＋ソース領域６４を囲
うＰボディ拡散領域６２を含んでいる。Ｎepi層６６及
びＮ＋基板６８はＭＯＳＦＥＴ６０のドレインを形成し
ており、電流はＰボディ拡散領域６２の表面のチャネル
領域を流れる。Ｎ＋ソース領域６４及びＰボディ拡散領
域６２は金属層６５によって互いに短絡されている。
【００３４】ＭＯＳＦＥＴ６０の小型ゲート（Ｇ１）
は、符号６１によって示されており、大型ゲートは符号
６３として示されている。図１１からは明らかではない
が、ゲート６３のトータルの幅（ゲート６３の下に位置
するセルの周縁部によって近似される）は、ゲート６１
の幅より何倍も大きい。ゲート６１及び６３は、ソース
領域は含んでいない（従って電流は担わない）が金属層
６５に接触しているＰボディ拡散領域６７によって分離
されている。
【００３５】図１２は、ＭＯＳＦＥＴ６０に類似してい
るが、フィールド酸化物領域７２が隣接するＰボディ拡
散領域６２間に形成され、それによって小型ゲート７１
及び大型ゲート７３の構造が変形されたＭＯＳＦＥＴ７
０の断面図である。フィールド酸化物領域７２は、ゲー
ト・ドレイン間のオーバラップによるキャパシタンスを
低減し、ゲート７１及び７３に溜まる電荷を減らす効果
がある。
【００３６】図１３は、小型ゲート８１と大型ゲート８
３がトレンチ型に形成された二重拡散バーチカルＭＯＳ
ＦＥＴ８０の三次元断面図である。ＭＯＳＦＥＴ８０の
各アクティブセルは、Ｎ＋ソース領域８４、Ｐボディ拡
散領域８５と保護用Ｐタブ（protective P-tub）８２を
備えている。保護用Ｐタブ８２は、トレンチの角部にお
ける電界強度を弱め、キャリアの生成及びそれによるゲ
ート酸化層のブレークダウンを防止する。Ｎepi層６６
及びＮ＋基板６８はＭＯＳＦＥＴのドレインとして機能
する。電流は、トレンチの側壁に隣接したＰボディ拡散
領域内のチャネル領域を通って垂直に流れる。
【００３７】小型ゲート８１と大型ゲート８３は、Ｐタ
ブ８７によって分離されている。Ｐタブ８７はＰタブ８
２と類似しているが、ソース領域に接しておらず、従っ
て電流を担わない。Ｐタブ８７上に位置する表面のＰ＋
領域８９もゲート８１と８３を分離している。
【００３８】図１４は、ＭＯＳＦＥＴ ８０の変形実施
例の断面図である。ＭＯＳＦＥＴ９０では、保護用Ｐタ
ブはセル毎にはない。保護用Ｐタブ９２は、１９９５年
６月２日に出願された第０８／４６０，３３６号明細書
（本願に引証として加えられる）に開示されているよう
に、アクティブＭＯＳＦＥＴセルのうち特定のものにの
み形成される。このような構造によって、より高いセル
密度を実現することができるとともに、ＭＯＳＦＥＴの
オン抵抗も低下させることができる。図１４には、Ｐタ
ブ８７及び９２、Ｐボディ拡散領域８５及びＮ＋ソース
領域８４を短絡する金属層９８も示されている。
【００３９】図１５は、Ｐ＋基板１０４上に位置するＰ
epi層またはＰウェル１０２内に形成されたラテラルＮ
チャネルＭＯＳＦＥＴ１００の三次元断面図である。電
流は、Ｐepi層またはＰウェル１０２の表面付近におい
て横向きに、Ｎ＋ソース領域１０６とＮ＋ドレイン領域
１０８との間に位置するチャネル領域内を流れる。Ｎ＋
ドレイン領域１０８を囲むＮ−ドリフト領域１０７は、
ＭＯＳＦＥＴ１００が電圧をブロックする能力を向上す
る。所望に応じて設けることのできるＰボディ領域１０
５を、Ｎ＋ソース領域１０６の周りに形成してもよい。
小型ゲート１０１と大型ゲート１０３は、チャネル領域
を流れる電流を制御する。ゲート１０３は、ゲート１０
１より何倍も大きな幅を有する。ゲート１０１と１０３
は、間に位置するＰ＋リング１０９によって分離されて
いる。
【００４０】ＭＯＳＦＥＴ１００は、ＰepiまたはＰウ
ェルの表面にストライプパターンに形成されている。図
１６は、ＭＯＳＦＥＴ１００の正方形セル版であるＭＯ
ＳＦＥＴ１１０の断面図である。図１６は、ゲート１１
１及び１１３、Ｎ＋ソース領域１１６、Ｎ＋ドレイン領
域１１８及びＰ＋リング１１９がシリコン表面に設けら
れた金属層によってどのように互いに接続されているか
を示している。図１７はＭＯＳＦＥＴ１１０の平面図で
あり、ゲート１１１及び１１３の広がりぐあいを示すと
ともに、櫛歯状にかみ合わされたソース金属ライン１１
２とドレイン金属ライン１１４が１９９５年５月２日に
発行された米国特許第５，４１２，２３９号明細書に開
示されているようにＭＯＳＦＥＴの表面上を斜めに延在
している様子を示している。図面を見やすくするため、
金属ライン１１２及び１１４はＭＯＳＦＥＴセル上で破
断して示してある。
【００４１】図１８は、Ｎ−ドリフト領域１２７上にフ
ィールド酸化物領域１３０が形成されたデュアルゲート
ラテラルＤＭＯＳＦＥＴ１２０の断面図である。小型ゲ
ート１２１及び大型ゲート１２３はフィールド酸化物領
域１３０に重なっている。ドレイン金属層１３２はＮ＋
ドレイン領域１２８に接しており、ソース金属層１３４
はＮ＋ソース領域１２６に接触している。
【００４２】説明してきた本発明の特定の実施例はあく
までも例示であって、本発明の範囲を限定することを意
図したものではない。本発明の範囲は特許請求の範囲に
規定される。
【００４３】
【発明の効果】上述したように、本発明による多重ゲー
トＭＯＳＦＥＴは、軽負荷時にはゲートドライブ損失を
低く抑え、通常負荷などにおいては伝導損失を低く抑え
ることができ、ＤＣ−ＤＣコンバータで使用するのに適
している。
【図面の簡単な説明】
【図１】従来の相補型同期式バックコンバータの回路
図。
【図２】従来のトーテムポール型Ｎチャネル同期バック
コンバータの回路図。
【図３】従来のブーストコンバータの回路図。
【図４】本発明に基づくデュアルゲートＮチャネルＭＯ
ＳＦＥＴの模式図。
【図５】Ａ及びＢからなり、図５Ａは図４のＭＯＳＦＥ
Ｔの動作を最大出力時において模式的に表した図であ
り、図５Ｂは第４図のＭＯＳＦＥＴの動作を軽負荷時に
おいて表した図である。
【図６】図４に示したＭＯＳＦＥＴのゲートを制御する
ための回路構成図。
【図７】図６に示したインバータチェーンの回路図。
【図８】図４のＭＯＳＦＥＴ中に存在するキャパシタン
スを模式的に表した図。
【図９】デュアルゲートＮチャネルＭＯＳＦＥＴを同期
式整流器またはシャントスイッチとして用い、デュアル
ゲートＰチャネルＭＯＳＦＥＴを直列スイッチとして用
いた相補型同期式バックコンバータの回路図。
【図１０】デュアルゲートＮチャネルＭＯＳＦＥＴを高
電位側直列スイッチとして用いたバックコンバータの回
路図。
【図１１】デュアルゲートバーチカル二重拡散ＭＯＳＦ
ＥＴ（ＤＭＯＳ）の三次元断面図。
【図１２】隣接するＰボディ拡散領域の間にフィールド
酸化層が形成されたデュアルゲートバーチカル二重拡散
ＭＯＳＦＥＴの断面図。
【図１３】小型のゲートと大型のゲートがトレンチ構造
で形成されたデュアルゲートバーチカルＭＯＳＦＥＴの
三次元断面図。
【図１４】図１３に示したＭＯＳＦＥＴの変形実施例の
断面図。
【図１５】ストライプ状に形成されたデュアルゲートラ
テラルＮチャネルＭＯＳＦＥＴの三次元断面図。
【図１６】図１５に示したＭＯＳＦＥＴにおいてセルを
正方形に変形した実施例の断面図。
【図１７】図１６のＭＯＳＦＥＴの平面図。
【図１８】ドリフト領域上にフィールド酸化層が形成さ
れたデュアルゲートラテラルＤＭＯＳＦＥＴの断面図。
【符号の説明】
１０ 相補型同期式バックコンバータ １２ ＰＷＭコントローラ ２０ トーテムポール型Ｎチャネル同期式バックコンバ
ータ ２２ ＰＷＭコントローラ ３０ ブーストコンバータ ３２ ショットキーダイオード ４０ 相補型同期式バックコンバータ ４２ ＰＷＭコントローラ ４４ チャージポンプ ４６、４８ レベルシフタ ４９ メークビフォアブレークユニット ５０ バックコンバータ ６０ デュアルゲートバーチカル二重拡散ＭＯＳＦＥＴ ６２ Ｐボディ拡散領域 ６１、６３ ゲート ６２ Ｐボディ拡散領域 ６４ Ｎ＋ソース領域 ６５ 金属層 ６６ Ｎエピタキシャル層 ６７ Ｐボディ拡散領域 ６８ Ｎ＋基板 ７０ デュアルゲートバーチカル二重拡散ＭＯＳＦＥＴ ７１、７３ ゲート ７２ フィールド酸化物領域 ８０ トレンチ型デュアルゲートバーチカル二重拡散Ｍ
ＯＳＦＥＴ ８１、８３ ゲート ８２ 保護用Ｐタブ ８４ Ｎ＋ソース領域 ８５ Ｐボディ拡散領域 ８７ Ｐタブ ８９ Ｐ＋領域 ９０ トレンチ型デュアルゲートバーチカル二重拡散Ｍ
ＯＳＦＥＴ ９２ 保護用Ｐタブ ９８ 金属層 １００ デュアルゲートラテラルＮチャネルＭＯＳＦＥ
Ｔ １０１、１０３ ゲート １０２ Ｐepi層またはＰウェル １０４ Ｐ＋基板 １０５ Ｐボディ領域 １０６ Ｎ＋ソース領域 １０７ Ｎ−ドリフト領域 １０８ Ｎ＋ドレイン領域 １０９ Ｐ＋リング １１０ デュアルゲートラテラルＮチャネルＭＯＳＦＥ
Ｔ １１１、１１３ ゲート １１２ ソース金属ライン １１４ ドレイン金属ライン １１６ Ｎ＋ソース領域 １１８ Ｎ＋ドレイン領域 １１９ Ｐ＋リング １２０ デュアルゲートラテラル二重拡散ＭＯＳＦＥＴ １２１、１２３ ゲート １２６ Ｎ＋ソース領域 １２７ Ｎ−ドリフト領域 １２８ Ｎ＋ドレイン領域 １３０ フィールド酸化物層 １３２ ドレイン金属層 １３４ ソース金属層 Ｍ１ ＰチャネルＭＯＳＦＥＴ Ｍ２ ＮチャネルＭＯＳＦＥＴ Ｍ３ ＮチャネルＭＯＳＦＥＴ Ｍ４ ＮチャネルＭＯＳＦＥＴ Ｍ５ デュアルゲートＰチャネルＭＯＳＦＥＴ Ｍ６ デュアルゲートＮチャネルＭＯＳＦＥＴ Ｍ デュアルゲートＮチャネルＭＯＳＦＥＴ Ｓ ソース Ｄ ドレイン Ｄ１ ダイオード Ｇ１〜Ｇ６ ゲート Ｗ１ ゲートＧ１のゲート幅 Ｗ２ ゲートＧ２のゲート幅 Ａ１、Ａ２ インバータ ＢN インバータチェーン ＣGD ゲートＧ１・ドレインＤ間キャパシタンス ＣGS ゲートＧ１・ソースＳ間キャパシタンス Ｌ２ フィードバックライン Ｔ ＮＡＮＤゲート Ｖcp ゲートドライブ用電圧 Ｖin 入力電圧 Ｖout 出力電圧
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H02M 3/00 - 3/44

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 ソースと、ドレインと、ボディと、第
    １及び第２ゲートと、ゲートコントローラとを含む多重
    ゲートＭＯＳＦＥＴであって、 前記第１ゲートのゲート幅は前記第２ゲートのゲート幅
    と異なっており、 前記第１ゲートは前記ゲートコントローラの出力端子に
    接続されており、 前記第２ゲートは前記ゲートコントローラの前記出力端
    子にスイッチを介して接続されており、 前記スイッチが開いているとき、前記第１ゲートと前記
    第２ゲートが互いに電気的に分離されることを特徴とす
    る多重ゲートＭＯＳＦＥＴ。
  2. 【請求項２】 前記ボディが前記ソースに短絡されて
    いることを特徴とする請求項１に記載の多重ゲートＭＯ
    ＳＦＥＴ。
  3. 【請求項３】 前記ゲートコントローラがパルス幅変
    調ユニットを含んでいることを特徴とする請求項１に記
    載の多重ゲートＭＯＳＦＥＴ。
  4. 【請求項４】 前記パルス幅変調ユニットと前記第１
    ゲートとの間に接続された少なくとも一つのインバータ
    と、前記パルス幅変調ユニットと前記第２ゲートとの間
    に接続された少なくとも２つのインバータを更に有し、
    前記第２ゲートに接続されたインバータの数が前記第１
    ゲートに接続されたインバータの数より多いことを特徴
    とする請求項３に記載の多重ゲートＭＯＳＦＥＴ。
  5. 【請求項５】 前記スイッチがＮＡＮＤゲートを含ん
    でいることを特徴とする請求項４に記載の多重ゲートＭ
    ＯＳＦＥＴ。
  6. 【請求項６】 前記ＭＯＳＦＥＴがバーチカル二重拡
    散ＭＯＳＦＥＴの形態であることを特徴とする請求項１
    に記載の多重ゲートＭＯＳＦＥＴ。
  7. 【請求項７】 前記ＭＯＳＦＥＴがバーチカルトレン
    チゲート型ＭＯＳＦＥＴの形態であることを特徴とする
    請求項１に記載の多重ゲートＭＯＳＦＥＴ。
  8. 【請求項８】 前記ＭＯＳＦＥＴがラテラルＭＯＳＦ
    ＥＴの形態であることを特徴とする請求項１に記載の多
    重ゲートＭＯＳＦＥＴ。
  9. 【請求項９】 前記ＭＯＳＦＥＴが、他の部分より低
    いドーピング密度を有するドリフト領域を含むドレイン
    を有していることを特徴とする請求項８に記載の多重ゲ
    ートＭＯＳＦＥＴ。
  10. 【請求項１０】 フィールド酸化物領域が前記ドリフ
    ト領域の少なくとも一部の上に被さるように形成されて
    いることを特徴とする請求項９に記載の多重ゲートＭＯ
    ＳＦＥＴ。
  11. 【請求項１１】 電圧源に直列に接続された第１ＭＯ
    ＳＦＥＴ及び第２ＭＯＳＦＥＴと、これらのＭＯＳＦＥ
    Ｔの各々のゲートを駆動するためのゲート制御ユニット
    と、前記第１ＭＯＳＦＥＴと第２ＭＯＳＦＥＴとの中間
    点に接続されたインダクタとを含む同期式バックコンバ
    ータであって、 少なくとも前記第１ＭＯＳＦＥＴが、 ソースと、 ドレインと、 ボディとを有し、 前記ゲートが第１部分と第２部分とに分かれ、前記第１
    部分のゲート幅は前記第２部分のゲート幅より小さく、
    前記第１部分は前記ゲート制御ユニットの出力端子に接
    続されており、前記第２部分は前記ゲート制御ユニット
    の前記出力端子にスイッチを介して接続されており、前
    記スイッチが開いているとき、前記第１部分と前記第２
    部分が互いに電気的に分離されることを特徴とする同期
    式バックコンバータ。
  12. 【請求項１２】 前記ゲート制御ユニットがパルス幅
    変調ユニットを含んでいることを特徴とする請求項１１
    に記載の同期式バックコンバータ。
  13. 【請求項１３】 前記コンバータの出力が前記ゲート
    制御ユニットに接続されており、前記ゲート制御ユニッ
    トは、前記コンバータの前記出力に高電流状態が存在す
    るときは該ゲート制御ユニットのゲート駆動出力から前
    記ゲートの第２部分を切り離し、前記コンバータの前記
    出力に低電流状態が存在するときは前記ゲート駆動出力
    に前記ゲートの第２部分を接続するように前記スイッチ
    を操作することを特徴とする請求項１１に記載の同期式
    バックコンバータ。
  14. 【請求項１４】 前記第１及び第２ＭＯＳＦＥＴの各
    々がＮチャネルＭＯＳＦＥＴを含んでいることを特徴と
    する請求項１１に記載の同期式バックコンバータ。
  15. 【請求項１５】 更にチャージポンプを含んでおり、 前記第２ＭＯＳＦＥＴの前記ゲートが第３及び第４部分
    に分かれており、前記第４部分の幅は前記第３部分の幅
    より大きく、前記第３部分は前記ゲート制御ユニットの
    出力端子に接続されており、前記第４部分は第２スイッ
    チを介して前記チャージポンプに接続されていることを
    特徴とする請求項１４に記載の同期式バックコンバー
    タ。
  16. 【請求項１６】 前記第１ＭＯＳＦＥＴがＮチャネル
    ＭＯＳＦＥＴを含んでおり、前記第２ＭＯＳＦＥＴがＰ
    チャネルＭＯＳＦＥＴを含んでいることを特徴とする請
    求項１１に記載の同期式バックコンバータ。
  17. 【請求項１７】 繰り返しオン／オフされるＭＯＳＦ
    ＥＴにおける電力損失を低減する方法であって、 前記ＭＯＳＦＥＴのゲートを該ゲートが第１部分と第２
    部分とを有し、前記第１部分のゲート幅は前記第２部分
    のゲート幅より大きく且つ前記第１部分と前記第２部分
    が互いに電気的に分離されるように製造する過程と、 前記ＭＯＳＦＥＴによって駆動されている負荷の動作状
    態を検知する過程と、 前記動作状態が第１の状態にあるとき、前記ゲートの第
    １部分と第２部分の各々にゲート駆動信号を供給する過
    程と、 前記動作状態が第２の状態にあるとき、前記ゲートの第
    ２部分にのみ前記ゲート駆動信号を供給する過程とを含
    むことを特徴とする方法。
  18. 【請求項１８】 前記ＭＯＳＦＥＴが、ＤＣ入力電圧
    をＤＣ出力電圧に変換するのに使用されるＤＣ−ＤＣコ
    ンバータ内に含まれており、前記動作状態を検出する過
    程が前記ＤＣ出力電圧のレベルを検出する過程を含むこ
    とを特徴とする請求項１７に記載の方法。
  19. 【請求項１９】 前記第１状態が前記ＤＣ出力電圧の
    第１レベルであり、前記第２状態が前記ＤＣ出力電圧の
    第２レベルであり、前記第１レベルが前記第２レベルよ
    り高いことを特徴とする請求項１８に記載の方法。
  20. 【請求項２０】 前記ＭＯＳＦＥＴが、ＤＣ入力電圧
    をＤＣ出力電圧に変換するとともに出力電流を出力する
    のに使用されるＤＣ−ＤＣコンバータ内に含まれてお
    り、前記動作状態を検出する過程が前記出力電流のレベ
    ルを検出する過程を含むを特徴とする請求項１７に記載
    の方法。
  21. 【請求項２１】 前記第１状態が前記出力電流の第１
    レベルであり、前記第２状態が前記出力電流の第２レベ
    ルであり、前記第２レベルが前記第１レベルより低いこ
    とを特徴とする請求項２０に記載の方法。
JP08287598A 1995-10-13 1996-10-09 多重ゲートｍｏｓｆｅｔ、同期式バックコンバータ及びｍｏｓｆｅｔにおける電力損失を低減する方法 Expired - Fee Related JP3131569B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/542,611 1995-10-13
US08/542,611 US5616945A (en) 1995-10-13 1995-10-13 Multiple gated MOSFET for use in DC-DC converter

Publications (2)

Publication Number Publication Date
JPH09223799A JPH09223799A (ja) 1997-08-26
JP3131569B2 true JP3131569B2 (ja) 2001-02-05

Family

ID=24164565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP08287598A Expired - Fee Related JP3131569B2 (ja) 1995-10-13 1996-10-09 多重ゲートｍｏｓｆｅｔ、同期式バックコンバータ及びｍｏｓｆｅｔにおける電力損失を低減する方法

Country Status (4)

Country Link
US (1) US5616945A (ja)
EP (1) EP0768761B1 (ja)
JP (1) JP3131569B2 (ja)
DE (1) DE69634066T2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5973367A (en) * 1995-10-13 1999-10-26 Siliconix Incorporated Multiple gated MOSFET for use in DC-DC converter
US6184666B1 (en) * 1998-03-09 2001-02-06 3Dlabs Inc. Ltd. Buck converter with parallel switches
JP3598065B2 (ja) * 1998-08-28 2004-12-08 松下電器産業株式会社 スイッチングレギュレータおよびこれを用いたｌｓｉシステム
US6346726B1 (en) * 1998-11-09 2002-02-12 International Rectifier Corp. Low voltage MOSFET power device having a minimum figure of merit
US6168292B1 (en) * 1998-11-10 2001-01-02 Tensor Corporation Lamp
US6461918B1 (en) * 1999-12-20 2002-10-08 Fairchild Semiconductor Corporation Power MOS device with improved gate charge performance
JP2001251869A (ja) * 2000-03-01 2001-09-14 Osaka Gas Co Ltd 直交変換回路、電力変換装置、及び、発電システム
JP3602028B2 (ja) * 2000-03-27 2004-12-15 沖電気工業株式会社 半導体集積回路
KR100327434B1 (ko) * 2000-05-01 2002-03-13 박종섭 반도체 소자의 구조
JP2002019558A (ja) * 2000-07-11 2002-01-23 Denso Corp コンデンサの電荷制御回路及びマイクロコンピュータ
US6696726B1 (en) * 2000-08-16 2004-02-24 Fairchild Semiconductor Corporation Vertical MOSFET with ultra-low resistance and low gate charge
US7745289B2 (en) * 2000-08-16 2010-06-29 Fairchild Semiconductor Corporation Method of forming a FET having ultra-low on-resistance and low gate charge
US6472708B1 (en) 2000-08-31 2002-10-29 General Semiconductor, Inc. Trench MOSFET with structure having low gate charge
US6803626B2 (en) * 2002-07-18 2004-10-12 Fairchild Semiconductor Corporation Vertical charge control semiconductor device
US6818513B2 (en) * 2001-01-30 2004-11-16 Fairchild Semiconductor Corporation Method of forming a field effect transistor having a lateral depletion structure
US6677641B2 (en) 2001-10-17 2004-01-13 Fairchild Semiconductor Corporation Semiconductor structure with improved smaller forward voltage loss and higher blocking capability
US7345342B2 (en) * 2001-01-30 2008-03-18 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6930473B2 (en) * 2001-08-23 2005-08-16 Fairchild Semiconductor Corporation Method and circuit for reducing losses in DC-DC converters
WO2002084873A1 (en) * 2001-03-28 2002-10-24 Koninklijke Philips Electronics N.V. Synchronous rectifiers
WO2002103504A2 (en) * 2001-06-15 2002-12-27 Apple Computer, Inc. Active enclosure for computing device
KR100859701B1 (ko) * 2002-02-23 2008-09-23 페어차일드코리아반도체 주식회사 고전압 수평형 디모스 트랜지스터 및 그 제조 방법
US6784729B1 (en) * 2002-08-14 2004-08-31 Advanced Micro Devices, Inc. Differential amplifier with input gate oxide breakdown avoidance
US6855985B2 (en) * 2002-09-29 2005-02-15 Advanced Analogic Technologies, Inc. Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology
US7576388B1 (en) * 2002-10-03 2009-08-18 Fairchild Semiconductor Corporation Trench-gate LDMOS structures
US7504690B2 (en) * 2002-10-04 2009-03-17 Nxp B.V. Power semiconductor devices
US7652326B2 (en) 2003-05-20 2010-01-26 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
KR100994719B1 (ko) * 2003-11-28 2010-11-16 페어차일드코리아반도체 주식회사 슈퍼정션 반도체장치
US7368777B2 (en) * 2003-12-30 2008-05-06 Fairchild Semiconductor Corporation Accumulation device with charge balance structure and method of forming the same
JP4610199B2 (ja) * 2004-01-14 2011-01-12 ルネサスエレクトロニクス株式会社 Ｄｃ−ｄｃコンバータ用半導体集積回路及びｄｃ−ｄｃコンバータ
US7352036B2 (en) 2004-08-03 2008-04-01 Fairchild Semiconductor Corporation Semiconductor power device having a top-side drain using a sinker trench
US7265415B2 (en) * 2004-10-08 2007-09-04 Fairchild Semiconductor Corporation MOS-gated transistor with reduced miller capacitance
TWI348262B (en) * 2005-02-10 2011-09-01 Bruno Ferrario A circuit and method for adaptive frequency compensation for dc-to-dc converter
DE112006000832B4 (de) 2005-04-06 2018-09-27 Fairchild Semiconductor Corporation Trenched-Gate-Feldeffekttransistoren und Verfahren zum Bilden derselben
US7385248B2 (en) * 2005-08-09 2008-06-10 Fairchild Semiconductor Corporation Shielded gate field effect transistor with improved inter-poly dielectric
US7446374B2 (en) * 2006-03-24 2008-11-04 Fairchild Semiconductor Corporation High density trench FET with integrated Schottky diode and method of manufacture
US20070236518A1 (en) * 2006-04-03 2007-10-11 Oto Leonard D Hysteretic led driver with low end linearization
US7319256B1 (en) 2006-06-19 2008-01-15 Fairchild Semiconductor Corporation Shielded gate trench FET with the shield and gate electrodes being connected together
US8492796B2 (en) * 2007-03-13 2013-07-23 Infineon Technologies Ag MuGFET switch
US8222874B2 (en) * 2007-06-26 2012-07-17 Vishay-Siliconix Current mode boost converter using slope compensation
CN101868856B (zh) 2007-09-21 2014-03-12 飞兆半导体公司 用于功率器件的超结结构及制造方法
US7772668B2 (en) 2007-12-26 2010-08-10 Fairchild Semiconductor Corporation Shielded gate trench FET with multiple channels
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
US8183892B2 (en) 2009-06-05 2012-05-22 Fairchild Semiconductor Corporation Monolithic low impedance dual gate current sense MOSFET
US9263439B2 (en) 2010-05-24 2016-02-16 Infineon Technologies Americas Corp. III-nitride switching device with an emulated diode
US8432000B2 (en) 2010-06-18 2013-04-30 Fairchild Semiconductor Corporation Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US8674727B2 (en) 2010-08-31 2014-03-18 Infineon Technologies Austria Ag Circuit and method for driving a transistor component based on a load condition
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8698229B2 (en) * 2011-05-31 2014-04-15 Infineon Technologies Austria Ag Transistor with controllable compensation regions
US9166028B2 (en) * 2011-05-31 2015-10-20 Infineon Technologies Austria Ag Circuit configured to adjust the activation state of transistors based on load conditions
US8803205B2 (en) 2011-05-31 2014-08-12 Infineon Technologies Austria Ag Transistor with controllable compensation regions
WO2013032906A1 (en) * 2011-08-29 2013-03-07 Efficient Power Conversion Corporation Parallel connection methods for high performance transistors
CN103427603B (zh) * 2012-05-22 2016-09-21 通嘉科技股份有限公司 超高压组件与操作超高压组件的方法
JP6106045B2 (ja) * 2013-03-22 2017-03-29 株式会社東芝 受光回路
JP6088331B2 (ja) 2013-04-10 2017-03-01 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
JP6171861B2 (ja) 2013-11-07 2017-08-02 富士通株式会社 充放電信号回路およびｄｃｄｃコンバータ
JP2015135927A (ja) * 2014-01-20 2015-07-27 株式会社東芝 半導体装置、半導体モジュール、および電子回路
DE102015112502B4 (de) 2015-07-30 2021-11-04 Infineon Technologies Ag Halbleiterbauelemente
US9882492B2 (en) 2015-12-08 2018-01-30 Infineon Technologies Austria Ag Control of asymmetric parallel synchronous rectifiers in power converter topologies
JP6289600B2 (ja) * 2016-12-22 2018-03-07 三菱電機株式会社 半導体装置
US10003337B1 (en) * 2017-05-17 2018-06-19 International Business Machines Corporation Resonant virtual supply booster for synchronous logic circuits and other circuits with use of on-chip integrated magnetic inductor
US10992221B2 (en) * 2018-04-09 2021-04-27 Semiconductor Components Industries, Llc Efficient buck-boost charge pump and method therefor
US10748891B1 (en) * 2019-02-12 2020-08-18 Qualcomm Incorporated Electrostatic discharge (ESD) robust transistor
JP7293757B2 (ja) * 2019-03-15 2023-06-20 株式会社村田製作所 スイッチ回路、高周波モジュール及び通信装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3660697A (en) * 1970-02-16 1972-05-02 Bell Telephone Labor Inc Monolithic semiconductor apparatus adapted for sequential charge transfer
DE3070786D1 (en) * 1980-11-12 1985-07-25 Ibm Deutschland Electrically switchable read-only memory
US4841165A (en) * 1988-02-12 1989-06-20 Wesley H. Heinmiller D. C. power controller
JPH0770733B2 (ja) * 1988-02-22 1995-07-31 株式会社東芝 半導体装置とその使用方法
JPH0338878A (ja) * 1989-07-05 1991-02-19 Nec Corp デュアルゲート型絶縁ゲート電界効果トランジスタ
US5243234A (en) * 1991-03-20 1993-09-07 Industrial Technology Research Institute Dual gate LDMOSFET device for reducing on state resistance

Also Published As

Publication number Publication date
JPH09223799A (ja) 1997-08-26
EP0768761B1 (en) 2004-12-22
DE69634066T2 (de) 2005-12-15
US5616945A (en) 1997-04-01
DE69634066D1 (de) 2005-01-27
EP0768761A2 (en) 1997-04-16
EP0768761A3 (en) 1999-10-27

Similar Documents

Publication Publication Date Title
JP3131569B2 (ja) 多重ゲートｍｏｓｆｅｔ、同期式バックコンバータ及びｍｏｓｆｅｔにおける電力損失を低減する方法
US5973367A (en) Multiple gated MOSFET for use in DC-DC converter
US10586796B2 (en) Circuit arrangement having semiconductor switches
US6642697B2 (en) Switching regulator with multiple power transistor driving voltages
US8310007B2 (en) Integrated power supplies and combined high-side plus low-side switches
US9035625B2 (en) Common cascode routing bus for high-efficiency DC-to-DC conversion
US20080122418A1 (en) Synchronous DC/DC converter
US20070170897A1 (en) High-Frequency Power MESFET Buck Switching Power Supply
US7564704B2 (en) Method of forming a power supply controller and structure therefor
US20080186004A1 (en) High-Frequency Power MESFET Boost Switching Power Supply
US20080203991A1 (en) DC-DC Converter that Includes a High Frequency Power MESFET Gate Drive Circuit
US7911192B2 (en) High voltage power regulation using two power switches with low voltage transistors
US10622908B2 (en) Isolated DC-DC converter
US20180375432A1 (en) Trench mosfet having an independent coupled element in a trench
US20080068868A1 (en) Power MESFET Rectifier
WO2011090555A2 (en) Stacked nmos dc-to-dc power conversion
CN109962699A (zh) 用于控制mosfet开关模块的方法和装置
US9577629B2 (en) Circuit for an active diode and method for operating an active diode
TWI727349B (zh) 降壓轉換器電路以及降壓轉換方法
US7915879B2 (en) Switching converter including a rectifier element with nonlinear capacitance
CN203800053U (zh) 半导体器件及包括该半导体器件的集成装置
US20150117063A1 (en) Control circuit for half-bridge diodes
Deneke et al. 31.10 A Fully integrated 500V, 6.25 MHz GaN-IC for Totem-Pole PFC Off-Line Power Conversion

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071117

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081117

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091117

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101117

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111117

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121117

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131117

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees