JPH09215314A - Ｄｃ−ｄｃコンバータ回路 - Google Patents
Ｄｃ−ｄｃコンバータ回路Info
- Publication number
- JPH09215314A JPH09215314A JP8015833A JP1583396A JPH09215314A JP H09215314 A JPH09215314 A JP H09215314A JP 8015833 A JP8015833 A JP 8015833A JP 1583396 A JP1583396 A JP 1583396A JP H09215314 A JPH09215314 A JP H09215314A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- voltage
- terminal
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
(57)【要約】
【課題】 本発明は小型受信機の備える電源の昇圧を行
うためのＤＣ−ＤＣコンバータ回路に関し、回路を電流
動作の素子で構成したときの電源利用効率の向上及び安
定動作を図ることを目的とする。 【解決手段】 直流電源からの電圧を、周波数変換で昇
降圧させるための電流源回路３６，３８、ＶＦＭ発振器
３７、ＶＦＭコンパレータ３９、バッファ４０、トラン
ジスタＱ１１で構成された第１の回路及びパルス幅変換
で昇降圧させるための電流源回路４１、ＰＷＭ発振器４
２、エラーアンプ４３、ＰＷＭコントローラ４４、バッ
ファ４０、トランジスタＱ１１で構成された第２の回路
が、例えばバイポーラ型又はディスクリート型のような
電流動作のトランジスタで構成されると共に、適宜それ
ぞれ電流源回路３６，３８，４１を介して動作されるも
ので、マイコン４６からの制御信号に基づいて切替回路
４５が駆動対象の待機時に主に第１の回路を駆動させ、
駆動時に第２の回路を駆動させるように切り替える構成
とする。
うためのＤＣ−ＤＣコンバータ回路に関し、回路を電流
動作の素子で構成したときの電源利用効率の向上及び安
定動作を図ることを目的とする。 【解決手段】 直流電源からの電圧を、周波数変換で昇
降圧させるための電流源回路３６，３８、ＶＦＭ発振器
３７、ＶＦＭコンパレータ３９、バッファ４０、トラン
ジスタＱ１１で構成された第１の回路及びパルス幅変換
で昇降圧させるための電流源回路４１、ＰＷＭ発振器４
２、エラーアンプ４３、ＰＷＭコントローラ４４、バッ
ファ４０、トランジスタＱ１１で構成された第２の回路
が、例えばバイポーラ型又はディスクリート型のような
電流動作のトランジスタで構成されると共に、適宜それ
ぞれ電流源回路３６，３８，４１を介して動作されるも
ので、マイコン４６からの制御信号に基づいて切替回路
４５が駆動対象の待機時に主に第１の回路を駆動させ、
駆動時に第２の回路を駆動させるように切り替える構成
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、小型受信機の備え
る電源の昇圧を行うためのＤＣ−ＤＣコンバータ回路に
関する。
る電源の昇圧を行うためのＤＣ−ＤＣコンバータ回路に
関する。
【０００２】
【従来の技術】近年、ページャ（ポケットベル）等の携
帯用の小型受信機が広く普及してきており、内蔵される
バッテリの出力電圧をＤＣ−ＤＣコンバータにより昇圧
して電源系として使用されるのが一般的である。このよ
うな小型受信機では、駆動の長時間化と駆動の安定化が
望まれている。
帯用の小型受信機が広く普及してきており、内蔵される
バッテリの出力電圧をＤＣ−ＤＣコンバータにより昇圧
して電源系として使用されるのが一般的である。このよ
うな小型受信機では、駆動の長時間化と駆動の安定化が
望まれている。
【０００３】そこで、図４に、従来のＤＣ−ＤＣコンバ
ータ回路の構成図を示す。図４（Ａ）はＶＦＭ（Voltag
e Frequency Modulation) 方式のＤＣ−ＤＣコンバータ
回路であり、図４（Ｂ）はＰＷＭ（Pulse Width Modula
tion) のＤＣ−ＤＣコンバータ回路である。
ータ回路の構成図を示す。図４（Ａ）はＶＦＭ（Voltag
e Frequency Modulation) 方式のＤＣ−ＤＣコンバータ
回路であり、図４（Ｂ）はＰＷＭ（Pulse Width Modula
tion) のＤＣ−ＤＣコンバータ回路である。
【０００４】図４（Ａ）に示すＤＣ−ＤＣコンバータ回
路１１は、入力端子（ＶIN）１２に発振器１３の入力端
が接続され、該発振器１３の出力端がＮＰＮ型のトラン
ジスタＱ１のベースに接続される。トランジスタＱ１の
エミッタは接地され、コレクタはスイッチング端子（Ｖ
L ）１４に接続されるいわゆるオープンコレクタであ
る。また、出力端子（ＶOUT ）１５と接地間には電流源
１６と逆方向（アノード側が接地）のツェナーダイオー
ドＺＤ１が接続されると共に、抵抗Ｒ１，Ｒ２の直列回
路が接続される。さらに、出力端子（ＶOUT ）１４には
コンパレータ１７の電源端子が接続され、該コンパレー
タ１６の第２の電源端子は接地される。
路１１は、入力端子（ＶIN）１２に発振器１３の入力端
が接続され、該発振器１３の出力端がＮＰＮ型のトラン
ジスタＱ１のベースに接続される。トランジスタＱ１の
エミッタは接地され、コレクタはスイッチング端子（Ｖ
L ）１４に接続されるいわゆるオープンコレクタであ
る。また、出力端子（ＶOUT ）１５と接地間には電流源
１６と逆方向（アノード側が接地）のツェナーダイオー
ドＺＤ１が接続されると共に、抵抗Ｒ１，Ｒ２の直列回
路が接続される。さらに、出力端子（ＶOUT ）１４には
コンパレータ１７の電源端子が接続され、該コンパレー
タ１６の第２の電源端子は接地される。
【０００５】そして、コンパレータ１７の非反転端子は
ツェナーダイオードＺＤ１のカソードに接地され、反転
端子は抵抗Ｒ１，Ｒ２の接続点に接続される。また、コ
ンパレータ１７の出力端は発振器１３の駆動端子に接続
される。このようなＤＣ−ＤＣコンバータ回路１１は、
例えば昇圧として用いる場合には入力端子（ＶIN）１２
とスイッチング端子（ＶL ）１４間に、インダクタンス
が接続され、スイッチング端子（ＶL ）１４と出力端子
（ＶOUT ）１５間にはショットキーダイオードが接続さ
れると共に、出力端子（ＶOUT ）１５と接地間にコンデ
ンサが接続される。そして、このＤＣ−ＤＣコンバータ
回路１１を小型受信機に内蔵した場合に、出力端子（Ｖ
OUT ）１５よりマイコン等に電源供給が行われる。
ツェナーダイオードＺＤ１のカソードに接地され、反転
端子は抵抗Ｒ１，Ｒ２の接続点に接続される。また、コ
ンパレータ１７の出力端は発振器１３の駆動端子に接続
される。このようなＤＣ−ＤＣコンバータ回路１１は、
例えば昇圧として用いる場合には入力端子（ＶIN）１２
とスイッチング端子（ＶL ）１４間に、インダクタンス
が接続され、スイッチング端子（ＶL ）１４と出力端子
（ＶOUT ）１５間にはショットキーダイオードが接続さ
れると共に、出力端子（ＶOUT ）１５と接地間にコンデ
ンサが接続される。そして、このＤＣ−ＤＣコンバータ
回路１１を小型受信機に内蔵した場合に、出力端子（Ｖ
OUT ）１５よりマイコン等に電源供給が行われる。
【０００６】上記ＶＦＭ方式のＤＣ−ＤＣコンバータ回
路１１は、入力端子（ＶIN）１２に電源からの電圧が入
力されると、発振器１３がトランジスタＱ１をトライブ
して接続されるインダクタンスで昇圧を行うと、出力端
子（ＶOUT ）１５には鋸歯状の電圧波形が表われ、これ
に応じてコンパレータ１７が発振器１３を駆動／停止を
繰り返して昇圧する。すなわち、出力端子（ＶOUT ）１
５には鋸歯状の電圧が出力されるものである。
路１１は、入力端子（ＶIN）１２に電源からの電圧が入
力されると、発振器１３がトランジスタＱ１をトライブ
して接続されるインダクタンスで昇圧を行うと、出力端
子（ＶOUT ）１５には鋸歯状の電圧波形が表われ、これ
に応じてコンパレータ１７が発振器１３を駆動／停止を
繰り返して昇圧する。すなわち、出力端子（ＶOUT ）１
５には鋸歯状の電圧が出力されるものである。
【０００７】また、図４（Ｂ）に示すＤＣ−ＤＣコンバ
ータ回路２１では、入力端子（ＶIN）２２に電流源２３
を介してバッファ２４及びＰＷＭ２５の出力端が接続さ
れる。バッファ２４の出力端はＮＰＮ型のトランジスタ
Ｑ２のベースに接続される。このトランジスタＱ２のエ
ミッタは接地され、コレクタはスイッチング端子
（Ｖ L ）２６に接続されるいわゆるオープンコレクタで
ある。
ータ回路２１では、入力端子（ＶIN）２２に電流源２３
を介してバッファ２４及びＰＷＭ２５の出力端が接続さ
れる。バッファ２４の出力端はＮＰＮ型のトランジスタ
Ｑ２のベースに接続される。このトランジスタＱ２のエ
ミッタは接地され、コレクタはスイッチング端子
（Ｖ L ）２６に接続されるいわゆるオープンコレクタで
ある。
【０００８】一方、出力端子（ＶOUT ）２７と接地間で
抵抗Ｒ３，Ｒ４の直列回路が接続され、該抵抗Ｒ３，Ｒ
４の接続点とエラーアンプ２８の非反転入力端が接続さ
れる。また、エラーアンプ２８の反転入力端と接地間に
は逆方向（アノード側が接地）のツェナーダイオードＺ
Ｄ２が接続される。そして、コンパレータ２８の出力端
はＰＷＭコントローラの駆動端に接続される。そして、
ＰＷＭコントローラ２５の入力端に発振器２９が接続さ
れる。
抵抗Ｒ３，Ｒ４の直列回路が接続され、該抵抗Ｒ３，Ｒ
４の接続点とエラーアンプ２８の非反転入力端が接続さ
れる。また、エラーアンプ２８の反転入力端と接地間に
は逆方向（アノード側が接地）のツェナーダイオードＺ
Ｄ２が接続される。そして、コンパレータ２８の出力端
はＰＷＭコントローラの駆動端に接続される。そして、
ＰＷＭコントローラ２５の入力端に発振器２９が接続さ
れる。
【０００９】例えば、上述と同様に昇圧として用いる場
合には各端子（ＶIN２２，ＶL ２６，ＶOUT ２７）には
インダクタンス、ショットキー、コンデンサが接続され
る。このＰＷＭ方式のＤＣ−ＤＣコンバータ回路２１
は、エラーアンプ２８が出力端子（ＶOUT ）２７の出力
電圧を監視するもので、ＰＷＭコントローラ２９はエラ
ーアンプ２８の出力と発振器２９からの発振パルスでバ
ッファ２４を介してトランジスタＱ２をドライブする。
この場合、出力端子（ＶOUT ）２７は一定電圧が出力さ
れるものである。
合には各端子（ＶIN２２，ＶL ２６，ＶOUT ２７）には
インダクタンス、ショットキー、コンデンサが接続され
る。このＰＷＭ方式のＤＣ−ＤＣコンバータ回路２１
は、エラーアンプ２８が出力端子（ＶOUT ）２７の出力
電圧を監視するもので、ＰＷＭコントローラ２９はエラ
ーアンプ２８の出力と発振器２９からの発振パルスでバ
ッファ２４を介してトランジスタＱ２をドライブする。
この場合、出力端子（ＶOUT ）２７は一定電圧が出力さ
れるものである。
【００１０】
【発明が解決しようとする課題】ところで、上記図４
（Ａ）又は図４（Ｂ）に示すＤＣ−ＤＣコンバータ回路
１１，２１はバイポーラ型トランジスタによるハイブリ
ッドＩＣで形成し、ページャ等の小型受信機に組み込む
場合、インダクタンス（コイル）等が外付け接続され、
出力端子（ＶOUT ）１５，２７にマイコン（マイクロコ
ンピュータ）等の電源電圧の供給対象が接続される。
（Ａ）又は図４（Ｂ）に示すＤＣ−ＤＣコンバータ回路
１１，２１はバイポーラ型トランジスタによるハイブリ
ッドＩＣで形成し、ページャ等の小型受信機に組み込む
場合、インダクタンス（コイル）等が外付け接続され、
出力端子（ＶOUT ）１５，２７にマイコン（マイクロコ
ンピュータ）等の電源電圧の供給対象が接続される。
【００１１】従って、図４（Ａ）に示すＶＦＭ方式のＤ
Ｃ−ＤＣコンバータ回路１１を用いた場合、消費電力が
少なく、内蔵バッテリの長時間使用が可能となるが、出
力電圧が鋸歯状であることからリップル電圧となってマ
イコン等の制御系の電源電圧とすることが好ましくない
という問題がある。
Ｃ−ＤＣコンバータ回路１１を用いた場合、消費電力が
少なく、内蔵バッテリの長時間使用が可能となるが、出
力電圧が鋸歯状であることからリップル電圧となってマ
イコン等の制御系の電源電圧とすることが好ましくない
という問題がある。
【００１２】また、図４（Ｂ）に示すＰＷＭ方式のＤＣ
−ＤＣコンバータ回路２１を用いた場合、出力電圧波形
が一定であってマイコン等の制御系の電源電圧とするこ
とは好ましいが、消費電力が増大して内蔵バッテリの消
費が早く、特に長時間待機状態が続く場合には電源利用
効率が悪いという問題がある。
−ＤＣコンバータ回路２１を用いた場合、出力電圧波形
が一定であってマイコン等の制御系の電源電圧とするこ
とは好ましいが、消費電力が増大して内蔵バッテリの消
費が早く、特に長時間待機状態が続く場合には電源利用
効率が悪いという問題がある。
【００１３】そこで、本発明は上記課題に鑑みなされた
もので、回路を電流動作の素子で構成したときの電源利
用効率の向上及び安定動作を図るＤＣ−ＤＣコンバータ
回路を提供することを目的とする。
もので、回路を電流動作の素子で構成したときの電源利
用効率の向上及び安定動作を図るＤＣ−ＤＣコンバータ
回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】上記課題を解決するため
に、請求項１では、駆動対象に供給する所定電圧を所定
の直流電源から昇降圧して生成するためのＤＣ−ＤＣコ
ンバータ回路において、電流動作の素子で構成され、入
力される前記直流電源からの電圧を周波数変換により昇
降圧させるための第１の回路と、電流動作の素子で構成
され、入力される前記直流電源からの電圧をパルス幅変
換により昇降圧させるための第２の回路と、前記駆動対
象の待機時に主に該第１の回路を駆動させ、駆動時に該
第２の回路を駆動させるために切り替えを行う切替手段
と、を有してＤＣ−ＤＣコンバータ回路が構成される。
に、請求項１では、駆動対象に供給する所定電圧を所定
の直流電源から昇降圧して生成するためのＤＣ−ＤＣコ
ンバータ回路において、電流動作の素子で構成され、入
力される前記直流電源からの電圧を周波数変換により昇
降圧させるための第１の回路と、電流動作の素子で構成
され、入力される前記直流電源からの電圧をパルス幅変
換により昇降圧させるための第２の回路と、前記駆動対
象の待機時に主に該第１の回路を駆動させ、駆動時に該
第２の回路を駆動させるために切り替えを行う切替手段
と、を有してＤＣ−ＤＣコンバータ回路が構成される。
【００１５】請求項２では、請求項１記載の第１及び第
２の回路を構成する電流動作の素子を、バイポーラ型又
はディスクリート型のスイッチング素子で構成する。請
求項３では、請求項１又は２において、前記第１及び第
２の回路がそれぞれ所定数の電流源回路を介して動作さ
れるもので、前記切替手段が外部から入力される前記待
機又は駆動の状態を示す信号に基づいて、該当の何れか
の該電流源回路を駆動させて該第１又は第２の回路を切
り替えてなる。
２の回路を構成する電流動作の素子を、バイポーラ型又
はディスクリート型のスイッチング素子で構成する。請
求項３では、請求項１又は２において、前記第１及び第
２の回路がそれぞれ所定数の電流源回路を介して動作さ
れるもので、前記切替手段が外部から入力される前記待
機又は駆動の状態を示す信号に基づいて、該当の何れか
の該電流源回路を駆動させて該第１又は第２の回路を切
り替えてなる。
【００１６】上述のように請求項１乃至３の発明では、
直流電源からの電圧を、周波数変換で昇降圧させるため
の第１の回路及びパルス幅変換で昇降圧させるための第
２の回路が、例えばバイポーラ型又はディスクリート型
のスイッチング素子のような電流動作の素子で構成され
ると共に、適宜それぞれ電流源回路を介して動作される
もので、外部からの状態信号に基づいて切替手段が駆動
対象の待機時に主に第１の回路を駆動させ、駆動時に第
２の回路を駆動させるように切り替える。これにより、
待機時には主に消費電流の小な出力電圧の第１の回路が
駆動され、駆動時には動作安定な出力電圧の第２の回路
が駆動されることから、回路を動作電流の素子で構成し
たときの電源利用効率の向上及び安定動作を図ることが
可能となる。
直流電源からの電圧を、周波数変換で昇降圧させるため
の第１の回路及びパルス幅変換で昇降圧させるための第
２の回路が、例えばバイポーラ型又はディスクリート型
のスイッチング素子のような電流動作の素子で構成され
ると共に、適宜それぞれ電流源回路を介して動作される
もので、外部からの状態信号に基づいて切替手段が駆動
対象の待機時に主に第１の回路を駆動させ、駆動時に第
２の回路を駆動させるように切り替える。これにより、
待機時には主に消費電流の小な出力電圧の第１の回路が
駆動され、駆動時には動作安定な出力電圧の第２の回路
が駆動されることから、回路を動作電流の素子で構成し
たときの電源利用効率の向上及び安定動作を図ることが
可能となる。
【００１７】
【発明の実施の形態】図１に、本発明の一実施例の構成
図を示す。図１に示すＤＣ−ＤＣコンバータ回路３０
は、切替端子（ＣＨ）３１、入力端子（ＶIN）３２、Ｇ
ＮＤ（接地）端子３３、出力端子（ＶOUT ）３４、及び
スイッチング端子（ＶL ）３５を備える。
図を示す。図１に示すＤＣ−ＤＣコンバータ回路３０
は、切替端子（ＣＨ）３１、入力端子（ＶIN）３２、Ｇ
ＮＤ（接地）端子３３、出力端子（ＶOUT ）３４、及び
スイッチング端子（ＶL ）３５を備える。
【００１８】入力端子（ＶIN）３２には電流源回路３６
を介してＶＦＭ発振器３７の駆動制御端が接続される。
また、出力端子（ＶOUT ）３４には電流源回路３８を介
してＶＦＭコンパレータ２９の駆動制御端が接続される
と共に、直接にＶＦＭコンパレータ３９の入力端が接続
される。ＶＦＭコンパレータ３９の出力端はＶＦＭ発振
器３７の入力端に接続され、ＶＦＭ発振器の出力端はバ
ッファ４０の入力端に接続される。そして、バッファ４
０の出力端はＮＰＮ型のトランジスタＱ１１のベースに
接続される。このトランジスタＱ１１のエミッタは接地
され、コレクタはスイッチング端子（ＶL ）３５に接続
されるいわゆるオープンコレクタ状態である。
を介してＶＦＭ発振器３７の駆動制御端が接続される。
また、出力端子（ＶOUT ）３４には電流源回路３８を介
してＶＦＭコンパレータ２９の駆動制御端が接続される
と共に、直接にＶＦＭコンパレータ３９の入力端が接続
される。ＶＦＭコンパレータ３９の出力端はＶＦＭ発振
器３７の入力端に接続され、ＶＦＭ発振器の出力端はバ
ッファ４０の入力端に接続される。そして、バッファ４
０の出力端はＮＰＮ型のトランジスタＱ１１のベースに
接続される。このトランジスタＱ１１のエミッタは接地
され、コレクタはスイッチング端子（ＶL ）３５に接続
されるいわゆるオープンコレクタ状態である。
【００１９】上記電流源回路３６，３８、ＶＦＭ発振器
３７、ＶＦＭコンパレータ３９、バッファ４０、及びト
ランジスタＱ１１により第１の回路であるＶＦＭ方式の
第１のＤＣ−ＤＣコンバータ回路が構成され、電流動作
の例えばバイポーラ（又はディスクリート）型のスイッ
チング素子としてのトランジスタでバイポーラ（又はデ
ィスクリート）プロセスにより構成される。この第１の
ＤＣ−ＤＣコンバータ回路の動作は前述の図４（Ａ）と
同様である。
３７、ＶＦＭコンパレータ３９、バッファ４０、及びト
ランジスタＱ１１により第１の回路であるＶＦＭ方式の
第１のＤＣ−ＤＣコンバータ回路が構成され、電流動作
の例えばバイポーラ（又はディスクリート）型のスイッ
チング素子としてのトランジスタでバイポーラ（又はデ
ィスクリート）プロセスにより構成される。この第１の
ＤＣ−ＤＣコンバータ回路の動作は前述の図４（Ａ）と
同様である。
【００２０】すなわち、前述のように例えば昇圧として
用いる場合には入力端子（ＶIN）３２とスイッチング端
子（ＶL ）３５間にはインダクタンス（コイル）が接続
され、スイッチング端子（ＶL ）３５と出力端子（Ｖ
OUT ）３４間にはショットキーダイオードが接続される
と共に、出力端子（ＶOUT ）３４と接地間にコンデンサ
が接続されるものである。そして、入力端子（ＶIN）３
２に電源からの電圧が入力されると、ＶＦＭ発振器３７
がバッファ４０を介してトランジスタＱ１１をドライブ
して接続されるインダクタンスで周波数変換による昇圧
を行うと、出力端子（ＶOUT ）３４には鋸歯状の電圧波
形が表われ、これに応じてＶＦＭコンパレータ３９がＶ
ＦＭ発振器３７を駆動／停止を繰り返して昇圧する。こ
のときに、出力端子（ＶOUT ）３４には鋸歯状の電圧が
出力されるものである。
用いる場合には入力端子（ＶIN）３２とスイッチング端
子（ＶL ）３５間にはインダクタンス（コイル）が接続
され、スイッチング端子（ＶL ）３５と出力端子（Ｖ
OUT ）３４間にはショットキーダイオードが接続される
と共に、出力端子（ＶOUT ）３４と接地間にコンデンサ
が接続されるものである。そして、入力端子（ＶIN）３
２に電源からの電圧が入力されると、ＶＦＭ発振器３７
がバッファ４０を介してトランジスタＱ１１をドライブ
して接続されるインダクタンスで周波数変換による昇圧
を行うと、出力端子（ＶOUT ）３４には鋸歯状の電圧波
形が表われ、これに応じてＶＦＭコンパレータ３９がＶ
ＦＭ発振器３７を駆動／停止を繰り返して昇圧する。こ
のときに、出力端子（ＶOUT ）３４には鋸歯状の電圧が
出力されるものである。
【００２１】一方、出力端子３４には、電流源回路４１
を介してＰＷＭ発振器４２、エラーアンプ４３、及びＰ
ＷＭコントローラ４４の駆動制御端が接続されると共
に、該エラーアンプ４３の入力端が接続される。また、
ＰＷＭ発振器４２の出力端がＰＷＭコントローラ４４の
入力端に接続され、エラーアンプ４３の出力端がＰＷＭ
コントローラ４４の入力端に接続される。そして、ＰＷ
Ｍコントローラ４４の出力端はバッファ４０の入力端に
接続される。
を介してＰＷＭ発振器４２、エラーアンプ４３、及びＰ
ＷＭコントローラ４４の駆動制御端が接続されると共
に、該エラーアンプ４３の入力端が接続される。また、
ＰＷＭ発振器４２の出力端がＰＷＭコントローラ４４の
入力端に接続され、エラーアンプ４３の出力端がＰＷＭ
コントローラ４４の入力端に接続される。そして、ＰＷ
Ｍコントローラ４４の出力端はバッファ４０の入力端に
接続される。
【００２２】上記電流源回路４１、ＰＷＭ発振器４２、
エラーアンプ４３、ＰＷＭコントローラ４４、バッファ
４０、及びトランジスタＱ１１により第２の回路である
ＰＷＭ方式の第２のＤＣ−ＤＣコンバータ回路が構成さ
れ、電流動作のバイポーラ（又はディスクリート）型の
スイッチング素子としてのトランジスタでバイポーラ
（又はディスクリート）プロセスにより構成される。な
お、上記バッファ４０及びトランジスタＱ１１は第１の
ＤＣ−ＤＣコンバータ回路と共用される。
エラーアンプ４３、ＰＷＭコントローラ４４、バッファ
４０、及びトランジスタＱ１１により第２の回路である
ＰＷＭ方式の第２のＤＣ−ＤＣコンバータ回路が構成さ
れ、電流動作のバイポーラ（又はディスクリート）型の
スイッチング素子としてのトランジスタでバイポーラ
（又はディスクリート）プロセスにより構成される。な
お、上記バッファ４０及びトランジスタＱ１１は第１の
ＤＣ−ＤＣコンバータ回路と共用される。
【００２３】この第２のＤＣ−ＤＣコンバータ回路の動
作は、前述の図４（Ｂ）と同様であり、例えば上述のよ
うにインダクタンス（コイル）、ショットキーダイオー
ド及びコンデンサが接続された状態で、エラーアンプ４
３が出力端子（ＶOUT ）３４の出力電圧を監視し、ＰＷ
Ｍコントローラ４４がエラーアンプ４３の出力とＰＷＭ
発振器４２の出力とによりバッファ４０を介してトラン
ジスタＱ１１をドライブすることで、出力端子
（ＶOUT ）３４に一定電圧が出力されるものである。
作は、前述の図４（Ｂ）と同様であり、例えば上述のよ
うにインダクタンス（コイル）、ショットキーダイオー
ド及びコンデンサが接続された状態で、エラーアンプ４
３が出力端子（ＶOUT ）３４の出力電圧を監視し、ＰＷ
Ｍコントローラ４４がエラーアンプ４３の出力とＰＷＭ
発振器４２の出力とによりバッファ４０を介してトラン
ジスタＱ１１をドライブすることで、出力端子
（ＶOUT ）３４に一定電圧が出力されるものである。
【００２４】続いて、切替端子（ＣＨ）３１には切替手
段である切替回路４５の入力端が接続され、該切替回路
４５の２つの出力端が電流源回路３６，３８及び電流源
回路４１の駆動端が接続される。この切替端子（ＣＨ）
３１には、出力端子（ＶOUT）に電源端子が接続される
マイコン（マイクロコンピュータ）４６の制御信号出力
端子が接続され、機器の状態モードに応じた制御入力信
号が入力されるものである。
段である切替回路４５の入力端が接続され、該切替回路
４５の２つの出力端が電流源回路３６，３８及び電流源
回路４１の駆動端が接続される。この切替端子（ＣＨ）
３１には、出力端子（ＶOUT）に電源端子が接続される
マイコン（マイクロコンピュータ）４６の制御信号出力
端子が接続され、機器の状態モードに応じた制御入力信
号が入力されるものである。
【００２５】ここで、図２に、図１の切替回路の一例の
回路図を示す。なお、図２には図１の電流源回路３６
（３８も同じ構成であり、兼用して説明する）及び電流
源回路４１の回路図をも示している。図２に示す切替回
路４５は、入力端子（ＶIN）３２にＰＮＰ型のトランジ
スタＱ１２〜Ｑ１４のそれぞれのエミッタが接続される
と共に、電流源５１を介してＮＰＮ型のトランジスタＱ
１５のコレクタ及びＮＰＮ型のトランジスタＱ１６のベ
ースが接続される。また、切替端子（ＣＨ）３１に抵抗
Ｒ１１を介してトランジスタＱ１２のコレクタ及びベー
ス、並びにトランジスタＱ１３，Ｑ１４のそれぞれのベ
ースが接続される。
回路図を示す。なお、図２には図１の電流源回路３６
（３８も同じ構成であり、兼用して説明する）及び電流
源回路４１の回路図をも示している。図２に示す切替回
路４５は、入力端子（ＶIN）３２にＰＮＰ型のトランジ
スタＱ１２〜Ｑ１４のそれぞれのエミッタが接続される
と共に、電流源５１を介してＮＰＮ型のトランジスタＱ
１５のコレクタ及びＮＰＮ型のトランジスタＱ１６のベ
ースが接続される。また、切替端子（ＣＨ）３１に抵抗
Ｒ１１を介してトランジスタＱ１２のコレクタ及びベー
ス、並びにトランジスタＱ１３，Ｑ１４のそれぞれのベ
ースが接続される。
【００２６】トランジスタＱ１３のコレクタは、トラン
ジスタＱ１７のベースに接続されると共に、抵抗Ｒ１２
を介して接地される。トランジスタＱ１７のエミッタは
接地される。また、トランジスタＱ１４のコレクタは、
トランジスタＱ１５のベースに接続されると共に抵抗Ｒ
１３を介して接地される。トランジスタＱ１５，Ｑ１６
のエミッタは接地される。
ジスタＱ１７のベースに接続されると共に、抵抗Ｒ１２
を介して接地される。トランジスタＱ１７のエミッタは
接地される。また、トランジスタＱ１４のコレクタは、
トランジスタＱ１５のベースに接続されると共に抵抗Ｒ
１３を介して接地される。トランジスタＱ１５，Ｑ１６
のエミッタは接地される。
【００２７】一方、図１の電流源回路３６（３８）は、
入力端子（ＶIN）３２（又は出力端子（ＶOUT ）３４）
にＰＮＰ型のトランジスタＱ１８のエミッタが接続され
ると共に、電流源５２を介してＮＰＮ型のトランジスタ
Ｑ１９のコレクタ及びベースに接続される。トランジス
タＱ１８のベースはコレクタ及びＮＰＮ型のトランジス
タＱ２０のコレクタに接続される。このトランジスタＱ
１８のベースに上記ＶＦＭ発振器３７（又はＶＦＭコン
パレータ３９）の電源端が接続される。また、トランジ
スタＱ２０のベースはトランジスタＱ１９のベースに接
続されると共に、上記切替回路４５のトランジスタＱ１
７のコレクタが接続される。トランジスタＱ１９，Ｑ２
０のエミッタは接地される。
入力端子（ＶIN）３２（又は出力端子（ＶOUT ）３４）
にＰＮＰ型のトランジスタＱ１８のエミッタが接続され
ると共に、電流源５２を介してＮＰＮ型のトランジスタ
Ｑ１９のコレクタ及びベースに接続される。トランジス
タＱ１８のベースはコレクタ及びＮＰＮ型のトランジス
タＱ２０のコレクタに接続される。このトランジスタＱ
１８のベースに上記ＶＦＭ発振器３７（又はＶＦＭコン
パレータ３９）の電源端が接続される。また、トランジ
スタＱ２０のベースはトランジスタＱ１９のベースに接
続されると共に、上記切替回路４５のトランジスタＱ１
７のコレクタが接続される。トランジスタＱ１９，Ｑ２
０のエミッタは接地される。
【００２８】続いて、図１の電流源回路４１は、出力端
子（３４）にＰＮＰ型のトランジスタＱ２１のエミッタ
が接続されると共に、電流源５３を介してＮＰＮ型のト
ランジスタＱ２２のコレクタ及びベースに接続される。
トランジスタＱ２１のベースはコレクタ及びＮＰＮ型の
トランジスタＱ２３のコレクタに接続される。このトラ
ンジスタＱ２１のベースに上記ＰＷＭ発振器４２、エラ
ーアンプ４３及びＰＷＭコントローラ４４の電源端が接
続される。また、トランジスタＱ２３のベースはトラン
ジスタＱ２２のベースに接続されると共に、上記切替回
路４５のトランジスタＱ１６のコレクタが接続される。
トランジスタＱ２２，Ｑ２３のエミッタは接地される。
子（３４）にＰＮＰ型のトランジスタＱ２１のエミッタ
が接続されると共に、電流源５３を介してＮＰＮ型のト
ランジスタＱ２２のコレクタ及びベースに接続される。
トランジスタＱ２１のベースはコレクタ及びＮＰＮ型の
トランジスタＱ２３のコレクタに接続される。このトラ
ンジスタＱ２１のベースに上記ＰＷＭ発振器４２、エラ
ーアンプ４３及びＰＷＭコントローラ４４の電源端が接
続される。また、トランジスタＱ２３のベースはトラン
ジスタＱ２２のベースに接続されると共に、上記切替回
路４５のトランジスタＱ１６のコレクタが接続される。
トランジスタＱ２２，Ｑ２３のエミッタは接地される。
【００２９】上記のようなＤＣ−ＤＣコンバータ回路３
０が例えばページャ等の小型受信機に適用した場合、上
述と同様に昇圧させるものとしたときに入力端子
（ＶIN）３２及びＧＮＤ端子３３は小型受信機の内蔵電
源（バッテリ）の±端子にそれぞれ接続されると共に、
入力端子（ＶIN）３２とスイッチング端子（ＶL ）３５
との間にインダクタンス（コイル）が接続され、また該
スイッチング端子（ＶL ）３５と出力端子（ＶOUT ）３
４との間にショットキーダイオードが接続され、さらに
出力端子（ＶOUT ）３４と接地間でコンデンサが接続さ
れる。また、出力端子（ＶOUT ）３４には上述のマイコ
ンの他、該当小型受信機を構成する電源電圧を必要とす
る各構成部が接続されるものである。
０が例えばページャ等の小型受信機に適用した場合、上
述と同様に昇圧させるものとしたときに入力端子
（ＶIN）３２及びＧＮＤ端子３３は小型受信機の内蔵電
源（バッテリ）の±端子にそれぞれ接続されると共に、
入力端子（ＶIN）３２とスイッチング端子（ＶL ）３５
との間にインダクタンス（コイル）が接続され、また該
スイッチング端子（ＶL ）３５と出力端子（ＶOUT ）３
４との間にショットキーダイオードが接続され、さらに
出力端子（ＶOUT ）３４と接地間でコンデンサが接続さ
れる。また、出力端子（ＶOUT ）３４には上述のマイコ
ンの他、該当小型受信機を構成する電源電圧を必要とす
る各構成部が接続されるものである。
【００３０】ここで、図３に、切替端子に入力される制
御信号の説明図を示す。上記の例で、受信機内部におい
て待機状態では受信（ＰＷＭ）モードと待機（ＶＦＭ）
モードとがあり、（図３（Ａ），（Ｂ））、この待機状
態及び受信状態のときにマイコン４６から図３（Ｃ）に
示す制御信号を切替端子３１に供給する。
御信号の説明図を示す。上記の例で、受信機内部におい
て待機状態では受信（ＰＷＭ）モードと待機（ＶＦＭ）
モードとがあり、（図３（Ａ），（Ｂ））、この待機状
態及び受信状態のときにマイコン４６から図３（Ｃ）に
示す制御信号を切替端子３１に供給する。
【００３１】いま、待機状態では、マイコン４６は受信
（ＰＷＭ）モードと待機（ＶＦＭ）モードを所定時間間
隔で切り替える制御信号を切替端子３１に供給する。例
えば、制御信号を待機（ＰＷＭ）モードをＴ1 ＝５秒間
のＨｉ信号とし、受信モードをＴ2 ＝１秒間のＬｏｗ信
号として切替端子３１に供給する。そして、待機状態で
受信（ＰＷＭ）モードのときに信号を受信した場合には
受信状態に移行し、マイコン４６からの切替端子３１の
制御信号をＬｏｗ信号を受信状態が終了するまで供給す
る。
（ＰＷＭ）モードと待機（ＶＦＭ）モードを所定時間間
隔で切り替える制御信号を切替端子３１に供給する。例
えば、制御信号を待機（ＰＷＭ）モードをＴ1 ＝５秒間
のＨｉ信号とし、受信モードをＴ2 ＝１秒間のＬｏｗ信
号として切替端子３１に供給する。そして、待機状態で
受信（ＰＷＭ）モードのときに信号を受信した場合には
受信状態に移行し、マイコン４６からの切替端子３１の
制御信号をＬｏｗ信号を受信状態が終了するまで供給す
る。
【００３２】そこで、図１及び図２に戻り、待機モード
で切替端子３１にＨｉの制御信号が入力されと、図２に
示すように、トランジスタＱ１２〜Ｑ１５，Ｑ１７がオ
フ状態となり、トランジスタＱ１６がオン状態となる。
トランジスタＱ１６がオン状態となると、電流源回路４
１のトランジスタＱ２１〜Ｑ２３がオフ状態となること
から、該電流源回路４１から図１に示すＰＷＭ発振器４
２、エラーアンプ４３及びＰＷＭコントローラ４４には
電源供給は行なわれず、ＰＷＭ方式の第２のＤＣ−ＤＣ
コンバータ回路は動作されない。
で切替端子３１にＨｉの制御信号が入力されと、図２に
示すように、トランジスタＱ１２〜Ｑ１５，Ｑ１７がオ
フ状態となり、トランジスタＱ１６がオン状態となる。
トランジスタＱ１６がオン状態となると、電流源回路４
１のトランジスタＱ２１〜Ｑ２３がオフ状態となること
から、該電流源回路４１から図１に示すＰＷＭ発振器４
２、エラーアンプ４３及びＰＷＭコントローラ４４には
電源供給は行なわれず、ＰＷＭ方式の第２のＤＣ−ＤＣ
コンバータ回路は動作されない。
【００３３】このとき、トランジスタＱ１７がオフ状態
であることから、電流源回路３６，３８におけるトラン
ジスタＱ１９，Ｑ２０はオン状態となってトランジスタ
Ｑ１８がオン状態となり、図１に示すＶＦＭ発振器３７
及びＶＦＭコンパレータ３９を駆動状態として、ＶＦＭ
方式の第１のＤＣ−ＤＣコンバータ回路を動作状態とす
る。
であることから、電流源回路３６，３８におけるトラン
ジスタＱ１９，Ｑ２０はオン状態となってトランジスタ
Ｑ１８がオン状態となり、図１に示すＶＦＭ発振器３７
及びＶＦＭコンパレータ３９を駆動状態として、ＶＦＭ
方式の第１のＤＣ−ＤＣコンバータ回路を動作状態とす
る。
【００３４】一方、受信モード及び受信状態で切替端子
３１にＬｏｗの制御信号が入力されると、図２に示すよ
うに、切替回路４５のトランジスタＱ１２〜Ｑ１５，Ｑ
１７がオン状態となり、トランジスタＱ１６がオフ状態
となる。トランジスタＱ１７がオン状態になると電流源
回路３６，３８におけるトランジスタＱ１９，Ｑ２０が
オフ状態となってトランジスタＱ１８がオフ状態とな
り、上記ＶＦＭ方式の第１のＤＣ−ＤＣコンバータ回路
は動作されない。
３１にＬｏｗの制御信号が入力されると、図２に示すよ
うに、切替回路４５のトランジスタＱ１２〜Ｑ１５，Ｑ
１７がオン状態となり、トランジスタＱ１６がオフ状態
となる。トランジスタＱ１７がオン状態になると電流源
回路３６，３８におけるトランジスタＱ１９，Ｑ２０が
オフ状態となってトランジスタＱ１８がオフ状態とな
り、上記ＶＦＭ方式の第１のＤＣ−ＤＣコンバータ回路
は動作されない。
【００３５】このとき、トランジスタＱ１６がオフ状態
であることから、電流源回路４１のトランジスタＱ２
２，Ｑ２３がオン状態となってトランジスタＱ２１がオ
ン状態となり、図１に示すＰＷＭ発振器４２、エラーア
ンプ４３及びＰＷＭコントローラ４４を駆動状態として
ＰＷＭ方式の第２のＤＣ−ＤＣコンバータ回路を動作状
態とするものである。
であることから、電流源回路４１のトランジスタＱ２
２，Ｑ２３がオン状態となってトランジスタＱ２１がオ
ン状態となり、図１に示すＰＷＭ発振器４２、エラーア
ンプ４３及びＰＷＭコントローラ４４を駆動状態として
ＰＷＭ方式の第２のＤＣ−ＤＣコンバータ回路を動作状
態とするものである。
【００３６】このように、上記ＤＣ−ＤＣコンバータ回
路３０をバイポーラ（ディスクリート）プロセスで構成
したときに、待機状態のときに主にＶＦＭ方式の第１の
ＤＣ−ＤＣコンバータ回路で動作させることで、ＰＷＭ
方式の第２のＤＣ−ＤＣコンバータ回路より構成数が少
なく、消費電流を低減させることができ、電源利用効率
を向上させることができる。また、受信状態でＰＷＭ方
式の第２のＤＣ−ＤＣコンバータ回路を動作させること
で、リップルの小なる出力電圧をマイコン４６等に供給
することができ、安定動作を行わせることができるもの
である。
路３０をバイポーラ（ディスクリート）プロセスで構成
したときに、待機状態のときに主にＶＦＭ方式の第１の
ＤＣ−ＤＣコンバータ回路で動作させることで、ＰＷＭ
方式の第２のＤＣ−ＤＣコンバータ回路より構成数が少
なく、消費電流を低減させることができ、電源利用効率
を向上させることができる。また、受信状態でＰＷＭ方
式の第２のＤＣ−ＤＣコンバータ回路を動作させること
で、リップルの小なる出力電圧をマイコン４６等に供給
することができ、安定動作を行わせることができるもの
である。
【００３７】なお、上記実施例では、本発明をページャ
等の小型受信機に適用した場合を示したが、電流動作の
素子で構成されたＤＣ−ＤＣコンバータ回路が長時間待
機状態になる総ての機器に適用することができるもので
ある。
等の小型受信機に適用した場合を示したが、電流動作の
素子で構成されたＤＣ−ＤＣコンバータ回路が長時間待
機状態になる総ての機器に適用することができるもので
ある。
【００３８】
【発明の効果】以上のように、請求項１乃至３の発明に
よれば、直流電源からの電圧を、周波数変換で昇降圧さ
せるための第１の回路及びパルス幅変換で昇降圧させる
ための第２の回路が、例えばバイポーラ型又はディスク
リート型のスイッチング素子のような電流動作の素子で
構成されると共に、適宜それぞれ電流源回路を介して動
作されるもので、外部からの状態信号に基づいて切替手
段が駆動対象の待機時に主に第１の回路を駆動させ、駆
動時に第２の回路を駆動させるように切り替えることに
より、待機時には主に消費電流の小な出力電圧の第１の
回路が駆動され、駆動時には動作安定な出力電圧の第２
の回路が駆動されることから、回路を動作電流の素子で
構成したときの電源利用効率の向上及び安定動作を図る
ことができる。
よれば、直流電源からの電圧を、周波数変換で昇降圧さ
せるための第１の回路及びパルス幅変換で昇降圧させる
ための第２の回路が、例えばバイポーラ型又はディスク
リート型のスイッチング素子のような電流動作の素子で
構成されると共に、適宜それぞれ電流源回路を介して動
作されるもので、外部からの状態信号に基づいて切替手
段が駆動対象の待機時に主に第１の回路を駆動させ、駆
動時に第２の回路を駆動させるように切り替えることに
より、待機時には主に消費電流の小な出力電圧の第１の
回路が駆動され、駆動時には動作安定な出力電圧の第２
の回路が駆動されることから、回路を動作電流の素子で
構成したときの電源利用効率の向上及び安定動作を図る
ことができる。
【図１】本発明の一実施例の構成図である。
【図２】図１の切替回路の一例の回路図である。
【図３】本発明の切替端子に入力される制御信号の説明
図である。
図である。
【図４】従来のＤＣ−ＤＣコンバータ回路の構成図であ
る。
る。
３０ ＤＣ−ＤＣコンバータ ３１ 切替端子（ＣＨ） ３２ 入力端子（ＶIN） ３４ ＧＮＤ端子（ＶOUT ） ３５ スイッチング端子（ＶL ） ３６，３８，４１ 電流源回路 ３７ ＶＦＭ発振器 ３９ ＶＦＭコンパレータ ４０ バッファ ４２ ＰＷＭ発振器 ４３ エラーアンプ ４４ ＰＷＭコントローラ ４５ 切替回路 ４６ マイコン
Claims (3)
- 【請求項１】 駆動対象に供給する所定電圧を所定の直
流電源から昇降圧して生成するためのＤＣ−ＤＣコンバ
ータ回路において、 電流動作の素子で構成され、入力される前記直流電源か
らの電圧を周波数変換により昇降圧させるための第１の
回路と、 電流動作の素子で構成され、入力される前記直流電源か
らの電圧をパルス幅変換により昇降圧させるための第２
の回路と、 前記駆動対象の待機時に主に該第１の回路を駆動させ、
駆動時に該第２の回路を駆動させるために切り替えを行
う切替手段と、 を有することを特徴とするＤＣ−ＤＣコンバータ回路。 - 【請求項２】 請求項１記載の第１及び第２の回路を構
成する電流動作の素子を、バイポーラ型又はディスクリ
ート型のスイッチング素子で構成することを特徴とする
ＤＣ−ＤＣコンバータ回路。 - 【請求項３】 請求項１又は２において、前記第１及び
第２の回路がそれぞれ所定数の電流源回路を介して動作
されるもので、前記切替手段が外部から入力される前記
待機又は駆動の状態を示す信号に基づいて、該当の何れ
かの該電流源回路を駆動させて該第１又は第２の回路を
切り替えてなることを特徴とするＤＣ−ＤＣコンバータ
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015833A JPH09215314A (ja) | 1996-01-31 | 1996-01-31 | Ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8015833A JPH09215314A (ja) | 1996-01-31 | 1996-01-31 | Ｄｃ−ｄｃコンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09215314A true JPH09215314A (ja) | 1997-08-15 |
Family
ID=11899849
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8015833A Pending JPH09215314A (ja) | 1996-01-31 | 1996-01-31 | Ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09215314A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129339A1 (ja) * | 2005-05-30 | 2006-12-07 | Spansion Llc | 記憶装置、および記憶装置の制御方法 |
| KR100912865B1 (ko) * | 2006-09-14 | 2009-08-19 | 가부시키가이샤 리코 | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 |
-
1996
- 1996-01-31 JP JP8015833A patent/JPH09215314A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006129339A1 (ja) * | 2005-05-30 | 2006-12-07 | Spansion Llc | 記憶装置、および記憶装置の制御方法 |
| US7274602B2 (en) | 2005-05-30 | 2007-09-25 | Spansion Llc | Storage device and control method therefor |
| JPWO2006129339A1 (ja) * | 2005-05-30 | 2008-12-25 | スパンション エルエルシー | 記憶装置、および記憶装置の制御方法 |
| KR100912865B1 (ko) * | 2006-09-14 | 2009-08-19 | 가부시키가이샤 리코 | 스위칭 레귤레이터 및 그 스위칭 레귤레이터를 구비하는반도체 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5612610A (en) | DC-to-DC converter operating in a discontinuous mode | |
| JP2780167B2 (ja) | Ａｃ−ｄｃコンバータ | |
| US5469349A (en) | Power supply circuit and control circuit for use in a power supply circuit | |
| US7948282B2 (en) | Triangular-wave generating circuit, and inverter, light emitting device and liquid crystal television using the circuit | |
| JPH0956150A (ja) | スイッチング電源装置 | |
| JP3219145B2 (ja) | スイッチング電源 | |
| US4471289A (en) | Switching power supply circuit | |
| JPH1042553A (ja) | 電源装置 | |
| JPH09215314A (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| JP3952214B2 (ja) | バッテリ寿命を延ばす電子装置 | |
| JP3140308B2 (ja) | 昇圧型チョッパレギュレータ | |
| JP3237511B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH05304729A (ja) | 電源装置 | |
| JP2000209524A (ja) | 電源制御装置 | |
| JP3003437B2 (ja) | 電圧変換装置 | |
| JPH0739346Y2 (ja) | 電流モード制御装置のスロープ補償回路 | |
| JP3963590B2 (ja) | 電源装置 | |
| JP3216568B2 (ja) | 高周波加熱装置 | |
| JP2600103Y2 (ja) | 電源回路 | |
| JP2001346378A (ja) | スイッチング電源装置 | |
| JPH1098872A (ja) | 電源装置及びこれを用いた電気機器 | |
| JPH07154965A (ja) | Ｐｗｍ制御回路 | |
| JP2002136108A (ja) | 昇圧回路 | |
| JP2004289946A (ja) | モーター駆動回路 | |
| JPH10225109A (ja) | 正負電圧出力ｄｃ−ｄｃコンバータ |