JP2001346378A - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP2001346378A JP2001346378A JP2000164676A JP2000164676A JP2001346378A JP 2001346378 A JP2001346378 A JP 2001346378A JP 2000164676 A JP2000164676 A JP 2000164676A JP 2000164676 A JP2000164676 A JP 2000164676A JP 2001346378 A JP2001346378 A JP 2001346378A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching
- power supply
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
電力を削減し、軽負荷時の電源効率を向上できるように
する。 【解決手段】 制御回路18は、電源電圧Vcと基準電
圧との差からなる誤差電圧信号VEAOを生成する誤差
増幅器22と、スイッチング素子12を流れるドレイン
電流IDを検出して検出信号VCLを出力する電流検出
回路23と、誤差電圧信号VEAOと検出信号VCLと
を比較し比較信号を出力するドレイン電流検出用比較器
24とを有している。さらに、制御回路18は、誤差電
圧信号VEAOが下限電圧値よりも小さい場合に、スイ
ッチング信号制御回路25に対してスイッチング素子1
2へのスイッチング信号の出力を停止し、誤差電圧信号
VEAOが上限電圧値よりも大きい場合に、スイッチン
グ信号制御回路25に対してスイッチング信号の出力を
開始する軽負荷検出回路40とを有している。
Description
装置に関し、特に、軽負荷時の消費電力を削減できる降
圧型チョッパ方式のスイッチング電源装置に関する。
に記載されている従来のスイッチング電源装置の回路構
成を示している。図6に示す従来のスイッチング電源装
置は、主入力端子101に印加される正極性の直流電圧
をN型MOSFETからなるスイッチング素子102及
び電圧変換回路103により所定の電圧値にまで降下し
て主出力端子104に出力する降圧型チョッパ方式のス
イッチング電源装置である。
子102のソースと出力電圧検出回路105の出力側と
の間に並列に接続された制御回路用電源コンデンサ10
6により生成される電源電圧Vcによって駆動される制
御回路107を有しており、スイッチング素子102は
制御回路107から出力される制御信号Vgにより制御
される。また、電源電圧Vcは出力電圧検出回路105
から出力される制御電流Icによって変動する。
グ電源装置の動作の概略を説明する。図7は図6に示す
スイッチング電源装置の各部における電流電圧波形を示
している。
は、電源切替ブロック108は起動用電源ブロック10
9と制御回路用電源コンデンサ106とを接続するよう
に閉じている。
印加されると、起動用電源ブロック109から電源切替
ブロック108を介して制御用回路電源コンデンサ10
6に電流が流れ、制御回路107の電源電圧Vcが上昇
する。この電源電圧Vcの値が制御回路107の起動電
圧値以上になると、制御回路107が動作する。このと
き、主出力端子104に印加される出力電圧Voは0V
である。
回路107を構成する三角波生成回路110により生成
された三角波キャリア信号電圧と、制御回路107の電
源電圧Vcを抵抗分割した電圧とが比較器111によっ
て比較される。
WM(パルス幅変調)パルス生成回路112に入力さ
れ、その結果、図7に示す制御信号Vgがスイッチング
素子102の制御端子に印加される。この制御信号Vg
は所定の時間幅でオンになり、該時間幅は電源電圧Vc
によって可変となる。制御信号Vgがオンの間にスイッ
チング素子102がオン状態となり、スイッチング素子
102を流れるドレイン電流Ipが電圧変換回路103
のコイルに流れ込む。
107の制御信号Vgによってオフ状態に遷移すると、
電圧変換回路103のダイオードを通って、コイルに蓄
えられた電気エネルギーが主出力端子104に供給され
る。ここで、主出力端子104の出力電圧が上昇して、
制御回路107の電源電圧Vc、電圧変換回路103の
ダイオードの順方向電圧Vf、出力電圧検出回路105
のダイオードの順方向電圧Vf及び出力電圧検出回路1
05のツェナーダイオードの降伏電圧Vzの各電圧値の
合計(Vc+Vf−Vf+Vz=Vc+Vz)よりも大
きくなると、スイッチング素子102がオフ状態の間
に、主出力端子104のハイレベル側の端子から出力電
圧検出回路105のダイオード及びツェナーダイオード
を通って制御回路用電源コンデンサ106に制御電流I
cが流れ込み、制御回路107に出力電圧Voの値がフ
ィードバックされる。ここで、制御回路107の電源電
圧Vcが十分に高くなると、電源切替ブロック108に
より、主出力端子104から制御回路107に電源電圧
Vcが供給されるように切り替えられる。
れた三角波キャリア信号電圧と、電源電圧Vcを抵抗分
割した電圧とを比較器111で比較して、1つの三角
波、すなわち1つのキャリアにおけるスイッチング素子
102のオンデューティがPWMパルス生成回路112
で決定され、これにより、スイッチング素子102に印
加されるパルス幅が決まる。
は、スイッチング素子102のデューティ比を、出力電
圧Voをフィードバックし可変制御して、主出力端子1
04の電圧精度を向上させることにより、主出力端子1
04の出力電圧Voを所定値となるように制御してい
る。
来のスイッチング電源装置は、待機時等の軽負荷又は無
負荷時にはスイッチング素子102に流れるドレイン電
流Ipが小さくなるものの、このドレイン電流Ipを0
にすることはできないため、軽負荷時でもある程度の電
流が流れる。このため、軽負荷時であっても、スイッチ
ング素子102にスイッチングによる損失が発生し、負
荷が軽くなる程このスイッチング素子102における損
失の割合が大きくなる。その結果、電源効率が低下する
ので、電源の待機時の省電力化を図れないという問題を
有している。
のスイッチング損失を減らして消費電力を削減し、チョ
ッパ方式スイッチング電源における軽負荷時の電源効率
を向上できるようにすることを目的とする。
め、本発明は、スイッチング電源装置を、出力電圧検出
手段により検出され且つ制御手段に帰還して生成される
該制御手段の電源電圧に基づいて、スイッチング手段に
対するスイッチング信号の出力を停止する構成とする。
グ電源装置は、第1の直流電圧を受けるスイッチング手
段と、スイッチング手段からの出力信号を受け、第1の
直流電圧を該第1の直流電圧の絶対値よりも小さい第2
の直流電圧に変換して出力する電圧変換手段と、スイッ
チング手段の動作を制御する制御手段と、第2の直流電
圧の電圧値を検出し、検出した検出信号を制御手段に帰
還する出力電圧検出手段と、一方の電極が出力電圧検出
手段の出力側に接続され、他方の電極がスイッチング手
段の出力側に接続され、制御手段の電源電圧を生成する
電源電圧生成手段とを備え、制御手段は、スイッチング
手段に印加するスイッチング信号を生成して出力する発
振部と、制御手段の電源電圧の値が上限値よりも大きい
場合には発振部に対してスイッチング信号の出力を停止
し、電源電圧の値が下限値よりも小さい場合には発信部
に対してスイッチング信号の出力を開始する軽負荷検出
部とを有している。
御手段の電源電圧の値が上限値よりも大きい場合には発
振部に対してスイッチング信号の出力を停止し、制御手
段の電源電圧の値が下限値よりも小さい場合には発信部
に対してスイッチング信号の出力を開始する軽負荷検出
部を有しているため、軽負荷時には消費される電流が減
少して、装置の出力電圧である第2の直流電圧が上昇す
ると、該第2の直流電圧の電圧値を検出する出力電圧検
出手段から制御手段に帰還する電流量が増える。これに
より、制御手段の電源電圧が上昇し、制御手段の軽負荷
検出部により軽負荷時にはスイッチング素子のスイッチ
ング動作を停止して、スイッチング手段における損失が
減り、軽負荷時の消費電力を削減できるので、チョッパ
方式のスイッチング電源装置の電源効率を向上すること
ができる。
は、入力端子に第1の直流電圧を受けるスイッチング素
子と、スイッチング素子からの出力信号を受け、第1の
直流電圧を該第1の直流電圧の絶対値よりも小さい第2
の直流電圧に変換して出力する電圧変換回路と、スイッ
チング素子の動作を制御する制御回路と、第2の直流電
圧の電圧値を検出し、検出した検出信号を制御回路に帰
還する出力電圧検出回路と、陽極が出力電圧検出回路の
出力側に接続され、陰極がスイッチング素子の出力側に
接続され、制御回路用の電源電圧を生成する制御回路用
電源コンデンサとを備え、制御回路は、スイッチング素
子に印加するスイッチング信号を生成して出力する発振
器と、電源電圧と基準電圧との差からなる誤差電圧信号
を生成して出力する誤差増幅器と、スイッチング素子を
流れる電流を検出し、検出した検出信号を出力する電流
検出回路と、誤差電圧信号と検出信号とを比較し、比較
した比較信号を出力する比較器と、比較信号に基づいて
スイッチング信号の電流量及び出力を制御するスイッチ
ング信号制御回路と、誤差電圧信号が下限電圧値よりも
小さい場合にはスイッチング信号制御回路に対してスイ
ッチング素子へのスイッチング信号の出力を停止し、誤
差電圧信号が上限電圧値よりも大きい場合にはスイッチ
ング信号制御回路に対してスイッチング信号の出力を開
始する軽負荷検出回路とを有している。
負荷時には消費される電流が減少して、装置の出力電圧
である第2の直流電圧が上昇すると、該第2の直流電圧
の電圧値を検出する出力電圧検出回路から制御回路に帰
還する電流量が増える。このとき、制御回路の電源電圧
が上昇して、制御回路用の電源電圧と基準電圧との差か
らなる誤差電圧信号を生成する誤差増幅器からの誤差電
圧信号の電圧値は低下する。このとき、軽負荷検出回路
は、誤差電圧信号が下限電圧値よりも小さい場合にはス
イッチング信号制御回路に対してスイッチング素子への
スイッチング信号の出力を停止するため、スイッチング
素子における損失が減り、軽負荷時の消費電力を削減で
きるので、チョッパ方式のスイッチング電源装置の電源
効率を向上することができる。
負荷検出回路は、スイッチング信号の出力停止状態から
出力状態に遷移する際にヒステリシス特性を有している
ことが好ましい。この場合、例えば、スイッチング素子
へのスイッチング信号の出力を停止すると、第2の直流
電圧の値が低下して、逆に誤差増幅器からの誤差電圧信
号の電圧値が上昇する。ここで、誤差電圧信号が上限電
圧値を超えると、軽負荷検出回路は、直ちにスイッチン
グ信号制御回路に対してスイッチング信号の出力を開始
してしまうため、スイッチング信号の出力停止期間がほ
とんど設定できなくなるが、誤差電圧信号が上限電圧値
を超えるまでにヒステリシス特性を持たすことにより、
スイッチング信号の出力停止期間を確実に設定すること
ができる。
負荷検出回路が下限電圧又は上限電圧の値を可変に設定
する検出電圧可変手段を有していることが好ましい。こ
のようにすると、待機時の負荷電流値を最適化できるた
め、本装置を組み込むシステムの選択肢が増える。
御回路の基準電位がスイッチング素子の出力端子と同電
位であり、制御回路が、スイッチング信号がオフ状態の
場合に第2の直流電圧を検出することが好ましい。この
ようにすると、高速スイッチング周波数による制御が容
易となり、出力電圧である第2の直流電圧を高精度に制
御できるようになる。また、制御回路の基準電位がスイ
ッチング素子の出力端子と同電位であるため、制御回路
とスイッチング素子との1チップ化をも容易に行なえる
ようになる。
力電圧検出回路が出力電圧設定素子とダイオードとの直
列接続回路を含むことが好ましい。このようにすると、
例えばツェナーダイオード等からなる出力電圧設定素子
を交換するだけで、第2の直流電圧値の設定又は変更が
容易となるため、リニアレギュレータのように使いやす
く汎用的な電源装置を実現できる。
2の直流電圧の極性が負極性であることが好ましい。こ
のようにすると、負極性の制御電圧源を必要とするシス
テムに対しても対応できるようになる。
1の直流電圧の値がほぼ100V以上であり、第2の直
流電圧の値がほぼ25V以下であることが好ましい。こ
のようにすると、入力電圧である第1の直流電圧が商用
交流電源が変換されて入力される場合に、低コスト化、
小型化及び高性能化がより顕著となる。
イッチング素子及び制御回路が、スイッチング素子の入
力端子及び出力端子、並びに制御回路における制御回路
用電源コンデンサの陽極側の入力端子が外部接続端子と
なるように一つの半導体基板上に集積化されて形成され
ていることが好ましい。このようにすると、スイッチン
グ素子及び制御回路を1チップ化できるため、部品点数
を大幅に削減できると共に、スイッチング電源装置のサ
イズを小型化できる。
を参照しながら説明する。
ング電源装置の概略的な回路構成を示している。図1に
示すように、本実施形態に係るスイッチング電源装置
は、主入力端子11に印加される正極性の第1の直流電
圧である入力電圧Vinを、N型パワーMOSFETから
なるスイッチング素子12及び電圧変換回路13により
所定の電圧値の第2の直流電圧である出力電圧Voにま
で降下して主出力端子14に出力する降圧型チョッパ方
式のスイッチング電源装置である。
ル側との間には入力電圧Vinを平滑化する平滑コンデン
サ10が接続されている。主出力端子14のハイレベル
側とローレベル側との間には所定の負荷15が接続さ
れ、該負荷15には負荷電流Ioが流れる。
素子12の出力端子であるソースと、出力電圧検出回路
16の出力側との間に並列に接続された制御回路用電源
コンデンサ17により生成される電源電圧Vcによって
駆動される制御回路18を有しており、スイッチング素
子12は、制御回路18から出力される制御信号Vgに
よって制御される。すなわち、スイッチング素子12の
ソースと制御回路18との基準電位は同電位となるた
め、スイッチング素子12は電源電圧Vcによって実質
的に制御されることになる。また、この電源電圧Vcは
出力電圧検出回路16から出力される制御電流によって
変動する構成である。
4のローレベル側と接続され、陰極が主出力端子14の
ハイレベル側と接続された第1のダイオード131と、
該第1のダイオード131の陰極と主出力端子14のハ
イレベル側との間に接続されたコイル132と、陰極が
主出力端子14のローレベル側と接続され、陽極がコイ
ル132の出力側と接続されたコンデンサ133とから
構成されている。
を直列に接続した第2のダイオード161と出力電圧設
定素子としてのツェナーダイオード162とからなり、
第2のダイオード161の陰極は制御回路用電源コンデ
ンサ17の陽極と接続され、ツェナーダイオード162
の陰極は主出力端子14のハイレベル側と接続されてい
る。
印加する、発信周波数が100kHz程度のスイッチン
グ信号を生成して出力する発振器21と、抵抗を介して
降下させた電源電圧Vcと基準電圧との差からなる誤差
電圧信号VEAOを生成して出力する誤差増幅器22
と、スイッチング素子12を流れるドレイン電流IDを
検出し、検出した検出信号VCLを出力する電流検出回
路23と、誤差電圧信号VEAOと検出信号VCLとを
比較し、比較した比較信号を出力するドレイン電流検出
用比較器24と、比較信号に基づいてスイッチング信号
の電流量及び出力を制御するスイッチング信号制御回路
25と、誤差電圧信号VEAOが下限電圧値よりも小さ
い場合にはスイッチング信号制御回路25に対してスイ
ッチング素子12へのスイッチング信号の出力を停止す
る一方、誤差電圧信号VEAOが上限電圧値よりも大き
い場合にはスイッチング信号制御回路25に対してスイ
ッチング信号の出力を開始する軽負荷検出回路40とを
有している。ここで、誤差増幅器22の逆相入力端子
は、スイッチング素子12のソースとも抵抗を介して接
続されている。
子12のドレインと誤差増幅器22の逆相入力端子との
間に接続され且つ制御回路18に対して起動用の電流を
供給する内部回路電流供給回路29と、該内部回路電流
供給回路29の出力側とスイッチを介して接続され、制
御回路18の起動又は停止時にスイッチング信号制御回
路25の動作を制御する起動/停止回路30を有してい
る。
端子に軽負荷検出回路40の出力信号を受け、リセット
端子にドレイン電流検出用比較器24の出力信号を受け
るRSフリップフロップ回路26と、第1の入力端子に
起動/停止回路30の出力信号を受け、第2の入力端子
に発振器21からの最大デューティサイクル信号MDC
を受け、第3の入力端子にRSフリップフロップ回路2
6からの出力信号を受けるNAND回路27と、NAN
D回路27の出力信号を受け、受けた出力信号を反転増
幅してなる制御信号Vgを出力するインバータからなる
ゲートドライバ28とから構成されている。
と、正相入力端子に誤差増幅器22からの誤差電圧信号
VEAOを受け、逆相入力端子に基準電圧源41からの
基準電圧VRを受ける軽負荷検出用比較器42と、一の
入力端子に負荷検出用比較器42の出力信号を受け、他
の入力端子に発振器21からのクロック信号CLKを受
けるAND回路43とから構成されている。基準電圧源
41は、軽負荷検出用比較器42の出力を受けて、基準
電圧VRの値が変更可能となるように設定されている。
差電圧信号VEAOと基準電圧VRとを比較して、誤差
電圧信号VEAOが基準電圧VRよりも大きい場合に、
AND回路43に対してハイレベルの信号を出力する。
逆に、誤差電圧信号VEAOが基準電圧VRよりも小さ
い場合には、AND回路43に対してローレベルの信号
を出力するため、RSフリップフロップ回路26の出力
信号がローレベルとなるので、ゲートドライバ28から
の制御信号Vgの出力が停止する。
差増幅器22から出力される誤差増幅信号VEAOが過
大となった場合に、スイッチング素子12のソースへ過
電流を短絡させるPNP型バイポーラトランジスタから
なる過電流保護回路31が設けられている。
は、スイッチング素子12と制御回路18とが半導体基
板上にモノリシックに形成されることをも特徴としてい
る。このときの基板上に形成される基板上形成領域を図
1の符号19で表わしている。この基板上形成領域19
の端部には、スイッチング素子12のドレインと接続さ
れるドレイン端子TD と、スイッチング素子12のソー
スと接続されるソース端子Tsと、制御回路用電源コン
デンサ17の陽極と接続される制御端子Tcとの少なく
とも3つの入出力端子が設けられる。
圧Vin及び出力電圧Voの電圧値に制限はないが、一例
として、入力電圧Vinの値が100V〜200Vで、出
力電圧Voの値が25Vとすれば、この1チップ化によ
り、スイッチング電源装置の部品点数が削減されるた
め、スイッチング電源装置のサイズも小さくできるの
で、より小型化及び低価格化を実現できる。
Tを用いたが、NPN型バイポーラトランジスタを用い
てもよい。
グ電源装置の軽負荷時における動作について図面を参照
しながら説明する。
装置の動作タイミングを表わしている。まず、制御回路
18が起動するまでの間は、起動/停止回路30は内部
回路電流供給回路29と制御用回路電源コンデンサ16
の陽極とを接続するように閉じている。
加されると、内部回路電流供給回路29から制御用回路
電源コンデンサ16の陽極に電流が流れ、制御回路18
の電源電圧Vcが上昇する。この電源電圧Vcが制御回
路18の起動電圧以上になると、制御回路18が動作す
るので、起動/停止回路30は、内部回路電流供給回路
29と制御用回路電源コンデンサ16との接続を切断す
る。
いては、基準電圧源41の基準電圧VRの値は下限電圧
値VR1に設定されている。
ような軽負荷となる負荷変動が生じると、負荷15に対
する電力供給が過剰となって、出力電圧Voの電圧値は
若干上昇する。この出力電圧Voが上昇することによ
り、出力電圧検出回路16から制御回路用電源コンデン
サ17の陽極に電流が供給されて、制御電圧Vcも上昇
する。
において、誤差増幅器22の逆相端子に印加される電圧
が上昇するため、誤差増幅器22から出力される誤差電
圧信号VEAOの電圧値が低下する。このとき、ドレイ
ン電流検出回路23から出力される検出信号VCLの値
も低下するので、本実施形態に係るスイッチング電源装
置は、スイッチング信号のパルス幅が負荷電流Ioによ
り制御される、いわゆる電流モードのPWM制御方式と
いえる。
ける軽負荷検出用比較器42は、受けた誤差電圧信号V
EAOの値が下限電圧値VR1よりも小さくなると、A
ND回路43に対してローレベルの信号を出力するた
め、スイッチング信号制御回路25のゲートドライバ2
8がローレベルの制御信号Vgのみを出力して、スイッ
チング素子12のスイッチング動作が停止する。これと
ほぼ同時に、軽負荷検出用比較器42のローレベルの出
力信号を受けて基準電圧源41の出力電圧VRは、下限
電圧値VR1から上限電圧値VR2に変更される。
ると、電圧変換回路132に対して電力の供給が行なわ
れなくなるため、負荷15への電力供給がコンデンサ1
33からのみ行なわれるようになるので、出力電圧Vo
は徐々に低下する。これにより、誤差増幅器22からの
誤差電圧信号VEAOが徐々に上昇するが、基準電圧源
41の出力電圧VRは、下限電圧VR1よりも高い上限
電圧VR2に設定されているため、図3に示すように、
スイッチング素子12によるスイッチング動作が直ちに
再開されることはない。
り、逆に誤差電圧信号VEAOが上限電圧値VR2を越
えると、軽負荷検出用比較器42からの出力信号が再び
ハイレベルとなるため、これを受けるAND回路43は
ハイレベルの出力信号を出力できるようになるので、ス
イッチング素子12のスイッチング動作が再開される。
これとほぼ同時に、軽負荷検出用比較器42のハイレベ
ルの出力信号を受けて基準電圧源41の出力電圧VR
は、上限電圧値VR2から下限電圧値VR1に再設定さ
れる。
12によるスイッチング動作が再開されると、スイッチ
ング素子12に流れるドレイン電流IDは、軽負荷検出
時の電流値よりも大きくなっているため、負荷15への
電力供給が過剰となって、再び出力電圧Voが上昇し、
誤差増幅器22からの誤差電圧信号VEAOが低下す
る。ここで、誤差電圧信号VEAOが下限電圧値VR1
よりも小さくなると、スイッチング素子12に対するス
イッチング信号の出力を再度停止する。
ら出力される基準電圧VRが、軽負荷を検出することに
よって、スイッチング動作を停止し、さらに、基準電圧
VRを下限電圧値VR1から上限電圧値VR2へと変更
することにより、誤差電圧信号VEAOが上昇しても、
直ちにスイッチング動作が開始されることがないように
基準電圧VRにヒステリシス特性を与えている。これに
より、軽負荷又は無負荷を検出している間は、スイッチ
ング素子12に対するスイッチング制御は、スイッチン
グ動作の停止と再開とが繰り返される間欠発振状態とな
る。
イッチング停止期間中に低下するが、この低下の度合い
は負荷電流Ioに依存する。すなわち、負荷電流Ioが
小さくなる程、出力電圧Voの低下が緩やかになる。
停止期間は、負荷電流Ioが小さくなる程長くなる。す
なわち、軽負荷になる程スイッチング素子12のスイッ
チング動作が減少することになる。
グ電源装置を例に採ると、消費電力が2.2Wで且つ電
源効率が45%である従来方式のスイッチング電源装置
と比べて、本実施形態では、消費電力が1.2Wで且つ
電源効率が83%となり、低消費電力及び高効率を実現
できる。
の第1変形例について図面を参照しながら説明する。
係るスイッチング電源装置の概略的な回路構成を示して
いる。図4において、図1に示す構成要素と同一の構成
要素には同一の符号を付すことにより説明を省略する。
イッチング電源装置は、一端が基板上形成領域19の端
部に設けられた軽負荷検出電圧調整用端子TR を介し
て、軽負荷検出用比較器42の逆相入力端子と接続さ
れ、他端が主入力端子11のローレベル側と接続された
検出電圧可変手段としての軽負荷検出電圧調整用抵抗器
51を有している。
設けられた抵抗器51により、スイッチング素子12及
び制御回路18が1チップ化されている場合であって
も、軽負荷検出回路40の下限電圧値VR1又は上限電
圧値VR2を電源装置の用途に応じて変更できるように
なる。
の第2変形例について図面を参照しながら説明する。
係るスイッチング電源装置の概略的な回路構成を示して
いる。図5において、図1に示す構成要素と同一の構成
要素には同一の符号を付すことにより説明を省略する。
ッチング電源装置は、電圧変換回路13Aの構成が図1
及び図4のスイッチング電源装置における電圧変換回路
13の構成と異なっている。
ダイオード131がスイッチング素子12のソースと出
力端子14Aとの間で且つその陰極がソースと接続され
るように直列に接続され、コイル132が第1のコンデ
ンサ133と並列で且つソースと第1のダイオード13
1の陰極側に接続されている。
ることにより、主入力端子11の極性を変えることな
く、主出力端子14Aの極性を負極性とすることができ
るため、負極性の制御電圧源を必要とするシステムにお
いても、スイッチング素子12及び制御回路18を有す
る基板上形成領域19上の各回路の構成を変えることな
く、負極性電圧源を実現できる。
に係る軽負荷検出電圧調整用抵抗器51を設けてもよ
い。
いて、入力電圧Vinは直流電圧を想定している。従っ
て、例えば、交流電圧を入力する場合には、入力される
交流電圧を直流電圧に整流してから入力すればよい。
ると、制御手段の電源電圧の値が上限値よりも大きい場
合には発振部に対してスイッチング信号の出力を停止
し、制御手段の電源電圧の値が下限値よりも小さい場合
には発信部に対してスイッチング信号の出力を開始する
軽負荷検出部とを有しているため、軽負荷時にはスイッ
チング素子のスイッチング動作を停止して、スイッチン
グ手段における損失が減り、軽負荷時の消費電力を削減
できるので、電力効率を向上することができる。
置を示す概略的な回路図である。
置の動作を示すタイミングチャートである。
置における軽負荷検出用比較器に用いる基準電圧を示す
タイミングチャートである。
チング電源装置を示す概略的な回路図である。
チング電源装置を示す概略的な回路図である。
路図である。
ミングチャートである。
段) 18 制御回路(制御手段) 19 基板上形成領域 21 発振器(発振部) 22 誤差増幅器 23 電流検出回路 24 ドレイン電流検出用比較器 25 スイッチング信号制御回路 26 RSフリップフロップ回路 27 NAND回路 28 ゲートドライバ 29 内部回路電流供給回路 30 起動/停止回路 31 過電流保護回路 40 軽負荷検出回路(軽負荷検出部) 41 基準電圧源 42 軽負荷検出用比較器 43 AND回路 51 軽負荷検出電圧調整用抵抗器(検出電圧可変手
段) Ts ソース端子 TD ドレイン端子 Tc 制御端子 TR 軽負荷検出電圧調整用端子 13A 電圧変換回路(電圧変換手段) 14A 主出力端子
Claims (9)
- 【請求項1】 第1の直流電圧を受けるスイッチング手
段と、 前記スイッチング手段からの出力信号を受け、前記第1
の直流電圧を該第1の直流電圧の絶対値よりも小さい第
2の直流電圧に変換して出力する電圧変換手段と、 前記スイッチング手段の動作を制御する制御手段と、 前記第2の直流電圧の電圧値を検出し、検出した検出信
号を前記制御手段に帰還する出力電圧検出手段と、 一方の電極が前記出力電圧検出手段の出力側に接続さ
れ、他方の電極が前記スイッチング手段の出力側に接続
され、前記制御手段の電源電圧を生成する電源電圧生成
手段とを備え、 前記制御手段は、 前記スイッチング手段に印加するスイッチング信号を生
成して出力する発振部と、 前記制御手段の電源電圧の値が上限値よりも大きい場合
には前記発振部に対して前記スイッチング信号の出力を
停止し、前記電源電圧の値が下限値よりも小さい場合に
は前記発信部に対して前記スイッチング信号の出力を開
始する軽負荷検出部とを有していることを特徴とするス
イッチング電源装置。 - 【請求項2】 入力端子に第1の直流電圧を受けるスイ
ッチング素子と、 前記スイッチング素子からの出力信号を受け、前記第1
の直流電圧を該第1の直流電圧の絶対値よりも小さい第
2の直流電圧に変換して出力する電圧変換回路と、 前記スイッチング素子の動作を制御する制御回路と、 前記第2の直流電圧の電圧値を検出し、検出した検出信
号を前記制御回路に帰還する出力電圧検出回路と、 陽極が前記出力電圧検出回路の出力側に接続され、陰極
が前記スイッチング素子の出力側に接続され、前記制御
回路用の電源電圧を生成する制御回路用電源コンデンサ
とを備え、 前記制御回路は、 前記スイッチング素子に印加するスイッチング信号を生
成して出力する発振器と、 前記電源電圧と基準電圧との差からなる誤差電圧信号を
生成して出力する誤差増幅器と、 前記スイッチング素子を流れる電流を検出し、検出した
検出信号を出力する電流検出回路と、 前記誤差電圧信号と前記検出信号とを比較し、比較した
比較信号を出力する比較器と、 前記比較信号に基づいて前記スイッチング信号の電流量
及び出力を制御するスイッチング信号制御回路と、 前記誤差電圧信号が下限電圧値よりも小さい場合には前
記スイッチング信号制御回路に対して前記スイッチング
素子への前記スイッチング信号の出力を停止し、前記誤
差電圧信号が上限電圧値よりも大きい場合には前記スイ
ッチング信号制御回路に対して前記スイッチング信号の
出力を開始する軽負荷検出回路とを有していることを特
徴とするスイッチング電源装置。 - 【請求項3】 前記軽負荷検出回路は、前記スイッチン
グ信号の出力停止状態から出力状態に遷移する際に、ヒ
ステリシス特性を有していることを特徴とする請求項2
に記載のスイッチング電源装置。 - 【請求項4】 前記軽負荷検出回路は、前記下限電圧又
は前記上限電圧の値を可変に設定する検出電圧可変手段
を有していることを特徴とする請求項2に記載のスイッ
チング電源装置。 - 【請求項5】 前記制御回路の基準電位は、前記スイッ
チング素子の出力端子と同電位であり、 前記制御回路は、前記スイッチング信号がオフ状態の場
合に、前記第2の直流電圧を検出することを特徴とする
請求項2に記載のスイッチング電源装置。 - 【請求項6】 前記出力電圧検出回路は出力電圧設定素
子とダイオードとの直列接続回路を含むことを特徴とす
る請求項2に記載のスイッチング電源装置。 - 【請求項7】 前記第2の直流電圧の極性は負極性であ
ることを特徴とする請求項2に記載のスイッチング電源
装置。 - 【請求項8】 前記第1の直流電圧の値はほぼ100V
以上であり、前記第2の直流電圧の値はほぼ25V以下
であることを特徴とする請求項2に記載のスイッチング
電源装置。 - 【請求項9】 前記スイッチング素子及び前記制御回路
は、 前記スイッチング素子の入力端子及び出力端子、並びに
前記制御回路における前記制御回路用電源コンデンサの
陽極側の入力端子が外部接続端子となるように一つの半
導体基板上に集積化されて形成されていることを特徴と
する請求項2〜8のうちのいずれか1項に記載のスイッ
チング電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000164676A JP3490049B2 (ja) | 2000-06-01 | 2000-06-01 | スイッチング電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000164676A JP3490049B2 (ja) | 2000-06-01 | 2000-06-01 | スイッチング電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001346378A true JP2001346378A (ja) | 2001-12-14 |
JP3490049B2 JP3490049B2 (ja) | 2004-01-26 |
Family
ID=18668263
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000164676A Expired - Lifetime JP3490049B2 (ja) | 2000-06-01 | 2000-06-01 | スイッチング電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3490049B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903945B2 (en) | 2002-08-28 | 2005-06-07 | Sharp Kabushiki Kaisha | Switching power supply apparatus |
US6914789B2 (en) | 2002-12-25 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Switching power supply apparatus with blanking pulse generator |
JP2011259531A (ja) * | 2010-06-04 | 2011-12-22 | Denso Corp | インバータ回路 |
JP2015089325A (ja) * | 2013-09-24 | 2015-05-07 | サンケン電気株式会社 | Dc/dcコンバータ |
-
2000
- 2000-06-01 JP JP2000164676A patent/JP3490049B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6903945B2 (en) | 2002-08-28 | 2005-06-07 | Sharp Kabushiki Kaisha | Switching power supply apparatus |
CN1311618C (zh) * | 2002-08-28 | 2007-04-18 | 夏普株式会社 | 开关电源装置 |
US6914789B2 (en) | 2002-12-25 | 2005-07-05 | Matsushita Electric Industrial Co., Ltd. | Switching power supply apparatus with blanking pulse generator |
JP2011259531A (ja) * | 2010-06-04 | 2011-12-22 | Denso Corp | インバータ回路 |
JP2015089325A (ja) * | 2013-09-24 | 2015-05-07 | サンケン電気株式会社 | Dc/dcコンバータ |
Also Published As
Publication number | Publication date |
---|---|
JP3490049B2 (ja) | 2004-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3571690B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
US7609039B2 (en) | Controller and control method for DC-DC converter | |
JP4481879B2 (ja) | スイッチング電源装置 | |
US7852055B2 (en) | Switching regulator | |
JP3647811B2 (ja) | Dc−dcコンバータ回路 | |
JP4687958B2 (ja) | Dc−dcコンバータ | |
JP3300683B2 (ja) | スイッチング電源 | |
JP3691500B2 (ja) | スイッチング電源装置 | |
TW201206043A (en) | Voltage converters | |
US20170364107A1 (en) | Switching regulator control circuit | |
JP2002252971A (ja) | スイッチング電源装置 | |
JP4862362B2 (ja) | スイッチング電源装置 | |
US20110210710A1 (en) | Step-up dc-dc converter and semiconductor integrated circuit device | |
JP3647728B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
JP2001224169A (ja) | スイッチング電源用半導体装置 | |
JP3490049B2 (ja) | スイッチング電源装置 | |
JP4283977B2 (ja) | スイッチング電源装置及びスイッチング電源用半導体装置 | |
JP2002058238A (ja) | スイッチング電源装置 | |
JP2000217344A (ja) | スイッチング電源回路 | |
JP3426570B2 (ja) | スイッチング電源装置 | |
JP2000116134A (ja) | 電源装置 | |
JP2002051549A (ja) | スイッチング電源用半導体装置 | |
JPH1141914A (ja) | Dc−dcコンバータ | |
JP2006148988A (ja) | スイッチング電源回路 | |
JP2003088105A (ja) | スイッチングレギュレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3490049 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071107 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081107 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091107 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101107 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111107 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121107 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131107 Year of fee payment: 10 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |