JPH09148312A - パターンエッチング方法 - Google Patents

パターンエッチング方法

Info

Publication number
JPH09148312A
JPH09148312A JP31114795A JP31114795A JPH09148312A JP H09148312 A JPH09148312 A JP H09148312A JP 31114795 A JP31114795 A JP 31114795A JP 31114795 A JP31114795 A JP 31114795A JP H09148312 A JPH09148312 A JP H09148312A
Authority
JP
Japan
Prior art keywords
etching
layer
pattern
opening
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31114795A
Other languages
English (en)
Other versions
JP3393248B2 (ja
Inventor
Shusaku Yanagawa
周作 柳川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP31114795A priority Critical patent/JP3393248B2/ja
Publication of JPH09148312A publication Critical patent/JPH09148312A/ja
Application granted granted Critical
Publication of JP3393248B2 publication Critical patent/JP3393248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Bipolar Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 上層膜とこれを通じてその下の下層膜もしく
は基板に対するパターンエッチングにおいて、両者間に
段差の発生や、エッチング面の湾曲の発生を効果的に回
避し、パターンエッチングの精度の向上を図ることがで
きるようにする。 【解決手段】 上層膜をパターンエッチングして、所定
のパターンの開口を形成する第1エッチングと、この第
1のエッチングで上層膜の開口の側壁に堆積形成された
堆積膜を除去する第2のエッチングと、上層膜の開口を
通じてこの上層膜下の被エッチング体に対するエッチン
グを行う第3のエッチングとを有し、特に本発明におい
ては、その第2のエッチングを、O2 イオンエッチング
によって行う。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えば半導体装置
の製造過程でなされる微細パターンの形成に適用して好
適なパターンエッチング方法に係わる。
【0002】
【従来の技術】半導体装置、特に半導体集積回路におい
て、より高密度小型化の要求によってその製造工程にお
いて、より正確、確実に微細パターンの形成が必要にな
って来ている。
【0003】この微細パターンの形成において、被エッ
チング面上に、エッチングマスク層としての例えばSi
2 層を形成し、先ず、このSiO2 層を、目的とする
パターンにエッチングし、これをマスクに被エッチング
面に対するエッチングを行う場合、あるいは2層以上の
材料層例えば多結晶Si層上にSiO2 層が形成された
多層膜に対し順次上層の材料層からパターンエッチング
を行って各層に関し同一パターンのエッチングを行う場
合がある。
【0004】例えば図16に示すように、シリコン基板
1上に多結晶シリコン層2、SiO 2 絶縁層3が順次積
層された多層膜に対して、同一パターンのエッチングを
行う場合、まずそのエッチングマスクとしてSiO2
縁層3上に所定のパターンの開口4Wが形成されたフォ
トレジスト4を形成する。
【0005】次に図17に示すように、フォトレジスト
4の開口4Wを通じてSiO2 絶縁層3を例えばプラズ
マエッチングすることによって、SiO2 絶縁層3に、
フォトレジスト4の開口4Wに対応する開口3Wを形成
する。
【0006】この場合、SiO2 絶縁層3に対して、そ
の下層材料層の多結晶シリコン層2との選択性を高める
ためにC系ポリマー等による堆積膜の析出堆積を利用す
るエッチング方法が用いられている。
【0007】この状態で図18に示すように、多結晶シ
リコン層2をエッチングして開口2Wを形成する。その
後、C系ポリマー5等による堆積膜を除去する。
【0008】このようにすると、SiO2 絶縁層3と多
結晶シリコン層2とがパターン化されるが、各開口3W
と2Wとは、図19に示すように、開口2Wの形成にあ
たって図18に示すC系ポリマー等による堆積膜5の存
在によって各開口幅W2 およびW3 はW3 >W2 となっ
て両者間の段差が生じ、両者の形状、大きさが一致しな
い。すなわち、エッチング形状の寸法シフト、形状差を
生じる。
【0009】また、C系ポリマー等による堆積膜5の厚
さdは、SiO2 絶縁層3の厚さや、開口面積等によっ
ても異なるが、その厚さdは0.1μmにも及ぶ。従っ
て、SiO2 絶縁層3および多結晶シリコン層2の各開
口幅が小となるほど、この堆積膜による形状のずれの影
響は大きく、例えば0.2μmにしようとする場合開口
形成が不可能となる。
【0010】また、図20に示すように例えばシリコン
基板1上にSiO2 絶縁層3が形成され、このSiO2
絶縁層3に形成した開口3Wを通じてシリコン基板1に
凹部1Gを形成する場合において、そのエッチング底面
すなわち凹部1Gの底面が、例えばその中心部が上方に
膨出する湾曲面を呈する傾向がある。これは、エッチン
グの初期において生じたダメージ層によるエッチングの
阻害や、エッチング時に生成されるSiC等の表面生成
物によるエッチングの阻害が生じることに因ると考えら
れる。
【0011】上述した堆積膜による段差の発生、ダメー
ジ層による底面の湾曲等は、開口面積すなわちエッチン
グのパターン形状や大きさ等によって、堆積膜厚やダメ
ージの発生量が異なることから、一様とはならずパター
ンの形状に依存するという不安定なものである。そし
て、この堆積膜は、エッチングの選択性を高めるときよ
り大となる。
【0012】このような不都合を回避する方法として、
図17に示すSiO2 絶縁層3に対するエッチングすな
わち開口3Wの形成後に、C系ポリマー等による堆積膜
5の排除、表面ダメージ層の除去、表面生成物のエッチ
ング除去を行うことの提案がなされている。しかしなが
ら、このエッチングは、O2 アッシングすなわちプラズ
マエッチングや、フルオロカーボンとO2 の混合ガスに
よるプラズマエッチングによっている。
【0013】ところが、このようなO2 プラズマエッチ
ングによる場合、多結晶シリコン層2や、シリコン基板
1の表面にSiO2 酸化膜が形成されて、エッチングが
阻害され、目的とする高精度のパターンエッチングが損
なわれる。またフルオロカーボン系ガスでは、このフル
オロカーボン系ガスの添加量は比較的多く必要とするこ
とから、解離生成するフッ素ラジカルF* によって下層
材料層である多結晶シリコンやシリコン基板をエッチン
グしてしまう事や、フッ化物の生成等、あらたな問題が
生じ、また工程数の増加を招く。
【0014】
【発明が解決しようとする課題】本発明は、上述した上
層膜とこれを通じてその下の下層膜もしくは基板に対す
るパターンエッチングにおいて、両者間に段差の発生
や、エッチング面(底面)の湾曲の発生を効果的に回避
し、パターンエッチングの精度の向上を図ることができ
るようにする。
【0015】
【課題を解決するための手段】本発明は、上層膜をパタ
ーンエッチングして、所定のパターンの開口を形成する
第1エッチングと、この第1のエッチングで上層膜の開
口の側壁に堆積形成された堆積膜を除去する第2のエッ
チングと、上層膜の開口を通じてこの上層膜下の被エッ
チング体に対するエッチングを行う第3のエッチングと
を有し、特に本発明においては、その第2のエッチング
を、O2 イオンエッチングによって行う。
【0016】上述の本発明方法によれば、上層膜の開口
形成を行う第1のエッチングで堆積形成された堆積膜の
除去を行う第2のエッチングを、O2 イオンエッチング
で行ったことによって、このとき生成される前述した酸
化膜の成長速度よりも速くこの酸化膜の生成と同時にこ
れをスパッタリングする効果すなわちエッチングする効
果を発生させることによって結果的に酸化膜の生成が回
避される。
【0017】従って上述の本発明方法によれば、第2の
エッチングによって、SiO2 絶縁層の側壁に堆積した
C系ポリマー等による堆積膜を除去するのみならず、酸
化膜の形成を回避できることによって、被エッチング体
のエッチング形状の悪化や寸法シフト、形状差、底面の
湾曲を改善できる。
【0018】
【発明の実施の形態】次に、本発明によるパターンエッ
チング方法の実施の形態の一例(実施例1)を、図を参
照して説明する。
【0019】〔実施例1〕図1に示すように、基板11
例えばシリコン基板上に多結晶シリコン層12、を全面
的に例えば150nmの厚さに形成し、更にこの上に例
えばSiO2 絶縁層13を例えば350nmの厚さに全
面的に形成する。さらにSiO2 絶縁層13上にこのS
iO2 絶縁層13のパターンエッチングを行うエッチン
グマスクとなるフォトレジスト14を形成する。
【0020】このエッチングマスクとなるフォトレジス
ト14は、フォトレジストの全面塗布、パターン露光、
現像によって最終的に得るパターンの応じたパターンの
開口14Wを形成する。
【0021】この開口14Wを通じて、第1〜第3のエ
ッチングを行う。先ず、図2に示すように、フォトレジ
スト14をエッチングマスクとして、その開口14Wを
通じてこれの下の絶縁層13をその全厚さに渡って、そ
の表面から基板11の板面と直交する方向に大なるエッ
チングレートを有する異方性ドライエッチング、例えば
反応性イオンエッチングによる第1のエッチングを行っ
て開口14Wに相当する開口13Wを形成する。
【0022】この第1のエッチングは、平行平板型プラ
ズマエッチャーによって行うことができ、このSiO2
絶縁層13のエッチングは、例えばCHF3 ,CF4
Arを用いて下記に示す条件で、多結晶シリコン層との
選択比15の条件により行う。すなわち、このSiO2
のエッチングは、SiO2 絶縁層13の開口13Wの形
成と共に、その側壁に、例えばフォトレジストの分解物
や、フルオロカーボン系ガスによる堆積膜15が堆積さ
れていくエッチング態様を採る。このエッチングに際し
ては、前述したように、多結晶シリコン層12の表面に
はSiCの形成、ダメージ層が形成される。
【0023】〔第1のエッチングの条件〕 CHF3 : 17sccm CF4 : 17sccm Ar : 150sccm He : 10sccm RF(高周波)パワー: 600W 真空度 : 350mTorr 時間 : 100%(オーバーエッチ)
【0024】次に、図2に示された第1のエッチングに
よって生成されたC系ポリマー等による堆積膜15を除
去する第2のエッチングを行う。
【0025】本発明においては、この第2のエッチング
によるC系ポリマー等による堆積膜15の除去を、特
に、O2 イオンエッチングによって行う。すなわちO2
*(酸素ラジカル)による酸化膜生成の速度に比して、
2 イオンエッチングによる酸化膜のエッチングが支配
的になるように、O2 イオンエッチングを行う。
【0026】その後、図3に示すように、上層膜すなわ
ちSiO2 酸化膜13の開口13Wを通じて、その下層
の被エッチング体、この例では多結晶シリコン層12を
第3のエッチングによってエッチングして開口13Wに
相当する開口12Wを形成する。
【0027】これら第2および第3のエッチングは、R
F(高周波)印加型平行平板マイクロ波プラズマエッチ
ング装置、例えばECR(Electoron Cyclotron Resona
nce)プラズマエッチャーを用いて連続的に行うことが
できる。
【0028】これら第2および第3のエッチングの条件
は下記の条件に選定し得る。
【0029】〔第2のエッチングの条件〕 O2 : 90sccm He : 5sccm RF(高周波)パワー : 23W マイクロ波パワー : 190mA 真空度 : 1.3Pa エッチング時間 : 10sec
【0030】〔第3のエッチングの条件〕 SF6 : 4sccm CH2 2 : 30sccm Cl2 : 115sccm He : 5sccm RF(高周波)パワー : 23W マイクロ波パワー : 190mA 真空度 : 1.3Pa エッチング時間 : 35sec
【0031】O2 イオンエッチングを行う第2のエッチ
ングの時間は、第1のエッチングで上層膜のSiO2
縁層13の開口13Wの側壁に堆積形成されたC系ポリ
マー等による堆積膜15を完全に除去できる範囲で、上
層膜13上において、レジスト膜14が残されるように
極力短く、例えば上記条件のように、10(sec)と
する。これにより第3のエッチングは、レジスト膜14
が残った状態で行い、SiO2 絶縁層13の侵食を防止
できる。またO2 イオンエッチングを行う時間が例えば
10(sec)と短いことからスループットの低下も回
避できる。
【0032】その後、図4に示すように、フォトレジス
ト14を除去する。
【0033】このように本発明方法によれば、第3のエ
ッチングすなわち下層の被エッチング体、この例では下
層膜の多結晶シリコン層12に対するエッチングに先立
ってC系ポリマー等による堆積膜15を除去したことに
よって、SiO2 絶縁層13の開口13Wと多結晶シリ
コン層12の各開口12Wとの界面側壁部に図18およ
び図19で説明したような段差の発生を解消することが
でき、寸法制御の高精度化を図ることができた。
【0034】そして、特に本発明においては、第2のエ
ッチングとして、O2 イオンエッチングによって行った
ことによって、C系ポリマー等による堆積膜15の除去
を行うとともに、酸化膜生成の回避とダメージ層の排除
ができることから、さらに正確に目的とするパターンを
もって上層膜のSiO2 絶縁層13およびこれの下の被
エッチング体、上述の例では下層膜の多結晶シリコン層
12の積層多層膜において互いに一致したパターンを形
成することができた。
【0035】上述した本発明による実施例によれば、形
状寸法精度にすぐれたパターンエッチングを行うことが
できるが、さらにこれについて考察する。
【0036】すなわち、次に、上述した本発明方法にお
ける第1のエッチング後にO2 イオンエッチングによる
第2のエッチングを経て、第3のエッチングを行うパタ
ーンエッチング方法を採る場合と、本第2のエッチング
を省略して第1および第3のエッチングのみを行った場
合との、多結晶シリコン層のエッチング速度とエッチン
グの均一性の複数のシリコン基板すなわちウェーハに関
する連続処理での再現性の測定結果を、図5Aおよび図
5Bに対比して示す。
【0037】この場合、いずれも25枚連続処理におけ
る多結晶シリコン層12のエッチング速度とエッチング
の面内均一性を示したものである。第3のエッチングの
条件は、いずれも上述した本発明の実施例1における第
3のエッチングと同様の条件に選定するものの、この場
合、そのエッチング時間を20(sec)とした。
【0038】ここで、図5A中曲線21および22は、
第2のエッチングを経て後に第3のエッチングを行った
場合、すなわち本発明方法によった場合において、多結
晶シリコン層12としてn型およびp型の各多結晶シリ
コンを用いた場合のエッチング速度の測定結果を示すも
のである。
【0039】また、図5A中曲線23および24は、同
様に第2のエッチングを経て後第3のエッチングを行っ
た場合の、n型とp型の各多結晶シリコン層の面内均一
性の測定結果を示すものである。
【0040】また、図5B中曲線25および26は、本
発明によらず、第2のエッチングを行わずに第3のエッ
チングを行った場合の、多結晶シリコン層12としてn
型およびp型の各多結晶シリコンを用いた場合のエッチ
ング速度の測定結果を示すものである。
【0041】また、図5B中曲線27および28は、同
様に第2のエッチングを行わず第3のエッチングを行っ
た場合の、n型とp型の多結晶シリコン層の面内均一性
の測定結果を示すものである。
【0042】本明細書において、面内均一性とは、同一
シリコン層における各位置でのエッチング速度の最大速
度をMaxとし、最小速度をMinとするときの{(M
ax−Min)/(Max+Min)}×100を測定
したものである。
【0043】図5によれば、O2 イオンエッチングすな
わち第2のエッチングを行わなかった場合の25枚連続
処理における多結晶シリコン層のエッチング速度のウェ
ーハ間の均一性は、±2.78%であり、本発明方法に
よる第2のエッチングすなわちO2 イオンエッチングを
行った場合の多結晶シリコン層のエッチング速度のウェ
ーハ間の均一性は、±0.55%であった。
【0044】上述したようにO2 イオンエッチングを行
わなかった場合に比べて、本発明によるO2 イオンエッ
チングによる第2のエッチングを行った場合のエッチン
グ速度のウェーハ間の均一性は改善されている。これは
2 イオンエッチングにより、SiO2 絶縁層13の側
壁に付着し、堆積したC系ポリマー等による堆積膜15
が除去されるのみならず、多結晶シリコン層12のエッ
チングによりエッチングチャンバー内に堆積したポリマ
ー(図示せず)のクリーニングも行われることから、チ
ャンバーに堆積したポリマーの再解離によるラジカルの
供給によって生じるエッチング速度の上昇が抑えられた
ためと思われる。
【0045】上述したように、本発明方法においては、
第1〜第3のエッチングを経ることによって目的とする
パターン形成を行うものであり、その第2のエッチング
を特にO2 イオンエッチングによって行うことに特徴を
有するものであるが、これによって確実に第1のエッチ
ングによって生じるC系ポリマー等による堆積膜のエッ
チングを行うことができるとともに、この第2のエッチ
ングがO2 を用いたエッチングであるにもかかわらず、
第3のエッチングすなわち上層膜下に被エッチング面に
おけるエッチングを阻害する酸化膜の生成、ダメージ層
の除去を確実に行うことができる。
【0046】次に、これについて説明するに、図6中曲
線31は、上述した本発明方法による第2のエッチング
で適用したO2 イオンエッチングにおいて、フォトレジ
ストに対するすなわちC系ポリマー等による堆積膜に対
するエッチング速度のRFパワーの依存性の測定結果を
示し、同図中曲線32は、このエッチングの面内均一性
の測定結果を示す。
【0047】この場合のエッチングは以下に示す条件に
より行う。 〔エッチングの条件〕 O2 : 90sccm 圧力 : 10mTorr RF(高周波)パワー : 13〜33W マイクロ波 : 190mA 上部コイルへのコイル電流: 21A 下部コイルへのコイル電流: 11A
【0048】これによれば、フォトレジストすなわちC
系ポリマー等による堆積膜にエッチングを示すことが分
かる。つまりこのO2 イオンエッチングによれば、上述
の第1のエッチングによって生成されたC系ポリマー等
による堆積膜を、効果的に除去することができることが
わかる。そして、この場合、図2で示した第1のエッチ
ング時に同時にフォトレジスト14についてもエッチン
グ進行することになるので、このフォトレジスト14が
全て排除されて上層膜のSiO2 絶縁層13が外部に露
出することがないように、そのエッチング時間を上述し
た実施例1におけるように、例えば10secという短
時間に選定し、またこのフォトレジスト14の厚さの選
定を行う。また、図6中曲線32によれば、比較的平坦
性にすぐれているものの、さらにこのO2 イオンエッチ
ングのエッチング条件の最適化によって、さらにその平
坦性を改善することができる。例えばこのO2 イオンエ
ッチングにおいて、RFパワー、マイクロ波パワー、磁
場の制定例えば上述したECRプラズマエッチャーを用
いて行う場合、その磁場発生の上下コイルへの通電電流
の配分の選定による磁界分布の選定によって面内均一化
をはかることができる。
【0049】また、図7中曲線33、34および35
は、それぞれn型多結晶シリコン、p型多結晶シリコン
およびSiO2 に対するエッチング速度のRFのパワー
の依存性の測定結果を示すものである。これによれば、
2 を用いたエッチングであるにもかかわらず、これら
シリコンおよびSiO2 に対してスパッタ効果が生じて
エッチング性を示すことがわかる。つまり、このO2
オンエッチングによれば、O2 が用いられることによる
酸化膜SiO2 の生成を、このSiO2 に対するエッチ
ングによって実質的にSiO2 酸化膜の生成が回避され
るものであり、またシリコンに対するエッチングの発生
によってダメージ層の除去がなされていることがわか
る。したがって、本発明方法において、第2のエッチン
グによって、C系ポリマー等による堆積膜の除去を行う
ものであるが、この第2のエッチングをO2 イオンエッ
チングによったことによって、酸化膜の生成の回避と、
ダメージ層の除去が効果的になされることによって、第
3のエッチング面が、すぐれた表面性と平坦性をもって
形成することができることがわかる。
【0050】このように、本発明方法によるときは、冒
頭に述べたO2 プラズマエッチングにおけるように、酸
化膜の生成、ダメージ層の問題を解決することができ
る。
【0051】尚、上述した例では、第2のエッチング
を、O2 単独のガスを用いたイオンエッチングによった
場合であり、この方法によるときは、冒頭に述べた従来
方法におけるフルオロカーボン系ガスを混合させたO2
プラズマエッチングによる場合に問題となるフッ化物の
生成等の諸問題を回避できる。しかしながら、この第2
のエッチングにおいて、第1のエッチングで生じた例え
ばSiCを有効に排除するには、O2 ガスにフルオロカ
ーボン系ガス等のフッ化物ガス例えばSF6 ,CF4
CH2 2 等の1種以上を混入させる。しかしながら、
この場合、このフッ化物の混入量は、ガス総量に対して
20%以下好ましくは例えば10%以下の少量に選定す
る。因みに、冒頭にのべたO2 にフルオロカーボン系ガ
スを混合させる従来方法においては、プラズマエッチン
グによることから、このフルオロカーボン系ガスを、O
2 との割合を1:1程度という多量の混合量に選定する
必要があるものであり、したがって、この場合フッ化物
の生成や、下層膜のエッチング等の問題が生じてくる
が、本発明においては、フッ化物の混合を20%以下に
とどめ得ることから、このような問題の発生を回避でき
る。これは、イオンエッチングの適用によって、被エッ
チング面に所要のエネルギーを持ったフッ化物イオンが
衝撃することによって効果的にSiC等のエッチングが
なされることによるものと思われる。
【0052】次に、本発明によるパターンエッチング方
法を、実際の半導体装置の製造に適用する場合の実施例
について、図8〜図15を参照して説明する。この例で
は、いわゆるダブルポリシリコン型バイポーラトランジ
スタを製造する場合に適用した場合である。
【0053】また、この例においては、n−p−n型の
シリコントランジスタを作製する場合で、この場合図8
に示すように、p型のシリコンサブストレイト51を用
意し、その一主面に臨んで最終的にバイポーラトランジ
スタを形成する部分に、選択的に例えばイオン注入によ
ってn型の不純物を高濃度をもってドープした埋め込み
領域52を形成する。
【0054】図9に示すように、埋め込み領域52が形
成されたシリコンサブストレイト51上にn型のシリコ
ン半導体層53を例えばCVD(Chemical Vapar Depos
ition)法によってエピタキシャル成長してシリコン半導
体基板54を形成する。このときエピタキシャル成長に
際しての加熱によって埋め込み領域52からのn型不純
物が半導体層53中に拡散し、埋め込み領域52は半導
体層53に入り込んで形成される。
【0055】図10に示すように、互いに電気的に分離
する半導体素子の形成部間、例えば複数のバイポーラト
ランジスタ間と、更に最終的に形成するバイポーラトラ
ンジスタのコレクタ電極取り出し領域の形成部と、ベー
ス領域形成部との間に、局部的熱酸化いわゆるLOCOS(Lo
cal Oxidation Silicon)によって分離絶縁層55を形成
する。そして、そのベース領域形成部と分離された部分
に、コレクタ電極取り出し領域56をn型不純物のイオ
ン注入によって形成する。
【0056】図11に示すように、また素子分離絶縁層
55下の、互いに電気的に分離する半導体素子の形成部
間を横切って、p型のチャネルストッパ層57を、p型
不純物をイオン注入して形成する。そして、半導体基板
54上に全面的に例えば厚さ150nmのp型の不純物
がドープされた多結晶シリコン層62をCVD法等によ
って形成し、フォトリソグラフィによって最終的にベー
ス領域の形成部(グラフトベース領域の形成部を含む)
と更にこれより延在してベース電極および配線の形成部
を残して他部をエッチング除去する。更に、この多結晶
シリコン層62上に、例えば厚さ350nmにSiO2
絶縁層63を全面的にCVD法等によって形成する。そ
して、これの上に、フォトレジスト64を全面的に形成
する。次に、このフォトレジスト64を、パターン露
光、現像処理して、最終的に真性ベース領域の形成部に
開口64Wを形成する。
【0057】このフォトレジスト64の開口64Wを通
じて、上層膜のSiO2 絶縁層63とこれの下の下層膜
の多結晶シリコン層62に対するエッチングを行ってそ
れぞれ開口63Wと62Wを穿設する。これら開口63
Wと62Wの穿設は、前述した本発明方法例えば前述し
た実施例1の方法によって形成する。すなわち、フォト
レジスト64をマスクとして、その開口64Wを通じて
この開口64W下に露出したSiO2 絶縁層63に対し
て、前述した第1のエッチングを行ってSiO 2 絶縁層
63に、フォトレジスト64の開口64Wに対応する開
口63Wを形成する。
【0058】その後、前述の本発明による第2のエッチ
ングすなわちO2 イオンエッチングもしくはO2 にフル
オロカーボンとO2 の混合ガスによるイオンエッチング
を行い、その後に前述の第3のエッチングによって開口
64Wおよび63Wを通じて外部に露呈する多結晶シリ
コン層62に対するエッチングを行って多結晶シリコン
層62に、開口64Wおよび63Wに対応する開口62
Wを形成する。
【0059】このように形成された開口62Wおよび6
3Wは、本発明方法を適用したことによって、両開口6
2Wおよび63W間に段差が発生することがなく互いに
一致した形状となるとともに、このエッチングによって
露出されたエピタキシャル成長半導体層の面53aは、
表面性にすぐれた平坦な面となる。
【0060】次に、図12に示すように、フォトレジス
ト64を除去し、開口63Wおよび62Wを通じて露出
するエピタキシャル成長半導体層の面53aからp型の
不純物例えばBF2 + をイオン注入にし、その後、開口
63Wおよび62Wの内側面にサイドウオールを形成す
るために絶縁層71を全面的に例えば厚さ550nmに
CVD法等によって形成する。この形成に際しての熱、
もしくはその後の熱処理によってイオン注入したp型の
不純物の活性化によって、n型のエピタキシャル成長半
導体層53をコレクタ領域76として、これの上にベー
ス領域75特にベース動作領域となるいわゆる真性ベー
ス領域が形成され、また、多結晶シリコン半導体層62
からのp型不純物の拡散によってp型のグラフトベース
領域77が形成される。
【0061】図13に示すように、絶縁層71に対して
異方性エッチングによるエッチバックを行って実質的厚
さが大に形成された開口63Wおよび62Wの内側面の
絶縁層71を残存させることによってサイドウオール7
2を形成する。
【0062】図14に示すように、n型不純物がドープ
された多結晶シリコン層73を全面的に例えばCVD法
によって形成し、その後熱処理を行ってサイドウオール
72によって囲まれた開口73Wを通じてベース領域7
5上に限定的に多結晶シリコン層73中のn型不純物の
拡散を行って、エミッタ領域74を形成する。
【0063】そして、図15に示すように、多結晶シリ
コン層73の例えばエミッタ電極形成部以外をエッチン
グ除去し、多結晶シリコン層62上と、コレクタ電極取
出し領域56上の絶縁層に電極コンタクト窓を穿設し、
これらコンタクト窓を通じて多結晶シリコン層62上と
コレクタ電極取出し領域56上とにそれぞれベース電極
15Bとコレクタ電極15Cをオーミックに被着形成す
るとともに、多結晶シリコン層73上にエミッタ電極1
5Eをオーミックに被着形成する。これら電極15B、
15Cおよび15Eは、例えばAlの全面蒸着、フォト
リソグラフィによるパターンエッチングによって同時に
形成することができる。
【0064】このようにして、目的とするn−p−n型
のバイポーラトランジスタが形成される。
【0065】このようにして形成されたトランジスタ
は、サイドウオール72によってベースとエミッタとが
電気的に分離され、両者が自己整合して形成されること
から、確実に充分微小面積をもって形成できる。すなわ
ち、バイポーラトランジスタを回路素子とする半導体集
積回路において、高い信頼性をもって高密度化できるこ
とになる。
【0066】このトランジスタの製造工程においては、
図11で説明したSiO2 絶縁層63および多結晶シリ
コン層62に対する開口63Wおよび64Wの形成を本
発明によるパターンエッチング法を適用したことによっ
て、両口開口63Wおよび64Wの形成を確実に形成で
きることから、ベース領域の形状面積の制御を正確に設
定でき、ひいてはエミッタ領域の形状面積の制御を正確
に設定できるとともに、このエッチングによって生じた
エッチング面53aを表面性にすぐれ、また平坦性にす
ぐれた面とすることができることによって、優れた整流
性を有するエミッタ接合およびコレクタ接合を形成する
ことができるととともに、コレクタ領域76の厚さ、ベ
ース領域75の厚さの設定をばらつきなく正確に設定す
ることができる。したがって、目的とするトランジスタ
を均一な特性に、再現性良く、高い信頼性をもって製造
することができるものである。
【0067】尚、図示の例では、npn型バイポーラト
ランジスタを得る場合であるが、pnp型バイポーラト
ランジスタを得る場合にも適用でき、その他種々の半導
体装置の製造に本発明を適用することができる。
【0068】
【発明の効果】上述したように、本発明方法によれば、
上層膜をパターンエッチングする第1のエッチングの後
の下層の被エッチング面のパターンエッチングすなわち
第3のエッチングに先立って特にO2 のイオンエッチン
グによるスパッタリング効果を有する第2のエッチング
を行うことから、第1のエッチングで生じたC系ポリマ
ー等による堆積膜やダメージ層の除去を、この第2のエ
ッチングで酸化膜を発生させることなく行うことができ
るようにしたことから、エッチング形状、寸法のずれ
と、エッチング面特に底部における湾曲形状の発生、さ
らに目的とするエッチングパターンの形状、大きさ、位
置に依存する不均一性を改善できる。
【0069】したがって、本発明方法によれば、選択比
にすぐれたパターンエッチングを行う場合、すなわち堆
積膜の発生が大きいパターンエッチングを行う場合にお
いても、再現性良く、目的とする形状、寸法のパターン
エッチングを正確に形成することができるものであり、
このため、深い(厚い)パターンエッチングが可能とな
り、またそのエッチング底面の湾曲の改善もはかられる
ことから、例えば半導体層もしくは半導体基板に深い素
子分離用もしくはキャパシタ形成等のトレンチを形成す
る場合に適用して形状性、均一性にすぐれたトレンチを
形成できるなど多くの効果を奏することができる。
【0070】また、第2のエッチングすなわちO2 イオ
ンエッチングによる側壁に形成したC系ポリマー等によ
る堆積膜の除去ステップと、第3のエッチングとを連続
したマルチステッププロセスとすることで、O2 イオン
によるスパッタエッチにより下層の被エッチング膜表面
への酸化膜形成がおさえられ、連続処理でのクリーニン
グ効果が現れることから、エッチング特性への影響は無
く、連続処理での再現性を大幅に改善することができ
る。
【図面の簡単な説明】
【図1】本発明方法の一例の一工程の要部の概略断面図
である。
【図2】本発明方法の一例の一工程の要部の概略断面図
である。
【図3】本発明方法の一例の一工程の要部の概略断面図
である。
【図4】本発明方法の一例の一工程の要部の概略断面図
である。
【図5】Aは、O2 イオンエッチングを行なった場合の
多結晶シリコン層のエッチング速度とエッチングの均一
性の連続処理での再現性を示す図である。Bは、O2
オンエッチングを行わなかった場合の多結晶シリコン層
のエッチング速度とエッチングの均一性の連続処理での
再現性を示す図である。
【図6】O2 イオンエッチングにおけるフォトレジスト
膜5のエッチング速度のRFパワー依存性を示す図であ
る。
【図7】O2 イオンエッチングにおけるSiO2 よりな
る絶縁層4と多結晶シリコンのエッチング速度のRFパ
ワー依存性を示す図である。
【図8】本発明方法を用いたバイポーラトランジスタの
製造方法の一例の一工程の要部の概略断面図である。
【図9】本発明方法を用いたバイポーラトランジスタの
製造方法の一例の一工程の要部の概略断面図である。
【図10】本発明方法を用いたバイポーラトランジスタ
の製造方法の一例の一工程の要部の概略断面図である。
【図11】本発明方法を用いたバイポーラトランジスタ
の製造方法の一例の一工程の要部の概略断面図である。
【図12】本発明方法を用いたバイポーラトランジスタ
の製造方法の一例の一工程の要部の概略断面図である。
【図13】本発明方法を用いたバイポーラトランジスタ
の製造方法の一例の一工程の要部の概略断面図である。
【図14】本発明方法を用いたバイポーラトランジスタ
の製造方法の一例の一工程の要部の概略断面図である。
【図15】本発明方法を用いたバイポーラトランジスタ
の製造方法の一例の一工程の要部の概略断面図である。
【図16】従来方法の一例の一工程の要部の概略断面図
である。
【図17】従来方法の一例の一工程の要部の概略断面図
である。
【図18】従来方法の一例の一工程の要部の概略断面図
である。
【図19】従来方法の一例の一工程の要部の概略断面図
である。
【図20】従来方法の一例の一工程の要部の概略断面図
である。
【符号の説明】
1 シリコン基板 2 多結晶シリコン層 2W 開口 3 SiO2 絶縁層 3W 開口 4 フォトレジスト 4W 開口 5 C系ポリマー等による堆積膜 11 シリコン基板 12 多結晶シリコン層 13 SiO2 絶縁層 13W 開口 14 フォトレジスト 14W 開口 15 C系ポリマー等による堆積膜 51 シリコンサブストレイト 52 埋め込み領域 53 シリコン半導体層 54 半導体基板 55 分離絶縁層 56 コレクタ電極取り出し領域 57 チャネルストッパ層 62 多結晶シリコン層 62W 開口 63 SiO2 絶縁層 64 フォトレジスト 64W 開口 71 絶縁層 71W 開口 72 サイドウオール 73 多結晶シリコン層 73W 開口 74 エミッタ領域 75 ベース領域 76 コレクタ領域 77 グラフトベース領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 29/72

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 上層膜をパターンエッチングして、所定
    のパターンの開口を形成する第1のエッチングと、 上記第1のエッチングで少なくとも上記上層膜の開口の
    側壁に堆積形成された堆積膜を除去する第2のエッチン
    グと、 上記上層膜の開口を通じて上記上層膜下の被エッチング
    体に対するエッチングを行う第3のエッチングとを有
    し、 上記第2のエッチングは、O2 イオンエッチングとした
    ことを特徴とするパターンエッチング方法。
  2. 【請求項2】 上記第1のエッチングを、上記上層膜上
    に所要のパターンのエッチングレジスト層を形成するこ
    とによってパターンエッチングを行い、 上記第2のエッチングを、上記エッチングレジストが上
    記上層膜上において少なくとも一部の厚さに残されるエ
    ッチングとすることを特徴とする請求項1に記載のパタ
    ーンエッチング方法。
  3. 【請求項3】 上記第2のエッチングと第3のエッチン
    グとを連続して行うことを特徴とする請求項1に記載の
    パターンエッチング方法。
  4. 【請求項4】 上記O2 イオンエッチングによる第2の
    エッチングにおいてフッ化物ガスを、ガス総量の20%
    以下混合させることを特徴とする請求項1に記載のパタ
    ーンエッチング方法。
JP31114795A 1995-11-29 1995-11-29 パターンエッチング方法 Expired - Fee Related JP3393248B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31114795A JP3393248B2 (ja) 1995-11-29 1995-11-29 パターンエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31114795A JP3393248B2 (ja) 1995-11-29 1995-11-29 パターンエッチング方法

Publications (2)

Publication Number Publication Date
JPH09148312A true JPH09148312A (ja) 1997-06-06
JP3393248B2 JP3393248B2 (ja) 2003-04-07

Family

ID=18013683

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31114795A Expired - Fee Related JP3393248B2 (ja) 1995-11-29 1995-11-29 パターンエッチング方法

Country Status (1)

Country Link
JP (1) JP3393248B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050514A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자의 플러그 형성방법
JP2006060089A (ja) * 2004-08-20 2006-03-02 Sumitomo Precision Prod Co Ltd シリコン材のエッチング方法とその装置並びにシリコン成形体
JP2008109071A (ja) * 2006-09-25 2008-05-08 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2008218999A (ja) * 2007-02-08 2008-09-18 Nec Electronics Corp 半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020050514A (ko) * 2000-12-21 2002-06-27 박종섭 반도체 소자의 플러그 형성방법
JP2006060089A (ja) * 2004-08-20 2006-03-02 Sumitomo Precision Prod Co Ltd シリコン材のエッチング方法とその装置並びにシリコン成形体
JP4578893B2 (ja) * 2004-08-20 2010-11-10 住友精密工業株式会社 シリコン材のプラズマエッチング方法及びプラズマエッチング装置
JP2008109071A (ja) * 2006-09-25 2008-05-08 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置
JP2008218999A (ja) * 2007-02-08 2008-09-18 Nec Electronics Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
JP3393248B2 (ja) 2003-04-07

Similar Documents

Publication Publication Date Title
JPH0629311A (ja) 半導体装置の製法
JPH11243084A (ja) 酸化膜エッチング方法
EP0050973B1 (en) Masking process for semiconductor devices using a polymer film
JP2720785B2 (ja) 半導体装置の製造方法
US20020040886A1 (en) Chemical vapor deposition process of depositing a material over a semiconductor substrate and method of forming a conductive contact
JP3393248B2 (ja) パターンエッチング方法
JP4039504B2 (ja) 半導体装置の製造方法
US6346366B1 (en) Method for making an advanced guard ring for stacked film using a novel mask design
KR910000020B1 (ko) 반도체장치의 제조방법
JP3097338B2 (ja) コンタクトホールの形成方法
JPH07130680A (ja) 半導体装置の製造方法
JP2906997B2 (ja) 半導体装置の製造方法
EP0792516B1 (en) Silicon nitride etch process with critical dimension gain
KR0161878B1 (ko) 반도체장치의 콘택홀 형성방법
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JP2000306882A (ja) 凹槽に薄膜を沈積させる際のステップカバレージを改善する方法及び半導体素子の製造への適用
JPH09260485A (ja) 半導体装置の製造方法
JPH0629263A (ja) 半導体装置の製造方法
JPH0774148A (ja) ドライエッチング方法
JPH0574804A (ja) 不純物導入方法
JPH09162166A (ja) 半導体装置の製造方法
JPH065562A (ja) 半導体薄膜の形成方法
JPH05235338A (ja) 半導体装置およびその製造方法
JPH06151352A (ja) 半導体装置の製造方法
JPH06140516A (ja) コンタクト形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees